CN105359412A - 支持高于电源的电压的开关 - Google Patents

支持高于电源的电压的开关 Download PDF

Info

Publication number
CN105359412A
CN105359412A CN201480038555.3A CN201480038555A CN105359412A CN 105359412 A CN105359412 A CN 105359412A CN 201480038555 A CN201480038555 A CN 201480038555A CN 105359412 A CN105359412 A CN 105359412A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
type metal
semiconductor transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480038555.3A
Other languages
English (en)
Other versions
CN105359412B (zh
Inventor
J·K·詹宁斯
I·C·西卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN105359412A publication Critical patent/CN105359412A/zh
Application granted granted Critical
Publication of CN105359412B publication Critical patent/CN105359412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

公开了一种用于使输入(152)与输出(154)隔离的设备(100)。例如，设备(100)包括第一p型金属氧化物半导体晶体管(110)和第一电路(182)。第一p型金属氧化物半导体晶体管(110)的源极被连接到设备(100)的输入(152)。第一电路(182)用于在使能信号(172)无效时，将设备的输入(152)上的信号传递到第一p型金属氧化物半导体晶体管(110)的栅极，并且在使能信号(172)有效时将地电压(192)传递到第一p型金属氧化物半导体晶体管(110)的栅极。

Description

支持高于电源的电压的开关
技术领域
本公开大体涉及集成电路，更具体来说，涉及防止关断电流(offcurrent)在端子之间流动的开关。
背景技术
典型的互补金属氧化物半导体(CMOS)开关使用一个p型金属氧化物半导体(PMOS)晶体管和一个n型金属氧化物半导体(NMOS)晶体管来采样在输入处接收到的电压。作为一个例子，PMOS晶体管和NMOS晶体管并联连接，并且共用一个共同的输入和共同的输出。PMOS晶体管和NMOS晶体管的栅极由互补信号控制，以用于使得晶体管被使能，在被使能时，该开关允许输入传输到输出。因此，输出是在使能信号使得晶体管闭合期间输入上的电压采样。
另外，多个开关可以被并联连接，其实质上构成了一个复用器(multiplexer)。例如，这样的复用器可被用来从整个电路的多个不同点来采样电压。作为示例，这种布置可被用于模拟总线，用以监视集成电路芯片周围的电压，并且发送采样的电压到电压监视器。这种布置对于正常操作时运行地很好。但是在许多情况下，通过电路监视电压的目的是为了检测异常或不希望的电压事件。然而，常规设备可能无法针对期望范围之外的电压执行测量功能。
发明内容
本公开提供了一种包括第一p型金属氧化物半导体晶体管和第一电路的设备。第一p型金属氧化物半导体晶体管的源极被连接到该设备的输入。第一电路用于在使能信号无效时，将该设备的输入上的信号传递到第一p型金属氧化物半导体晶体管的栅极，并且在使能信号有效时，传递地电压到第一p型金属氧化物半导体晶体管的栅极。
在各种例子中：第一p型金属氧化物半导体晶体管的源极被短接到第一p型金属氧化物半导体晶体管的体区；第一电路包括第二p型金属氧化物半导体晶体管，其中第二p型金属氧化物半导体晶体管的源极被连接到设备的输入，并且其中第二p型金属氧化物半导体晶体管的栅极被连接到使能信号，第一n型金属氧化物半导体晶体管，其中第一n型金属氧化物半导体晶体管的源极被连接到地，其中第一n型金属氧化物半导体晶体管的漏极被连接到第二p型金属氧化物半导体晶体管的漏极，其中第一n型金属氧化物半导体晶体管的栅极被连接到使能信号，以及第二n型金属氧化物半导体晶体管，其中第二n型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号(inversion)，其中第二n型金属氧化物半导体晶体管的源极被连接到设备的输入，并且其中第二p型金属氧化物半导体晶体管的漏极、第一n型金属氧化物半导体的漏极和第二n型金属氧化物半导体晶体管的漏极都被连接到第一p型金属氧化物半导体晶体管的栅极；使能信号的反相信号和地具有相同的电压；该设备进一步包括第三p型金属氧化物半导体晶体管，其中第三p型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第三p型金属氧化物半导体晶体管的漏极被连接到第一p型金属氧化物半导体晶体管的漏极，以及第二电路，用于在使能信号无效时将设备的输出上的信号传递到第三p型金属氧化物半导体晶体管的栅极，在使能信号有效时将地电压传递到第三p型金属氧化物半导体晶体管的栅极；第二电路包括第四p型金属氧化物半导体晶体管，其中第四p型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第四p型金属氧化物半导体晶体管的栅极被连接到使能信号，第三n型金属氧化物半导体晶体管，其中第三n型金属氧化物半导体晶体管的源极被连接到地，并且其中第三n型金属氧化物半导体晶体管的栅极被连接到使能信号，以及第四n型金属氧化物半导体晶体管，其中第四n型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，其中第四n型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第四p型金属氧化物半导体晶体管的漏极、第三n型金属氧化物半导体晶体管的漏极和第四n型金属氧化物半导体晶体管的漏极都被连接到第三p型金属氧化物半导体晶体管的栅极；该设备进一步包括第五n型金属氧化物半导体晶体管，其中第五n型金属氧化物半导体晶体管的源极被连接到设备的输入，和第三电路，用于在使能信号无效时将设备的输入上的信号传递到第五n型金属氧化物半导体晶体管的栅极，在使能信号有效时将电源电压传递到第五n型金属氧化物半导体晶体管的栅极；使能信号与电源电压具有相同的电压；设备的输入包括模拟信号，模拟信号具有在地的电压水平和电源电压的电压水平之间的电压；第三电路包括第六n型金属氧化物半导体晶体管，其中第六n型金属氧化物半导体晶体管的源极被连接到设备的输入，并且其中第六n型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，第五p型金属氧化物半导体晶体管，其中第五p型金属氧化物半导体晶体管的源极被连接到电源电压，并且其中第五p型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，和第六p型金属氧化物半导体晶体管，其中第六p型金属氧化物半导体晶体管的源极被连接到输入信号，其中第六p型金属氧化物半导体晶体管的栅极被连接到使能信号，并且其中第六n型金属氧化物半导体晶体管的漏极、第五p型金属氧化物半导体晶体管的漏极和第六p型金属氧化物半导体晶体管的漏极都被连接到第五n型金属氧化物半导体晶体管的栅极；该设备进一步包括第七n型金属氧化物半导体晶体管，其中第七n型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第七n型金属氧化物半导体晶体管的漏极被连接到第五n型金属氧化物半导体晶体管的漏极，和第四电路，用于在使能信号无效时将设备的输出上的信号传递到第七n型金属氧化物半导体晶体管的栅极，在使能信号有效时将电源电压传递到第七n型金属氧化物半导体晶体管的栅极；第四电路包括第七p型金属氧化物半导体晶体管，其中第七p型金属氧化物半导体晶体管的源极被连接到电源电压，并且其中第七p型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，第八n型金属氧化物半导体晶体管，其中第八n型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第八n型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，和第八p型金属氧化物半导体晶体管，其中第八p型金属氧化物半导体晶体管的源极被连接到设备的输出，其中第八p型金属氧化物半导体晶体管的栅极被连接到使能信号，其中第七p型金属氧化物半导体晶体管的漏极、第八p型金属氧化物半导体晶体管的漏极和第八n型金属氧化物半导体晶体管的漏极都被连接到第七n型金属氧化物半导体晶体管的栅极；该设备进一步包括第三p型金属氧化物半导体晶体管，其中第三p型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第三p型金属氧化物半导体晶体管的漏极被连接到第一p型金属氧化物半导体晶体管的漏极，和第二电路，用于在使能信号无效时将设备的输出上的信号传递到第三p型金属氧化物半导体晶体管的栅极，并且在使能信号有效时将地电压传递到第三p型金属氧化物半导体晶体管的栅极。
本公开还提供了一种具有第一n型金属氧化物半导体晶体管和第一电路的设备。第一n型金属氧化物半导体晶体管的源极被连接到设备的输入。第一电路用于在使能信号无效时将设备的输入上的信号传递到第一n型金属氧化物半导体晶体管的栅极，在使能信号有效时将电源电压传递到第一p型金属氧化物半导体晶体管的栅极。
在各种例子中，第一电路包括第二n型金属氧化物半导体晶体管，其中第二n型金属氧化物半导体晶体管的源极被连接到设备的输入，并且其中第二n型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，第一p型金属氧化物半导体晶体管，其中第一p型金属氧化物半导体晶体管的源极被连接到电源电压，其中第一p型金属氧化物半导体晶体管的漏极被连接到第二n型金属氧化物半导体晶体管的漏极，其中第一p型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，和第二p型金属氧化物半导体晶体管，其中第二p型金属氧化物半导体晶体管的栅极被连接到使能信号，其中第二p型金属氧化物半导体晶体管的源极被连接到设备的输入，并且其中第二n型金属氧化物半导体晶体管的漏极、第一p型金属氧化物半导体晶体管的漏极和第二p型金属氧化物半导体晶体管的漏极都被连接到第一n型金属氧化物半导体晶体管的栅极；该设备进一步包括第三n型金属氧化物半导体晶体管，其中第三n型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第三n型金属氧化物半导体晶体管的漏极被连接到第一n型金属氧化物半导体晶体管的漏极，和第二电路，用于在使能信号无效时将设备的输出上的信号传递到第三n型金属氧化物半导体晶体管的栅极，在使能信号有效时将电源电压传递到第三n型金属氧化物半导体晶体管的栅极。
本公开进一步提供一种具有第一p型金属氧化物半导体晶体管和第一电路的设备。第三p型金属氧化物半导体晶体管的源极被连接到设备的输出。第一电路用于在使能信号无效时将设备的输出上的信号传递到第一p型金属氧化物半导体晶体管的栅极，在使能信号有效时将地电压传递到第一p型金属氧化物半导体晶体管的栅极。
在各种例子中：第一电路包括第二p型金属氧化物半导体晶体管，其中第二p型金属氧化物半导体晶体管的源极被连接到设备的输出，并且中第二p的栅极被连接到使能信号，和第一n型金属氧化物半导体晶体管，其中第一n型金属氧化物半导体晶体管的源极被连接到地，并且其中第一n型金属氧化物半导体晶体管的栅极被连接到使能信号，和第二n型金属氧化物半导体晶体管，其中第二n型金属氧化物半导体晶体管的栅极被连接到使能信号的反相信号，其中第二n型金属氧化物半导体晶体管的源极被连接到设备的输出，并且其中第二p型金属氧化物半导体晶体管的漏极、第一n型金属氧化物半导体晶体管的漏极和第二n型金属氧化物半导体晶体管的漏极都被连接到第一p型金属氧化物半导体晶体管的栅极；该设备进一步包括第三n型金属氧化物半导体晶体管，其中第三n型金属氧化物半导体晶体管的源极被连接到设备的输出，和第二电路，用于在使能信号无效时将设备的输出上的信号传递到第三n型金属氧化物半导体晶体管的栅极，在使能信号有效时将电源电压传递到第三n型金属氧化物半导体晶体管的栅极。
本公开额外地提供了一种具有n型金属氧化物半导体晶体管和一电路的设备。n型金属氧化物半导体晶体管的源极被连接到设备的输出。电路用于在使能信号无效时将设备的输出上的信号传递到n型金属氧化物半导体晶体管的栅极，在使能信号有效时将电源电压传递到n型金属氧化物半导体晶体管的栅极。
本公开还提供了一种用于控制p型金属氧化物半导体晶体管的方法。例如，该方法包括将输入信号传递到p型金属氧化物半导体晶体管的源极，并且接收使能信号。使能信号包括地电压或电源电压中的一个。该方法还包括在使能信号为电源电压时传输地电压到p型金属氧化物半导体晶体管的栅极，其中当地电压被传输到p型金属氧化物半导体晶体管的栅极时，p型金属氧化物半导体晶体管闭合(closed)。该方法进一步包括在使能信号为地电压时传输输入信号到p型金属氧化物半导体晶体管的栅极，其中当输入信号被传输到p型金属氧化物半导体晶体管的栅极时，p型金属氧化物半导体晶体管打开(open)。
在各种例子中：用于控制p型金属氧化物半导体晶体管的方法包括在使能信号为电源电压时，传输地电压到第二p型金属氧化物半导体晶体管的栅极，其中当地电压被传输到第二p型金属氧化物半导体晶体管的栅极时，第二p型金属氧化物半导体晶体管闭合(closed)；并且在使能信号为地电压时，传输电路输出上的输出信号到第二p型金属氧化物半导体晶体管的栅极，其中当输出信号被传输到第二p型金属氧化物半导体晶体管的栅极时，第二p型金属氧化物半导体晶体管打开(open)；以及在地电压被传输到第一p型金属氧化物半导体晶体管的栅极时，将输入信号从第一p型金属氧化物半导体晶体管的源极传递到电路的输出，其中第一p型金属氧化物半导体晶体管的漏极被耦接到第二p型金属氧化物半导体晶体管的漏极，并且其中第二p型金属氧化物半导体晶体管的源极被耦接到电路的输出。
本公开进一步提供了一种用于隔离电路的输入信号的方法。例如，该方法包括接收输入信号，其中输入信号超过电路的电源电压，金属氧化物半导体晶体管的源极，并且将输入信号传递到电路的第二p型金属氧化物半导体晶体管的源极。该方法接下来将地电压传递到第二p型金属氧化物半导体晶体管的栅极，其中当地电压被传递到第二p型金属氧化物半导体晶体管的栅极时，第二p型金属氧化物半导体晶体管闭合，并且输入信号从第二p型金属氧化物半导体晶体管的源极传递到第二p型金属氧化物半导体晶体管的漏极。该方法接下来将输入信号从第二p型金属氧化物半导体晶体管的漏极传递到第一p型金属氧化物半导体晶体管的栅极，其中当输入信号被传递到第一p型金属氧化物半导体晶体管的栅极，并且传递到第一p型金属氧化物半导体晶体管的源极时，第一p型金属氧化物半导体晶体管打开。
应当注意的是，尽管以上已经使用了术语“第一”、“第二”、“第三”等，这些术语的使用仅是为了作为标记。因此，术语(例如在一个例子中的“第三”)的使用并不一定意味着该例子在每种情况下都必须包括“第一”和/或“第二”。
考虑以下的详细描述和权利要求，将可以认识到其他特征。
■附图说明
附图表示依照本公开的一个或多个方面的示例性电路；然而，附图所示并不应当被用于将本公开限制于所示例子，而是仅用于解释和理解。
图1示出了第一设备的框图；和
图2示出了第二设备的框图。
为了便于理解，在可能的情况下使用相同的参考标记来表示附图中共用的相同元件。
■具体实施方式
本公开大体涉及一种防止在复用器的不同端子之间的电流流动的设备。例如，复用器可被用来测量或采样通过设备或电路的电压。另外，在一个例子中，复用器的每个输入端子被连接到该设备要测量电压的不同部分。这些输入端子具有分别的路径，然后被连接到共用的输出端子。在一个例子中，每条路径包括互补金属氧化物半导体晶体管(CMOS)开关，当其导通(on)时，允许电流从输入端子流向输出端子，而当断开(off)时，防止电流从输入端子流向输出端子。为了测量设备上一个位置的电压，将具有连接到该位置的输入端子的路径导通(turnedon)，例如使得相应的CMOS开关导通。其它的每条路径则被断开。通过这样的方式，输出可以供给测量或采样电路，该电路能够连续地和/或周期地测量/采样设备内不同位置存在的不同电压。然而，当PMOS晶体管或NMOS晶体管的源极或漏极超过了栅极电压时，栅极可能会闭合，或者使得晶体管导通。因此，如果复用器的公共输出为超过电源电压(因而超过栅极电压)的电压，这可能引起其它输入的CMOS栅极上的晶体管闭合，从而允许电流在源极和漏极之间流动，而这些晶体管本来应当是打开(open)的，以防止电流流动。
为了更好的理解本公开，图1示出了设备100的高层框图。应当注意地是，设备100克服了以上提及的CMOS开关的缺点。更具体地，设备100，其也可被认为是CMOS开关，隔离了输入信号和输出信号，并且即使输入和/或输出电压超过电源电压或地电压时也能保持该功能。设备100包括两条路径，PMOS路径162和NMOS路径164，其分别对应于传统CMOS开关中的PMOS和NMOS器件。
需要注意的是，使用符号示出了图1中每个PMOS和NMOS晶体管，其中箭头指示包括源极端子的PN结的方向，例如从p型区域到n型区域。因此，在PMOS晶体管中，箭头指示PN结从p型源极端子到n型基底。相反地，在NMOS晶体管中的箭头指示PN结从p型基底到n型源极端子。在每个晶体管中漏极被指示为不具有箭头的端子。在一个例子中，晶体管具有连接到和/或短接到基底或体区端子的源极端子。在另一个例子中，一个或多个PMOS晶体管的体区端子被连接到电源电压，并且一个或多个NMOS晶体管的体区端子被连接到地。例如，所有的PMOS和NMOS晶体管可以以此方法来连接它们的体区端子；然而，在一个实例中，PMOS晶体管110和120以及NMOS晶体管130和140仍可使它们的源极端子与各自的体区端子短接。出于示例的目的，除非另有说明，每个晶体管的源极端子(由箭头所指示)被短接到各自的体区端子。
PMOS路径162包括PMOS晶体管110，其源极端子被连接到设备100的输入端子152。PMOS路径162还包括NMOS晶体管112、PMOS晶体管114和NMOS晶体管116。晶体管112、114和116可共同构成(comprise)电路182，其在使能信号172为低时将输入端子152上的信号传递到PMOS晶体管110的栅极，并且在使能信号172为高时传递地信号192。在一个例子中，当使能信号172处于与设备100的电源电压相同的电压水平时，使能信号172被认为高。同样地，当使能信号172为地，例如零电压水平，或者设备100所使用的最低电压水平时，使能信号172被认为低。自此，出于示例目的，将假设地电压水平为零伏，并且其他电压水平以零伏的地电压水平为参考。在一个例子中，电源电压可以为1.8V。因此，电源电压比地电压高1.8V。另外，在一个例子中，输入和输出信号可包括模拟信号，其被期望为通常处于零伏到大约1.8伏之间。
需要注意的是，电路182可由使能信号172控制。例如，通过设置使能信号为低，例如为零伏，输入信号可以被选择传输到PMOS晶体管110的栅极。通过设置使能信号为高，例如为1.8V，地信号192被传输到PMOS晶体管110的栅极。为了示例，如果使能信号为零伏并且输入信号为1.2V，则1.2V的输入信号将存在于PMOS晶体管114和NMOS晶体管116的源极端子。PMOS晶体管114的栅极被连接到零伏的使能信号172。为了闭合或导通PMOS晶体管，栅极和源极之间的电压Vgs必须为负。其还必须在幅度上大于晶体管的阈值电压。然而，出于示例的目的，对于本公开而言，假设该条件已满足。
在这种情况下，对于PMOS晶体管114，Vgs＝0V-1.2V＝-1.2V。由于这是负值，因此栅极被闭合，也即处于低阻抗/导通状态，从而允许输入信号从源极传递到漏极。同样的，NMOS晶体管116的栅极连接到使能信号的反相信号174。由于使能信号172为低或零伏，因此反相信号174为高或1.8V。对于NMOS晶体管，为了闭合栅极，Vgs必须为正，也即使得晶体管导通，并将其置于低阻抗/导通状态。具体来说，其必须为正，并且还必须在幅度上大于晶体管的阈值电压。然而，出于示例的目的，后一个条件被忽略。在该情况下，对于NMOS晶体管116，源极为1.2V，栅极为1.8V，因此Vgs＝1.8V-1.2V＝0.6V。由于这是正电压，因此栅极闭合，并且输入信号从源极传递到漏极。
NMOS晶体管112的源极被连接到地，例如零伏，并且栅极被连接到使能信号172，在该例子中，使能信号172也是零伏。由于Vgs＝0，因此栅极打开，并且只有极少电流或没有电流从源极流向漏极。事实上，每当使能信号172为低/零伏，NMOS晶体管112就被打开/断开。
相应地，由于PMOS晶体管114和NMOS晶体管116的漏极被连接到PMOS晶体管110的栅极，因此PMOS晶体管110的栅极接收1.2V的输入信号。PMOS晶体管110的源极端子也为1.2V，因为其直接连接到输入端子152。这样，对于PMOS晶体管110，Vgs＝1.2V-1.2V＝0V。相应地，PMOS晶体管110断开，也即栅极打开并且不导通，或者处于极高阻状态。因此，通过将使能信号172设置为低，可以将输入信号提供给PMOS晶体管110的栅极。通过设计，输入信号和栅极具有相同的电压水平，Vgs＝0。因此，可以防止PMOS晶体管110将输入信号从其源极传递到其漏极。
对于输入端子152为零伏而使能信号172为低/零伏的情况，PMOS晶体管114的Vgs为：Vgs＝0V-0V＝0V。因此，PMOS晶体管114打开/断开。对于NMOS晶体管116，源极为0V，栅极为使能信号的反相信号174(1.8V)，因此Vgs＝1.8V，晶体管闭合/导通。因此，零伏的输入信号从NMOS晶体管116的源极传递到漏极，并且继续传递到PMOS晶体管110的栅极。
当在输入端子152上存在过压或欠压时，电路182的结构也同样能够很好地工作。具体而言，过压为大于电路/设备的电源电压的电压。在该例子中，电源电压为1.8V。因此，过压为任何大于1.8V的电压。欠压为小于设备/电路的地电压的任意电压。在该例子中，小于零伏的任意电压，即任意负电压，为欠压。
为了示出当存在过压时电路182如何工作，如果使能信号172为零伏，并且输入为1.9V，对于PMOS晶体管114，Vgs＝-1.9V。因为这是负值，所以PMOS晶体管114导通，将输入从源极传递到漏极。对于NMOS晶体管116，栅极端子具有使能信号的反相信号174(其为1.8V)，并且源极为1.9V。因此对于NMOS晶体管116，Vgs＝-0.1V。由于这是负值，因此晶体管打开并且不导通。然而，由于PMOS晶体管114是闭合并且导通的，因此输入仍然传递到PMOS晶体管110的栅极端子。此外，PMOS晶体管110的栅极和源极电压都为1.9V，从而导致Vgs＝1.9V-1.9V＝0V。因此，PMOS晶体管110保持断开。
对于输入端子152为-0.2V而使能信号172为低/零伏的情况，PMOS晶体管114的Vgs为：Vgs＝0V-(-0.2V)＝0.2V。由于这不是负电压，因此PMOS晶体管114打开/断开。对于NMOS晶体管116，源极为-0.2V，栅极为使能信号的反相信号174(1.8V)，因此Vgs＝1.8V-(0.2V)＝2V。由于这对于NMOS晶体管为正电压，因此NMOS晶体管116闭合/导通。因此，-0.2V的输入信号从NMOS晶体管116的源极传递到漏极，并且继续传递到PMOS晶体管110的栅极。
当使能信号172处于例如高电压或1.8V时，电路182作用以传递零伏/地信号到PMOS晶体管110的栅极，从而使其导通。具体来说，NMOS晶体管112的源极连接到地192，其也是零伏。使能信号172为1.8V，对于NMOS晶体管112，Vgs＝1.8V-0V＝1.8V。由于这是正电压，因此晶体管导通，并且将信号从源极传递到漏极；在此情况下，地信号为零伏。该信号进一步从NMOS晶体管112的漏极传递到PMOS晶体管110的栅极。由于PMOS晶体管110的栅极为零伏，因此对于高于零伏的任意输入，PMOS晶体管110的Vgs为负值，并且晶体管导通。因此，输入将从PMOS晶体管110的源极传递到漏极。
当使能信号172为高/1.8V时，PMOS晶体管114和NMOS晶体管116均打开/断开。例如，对于PMOS晶体管114，Vgs＝1.8V-N，其中N为任意期望的输入电压。在该情况下，期望的电压为0至1.7V，因此Vgs应当总是为正值，并且PMOS晶体管114将保持打开/断开。另外，如果在输入端子152上存在较小的过压，例如1.9V，则Vgs＝1.8V-1.9V＝-0.1V。虽然一般需要负电压来使得PMOS晶体管导通，但是实际上负电压应当足够大以克服晶体管的阈值电压Vt。因此，无法克服阈值电压Vt的较小过压将无法使得PMOS晶体管114导通。类似地，对于NMOS晶体管116，较小的欠压(例如-0.2V)将导致Vgs＝0V-(-0.2V)＝0.2V。虽然这是正电压，但是如果其小于NMOS晶体管116的Vt，NMOS晶体管116将保持打开/断开。因此，对于较小过压或欠压，PMOS晶体管114和NMOS晶体管116将不会影响PMOS晶体管110的栅极，并且允许输入端子152上的输入信号传递到PMOS晶体管110的漏极。这样，如果设备100包括复用器/测量设备的一部分，其仍然能够测量输入端子152上的超出电源电压或地的电压。在另一方面，当过压或欠压的幅度大于PMOS晶体管114或NMOS晶体管116的Vt时，电路182将隔离输入端子152，并且对设备的其余部分提供了保护措施。
以上例子示出了设备100中关于PMOS路径162中的电路182和PMOS晶体管110的功能。具体来说，这些例子示出了设备100被使能信号无效(deactivated)(例如，使能信号为零伏)，并且输入信号处于正常电压范围，例如0至1.7V，以及输入为过压或欠压。还提供了一个额外的例子，其中设备100被使能信号激活(activated)，例如使能信号为高/1.8V。需要注意的是，对于设备100的输出端子154，电路184和PMOS设备120提供了类似的功能。
如上所述，设备100可构成(comprise)复用器的多条路径中的一条，其中不同的输入都被捆绑到共同的输出。例如，如上所述，这样的复用器可被用作为采样电路，用于测量来自例如集成电路的较大设备周围的不同的模拟电压信号。为了示例，图2示出了一个示例设备200，例如复用器，该设备200包括连接到共同的输出220的多条路径210_1至210_N。每条路径210_1至210_N包括各自的电路100_1至100_N，以用于选择性地隔离输入和输出220。例如，每个电路100_1至100_N可包括图1的设备100这种形式的不同的电路。另外，每个电路100_1至100_N具有不同的使能信号EN_1至EN_N以用于控制各个电路。一般来说，通过使用不同的使能信号EN_1至EN_N，可以激活或选择这些路径中的一个来将输入传递到输出220，并且阻止其它路径将各自的输入传递到输出220。例如，通过设置EN_2为1.8V并且通过设置EN_1、EN_3...EN_N的每一个为零伏可选择路径210_2。如果设备200用于为采样测量电路采样各种电压，那么当前正在被测量的输入，例如路径210_2的输入，可被传递到输出220，而每个其它路径的输入与输出220相隔离。
回到图1的设备100的讨论，当设备100未被使能时，期望使输入端子152和输出端子154隔离，并且当设备100被使能时，将输入端子152耦接到输出端子154。相应地，当设备100未被使能时(例如使能信号172为低或零伏)，电路182和PMOS晶体管110能够隔离输入端子152和PMOS晶体管110的漏极。此外，当设备100被使能时(例如使能信号172为高或1.8V)，电路182和PMOS晶体管110能够将输入信号从输入端子152传递到PMOS晶体管110的漏极。
通过类似的方式，当设备100未被使能时，电路184和PMOS晶体管120能够将输出端子154上的信号与PMOS晶体管120的漏极隔离，或者当设备100被使能时保持闭合或者导通。为了示例，假设输出端子154具有1.2V的信号，并且使能信号172为零伏。对于NMOS晶体管122，Vgs＝0V-0V＝0V。因此，当使能信号为低/零伏时，NMOS晶体管122总是打开/断开。PMOS晶体管124具有零伏的栅极电压和1.2V的源极电压。因此，Vgs＝0V-1.2V＝-1.2V。由于这是负电压，因此PMOS晶体管124闭合，并且因此“导通”并导电。因此，源极和漏极被连接，并且来自输出154的1.2V电压被从PMOS晶体管124的源极端子传递到漏极端子。同样的，NMOS晶体管126具有使能信号的反相信号174，在其栅极上具有1.8V电压，在其源极上具有来自输出端子154的1.2V的输出信号。因此，Vgs＝1.8V-1.2V＝0.6V。因此，NMOS晶体管126被闭合/导通，并且1.2V的输出信号从NMOS晶体管126的源极传递到漏极，并且继续传递到PMOS晶体管120的栅极。由于PMOS晶体管120的栅极和源极都是相同的1.2V，因此Vgs＝0V，并且PMOS晶体管120断开。相应地，在输出端子154上的信号被与PMOS晶体管120的漏极相隔离。
对于在输出端子154上电压为零伏并且使能信号172为低/零伏的情况，PMOS晶体管124的Vgs为：Vgs＝0V-0V＝0V。因此，PMOS晶体管124打开/断开。对于NMOS晶体管126，源极为零伏，栅极为使能信号的反相信号174，其为1.8V。因此，Vgs＝1.8V-0V＝1.8V，NMOS晶体管126闭合/导通。因此，零伏的输入信号从NMOS晶体管126的源极传递到漏极，并且传递到PMOS晶体管120的栅极。另外，对于PMOS晶体管120，Vgs＝0V-0V＝0V，晶体管被打开/断开。
当输出信号为过压或欠压时，电路184的结构同样能够很好的隔离输出端子154与PMOS晶体管120的漏极。例如，如果使能信号172为零伏，输出信号为1.9V，那么对于PMOS晶体管124而言，其栅极电压为零伏而源极电压为1.9V。因此，Vgs＝0V-1.9V＝-1.9V。由于这是负电压，因此PMOS晶体管124闭合/导通并且导电。因此，源极和漏极连接，来自输出154的1.9V电压从PMOS晶体管124的源极端子传递到漏极端子。同样的，NMOS晶体管126具有使能信号的反相信号174，其栅极为1.8V，其源极为来自输出端子154的输出信号1.9V。因此，Vgs＝1.8V-1.9V＝-0.1V。因此，NMOS晶体管126打开/断开。然而，由于PMOS晶体管124闭合/导通，因此其能够将输出信号从其源极传递到其漏极，并且进而传递到PMOS晶体管120的栅极。由于PMOS晶体管120的栅极和源极为相同的1.9V，于是Vgs＝0V且PMOS晶体管120断开。相应地，即使当存在过压时，在输出端子154上的信号也与PMOS晶体管120的漏极相隔离。
对于在输出端子154上电压为-0.2V且使能信号172为低/零伏的情况，PMOS晶体管124的Vgs为：Vgs＝0V-(-0.2V)＝0.2V。由于这不是负电压，因此PMOS晶体管124被打开/断开。然而，对于NMOS晶体管126，源极为-0.2V，栅极为使能信号的反相信号174(1.8V)，因此Vgs＝1.8V-(-0.2V)＝2V。由于这对于NMOS晶体管而言为正电压，因此NMOS晶体管126闭合/导通。因此，-0.2V的输出信号从NMOS晶体管126的源极传递到漏极，并且进而传递到PMOS晶体管120的栅极。
当使能信号为使能(on)，例如高或1.8V时，电路184动作，以将零伏/地信号传递到PMOS晶体管120的栅极，从而使其导通。具体来说，NMOS晶体管122的源极连接到地192，其为零伏。当使能信号172为1.8V时，对于NMOS晶体管122，Vgs＝1.8V-0V＝1.8V。由于这是正电压，因此晶体管闭合，并且将信号从源极传递到栅极；在这种情况下地信号为零伏。该信号进一步从NMOS晶体管122的漏极传递到PMOS晶体管120的栅极。由于PMOS晶体管120的栅极为零伏，因此对于高于零伏的任意输入，PMOS晶体管120的Vgs为负，并且晶体管导通。因此，PMOS晶体管120的源极和漏极将被连接。
当使能信号172为高/1.8V时，PMOS晶体管124和NMOS晶体管126均为打开/断开。例如，对于PMOS晶体管124，Vgs＝1.8V-N，其中N为输出端子154上的任意期望电压。在这种情况下，期望的电压为0至1.7V，因此Vgs应当一直为正值，并且PMOS晶体管124将保持打开/断开。另外，如果在传递到输出端子154的输入端子152上有较小的过压，例如1.9V，则Vgs＝1.8V-1.9V＝-0.1V。虽然一般需要负电压来使得PMOS晶体管导通，但是实际上必须要足够大以克服晶体管的阈值电压Vt。因此，无法克服阈值电压Vt的较小过压将无法使得PMOS晶体管124导通。同样的，对于NMOS晶体管126，例如-0.2V的较小欠压将导致Vgs＝0V-(-0.2V)＝0.2V。虽然这是正电压，但是如果其小于NMOS晶体管126的Vt，则NMOS晶体管126将保持打开/断开。因此，对于较小过压或欠压，PMOS晶体管124和NMOS晶体管126不会影响PMOS晶体管120的栅极，并且允许PMOS晶体管120的漏极和源极保持连接。在另一方面，如果过压或欠压在幅度上大于PMOS晶体管124或NMOS晶体管126的Vt，则电路184将隔离PMOS晶体管120的源极和漏极，并且对设备的其余部分提供了保护措施。
以上描述涉及PMOS路径162。NMOS路径164包括类似的元件，以下将描述其功能。具体来说，NMOS路径164包括NMOS晶体管130，其源极端子连接到设备100的输入端子152。NMOS路径164还包括PMOS晶体管132、NMOS晶体管134和PMOS晶体管136。晶体管132、134和136共同构成电路186，该电路在使能信号172为低时，例如零伏时，将输入端子152上的信号传递到NMOS晶体管130的栅极，并且在使能信号172为高时，例如1.8V时，传递地信号192。
为了说明，如果使能信号为零伏，而输入信号为1.2V，那么1.2V的输入信号将存在于NMOS晶体管134和PMOS晶体管136的源极。NMOS晶体管134的栅极被连接到使能信号的反相信号174。由于使能信号172为低或零伏，因此反相信号174为高或1.8V。因此，对于NMOS晶体管134，Vgs＝1.8V-1.2V＝0.6V。由于这是正电压，因此栅极闭合，也就是说处于低阻/导电状态，从而允许输入信号从源极传递到漏极。同样地，对于PMOS晶体管136，源极为1.2V，栅极被连接到使能信号172，例如零伏。因此Vgs＝0V-1.2V＝-1.2V。由于这是负电压，因此栅极闭合，输入信号从源极传递到漏极。
PMOS晶体管132的源极连接到电源电压132，例如1.8V，并且栅极被连接到使能信号的反相信号174，在该例子中也为1.8V。由于Vgs＝0，因此栅极打开，并且极少电流或没有电流从源极流向漏极。因此，只要使能信号的反相信号174为高/1.8V，PMOS晶体管132就打开/断开。
相应地，由于NMOS晶体管134和PMOS晶体管136的漏极都连接到NMOS晶体管130的栅极，因此NMOS晶体管130的栅极接收1.2V的输入信号。NMOS晶体管130的源极端子也为1.2V，这是由于其直接连接到输入端子152。因此，对于NMOS晶体管130，Vgs＝1.2V-1.2V＝0V。相应地，NMOS晶体管130断开，也就是说栅极打开并且不导电，或者处于极高阻状态。通过设计，输入信号和栅极具有相同电压水平，Vgs＝0。因此，PMOS晶体管110不能够将输入信号从其源极端子传递到其漏极。
对于输入端子152为零伏，并且使能信号172为低/零伏(使能信号的反相信号174为高/1.8V)的情况，NMOS晶体管134的Vgs为：Vgs＝1.8V-0V＝1.8V。因此，NMOS晶体管134闭合/导通，零伏的输入信号从NMOS晶体管134的源极传递到漏极，并且传递到NMOS晶体管130的栅极。对于PMOS晶体管136，源极为0V，栅极为使能信号的反相信号174(0V)，因此Vgs＝0V，晶体管断开。
当输入端子152上存在过压或欠压时，电路186的结构也同样能很好的工作。例如，如果使能信号172为零伏，使能信号的反相信号174为高/1.8V，输入为1.9V。对于NMOS晶体管134，Vgs＝1.8V-1.9V＝-0.1V。因为这是负电压，所以NMOS晶体管134打开/断开，对于PMOS晶体管136，栅极端子具有使能信号172(其为0V)，源极为1.9V。因此对于PMOS晶体管136，Vgs＝0V-1.9V＝-1.9V。由于这是负电压，因此晶体管被闭合/导通并导电。因此，输入信号从PMOS晶体管136的源极传递到漏极，并且进而传递到NMOS晶体管130的栅极端子。此外，NMOS晶体管130的栅极和源极电压都为1.9V，从而导致Vgs＝1.9V-1.9V＝0V。因此NMOS晶体管130保持断开。
对于输入端子152电压为-0.2V并且使能信号172为低/零伏(使能信号的反相信号174为高/1.8V)的情况，NMOS晶体管134的Vgs为：Vgs＝1.8V-(-0.2V)＝2V。由于这是正电压，因此NMOS晶体管134被闭合/导通。因此，-0.2V的输入信号从NMOS晶体管136的源极传递到漏极，并且进而传递到NMOS晶体管130的栅极。对于PMOS晶体管136，源极为-0.2V，栅极为使能信号172(零伏)，因此Vgs＝0V-(-0.2V)＝0.2V。由于这对于PMOS晶体管而言为正电压，因此PMOS晶体管136打开/断开。
当使能信号172为使能(on)，并且使能信号的反相信号174为低/零伏时，电路186传递电源电压到NMOS晶体管130的栅极以使其导通。具体来说，PMOS晶体管132的源极连接到电源194，在该例子中电源为1.8V。由于使能信号的反相信号174为零伏，因此对于PMOS晶体管132，Vgs＝0V-1.8V＝-1.8V。由于这是负电压，因此该晶体管导通，并且信号从源极传递到漏极，在该情况中电源电压为1.8V。该信号进一步从PMOS晶体管132的漏极传递到NMOS晶体管130的栅极。由于NMOS晶体管130的栅极为1.8V，因此对于任意期望的输入(例如，零至1.7V)，NMOS晶体管130的Vgs为正电压，并且晶体管导通。因此，输入将从NMOS晶体管130的源极传递到漏极。
当使能信号172为高时，使能信号的反相信号174为低，并且NMOS晶体管134和PMOS晶体管136均打开/断开。例如，对于NMOS晶体管134，Vgs＝0V-N，其中N为任意期望的输入电压。在该情况中，期望的电压为0至1.7V，因此Vgs应当总是为零或负电压，并且NMOS晶体管134将保持打开/断开。另外，如果在输入端子152上具有较小欠压(例如-0.2V)，则Vgs＝0V-(-0.2V)＝0.2V。虽然一般需要正电压以使NMOS晶体管导通，但是实际上其必须足够大以克服晶体管的阈值电压Vt。因此，无法克服阈值电压Vt的较小过压将无法使NMOS晶体管134导通。同样地，对于PMOS晶体管136，例如1.9V的较小过压将导致Vgs＝1.8V-1.9V＝-0.1V。虽然这是负电压，但是如果其没有足够大以克服PMOS晶体管136的Vt，则PMOS晶体管136将保持打开/断开。因此，对于NMOS晶体管134和PMOS晶体管136的较小过压或欠压不会影响NMOS晶体管130的栅极，并且允许输入端子152上的输入信号传递到NMOS晶体管130的漏极。在另一方面，当过压或欠压的幅度大于NMOS晶体管134或PMOS晶体管136的Vt时，则电路186将隔离输入端子152，并且对设备的其余部分提供了保护措施。
相应地，当设备100未被使能时(例如使能信号172为低或零伏，并且使能信号的反相信号174为高/1.8V)，电路186和NMOS晶体管130能够隔离输入端子152与NMOS晶体管130的漏极。此外，当设备100使能时(例如使能信号172为高或1.8V，并且使能信号的反相信号174为低/零伏)，电路186和NMOS晶体管130能够将输入信号从输入端子152传递到NMOS晶体管130的漏极。通过类似的方式，当设备100未被使能时，电路188和NMOS晶体管140能够隔离输出端子154上的信号与NMOS晶体管140的漏极，并且当设备100被使能时保持闭合或导通。
为了说明，假设输出端子154具有1.2V的信号，而使能信号172为零伏(即使能信号的反相信号174为高/1.8V)。对于PMOS晶体管142，源极被连接到电源电压188，例如1.8V。因此Vgs＝1.8V-1.8V＝0V。因此，当使能信号为低/零伏时(即使能信号的反相信号174为高/1.8V)，PMOS晶体管142总是打开/断开。NMOS晶体管144的栅极电压为1.8V，源极电压为1.2V。因此Vgs＝1.8V-1.2V＝0.6V。由于这是正电压，因此NMOS晶体管144闭合，并且因此“导通”和导电。因此，源极和漏极相连接，并且来自输出154的1.2V从NMOS晶体管144的源极端子传递到漏极端子。同样地，PMOS晶体管146的栅极为零伏的使能信号172，其源极为来自输出端子154的输出信号。因此，Vgs＝0V-1.2V＝-1.2V。因此，PMOS晶体管146被闭合/导通，并且1.2V的输出信号从PMOS晶体管146的源极传递到漏极，并且进而传递到NMOS晶体管140的栅极。由于NMOS晶体管140的栅极和源极具有相同的1.2V电压，则Vgs＝0V，并且NMOS晶体管140被断开。因此，输出端子154上的信号与NMOS晶体管140的漏极相隔离。
对于输出端子154为零伏，而使能信号172为低/零伏(使能信号的反相信号174为高/1.8V)的情况，NMOS晶体管144的Vgs为：Vgs＝1.8V-0V＝1.8V。因此，NMOS晶体管144被闭合/导通。因此，零伏的输入信号从NMOS晶体管144的源极传递到漏极，并且传递到NMOS晶体管140的栅极。对于PMOS晶体管146，源极为零伏，栅极为0V的使能信号172。因此Vgs＝0V-0V＝0V，而PMOS晶体管126打开/断开。另外，对于NMOS晶体管140，Vgs＝0V-0V，晶体管打开/断开。
当输出信号为过压或欠压时，电路188的结构也可以很好的隔离输出端子154与NMOS晶体管140的漏极。例如，如果使能信号172为零伏(使能信号的反相信号174为高/1.8V)，并且输出信号为1.9V，那么对于NMOS晶体管144，栅极电压为1.8V，源极电压为1.9V。因此，Vgs＝1.8V-1.9V＝-0.1V。由于这是负电压，因此NMOS晶体管124打开/断开。在另一方面，PMOS晶体管146的栅极为零伏的使能信号172，其源极为来自输出端子154的输出信号1.9V。因此Vgs＝0V-1.9V＝-1.9V。因此，PMOS晶体管146闭合/导通并导电。这样，源极和漏极被连接，来自输出154的1.9V从PMOS晶体管146的源极端子传递到漏极端子，并且传递到NMOS晶体管140的栅极。由于NMOS晶体管140的栅极和源极是相同的1.9V，因此Vgs＝0V，并且NMOS晶体管140断开。相应地，即使存在过压，输出端子154上的信号也与NMOS晶体管140的漏极相隔离。
对于输出端子154为-0.2V，而使能信号172为低/零伏(使能信号的反相信号174为高/1.8V)的情况，NMOS晶体管144的Vgs为：Vgs＝1.8V-(-0.2V)＝2V。由于这是正电压，因此NMOS晶体管144闭合/导通并导电。因此，-0.2V的输出信号从NMOS晶体管144的源极传递到漏极，并且传递到NMOS晶体管140的栅极。对于PMOS晶体管146，源极为-0.2V，栅极为使能信号172(零伏)，因此Vgs＝0V-(-0.2V)＝0.2V。由于这对PMOS晶体管而言为正电压，因此PMOS晶体管136打开/断开。然而，由于NMOS晶体管144闭合并导电，因此输入仍然传递到NMOS晶体管140的栅极端子。此外，NMOS晶体管140的栅极和源极电压都是-0.2V，从而Vgs＝-0.2V-(-0.2V)＝0V。因此，NMOS晶体管140保持断开。
当使能信号172为使能(on)，并且使能信号的反相信号174为低/零伏时，电路188传递例如1.8V的电源电压/高信号到NMOS晶体管140的栅极以使其导通。具体来说，PMOS晶体管142的源极连接到电源电压194，在该例子中电源电压194为1.8V。由于使能信号172为低，并且使能信号的反相信号174为高/1.8V，因此对于PMOS晶体管142，Vgs＝0V-1.8V＝-1.8V。由于这是负电压，因此晶体管导通，并且将信号从源极传递到漏极，在该情况中电源电压为1.8V。该信号进一步被从PMOS晶体管142的漏极传递到NMOS晶体管140的栅极。由于NMOS晶体管140的栅极为1.8V，因此对于任意期望的输入，例如零至1.7V，NMOS晶体管140的Vgs是正电压，并且晶体管导通。因此，NMOS晶体管140的源极和漏极将被连接。
当使能信号172为高，并且使能信号的反相信号174为低/零伏时，NMOS晶体管144和PMOS晶体管146均打开/断开。例如，对于NMOS晶体管144，Vgs＝0V-N，其中N为输出端子154上的任意期望的电压。在该情况下，期望的电压为0至1.7V，因此Vgs应当总是为零或负电压，并且NMOS晶体管144将保持打开/断开。另外，如果传递到输出端子154的输入端子152上存在较小欠压(例如-0.2V)，则Vgs＝0V-(-0.2V)＝0.2V。虽然一般需要正电压以使NMOS晶体管导通，但是实际上其必须足够大以克服晶体管的阈值电压Vt。因此，无法克服阈值电压Vt的较小欠压将无法使NMOS晶体管144导通。类似地，对于PMOS晶体管146，例如1.9V的较小过压将导致Vgs＝1.8V-1.9V＝-0.1V。虽然这是负电压，但是如果其幅度小于PMOS晶体管136的Vt，则PMOS晶体管136将保持打开/断开。因此，对于NMOS晶体管144和PMOS晶体管146的较小过压和欠压不会影响NMOS晶体管140的栅极，并且允许NMOS晶体管140的漏极和源极保持连接。在另一方面，当过压或欠压幅度大于NMOS晶体管134或PMOS晶体管146的Vt时，电路188将隔离NMOS晶体管140的源极和漏极，并且提供了对设备的其余部分的保护措施。
如同本文所描述的那样，设备100能够在一定的期望电压范围内隔离输入端子152和输出端子154,，以及在当输入端子152和/或输出端子154上存在过压或欠压时隔离输入端子152与输出端子154。另外，在使能信号为高，也即设备100有效时，设备100允许所有的期望输入电压和一些过压以及一些欠压从输入端子152传递到输出端子154。因此，在复用器/测量电路中，其中设备100可构成(comprise)许多路径中的一条，可以测量输入端子152上的超过电源和/或地的电压，同时保护设备100和连接到其上的任意其他元件避免遭受具有较大偏离的电压影响。
虽然以上描述了依照本公开的一个或多个方面的多个例子，但是还可导出依照本公开的一个或多个方面的其他或进一步的例子而不偏离本公开的范围，本公开的范围由以下的权利要求及其等同变换所确定。例如，在一个例子中，可以省略PMOS晶体管116和126，以及NMOS晶体管136和172，同时设备100还保持以上所描述的大多数或者全部功能。应当注意的是尽管以上使用了术语“第一”、“第二”、“第三”等，这些术语的使用仅是作为标记。因此，在一个例子中使用的例如“第三”并不必须表明该例子在每种情况下都一定要包括“第一”和/或“第二”。权利要求列出的步骤并不表明步骤的顺序。商标是它们各自所有人的财产。

Claims (15)

1.一种设备，包括：
第一p型金属氧化物半导体晶体管，其中所述第一p型金属氧化物半导体晶体管的源极被连接到所述设备的输入；以及
第一电路，用于当使能信号无效时将所述设备的输入上的信号传递到所述第一p型金属氧化物半导体晶体管的栅极，以及用于当所述使能信号有效时将地电压传递到所述第一p型金属氧化物半导体晶体管的栅极。
2.根据权利要求1所述的设备，其特征在于，所述第一p型金属氧化物半导体晶体管的源极被短接到所述第一p型金属氧化物半导体晶体管的体区。
3.根据权利要求1或2所述的设备，其特征在于，所述第一电路包括：
第二p型金属氧化物半导体晶体管，其中所述第二p型金属氧化物半导体晶体管的源极被连接到所述设备的输入，并且其中所述第二p型金属氧化物半导体晶体管的栅极被连接到所述使能信号；
第一n型金属氧化物半导体晶体管，其中所述第一n型金属氧化物半导体晶体管的源极被连接到地，其中所述第一n型金属氧化物半导体晶体管的漏极被连接到第二p型金属氧化物半导体晶体管的漏极，其中所述第一n型金属氧化物半导体晶体管的栅极被连接到所述使能信号；以及
第二n型金属氧化物半导体晶体管，其中所述第二n型金属氧化物半导体晶体管的栅极被连接到所述使能信号的反相信号，其中所述第二n型金属氧化物半导体晶体管的源极被连接到所述设备的输入，并且其中所述第二p型金属氧化物半导体晶体管的漏极、所述第一n型金属氧化物半导体晶体管的漏极和所述第二n型金属氧化物半导体晶体管的漏极被连接到所述第一p型金属氧化物半导体晶体管的栅极。
4.根据权利要求3所述的设备，其特征在于，所述使能信号的所述反相信号和地具有相同的电压。
5.根据权利要求1-4中任一所述的设备，其特征在于，进一步包括：
第三p型金属氧化物半导体晶体管，其中所述第三p型金属氧化物半导体晶体管的源极被连接到所述设备的输出，并且其中所述第三p型金属氧化物半导体晶体管的漏极被连接到所述第一p型金属氧化物半导体晶体管的漏极；以及
第二电路，用于当所述使能信号无效时将所述设备的输出上的信号传递到所述第三p型金属氧化物半导体晶体管的栅极，以及用于当所述使能信号有效时将所述地电压传递到所述第三p型金属氧化物半导体晶体管的栅极。
6.根据权利要求5所述的设备，其特征在于，所述第二电路包括：
第四p型金属氧化物半导体晶体管，其中所述第四p型金属氧化物半导体晶体管的源极被连接到所述设备的输出，并且其中所述第四p型金属氧化物半导体晶体管的栅极被连接到所述使能信号；
第三n型金属氧化物半导体晶体管，其中所述第三n型金属氧化物半导体晶体管的源极被连接到地，并且其中所述第三n型金属氧化物半导体晶体管的栅极被连接到所述使能信号；以及
第四n型金属氧化物半导体晶体管，其中所述第四n型金属氧化物半导体晶体管的栅极被连接到所述使能信号的反相信号，其中所述第四n型金属氧化物半导体晶体管的源极被连接到所述设备的输出，并且其中所述第四p型金属氧化物半导体晶体管的漏极、所述第三n型金属氧化物半导体晶体管的漏极和所述第四n型金属氧化物半导体晶体管的漏极被连接到所述第三p型金属氧化物半导体晶体管的栅极。
7.根据权利要求1-6中任一所述的设备，其特征在于，进一步包括：
第五n型金属氧化物半导体晶体管，其中所述第五n型金属氧化物半导体晶体管的源极被连接到所述设备的输入；以及
第三电路，用于当所述使能信号无效时将所述设备的输入上的信号传递到所述第五n型金属氧化物半导体晶体管的栅极，并且用于当所述使能信号有效时将电源电压传递到所述第五n型金属氧化物半导体晶体管的栅极。
8.根据权利要求7所述的设备，其中所述使能信号与所述电源电压具有相同的电压。
9.根据权利要求7或8所述的设备，其特征在于，所述设备的输入包括模拟信号，所述模拟信号具有在地的电压水平和所述电源电压的电压水平之间的电压。
10.根据权利要求7-9中任一所述的设备，其特征在于，所述第三电路包括：
第六n型金属氧化物半导体晶体管，其中所述第六n型金属氧化物半导体晶体管的源极被连接到所述设备的输入，并且其中所述第六n型金属氧化物半导体晶体管的栅极被连接到所述使能信号的反相信号；
第五p型金属氧化物半导体晶体管，其中所述第五p型金属氧化物半导体晶体管的源极被连接到所述电源电压，并且其中所述第五p型金属氧化物半导体晶体管的栅极被连接到所述使能信号的反相信号；以及
第六p型金属氧化物半导体晶体管，其中所述第六p型金属氧化物半导体晶体管的源极被连接到所述输入信号，其中所述第六p型金属氧化物半导体晶体管的栅极被连接到所述使能信号，并且其中所述第六n型金属氧化物半导体晶体管的漏极、所述第五p型金属氧化物半导体晶体管的漏极和所述第六p型金属氧化物半导体晶体管的漏极被连接到所述第五n型金属氧化物半导体晶体管的栅极。
11.根据权利要求7-10中任一所述的设备，其特征在于，进一步包括：
第七n型金属氧化物半导体晶体管，其中所述第七n型金属氧化物半导体晶体管的源极被连接到所述设备的输出，并且其中所述第七n型金属氧化物半导体晶体管的漏极被连接到所述第五n型金属氧化物半导体晶体管的漏极；以及
第四电路，用于当所述使能信号无效时将所述设备的输出上的信号传递到所述第七n型金属氧化物半导体晶体管的栅极，并且用于当所述使能信号有效时将电源电压传递到所述第七n型金属氧化物半导体晶体管的栅极。
12.根据权利要求11所述的设备，其特征在于，所述第四电路包括：
第七p型金属氧化物半导体晶体管，其中所述第七p型金属氧化物半导体晶体管的源极被连接到所述电源电压，并且其中所述第七p型金属氧化物半导体晶体管的栅极被连接到所述使能信号的反相信号；
第八n型金属氧化物半导体晶体管，其中所述第八n型金属氧化物半导体晶体管的源极被连接到所述设备的输出，并且其中所述第八n型金属氧化物半导体晶体管的栅极被连接到所述使能信号的反相信号；以及
第八p型金属氧化物半导体晶体管，其中所述第八p型金属氧化物半导体晶体管的源极被连接到所述设备的输出，其中所述第八p型金属氧化物半导体晶体管的栅极被连接到所述使能信号，其中所述第七p型金属氧化物半导体晶体管的漏极、所述第八p型金属氧化物半导体晶体管的漏极和所述第八n型金属氧化物半导体晶体管的漏极被连接到所述第七n型金属氧化物半导体晶体管的栅极。
13.根据权利要求11或12所述的设备，其特征在于，进一步包括：
第三p型金属氧化物半导体晶体管，其中所述第三p型金属氧化物半导体晶体管的源极被连接到所述设备的输出，并且其中所述第三p型金属氧化物半导体晶体管的漏极被连接到所述第一p型金属氧化物半导体晶体管的漏极；以及
第二电路，用于当所述使能信号无效时将所述设备的输出上的信号传递到所述第三p型金属氧化物半导体晶体管的栅极，并且用于当所述使能信号有效时将所述地电压传递到所述第三p型金属氧化物半导体晶体管的栅极。
14.一种用于隔离电路的输入信号的方法，包括：
将所述输入信号传递到第一p型金属氧化物半导体晶体管的源极；
接收使能信号，其中所述使能信号包括地电压或电源电压中的一个；
当所述使能信号为所述电源电压时，将所述地电压传输到所述第一p型金属氧化物半导体晶体管的栅极，其中当所述地电压被传输到所述第一p型金属氧化物半导体晶体管的栅极时，所述第一p型金属氧化物半导体晶体管闭合；以及
当所述使能信号为所述地电压时，将所述输入信号传输到所述第一p型金属氧化物半导体晶体管的栅极，其中当所述输入信号被传输到所述第一p型金属氧化物半导体晶体管的栅极时，所述第一p型金属氧化物半导体晶体管打开。
15.根据权利要求14所述的方法，其特征在于，进一步包括：
当所述使能信号为所述电源电压时，将所述地电压传输到第二p型金属氧化物半导体晶体管的栅极，其中当所述地电压被传输到所述第二p型金属氧化物半导体晶体管的栅极时，所述第二p型金属氧化物半导体晶体管闭合；以及
当所述使能信号为所述地电压时，将所述电路的输出上的输出信号传输到所述第二p型金属氧化物半导体晶体管的栅极，其中当所述输出信号被传输到所述第二p型金属氧化物半导体晶体管的栅极时，所述第二p型金属氧化物半导体晶体管打开；以及
当所述地电压被传输到所述第一p型金属氧化物半导体晶体管的栅极并且被传输到所述第二p型金属氧化物半导体晶体管的栅极时，将所述输入信号从所述第一p型金属氧化物半导体晶体管的源极传递到所述电路的输出，其中所述第一p型金属氧化物半导体晶体管的漏极被耦接到所述第二p型金属氧化物半导体晶体管的漏极，并且其中所述第二p型金属氧化物半导体晶体管的源极被耦接到所述电路的输出。
CN201480038555.3A 2013-07-12 2014-07-11 支持高于电源的电压的开关 Active CN105359412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/941,419 2013-07-12
US13/941,419 US9245886B2 (en) 2013-07-12 2013-07-12 Switch supporting voltages greater than supply
PCT/US2014/046426 WO2015006741A1 (en) 2013-07-12 2014-07-11 Switch supporting voltages greater than supply

Publications (2)

Publication Number Publication Date
CN105359412A true CN105359412A (zh) 2016-02-24
CN105359412B CN105359412B (zh) 2017-09-29

Family

ID=51230240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480038555.3A Active CN105359412B (zh) 2013-07-12 2014-07-11 支持高于电源的电压的开关

Country Status (6)

Country Link
US (1) US9245886B2 (zh)
EP (1) EP3020132B1 (zh)
JP (1) JP6239106B2 (zh)
KR (1) KR102190347B1 (zh)
CN (1) CN105359412B (zh)
WO (1) WO2015006741A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236873B2 (en) 2015-03-17 2019-03-19 Xilinx, Inc. Analog switch having reduced gate-induced drain leakage
US10545053B2 (en) * 2017-06-07 2020-01-28 Xilinx, Inc. Dynamic element matching in an integrated circuit
US10608630B1 (en) 2018-06-26 2020-03-31 Xilinx, Inc. Method of increased supply rejection on single-ended complementary metal-oxide-semiconductor (CMOS) switches
JP7329411B2 (ja) 2019-10-18 2023-08-18 エイブリック株式会社 アナログスイッチ
US11190178B1 (en) * 2020-10-28 2021-11-30 Xilinx, Inc. Gate induced drain leakage robust bootstrapped switch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567681A (zh) * 2008-04-25 2009-10-28 恩益禧电子股份有限公司 模拟多路复用器及其选择信号生成方法
US20110156794A1 (en) * 2009-12-30 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Gate control circuit for high bandwidth switch design
US8519771B1 (en) * 2010-12-22 2013-08-27 Xilinx, Inc. Methods and apparatus for receiving high and low voltage signals using a low supply voltage technology

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927622A (ja) * 1982-08-04 1984-02-14 Sanyo Electric Co Ltd アナログスイツチ回路
JPH09167950A (ja) * 1995-12-18 1997-06-24 Nissan Motor Co Ltd アナログスイッチ
GB2327544B (en) * 1997-07-16 2001-02-07 Ericsson Telefon Ab L M Electronic analogue switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567681A (zh) * 2008-04-25 2009-10-28 恩益禧电子股份有限公司 模拟多路复用器及其选择信号生成方法
US20110156794A1 (en) * 2009-12-30 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Gate control circuit for high bandwidth switch design
US8519771B1 (en) * 2010-12-22 2013-08-27 Xilinx, Inc. Methods and apparatus for receiving high and low voltage signals using a low supply voltage technology

Also Published As

Publication number Publication date
CN105359412B (zh) 2017-09-29
KR20160032158A (ko) 2016-03-23
EP3020132A1 (en) 2016-05-18
EP3020132B1 (en) 2019-03-27
WO2015006741A1 (en) 2015-01-15
US20150014779A1 (en) 2015-01-15
JP2016526859A (ja) 2016-09-05
US9245886B2 (en) 2016-01-26
JP6239106B2 (ja) 2017-11-29
KR102190347B1 (ko) 2020-12-11

Similar Documents

Publication Publication Date Title
CN105359412A (zh) 支持高于电源的电压的开关
CN103051314B (zh) 半导体装置和控制模拟开关的方法
CN104319275B (zh) 静电放电保护电路
EP2191284B1 (en) Semiconductor device test system having reduced current leakage
CN106020316B (zh) 包括用于漏电流抑制的可开关电路的dc线性电压调节器
US8223467B2 (en) Transient blocking unit using normally-off device to detect current trip threshold
CN108011624B (zh) 模拟多路复用器
CN108206684A (zh) 开关器件和方法
CN208908437U (zh) 电子设备
CN103311901A (zh) 包括漏电流保护电路的功率模块
JP5603674B2 (ja) スイッチ装置および試験装置
CN109888855A (zh) 充放电控制装置和电池装置
CN101641865B (zh) 具有耐高电压单元的电子器件
CN109959837B (zh) 一种漏电检测电路
US9059703B2 (en) Switch circuit
CN203870152U (zh) 电流饱和检测与箝位电路
US11499995B2 (en) Leakage compensation technique for current sensor
JP6306962B2 (ja) 半導体スイッチおよびそれを用いた試験装置
KR101533881B1 (ko) 배터리의 충방전 제어회로
US10361694B2 (en) Switching circuitry, DC-interface and method for operating a switching circuitry
US20150263504A1 (en) Protection Circuit, Circuit Employing Same, and Associated Method of Operation
CN104124950A (zh) 反向电流阻断比较器
US8575989B1 (en) High isolation switch
CN101505146B (zh) 下拉电路及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant