CN102497088A - 一种mos管的自适应串联电路 - Google Patents

一种mos管的自适应串联电路 Download PDF

Info

Publication number
CN102497088A
CN102497088A CN2011104180936A CN201110418093A CN102497088A CN 102497088 A CN102497088 A CN 102497088A CN 2011104180936 A CN2011104180936 A CN 2011104180936A CN 201110418093 A CN201110418093 A CN 201110418093A CN 102497088 A CN102497088 A CN 102497088A
Authority
CN
China
Prior art keywords
oxide
semiconductor
adaptive
metal
pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104180936A
Other languages
English (en)
Other versions
CN102497088B (zh
Inventor
迈克尔·格林
陈君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Silergy Corp
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201110418093.6A priority Critical patent/CN102497088B/zh
Publication of CN102497088A publication Critical patent/CN102497088A/zh
Priority to US13/711,447 priority patent/US8570093B2/en
Priority to US14/018,570 priority patent/US8717086B2/en
Application granted granted Critical
Publication of CN102497088B publication Critical patent/CN102497088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

依据本发明的一种MOS管的自适应串联电路，通过控制其中主控MOS管的开关动作相应地控制其他MOS管自适应地进行开关动作，并利用箝位电路保证其安全工作，其组成的等效MOS管的最大耐压为所有串联的MOS管的最大耐压之和。在实际制造过程中，在不超过漏端与衬底之间的最大电压的前提下对串联的MOS管的数量没有限制，因此得到的等效的MOS管的最大耐压范围也不受工艺限制，并适用于开关调节器等快速开关的场合和对开关速度要求不高的场合如LED驱动电路等，还可以应用在高压的升压调节器，降压调节器以及线性调节器等电路。

Description

一种MOS管的自适应串联电路
技术领域
本发明涉及一种MOS管串联电路，尤其涉及一种MOS管的自适应串联电路。
背景技术
目前MOS管的串联技术主要用于提高串联后的等效MOS管的最大输出阻抗，但并未增大其最大耐压的能力。图1所示为现有技术中将两个MOS管串联的原理框图，其中A点的电压为MOS管101、102的栅源电压之和，MOS管101与102串联后的等效阻抗的增大使得B点的输出电流与此点的电压无关，但串联后的等效MOS管的最大耐压并未增大。因此MOS管在很多高压场合的应用受到限制，如图2所示，为一高压型开关调节器的原理框图，其中需要开关管Q在关断时承受一定的高电压但仍能安全工作，此时选择耐压参数较大的MOS管作为开关管Q虽然十分方便，但成本较高，实际应用中现有的MOS管的最大耐压受生产工艺的限制有时并不能满足需要。
发明内容
有鉴于此，本发明的目的在于提供一种MOS管的自适应串联电路，将多个MOS管串联后，通过控制其中主控MOS管的开关动作相应地控制其他MOS管自适应地进行开关动作，并利用箝位电路保证其安全工作，其组成的等效MOS管的最大耐压为所有串联的MOS管的最大耐压之和。
依据本发明一实施例的一种MOS管的自适应串联电路，包括：一个主控MOS管和n个自适应MOS管，关断箝位电路和n个导通箝位电路，n≥1，其中；
所述主控MOS管的源极为所述自适应串联电路的第一端；
所述主控MOS管的漏极与所述n个自适应MOS管依次串联，所述第n个自适应MOS管的漏极为所述自适应串联电路的第二端；
所述主控MOS管的栅极为所述自适应串联电路的控制端；
所述关断箝位电路分别与所述n个自适应MOS管的栅极连接，并且具有与所述主控MOS管和所述n个自适应MOS管相对应的(n+1)个关断箝位电压值，所述关断箝位电压值不大于对应的自适应MOS管和所述主控MOS管的额定栅漏电压；
所述n个导通箝位电路分别连接至对应的所述自适应MOS管的栅极，所述n个导通箝位电路具有n个导通箝位电压值，所述导通箝位电压值不小于对应的自适应MOS管的导通电压阈值；
当所述主控MOS管和所述自适应MOS管处于关断状态，并且主控MOS管和n个自适应MOS管的栅极和漏极之间电压大于其关断箝位电压值时，所述关断箝位电路将所述主控MOS管和n个自适应MOS管的栅极和漏极之间电压箝位至对应的关断箝位电压值，从而保证所述主控MOS管和n个自适应MOS管的栅极和漏极之间电压不高于其额定栅漏电压；
当所述自适应MOS管和所述主控MOS管导通时，所述导通箝位电路将所述自适应MOS管的栅极电压箝位至对应的导通箝位电压值。
进一步的，还包括连接至对应的所述自适应MOS管的栅极和源极之间的n个栅源极箝位电路，所述n个栅源极箝位电路具有n个栅源极箝位电压值，当所述自适应MOS管和所述主控MOS管导通时，所述栅源极箝位电路将所述自适应MOS管的栅极与源极之间的电压箝位在对应的所述栅源极箝位电压值；所述栅源极箝位电压值不大于对应的所述自适应MOS管的额定栅源电压。
优选的，所述自适应MOS管和主控MOS管为N型MOS管；
所述MOS管的自适应串联电路的第二端为所述MOS管的自适应串联电路的输入端，以接收一输入电压；
所述MOS管的自适应串联电路的第一端为所述MOS管的自适应串联电路的输出端，以产生一输出电压；
所述MOS管的自适应串联电路的控制端接收一控制信号，以依次导通和关断所述主控MOS管和所述自适应MOS管；
所述关断箝位电路的第一端连接至所述自适应串联电路的第二端；
所述关断箝位电路的第二端连接至地；
所述导通箝位电路包括第一二极管，所述第一二极管的阴极连接至其对应的自适应MOS管的栅极，阳极连接至一数值为所述主控MOS管的额定栅源电压的电压源。
优选的，所述自适应MOS管和主控MOS管为N型MOS管；
所述栅源极箝位电路包括第一齐纳二极管；所述第一齐纳二极管的阳极连接至对应的自适应MOS管的源极，阴极连接至对应的自适应MOS管的栅极。
优选的，所述自适应MOS管和主控MOS管为P型MOS管；
所述MOS管的自适应串联电路的第一端为所述MOS管的自适应串联电路的输入端，以接收一输入电压；
所述MOS管的自适应串联电路的第二端为所述MOS管的自适应串联电路的输出端，以产生一输出电压；
所述MOS管的自适应串联电路的控制端接收一控制信号，以依次导通和关断所述主控MOS管和所述自适应MOS管；
所述关断箝位电路的第一端连接至所述自适应串联电路的第一端所连接电路的最高电位；
所述关断箝位电路的第二端连接至所述自适应串联电路的第二端；
所述导通箝位电路包括第二二极管，所述第二二极管的阳极连接至其对应的自适应MOS管的栅极，阴极连接至一数值为所述自适应串联电路的第一端所连接电路的最高电位与所述主控MOS管的额定栅源电压的差值的电压源。
优选的，所述自适应MOS管和主控MOS管为P型MOS管；
所述栅源极箝位电路包括第二齐纳二极管；所述第二齐纳二极管的阳极连接至对应的自适应MOS管的栅极，阴极连接至对应的自适应MOS管的源极。
优选的，所述关断箝位电路包括依次串联连接的(n+1)个第三齐纳二极管，n个公共连接点分别连接至所述n个自适应MOS管的栅极，
第一个所述第三齐纳二极管的阴极作为所述关断箝位电路的第一端以连接至所述自适应串联电路第二端；
第(n+1)个所述第三齐纳二极管的阳极作为所述关断箝位电路的第二端以连接至地。
进一步的，包括一第三二极管，其阳极连接至所述自适应串联电路的第二端，其阴极连接至所述关断箝位电路的第一端。
优选的，所述关断箝位电路包括依次串联的(n+1)个第四齐纳二极管，n个公共连接点分别连接至所述n个自适应MOS管的栅极；
第一个所述第四齐纳二极管的阳极作为所述关断箝位电路的第二端以连接至所述自适应串联电路的第二端；
第(n+1)个所述第四齐纳二极管的阴极作为所述关断箝位电路的第一端以连接至所述自适应串联电路的第一端所连接电路的最高电位。
进一步的，包括一第四二极管，其阴极连接至所述自适应串联电路的第二端，其阳极连接至所述关断箝位电路的第二端。
进一步的，所述自适应MOS管和主控MOS管为N型MOS管；
所述自适应MOS管均与至少一级驱动增强电路连接，所述驱动增强电路包括一推挽电路和第五二极管；
所述推挽电路的输入端连接至对应的导通箝位电路，其输出端连接至对应的自适应MOS管的栅极；
所述第五二极管的阳极连接至一数值为所述主控MOS管的额定栅源电压的电压源，其阴极连接至对应的自适应MOS管的栅极。
进一步的，所述自适应MOS管和主控MOS管为P型MOS管；
所述自适应MOS管均与至少一级驱动增强电路连接，所述驱动增强电路包括一推挽电路和第六二极管；
所述推挽电路的输入端连接至对应的导通箝位电路，其输出端连接至对应的自适应MOS管的栅极；
所述第六二级管的阴极连接至一数值为所述自适应串联电路的第一端所连接电路的最高电位与所述主控MOS管的额定栅源电压的差值的电压源，其阳极连接至对应自适应MOS管的栅极。
依据本发明的MOS管的自适应串联电路，由于采用MOS管串联自适应控制，因此控制其中一个MOS管的即可，因此可以根据需要选择参数不同的MOS管进行串联连接，组成具有相应耐压参数的等效MOS管。
在实际制造过程中，在不超过漏端与衬底之间的最大电压的前提下对串联的MOS管的数量没有限制，因此得到的等效的MOS管的最大耐压的范围也不受工艺限制，并能够实现安全工作。
串联组成的等效MOS管的开关动作的速度也可以通过驱动增强电路调节，因此适用于开关调节器等快速开关的场合和对开关速度要求不高的场合如LED驱动电路等，还可以应用在高压的升压调节器，降压调节器以及线性调节器等电路。采用本发明的MOS管的串联连接方法，组成的等效MOS管的输出电阻增大，集成电路的面积也随之增加，但与其技术效果相比，仍在可接受的范围内。
附图说明
图1所示为现有技术中将两个MOS管串联的原理框图；
图2所示为一高压型开关调节器的原理框图；
图3所示为依据本发明的MOS管的自适应串联电路的第一实施例的原理框图；
图4所示为依据本发明的MOS管的自适应串联电路的第二实施例的原理框图；
图5所示为依据本发明的MOS管的自适应串联电路的第三实施例的原理框图；
图6所示为依据本发明的MOS管的自适应串联电路的第四实施例的原理框图；
图7所示为依据本发明的MOS管的自适应串联电路的第五实施例的原理框图；
图8所示为依据本发明的MOS管的自适应串联电路的第六实施例的原理框图；
图9所示为依据本发明的MOS管的自适应串联电路的第七实施例的原理框图；
图10所示为依据本发明的MOS管的自适应串联电路的第八实施例的原理框图；
图11所示为依据本发明的MOS管的自适应串联电路的第九实施例的原理框图；
图12所示为依据本发明的MOS管自适应串联电路的应用电路。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
参考图3，所示为依据本发明的MOS管的自适应串联电路的第一实施例的原理框图，其包括n个自适应MOS管301-1、301-2、…301-n和一个主控MOS管302，关断箝位电路303和n个导通箝位电路304-1、304-2、…304-n，n≥1，其中，
所述主控MOS管302的源极为所述自适应串联电路的第一端；
所述主控MOS管302的漏极与所述自适应MOS管301-n、…301-2、301-1依次串联，所述自适应MOS管301-1的漏极为所述自适应串联电路的第二端；
所述主控MOS管302的栅极为所述自适应串联电路的控制端；
所述关断箝位电路303分别与所述自适应MOS管301-1、301-2、…301-n的栅极连接，并且具有与所述主控MOS管302和所述自适应MOS管301-1、301-2、…301-n相对应的(n+1)个关断箝位电压值，所述关断箝位电压值不大于对应的自适应MOS管301-1、301-2、…301-n和所述主控MOS管302的额定栅漏电压；
所述n个导通箝位电路304-1、304-2、…304-n分别连接至对应的所述自适应MOS管301-1、301-2、…301-n的栅极，所述n个导通箝位电路具有n个导通箝位电压值，所述导通箝位电压值不小于对应的自适应MOS管的导通电压阈值；
本实施例中的MOS管的自适应串联电路的工作过程如下：
所述自适应串联电路的控制端接收一控制信号以控制所述主控MOS管302的开关动作，当主控MOS管302导通时，M1点的电压被拉低，M1点与M2点之间的电压差随之增大继而导通所述自适应MOS管301-n，同理其他自适应MOS管依次导通；在所有自适应MOS管导通后，M3点的电压被拉低，由于自适应MOS管301-1的栅极与漏极之间的等效电容Cdg301-1的作用，M4点的电压也随之降低，很可能导致自适应MOS管301-1在导通后又再次关断，M5点的电压也相应降低，同理的，其他自适应MOS管都有在所述主控MOS管302关断前自行关断的可能性，因此在所述自适应MOS管301-1、301-2、…301-n和所述主控MOS管302导通后，导通箝位电路304-1、304-2、…304-n将对应自适应MOS管的栅极电压箝位在对应的导通箝位电压值，保证其栅极电压不低于对应自适应MOS管的导通电压阈值，以防止这一现象的发生。
当所述主控MOS管302关断时，M3点的电压被拉高，M4点的电压随之升高，如果M4点的对地等效电容较大，而M3点和M4点之间的等效电容Cdg很小，则M4点的电压上升可能相对较慢，导致M3和M4点之间的电压差增大，即自适应MOS管301-1的栅极和漏极之间的电压可能过大，同理由于M5点的电压也随之升高，其他自适应MOS管也面临同样的问题。
所述关断箝位电路303具有的(n+1)个关断箝位电压值分别对所述主控MOS管302和所述自适应MOS管301-1、301-2、…301-n的栅漏极电压进行箝位，以保证串联的MOS管的栅漏电压不大于其额定栅漏电压。
可见，采用图3所示的依据本发明的MOS管自适应串联电路，通过控制其中主控MOS管的开关动作相应地控制其他MOS管自适应地进行开关动作，相当于串联后的多个MOS管只需一个控制端接收控制信号，因此可以作为一个等效的MOS管，并利用关断箝位电路、导通箝位电路保证每个MOS管安全工作，其组成的等效MOS管的最大耐压为所有串联的MOS管的最大耐压之和。
另外，图3所示实施例中的MOS管的自适应串联电路还可以进一步包括n个栅源极箝位电路305-1、305-2、…305-n，其分别连接至对应的自适应MOS管301-1、301-2、…301-n的栅极和源极之间。所述n个栅源极箝位电路具有n个栅源极箝位电压值，且所述栅源极箝位电压值不大于对应的自适应MOS管的额定栅源电压。当所述自适应MOS管301-1、301-2、…301-n和所述主控MOS管302导通时，所述栅源极箝位电路将对应所述自适应MOS管的栅极与源极之间的电压进行箝位以保证不大于其额定栅源电压。
这里需要说明的是本发明实施例中的串联的MOS管优选为LDMOS管，也同样可以采用其他任何合适类型的MOS管，图3所示实施例中以N型MOS管的串联为例对其电路连接和原理进行了说明，同样的连接关系和工作原理也适用于P型MOS管，在实际应用中可根据需要选用。
参考图4，所示为依据本发明的MOS管的自适应串联电路的第二实施例的原理框图，以自适应MOS管与主控MOS管为N型MOS管为例，具体描述了关断箝位电路、导通箝位电路以及栅源极箝位电路的一种实现方法和工作原理其包括串联连接的自适应MOS管401和主控MOS管402，其中所述主控MOS管402的源极为所述MOS管的自适应串联电路的第一端，即所述MOS管的自适应串联电路的输出端，所述自适应MOS管401的漏极为所述MOS管的自适应串联电路的第二端，即所述MOS管的自适应串联电路的输入端，所述主控MOS管402的栅极为所述MOS管的自适应串联电路的控制端，其接收一控制信号，以依次导通和关断所述主控MOS管402和所述自适应MOS管401。
所述关断箝位电路包括依次串联连接的第三齐纳二极管403-1和第三齐纳二极管403-2，其公共连接点N1连接至所述自适应MOS管401的栅极。第一个所述第三齐纳二极管即第三齐纳二极管403-1的阴极作为所述关断箝位电路的第一端连接至所述自适应串联电路的第二端，第二个所述第三齐纳二极管即第三齐纳二极管403-2的阳极作为所述关断箝位电路的第二端连接至地，其中所述第三齐纳二极管403-1的击穿电压不大于所述自适应MOS管401的额定栅漏电压，所述第三齐纳二极管403-2的击穿电压不大于所述主控MOS管402的额定栅漏电压。
所述导通箝位电路包括第一二极管404，所述第一二极管404的阴极连接至所述自适应MOS管401的栅极，其阳极连接至具有一定数值的电压源，以对所述自适应MOS管401的栅极电压进行箝位，并保证其导通箝位电压值不小于所述自适应MOS管401的导通电压阈值，在本实施例中，第一二极管404的阳极所连接的电压源的数值优选为所述主控MOS管402的额定栅源电压Vcc。
所述栅源极箝位电路包括第一齐纳二极管405，所述第一齐纳二极管405的阳极连接至所述自适应MOS管401的源极，阴极连接至所述自适应MOS管401的栅极，所述第一齐纳二极管405的击穿电压不大于所述自适应MOS管401的额定栅源电压，即保证所述自适应MOS管401的栅源电压值在安全范围内。
本实施例中的MOS管的自适应串联电路的工作过程如下：
所述主控MOS管402的栅极即控制端接收一控制信号以控制其开关动作，当所述主控MOS管402导通时，其漏极的电压被拉低，即所述自适应MOS管401的源极电压被拉低，所述自适应MOS管401的栅极和源极之间的电压差增大使其导通。所述自适应MOS管401导通后，其漏极的电压被拉低，相应的，其栅极的电压也随之降低，此时，所述第一二极管404将自适应MOS管401的栅极电压箝位在(Vcc-Vdiod)，其中Vdiod为第一二极管404的正向导通压降。通过所述第一二极管404的箝位作用，所述自适应MOS管401的栅极电压不会降得过低，有效的防止了其误关断。
所述主控MOS管402关断时，所述自适应MOS管401的漏极电压被拉高，同时其栅极电压随之升高，若其栅极对地的等效电容较大，而其栅极和漏极之间的等效电容Cdg很小，则其栅极电压上升的较慢，栅漏极之间的电压差达到一定数值时，所述第三齐纳二极管403-1被击穿，从而将所述自适应MOS管401的栅漏极之间的电压箝位在不大于其额定栅漏电压的安全工作范围内。
若自适应MOS管401的栅极对地的等效电容较小，而其栅极和漏极之间的等效电容Cdg较大，那么其栅极电压跟随其漏极电压快速上升至一定数值时，所述第三齐纳二极管403-2被击穿，对所述自适应MOS管401的栅极电压进行箝位，由于所述自适应MOS管401的栅极与源极之间的电压差很小，因此相当于对所述主控MOS管402的漏极和栅极之间的电压进行箝位，以保证主控MOS管402的栅漏电压不超过其额定栅漏电压，即工作在安全范围内。
另外，当所述自适应MOS管401和主控MOS管402导通时，所述第一齐纳二极管405能够保证所述自适应MOS管401的源极与栅极之间的电压差始终小于所述第一齐纳二极管405的正向导通压降，当其栅极电压升高到一定数值，所述第一齐纳二极管405被击穿，保证了其栅极与源极之间的电压差始终小于所述第一齐纳二极管405的击穿电压，可见所述第一齐纳二极管405保证所述自适应MOS管401的栅源极电压在安全范围内。
下面举例说明各元件参数的选择，但本发明并不限制于此，其具体数值在实际应用中可随实际情况有所变化。
在需要最大耐压为50V的MOS管时，可采用图4所示的MOS管的自适应串联电路作为等效的MOS管，其中自适应MOS管401的额定栅漏电压为35V，主控MOS管402的额定栅漏电压为25V，因此第三齐纳二极管403-1和第三齐纳二极管403-2的击穿电压分别为30V和20V。
当主控MOS管402关断时，所述自适应MOS管401的栅漏极之间的电压差达到30V时，所述第三齐纳二极管403-1被击穿，从而将所述自适应MOS管401的栅漏极之间的电压箝位。
若自适应MOS管401的栅极对地电压上升至20V时，所述第三齐纳二极管403-2被击穿，对所述自适应MOS管401的栅极电压进行箝位，以保证主控MOS管402工作在安全范围内。
第一二极管404的正向导通压降Vdiod为0.6V，其阳极连接的电压源的数值为所述主控MOS管402的额定栅源电压Vcc＝3V，当主控MOS管402导通时，所述第一二极管404将自适应MOS管401的栅极电压箝位在(Vcc-Vdiod)＝2.4V，保证其大于所述自适应MOS管401的导通电压阈值。
第一齐纳二极管405的正向导通压降为0.6V，能够保证所述自适应MOS管401的源极与栅极之间的电压差始终小于0.6V，第一齐纳二极管405的击穿电压为3V，等于所述自适应MOS管401的额定栅源电压。当所述自适应MOS管401的栅极电压升高到使所述第一齐纳二极管405击穿时，保证自适应MOS管401栅极和源极之间的电压差始终小于3V。
参考图5，所示为依据本发明的MOS管的自适应串联电路的第三实施例的原理框图；其在图4所示的实施例的基础上增加了一第三二极管501，其阳极连接至所述自适应串联电路的第二端，其阴极连接至所述关断箝位电路的第一端，以防止所述主控MOS管402导通时，所述自适应MOS管401的漏极电压降低，所述第一二极管404的阳极所连接的电压源输出的电流通过所述第一二极管404和第三齐纳二极管403-1流向所述自适应MOS管401的漏极，造成电能的浪费。
可见，采用图5所示的依据本发明的MOS管的自适应串联电路，通过在所述自适应串联电路的第二端与和所述关断箝位电路的第一端之间加入一第三二极管，有效的防止了第一二极管所连接的电压源中的电流流向所述自适应串联电路的第二端，使得整个MOS管自适应串联电路消耗的功率更低。
参考图6，所示为依据本发明的MOS管的自适应串联电路的第四实施例的原理框图；仍以串联MOS管为N型MOS管为例，其包括串联连接的两个自适应MOS管601-1和601-2与主控MOS管602，
其中关断箝位电路包括依次串联连接的第三齐纳二极管603-1、603-2和603-3，其公共连接点N1和N2分别连接至所述自适应MOS管601-1和601-2的栅极，第一个所述第三齐纳二极管即第三齐纳二极管603-1的阴极作为所述关断箝位电路的第一端连接至第三二极管606的阴极，第三个所述第三齐纳二极管即第三齐纳二极管603-3的阳极作为所述关断箝位电路的第二端连接至地；其他部分的连接关系以及工作原理与图4及图5所示实施例相类似，在此不再赘述。
由图6所示实施例，我们可以推知依据本发明的MOS管的自适应串联电路适用于多个MOS管串联的情况，可以根据需要选择参数不同的MOS管进行串联连接，组成具有相应耐压参数的等效MOS管。在实际制造过程中，在不超过漏端与衬底之间的最大电压的前提下对串联的MOS管的数量没有限制，因此得到的等效的MOS管的最大耐压的范围也不受工艺限制，并能够实现安全工作。
参考图7，所示为依据本发明的MOS管的自适应串联电路的第五实施例的原理框图；以自适应MOS管和主控MOS管为P型MOS管为例，其包括串联连接的自适应MOS管701-1、701-2和主控MOS管702。
其中所述主控MOS管702的源极为所述MOS管的自适应串联电路的第一端，即所述MOS管的自适应串联电路的输入端，所述自适应MOS管701-1的漏极为所述MOS管的自适应串联电路的第二端，即所述MOS管的自适应串联电路的输出端；所述主控MOS管702的栅极为所述MOS管的自适应串联电路的控制端，其接收一控制信号，以依次导通和关断所述主控MOS管702和所述自适应MOS管701-1、701-2。
所述关断箝位电路包括依次串联连接的第四齐纳二极管703-1、703-2和703-3；其公共连接点N1和N2分别连接至所述自适应MOS管701-1、701-2的栅极。第一个所述第四齐纳二极管即第四齐纳二极管703-1的阳极作为所述关断箝位电路的第二端连接至第四二极管706的阳极，第三个所述第四齐纳二极管即第四齐纳二极管703-3的阴极作为所述关断箝位电路的第一端连接至所述自适应串联电路的第一端所连接电路的最高电位，其中所述第四齐纳二极管703-1、703-2和703-3的击穿电压分别不大于所述自适应MOS管701-1、701-2和主控MOS管702的额定栅漏电压。
所述第四二极管706的阴极连接至所述自适应串联电路的第二端；
所述导通箝位电路包括第二二极管704-1、704-2，所述第二二极管704-1、704-2的阳极分别连接至所述自适应MOS管701-1、701-2的栅极，其阴极连接至具有一定数值的电压源对所述自适应MOS管701-1、701-2的栅极电压进行箝位，以保证其导通箝位电压值不小于对应自适应MOS管的导通电压阈值；在本实施例中，第二二极管704-1、704-2的阴极所连接的电压源的数值优选为所述自适应串联电路的第一端所连接电路的最高电位Vin与所述主控MOS管702的额定栅源电压Vcc的差值(Vin-Vcc)；
所述栅源极箝位电路包括第二齐纳二极管705-1、705-2，所述第二齐纳二极管705-1、705-2的阳极分别连接至自适应MOS管701-1、701-2的栅极，阴极分别连接至自适应MOS管701-1、701-2的源极，所述第二齐纳二极管705-1、705-2的击穿电压分别不大于所述自适应MOS管701-1、701-2的额定栅源电压，即保证所述自适应MOS管701-1、701-2的栅源电压在安全范围内。
本实施例中的MOS管的自适应串联电路的工作过程如下：
所述主控MOS管702的栅极即控制端接收一控制信号以控制其开关动作，当所述主控MOS管702导通时，其漏极的电压被抬高，即自适应MOS管701-2的源极电压被拉高，所述自适应MOS管701-2的栅极和源极之间的电压差增大使其导通，同理自适应MOS管701-1随之导通。所述自适应MOS管701-1、701-2导通后，其漏极电压被拉高，相应的，其栅极的电压也随之抬高，此时，所述第二二极管704-1、704-2将所述自适应MOS管701-1、701-2的栅极电压箝位在(Vin-Vcc+Vdiod)，其中Vdiod为第二二极管704-1、704-2的正向导通压降。通过所述第二二极管704-1、704-2的箝位作用，所述自适应MOS管701-1、701-2的栅极电压不会升得过高，有效的防止其误关断。
所述主控MOS管702关断时，所述自适应MOS管701-1的漏极电压被拉低，同时其栅极电压随之被拉低，若自适应MOS管701-1的栅极相对于所述自适应串联电路的第一端所连接电路的最高电位的等效电容较大，而其栅极和漏极之间的等效电容Cdg很小，因此其栅极电压下降的较慢，栅漏极之间的电压差达到一定数值时，所述第四齐纳二极管703-1被击穿，从而对所述自适应MOS管701-1的栅漏极之间的电压进行箝位。
同理，当自适应MOS管701-1的栅极相对于所述自适应串联电路的第一端所连接电路的最高电位的等效电容较小，而其栅极和漏极之间的等效电容Cdg很大，其栅极电压下降的较快时，自适应MOS管701-1和701-2的栅极之间的电压差值过大，第四齐纳二极管703-2被击穿时，对自适应MOS管701-1和701-2的栅极之间的电压箝位，由于自适应MOS管701-1栅极与源极之间的电压差很小，相当于对所述自适应MOS管701-2的漏极和栅极之间的电压进行箝位。
而当所述自适应MOS管701-2的栅极电压降至一定数值时，所述第四齐纳二极管703-3被击穿，对所述自适应MOS管701-2的栅极电压进行箝位，由于此时述自适应MOS管701-2的栅极与源极之间的电压差很小，因此相当于对所述主控MOS管702的漏极和栅极之间的电压进行箝位。
因此通过所述第四齐纳二极管703-1、703-2和703-3的箝位作用保证了所述自适应MOS管701-1、701-2和主控MOS管702的栅漏电压不超过其额定栅漏电压，即工作在安全范围内。
另外，当所述自适应MOS管701-1、701-2和主控MOS管702导通时，所述第二齐纳二极管705-1、705-2能够保证所述自适应MOS管701-1、701-2的栅极与源极之间的电压差相应地小于所述第二齐纳二极管705-1、705-2的正向导通压降，在其栅极电压下降至一定数值，所述第二齐纳二极管705-1、705-2将被击穿，保证所述自适应MOS管701-1、701-2源极和栅极之间的电压差始终小于所述第二齐纳二极管705-1、705-2的击穿电压，可见所述第二齐纳二极管705-1、705-2保证所述自适应MOS管701-1、701-2的栅源极电压在安全范围内。
所述第四二极管706用以防止电流从所述自适应MOS管701-1的漏极通过所述第四齐纳二极管703-1以及所述第二二极管704-1流至所述第二二极管704-1的阴极所连接的电压源，造成电能的浪费。
需要说明的是，依据本发明的MOS管自适应串联电路同样适用于两个或两个以上的P型MOS管的串联连接，其电路结构可由图7所示实施例类推得出。
在实际应用中，由于自适应MOS管的电路面积较大，其栅漏极以及栅源极之间的寄生电容很大，导致了采用击穿齐纳二极管的方式对MOS管进行保护的能力较弱，这些都导致了自适应MOS管得不到即时的保护，因此无法应用在开关调节器等快速开关的场合。针对这一问题，本发明提出的改进方案为对每个自适应MOS管的驱动端加入一级或多级驱动增强电路以加快其串联组成的等效MOS管的开关动作。
参考图8，所示为依据本发明的MOS管的自适应串联电路的第六实施例的原理框图；其在图5所示实施例的基础上增加了一驱动增强电路801，以加快所述自适应MOS管401的开关动作。所述驱动增强电路801包括一推挽电路和第五二极管802，其中；
所述推挽电路包括N型MOS管803、P型MOS管804和第七二极管805，其中N型MOS管803和P型MOS管804通过各自的源极串联组成，其公共连接点作为所述推挽电路的输出端连接至所述自适应MOS管401的栅极；所述N型MOS管803和P型MOS管804的栅极相连接，其公共连接点作为所述推挽电路的输入端连接至所述导通箝位电路即第一二极管404的阴极；
所述第七二极管805的阴极与所述N型MOS管803的漏极连接；其阳极连接至所述自适应串联电路的第二端，所述P型MOS管804的漏极连接至地。
所述第五二极管802的阳极连接至一数值为所述主控MOS管402的额定栅源电压Vcc的电压源，其阴极连接至所述自适应MOS管401的栅极。
其中所述推挽电路增强了电路的驱动能力进而加快了所述自适应MOS管401的开关动作。图中L1点电压在自适应MOS管401导通后被箝位在(Vcc-Vdiod)，但由于推挽电路的存在，L2点的电压下降为(Vcc-Vdiod-Vdg-803)，其中Vdg-803为所述N型MOS管803栅漏极之间的电压差，因此所述第五二极管802对自适应MOS管401的栅极电压再次进行箝位以防止L2点电压的下降导致自适应MOS管401的误关断。
所述第七二极管805用以防止所述第五二极管802所连接的电压源的输出电流通过所述第五二极管802以及所述N型MOS管803源漏极之间的寄生二极管流向所述自适应MOS管401的漏极，造成电能的浪费。
参考图9，所示为依据本发明的MOS管的自适应串联电路的第七实施例的原理框图；其中串联连接的MOS管为P型MOS管，驱动增强电路907用以加快自适应MOS管901的开关动作。所述驱动增强电路907包括一推挽电路和第六二极管908，其中；
所述推挽电路包括P型MOS管909、N型MOS管910和第八二极管911，其中所述P型MOS管909和N型MOS管910通过各自的源极串联组成，其公共连接点作为所述推挽电路的输出端连接至所述自适应MOS管901的栅极；所述P型MOS管909和N型MOS管910的栅极相连接，其公共连接点作为所述推挽电路的输入端连接至所述导通箝位电路即第二二极管904的阳极。
所述第八二极管911的阳极与所述P型MOS管909的漏极连接；其阴极连接至所述自适应串联电路的第二端，所述N型MOS管910的漏极连接至所述自适应串联电路的第一端所连接电路的最高电位Vin。
所述第六二极管908的阴极连接至一数值为所述自适应串联电路的第一端所连接电路的最高电位Vin与所述主控MOS管902的额定栅源电压Vcc的差值(Vin-Vcc)的电压源，其阳极连接至所述自适应MOS管901的栅极。
所述第八二极管911的用以防止电流从所述自适应MOS管901的漏极通过所述P型MOS管909的源漏极之间的寄生二级管以及所述第六二极管908流至所述第六二极管908的阴极所连接的电压源，造成电能的浪费。
推挽电路以及第六二极管908的工作原理与图8所示实施例中的驱动增强电路801相类似，在此不再赘述。
图8与图9所示实施例分别以串联的MOS管为2个N型MOS管和2个P型MOS管为例，详细说明了自适应MOS管的驱动端连接一个驱动增强电路时的连接关系以及工作原理，根据本发明的技术教导，我们可以推知，自适应MOS管的驱动端还可连接多级类似的驱动增强电路，其彼此之间的连接关系为串联连接，以进一步加快相应的MOS管的开关动作。
另外，这种自适应MOS管连接驱动增强电路的方法同样适用于两个以上的N型MOS管或P型MOS管串联电路，其工作原理相类似，下面通过图10和图11所示实施例详细说明其电路连接关系。
参考图10，所示为依据本发明的MOS管的自适应串联电路的第八实施例的原理框图；MOS管的串联连接以及相应的箝位电路的连接关系与图6所示实施例相同，分别与自适应MOS管1001-1和1001-2相对应的驱动增强电路1007-1和1007-2其组成结构与图8所示实施例类似，其中不同之处在于：
所述驱动增强电路1007-1中的P型MOS管1010-1的漏极连接至所述自适应MOS管1001-2的栅极；所述驱动增强电路1007-2中的第七二极管1011-2的阳极连接至所述自适应MOS管1001-1的栅极，所述P型MOS管1010-2的漏极接地。
当串联的自适应MOS管为3个或3个以上时，除与主控MOS管串联的第n个自适应MOS管和第一个自适应MOS管以外的其他自适应MOS管所对应的第七二极管的阳极连接至与对应自适应MOS管的漏极相连接的自适应MOS管的栅极，所对应的推挽电路中的P型MOS管的漏极连接至与对应的自适应MOS管的源极相连接的自适应MOS管的栅极。
参考图11，所示为依据本发明的MOS管的自适应串联电路的第九实施例的原理框图；其中MOS管的串联连接以及相应的箝位电路的连接关系与图7所示实施例相同，分别与自适应MOS管1101-1和1101-2相对应的驱动增强电路1107-1和1107-2其组成结构与图9所示实施例类似，其中不同之处在于：
所述驱动增强电路1107-1中的N型MOS管1110-1的漏极连接至所述自适应MOS管1101-2的栅极；所述驱动增强电路1107-2中的第八二极管1111-2的阴极连接至所述自适应MOS管1101-1的栅极，所述N型MOS管1110-2的漏极连接至所述自适应串联电路的第一端所连接电路的最高电位Vin。
当串联的自适应MOS管为3个或3个以上时，除与主控MOS管串联的第n个自适应MOS管和第一个自适应MOS管以外的其他自适应MOS管所对应的第八二极管的阴极连接至与对应自适应MOS管的漏极相连接的自适应MOS管的栅极，所对应的推挽电路中的N型MOS管的漏极连接至与对应的自适应MOS管的源极相连接的自适应MOS管的栅极。
参考图12，所示为依据本发明的MOS管自适应串联电路的应用电路，主电路的拓扑结构为工作在高压场合的降压型调节器，需要开关管S1和S2在承受一定的高电压的情况下保证安全工作，因此，开关管S1可采用多个P型MOS管自适应串联电路来实现，图中的m1点为P型MOS管自适应串联电路的输入端，m2点为输出端，因此m1点和m2点分别连接至P型MOS管自适应串联电路的第一端和第二端，P型MOS管串联电路的控制端接收开关管S1的控制信号；开关管S2可采用多个N型MOS管自适应串联电路来实现，图中的m2点为N型MOS管自适应串联电路的输入端，N型MOS管自适应串联电路的输出端接地，因此m2点连接至N型MOS管自适应串联电路的第二端，N型MOS管自适应串联电路的第一端接地，其控制端接收所述开关管S2的控制信号。
图12所示实施例中以主电路的拓扑结构为降压型调节器为例，对依据本发明的MOS管自适应串联电路的应用进行说明，但并不局限于这种电路，主电路为开关调节器LED驱动电路、高压型升压调节器，高压型降压调节器或线性调节器等其他合适的拓扑结构，均可以采用依据本发明的MOS管串联电路构成的高耐压的等效MOS管作为主电路中的开关管，并根据具体情况选择MOS管的个数、参数以及类型，其同样位于本发明的保护范围之内。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (12)

1.一种MOS管的自适应串联电路，其特征在于，包括一个主控MOS管和n个自适应MOS管，关断箝位电路和n个导通箝位电路，n≥1，其中；
所述主控MOS管的源极为所述自适应串联电路的第一端；
所述主控MOS管的漏极与所述n个自适应MOS管依次串联，所述第n个自适应MOS管的漏极为所述自适应串联电路的第二端；
所述主控MOS管的栅极为所述自适应串联电路的控制端；
所述关断箝位电路分别与所述n个自适应MOS管的栅极连接，并且具有与所述主控MOS管和所述n个自适应MOS管相对应的(n+1)个关断箝位电压值，所述关断箝位电压值不大于对应的自适应MOS管和所述主控MOS管的额定栅漏电压；
所述n个导通箝位电路分别连接至对应的所述自适应MOS管的栅极，所述n个导通箝位电路具有n个导通箝位电压值，所述导通箝位电压值不小于对应的自适应MOS管的导通电压阈值；
当所述主控MOS管和所述自适应MOS管处于关断状态，并且主控MOS管和n个自适应MOS管的栅极和漏极之间电压大于其关断箝位电压值时，所述关断箝位电路将所述主控MOS管和n个自适应MOS管的栅极和漏极之间电压箝位至对应的关断箝位电压值，从而保证所述主控MOS管和n个自适应MOS管的栅极和漏极之间电压不高于其额定栅漏电压；
当所述自适应MOS管和所述主控MOS管导通时，所述导通箝位电路将所述自适应MOS管的栅极电压箝位至对应的导通箝位电压值。
2.根据权利要求1所述的MOS管的自适应串联电路，其特征在于，还包括连接至对应的所述自适应MOS管的栅极和源极之间的n个栅源极箝位电路，所述n个栅源极箝位电路具有n个栅源极箝位电压值，当所述自适应MOS管和所述主控MOS管导通时，所述栅源极箝位电路将所述自适应MOS管的栅极与源极之间的电压箝位在对应的所述栅源极箝位电压值；所述栅源极箝位电压值不大于对应的所述自适应MOS管的额定栅源电压。
3.根据权利要求1所述的MOS管的自适应串联电路，其特征在于：所述自适应MOS管和主控MOS管为N型MOS管；
所述MOS管的自适应串联电路的第二端为所述MOS管的自适应串联电路的输入端，以接收一输入电压；
所述MOS管的自适应串联电路的第一端为所述MOS管的自适应串联电路的输出端，以产生一输出电压；
所述MOS管的自适应串联电路的控制端接收一控制信号，以依次导通和关断所述主控MOS管和所述自适应MOS管；
所述关断箝位电路的第一端连接至所述自适应串联电路的第二端；
所述关断箝位电路的第二端连接至地；
所述导通箝位电路包括第一二极管，所述第一二极管的阴极连接至其对应的自适应MOS管的栅极，阳极连接至一数值为所述主控MOS管的额定栅源电压的电压源。
4.根据权利要求2所述的MOS管的自适应串联电路，其特征在于：所述自适应MOS管和主控MOS管为N型MOS管；
所述栅源极箝位电路包括第一齐纳二极管；所述第一齐纳二极管的阳极连接至对应的自适应MOS管的源极，阴极连接至对应的自适应MOS管的栅极。
5.根据权利要求1所述的MOS管的自适应串联电路，其特征在于：所述自适应MOS管和主控MOS管为P型MOS管；
所述MOS管的自适应串联电路的第一端为所述MOS管的自适应串联电路的输入端，以接收一输入电压；
所述MOS管的自适应串联电路的第二端为所述MOS管的自适应串联电路的输出端，以产生一输出电压；
所述MOS管的自适应串联电路的控制端接收一控制信号，以依次导通和关断所述主控MOS管和所述自适应MOS管；
所述关断箝位电路的第一端连接至所述自适应串联电路的第一端所连接电路的最高电位；
所述关断箝位电路的第二端连接至所述自适应串联电路的第二端；
所述导通箝位电路包括第二二极管，所述第二二极管的阳极连接至其对应的自适应MOS管的栅极，阴极连接至一数值为所述自适应串联电路的第一端所连接电路的最高电位与所述主控MOS管的额定栅源电压的差值的电压源。
6.根据权利要求2所述的MOS管的自适应串联电路，其特征在于：所述自适应MOS管和主控MOS管为P型MOS管；
所述栅源极箝位电路包括第二齐纳二极管；所述第二齐纳二极管的阳极连接至对应的自适应MOS管的栅极，阴极连接至对应的自适应MOS管的源极。
7.根据权利要求3所述的MOS管的自适应串联电路，其特征在于：所述关断箝位电路包括依次串联连接的(n+1)个第三齐纳二极管，n个公共连接点分别连接至所述n个自适应MOS管的栅极，
第一个所述第三齐纳二极管的阴极作为所述关断箝位电路的第一端以连接至所述自适应串联电路第二端；
第(n+1)个所述第三齐纳二极管的阳极作为所述关断箝位电路的第二端以连接至地。
8.根据权利要求7所述的MOS管的自适应串联电路，其特征在于：进一步包括一第三二极管，其阳极连接至所述自适应串联电路的第二端，其阴极连接至所述关断箝位电路的第一端。
9.根据权利要求5所述的MOS管的自适应串联电路，其特征在于：所述关断箝位电路包括依次串联的(n+1)个第四齐纳二极管，n个公共连接点分别连接至所述n个自适应MOS管的栅极；
第一个所述第四齐纳二极管的阳极作为所述关断箝位电路的第二端以连接至所述自适应串联电路的第二端；
第(n+1)个所述第四齐纳二极管的阴极作为所述关断箝位电路的第一端以连接至所述自适应串联电路的第一端所连接电路的最高电位。
10.根据权利要求9所述的MOS管的自适应串联电路，其特征在于：进一步包括一第四二极管，其阴极连接至所述自适应串联电路的第二端，其阳极连接至所述关断箝位电路的第二端。
11.根据权利要求1所述的MOS管的自适应串联电路，其特征在于：所述自适应MOS管和主控MOS管为N型MOS管；
所述自适应MOS管均与至少一级驱动增强电路连接，所述驱动增强电路包括一推挽电路和第五二极管；
所述推挽电路的输入端连接至对应的导通箝位电路，其输出端连接至对应的自适应MOS管的栅极；
所述第五二极管的阳极连接至一数值为所述主控MOS管的额定栅源电压的电压源，其阴极连接至对应的自适应MOS管的栅极。
12.根据权利要求1所述的MOS管的自适应串联电路，其特征在于：所述自适应MOS管和主控MOS管为P型MOS管；
所述自适应MOS管均与至少一级驱动增强电路连接，所述驱动增强电路包括一推挽电路和第六二极管；
所述推挽电路的输入端连接至对应的导通箝位电路，其输出端连接至对应的自适应MOS管的栅极；
所述第六二级管的阴极连接至一数值为所述自适应串联电路的第一端所连接电路的最高电位与所述主控MOS管的额定栅源电压的差值的电压源，其阳极连接至对应自适应MOS管的栅极。
CN201110418093.6A 2011-12-15 2011-12-15 一种mos管的自适应串联电路 Active CN102497088B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110418093.6A CN102497088B (zh) 2011-12-15 2011-12-15 一种mos管的自适应串联电路
US13/711,447 US8570093B2 (en) 2011-12-15 2012-12-11 Adaptive cascode circuit using MOS transistors
US14/018,570 US8717086B2 (en) 2011-12-15 2013-09-05 Adaptive cascode circuit using MOS transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110418093.6A CN102497088B (zh) 2011-12-15 2011-12-15 一种mos管的自适应串联电路

Publications (2)

Publication Number Publication Date
CN102497088A true CN102497088A (zh) 2012-06-13
CN102497088B CN102497088B (zh) 2014-06-25

Family

ID=46188886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110418093.6A Active CN102497088B (zh) 2011-12-15 2011-12-15 一种mos管的自适应串联电路

Country Status (2)

Country Link
US (2) US8570093B2 (zh)
CN (1) CN102497088B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227165A (zh) * 2014-06-27 2016-01-06 西门子公司 Igbt门极驱动电路、igbt装置以及电动汽车
CN108111148A (zh) * 2016-11-24 2018-06-01 英飞凌科技股份有限公司 开关电路、直流接口及操作开关电路的方法
CN108207690A (zh) * 2018-01-03 2018-06-29 南京濠暻通讯科技有限公司 低功耗的智能耳标
CN108258905A (zh) * 2018-02-12 2018-07-06 广州金升阳科技有限公司 一种升压电路及其控制方法
CN109787192A (zh) * 2019-02-28 2019-05-21 苏州浪潮智能科技有限公司 一种降压电路及降压方法
CN110427740A (zh) * 2019-07-30 2019-11-08 深圳市智微智能软件开发有限公司 一种加密方法及系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6261349B2 (ja) * 2014-01-22 2018-01-17 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
EP3102364A1 (en) * 2014-02-06 2016-12-14 Tentec Limited Tensioner
US9831764B2 (en) 2014-11-20 2017-11-28 Stmicroelectronics International N.V. Scalable protection voltage generator
CN108776328B (zh) * 2018-04-04 2021-04-02 海华电子企业(中国)有限公司 一种刚性固态快速关断雷达发射机调制装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004442A1 (en) * 2002-03-13 2004-01-08 Masayasu Ito Discharge-lamp lighting circuit
CN201966801U (zh) * 2011-02-23 2011-09-07 英飞特电子（杭州）有限公司 一种耐压电路
CN102195457A (zh) * 2010-03-17 2011-09-21 株式会社日立制作所 电压驱动型半导体元件的栅极驱动电路及电力变换装置
CN202034896U (zh) * 2011-04-18 2011-11-09 英飞特电子（杭州）有限公司 一种开关器件电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622899A (en) * 1969-05-08 1971-11-23 Hewlett Packard Co High-voltage power amplifier circuit
US3603892A (en) * 1969-10-10 1971-09-07 John E Guisinger High voltage transistor amplifier with constant current load
US3900800A (en) * 1973-01-22 1975-08-19 Xerox Corp High voltage amplifier
US3940683A (en) * 1974-08-12 1976-02-24 Signetics Corporation Active breakdown circuit for increasing the operating range of circuit elements
US4070589A (en) * 1976-10-29 1978-01-24 The Singer Company High speed-high voltage switching with low power consumption
JPS54152845A (en) * 1978-05-24 1979-12-01 Hitachi Ltd High dielectric strength mosfet circuit
NL8001410A (nl) * 1980-03-10 1981-10-01 Philips Nv Versterkerschakeling.
US4367421A (en) * 1980-04-21 1983-01-04 Reliance Electric Company Biasing methods and circuits for series connected transistor switches
DE3026040C2 (de) * 1980-07-09 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Schalter mit in Serie geschalteten MOS-FET
US4692643A (en) * 1983-10-28 1987-09-08 Hitachi, Ltd. Semiconductor switching device having plural MOSFET's, GTO's or the like connected in series
FR2587157B1 (fr) * 1985-09-06 1987-11-20 Thomson Csf Dispositif de commutation de tension
US4900955A (en) * 1987-05-06 1990-02-13 Sanders Associates, Inc. Voltage sharing circuit
US6617906B1 (en) * 2002-10-01 2003-09-09 Texas Instruments Incorporated Low-current compliance stack using nondeterministically biased Zener strings
JP4844089B2 (ja) * 2005-04-19 2011-12-21 株式会社デンソー 半導体装置
EP1806846B1 (en) * 2006-01-10 2015-03-18 Dialog Semiconductor GmbH High voltage digital driver with dynamically biased cascode transistors
US8022745B1 (en) * 2007-09-17 2011-09-20 Rf Micro Devices, Inc. High voltage switch using multiple cascode circuits
CH700419A2 (de) * 2009-02-05 2010-08-13 Eth Zuerich Jfet-serieschaltung.
FR2988931B1 (fr) * 2012-03-30 2015-10-16 Schneider Toshiba Inverter Dispositif de commande employe dans un systeme d'alimentation electrique a decoupage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004442A1 (en) * 2002-03-13 2004-01-08 Masayasu Ito Discharge-lamp lighting circuit
CN102195457A (zh) * 2010-03-17 2011-09-21 株式会社日立制作所 电压驱动型半导体元件的栅极驱动电路及电力变换装置
CN201966801U (zh) * 2011-02-23 2011-09-07 英飞特电子（杭州）有限公司 一种耐压电路
CN202034896U (zh) * 2011-04-18 2011-11-09 英飞特电子（杭州）有限公司 一种开关器件电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227165A (zh) * 2014-06-27 2016-01-06 西门子公司 Igbt门极驱动电路、igbt装置以及电动汽车
CN105227165B (zh) * 2014-06-27 2021-04-20 西门子公司 Igbt门极驱动电路、igbt装置以及电动汽车
CN108111148A (zh) * 2016-11-24 2018-06-01 英飞凌科技股份有限公司 开关电路、直流接口及操作开关电路的方法
CN108207690A (zh) * 2018-01-03 2018-06-29 南京濠暻通讯科技有限公司 低功耗的智能耳标
CN108258905A (zh) * 2018-02-12 2018-07-06 广州金升阳科技有限公司 一种升压电路及其控制方法
CN108258905B (zh) * 2018-02-12 2024-04-12 广州金升阳科技有限公司 一种升压电路及其控制方法
CN109787192A (zh) * 2019-02-28 2019-05-21 苏州浪潮智能科技有限公司 一种降压电路及降压方法
CN110427740A (zh) * 2019-07-30 2019-11-08 深圳市智微智能软件开发有限公司 一种加密方法及系统

Also Published As

Publication number Publication date
US8570093B2 (en) 2013-10-29
CN102497088B (zh) 2014-06-25
US8717086B2 (en) 2014-05-06
US20130154710A1 (en) 2013-06-20
US20140002051A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
CN102497088B (zh) 一种mos管的自适应串联电路
CN108123596B (zh) 一种nmos开关管驱动电路
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
CN104170254B (zh) 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备
CN100561872C (zh) 电平转换电路
CN104022776A (zh) 一种半桥驱动电路中的自举二极管仿真电路
CN104241269A (zh) 静电保护电路
CN104303309A (zh) 使用与串联连接的p型mos器件并联的串联连接的n型mos器件的双向开关
US20150249448A1 (en) Electronic Circuit Operable as an Electronic Switch
CN117040512A (zh) 耗尽型晶体管的驱动电路
CN102647176B (zh) 输出驱动器
CN107968567B (zh) 一种nmos开关管驱动电路
CN106533144A (zh) 防反接及电流反灌电路
CN109194126A (zh) 一种电源切换电路
CN103631298A (zh) 线性稳压源
CN104578025A (zh) 用于高压集成电路的过压保护电路
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
CN103905021B (zh) 驱动电路和半导体设备
CN201918891U (zh) 高压mosfet驱动电路
CN104300952A (zh) 绿色开关电源芯片的自适应驱动电路
CN102638034A (zh) 电源反接保护高压电路
CN204966498U (zh) 一种电子器件
CN208971390U (zh) 电源切换电路
US9467122B2 (en) Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter
CN102298408A (zh) 稳压电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 310012, A1501, building 90, Wensanlu Road, Hangzhou, Zhejiang, Hangzhou, Zhejiang

Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: 310012, A1501, building 90, Wensanlu Road, Hangzhou, Zhejiang, Hangzhou, Zhejiang

Applicant before: Hangzhou Silergy Semi-conductor Technology Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HANGZHOU SILERGY SEMI-CONDUCTOR TECHNOLOGY CO., LTD. TO: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: 310012 Wensanlu Road science and technology building, Hangzhou, Zhejiang, No. 90 A1501

Patentee before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.