CN204966498U - 一种电子器件 - Google Patents

Abstract

本实用新型涉及一种电子器件，其解决现有技术中存在的至少一个技术问题。电子器件能够包含与交换节点耦接的开关。在一种实施例中，该开关具有比2.0倍的设计工作电压小的击穿电压。在另一种实施例中，该电子器件还能够包括另一个开关，其中这两个开关相互耦接于交换节点。开关能够具有不同的击穿电压。在一种具体的实施例中，这两个开关之一或两者能够包含并联连接的场效应晶体管和齐纳二极管。齐纳二极管能够被设计为与常规器件相比在设计工作电压的相对较小的部分下击穿。实施例能够被用来减少可能在第一及第二开关的状态改变之后发生的在交换节点处的电压过冲和振荡。形成该电子器件的过程能够在没有显著的复杂性的情况下来实施。

Description

一种电子器件

技术领域

本公开内容涉及电子电路及其使用方法，并且更特别地涉及包含具有关联的击穿电压的开关的电子电路及其使用方法。

背景技术

开关电路使用于例如电压调节器、升压器等许多不同的应用中。在一种配置中，开关电路包含彼此电连接于交换节点处的高侧金属-绝缘体-半导体场效应晶体管(MISFET)和低侧MISFET。在一种具体的应用中，高侧MISFET的漏极与12V的V_IN端子电连接，高侧MISFET的源极与低侧MISFET的漏极电连接，而低侧MISFET的源极与地线电连接，并且高侧MISFET的源极与低侧MISFET的漏极彼此电连接于输出节点处。高侧和低侧MISFET的栅极受到控制，使得在任何特定的时间都只有一个MISFET导通。

在改变状态时，当前导通的MISFET(高侧或低侧MISFET)被关断，并且然后当前截止的另一个晶体管(高侧或低侧MISFET中的另一个)被接通。开关电路具有电感器。切换MISFET的状态能够导致在交换节点发生过冲(overshoot)或振荡(ringing)。

照常规，每个MISFET都被设计为具有比设计工作电压的两倍还要大的漏-源击穿电压(BV_DSS)，以在开关电路的正常操作的任意及所有部分期间防止MISFET进入雪崩模式。例如，如果设计工作电压为12V，MISFET被设计为使得每个MISFET的BV_DSS都大于24V。在某些应用中，BV_DSS甚至会更高，例如为设计工作电压的2.5倍(例如，30V)，以提供防止MISFET进入雪崩模式的更大裕度。高侧和低侧MISFET典型地具有基本上相同的BV_DSS，例如，两者相差0.1V以内。二极管能够与MISFET一起使用；但是，这样的二极管具有比2.0倍的设计工作电压大的并且可以几乎与该二极管将要保护的MISFET的BV_DSS一样高的击穿电压。因而开关电路需要进一步改进。

实用新型内容

本实用新型解决的技术问题之一是解决现有技术中存在的至少一个技术问题。

根据本实用新型的一个方面的实施例，一种电子器件，其特征在于包含：具有第一载流电极和第二载流电极的第一开关，其中：所述第一开关在所述第一及第二载流电极之间具有第一击穿电压；所述第一载流电极与第一输入端子耦接；并且所述第二载流电极与交换节点耦接，其中：所述第一开关是在所述第一输入端子与第二输入端子之间具有设计工作电压的电子电路的一部分，其中所述第二输入端子与所述第二载流电极耦接；并且所述第一击穿电压小于2.0倍的所述设计工作电压。

根据上述电子器件的一个实施例，其中所述第一击穿电压小于1.5倍的所述设计工作电压。

根据上述电子器件的一个实施例，还包含：具有第一载流电极和第二载流电极的第二开关，其中：所述第二开关是所述电子电路的一部分；所述第二开关的所述第一载流电极与所述第一开关的所述第二载流电极耦接于所述交换节点；并且所述第二载流电极与所述第二输入端子耦接。

根据上述电子器件的一个实施例，其中：所述第二开关在所述第一及第二载流电极之间具有第二击穿电压；并且所述第二击穿电压小于2.0倍的所述设计工作电压。

根据上述电子器件的一个实施例，其中所述第一及第二开关具有相差为1伏～5伏的不同的击穿电压。

根据上述电子器件的一个实施例，其中所述第一开关包含并联电连接的第一场效应晶体管和第一齐纳二极管；以及第二开关包含并联电连接的第二场效应晶体管和第二齐纳二极管。

根据上述电子器件的一个实施例，还包含具有第一载流电极和第二载流电极的第三场效应晶体管，以及具有第一端子和第二端子的电感器，其中：所述第三场效应晶体管的所述第一载流电极与所述第一场效应晶体管的所述第一载流电极或者所述第二场效应晶体管的所述第二载流端子耦接；所述第三场效应晶体管的所述第二载流电极与所述电感器的所述第一端子耦接；并且所述电感器的所述第二端子与所述交换节点耦接。

根据本实用新型的另一个方面的实施例，一种电子器件，其特征在于包含：具有漏极和源极的第一场效应晶体管，其中：所述第一场效应晶体管在所述漏极与所述源极之间具有第一击穿电压；并且所述漏极与第一输入端子耦接；以及具有漏极和源极的第二场效应晶体管，其中：所述第二场效应晶体管在所述漏极和所述源极之间具有第二击穿电压；所述第二场效应晶体管的所述漏极与所述第一场效应晶体管的所述源极耦接于交换节点；并且所述源极与第二输入端子耦接，其中所述第一击穿电压不同于所述第二击穿电压。

根据上述电子器件的一个实施例，其中所述第一击穿电压比所述第二击穿电压小至少1伏。

根据上述电子器件的一个实施例，其中所述第一及第二场效应晶体管在同一半导体衬底内。

实施性得到了本实用新型相应的有利技术效果。实施例能够被用来减少可能在第一及第二开关的状态改变之后发生的在交换节点处的电压过冲和振荡。形成该电子器件的过程能够在没有显著的复杂性的情况下来实施。

附图说明

实施例通过实例的方式来示出，且并不限制于附图。

图1包含具有根据一种具体的实施例的开关的电子器件的一部分的示意图。

图2包含具有根据一种具体的实施例的开关的电子器件的一部分的示意图。

图3包含作为高侧开关和低侧开关的击穿电压的函数的能量损失的曲线。

图4包含作为高侧及低侧开关的不同击穿电压的负载电流的函数的效率的曲线。

图5包含高侧开关的示例性非限制性结构的一部分的剖视图的图示。

图6包含低侧开关的示例性非限制性结构的一部分的剖视图的图示。

图7包含作为具有不同掺杂浓度的齐纳二极管的反向偏置电压的函数的阴极电流的曲线。

图8包含作为图5和6所示的结构的深度的函数的掺杂浓度的图示。

图9包含作为包含根据本文所描述的实施例的开关的电路的以及具有常规开关的电路的时间的函数的在交换节点处的电压的图示。

图10包含具有根据一种可替换的实施例的开关的电子器件的一部分的示意图。

本领域技术人员应当意识到，附图中的元件仅出于简单和清晰而示出，并不一定是按比例绘制的。例如，附图中的某些元件的尺寸可以相对其他元件放大，以帮助提高对本实用新型的实施例的理解。

具体实施方式

下面提供结合附图进行的描述，以帮助理解本文所公开的教导。下面的讨论将集中于本实用新型的教导的具体实施方式和实施例。这样的集中被提供用于帮助描述本实用新型的教导，而不应被理解为对本实用新型的教导的范围或适用性的限制。但是，也能够基于本申请所公开的教导来使用其他实施例。

术语“设计工作电压”意指电子器件或其一部分被设计为于其上工作的额定电压。例如，降压变换器可以被设计为具有与12V的电源和地线连接的端子。因而，降压变换器具有12V(12V-0V(地线))的设计工作电压，即使由12V的电源提供的实际电压可以变动高达10％(10.8V～13.2V)。

术语“正常操作”和“正常操作状态”指的是电子构件或器件被设计为于其下操作的状态。状态可以从数据表或者有关电压、电流、电容、电阻或其他电参数的其他信息中获得。因而，正常操作并不包括使电气构件或器件在超出其设计极限的情况下操作。

术语“包含”、“由...组成”、“包括”、“含有”、“具有”、“拥有”或它们的其他任何变型意指涵盖排他性的包含。例如，包含一系列特征的方法、物品或装置并不一定仅限于那些特征，而是可以包含没有明确列出的或者所述方法、物品或装置固有的其他特征。此外，除非另有明确说明，否则“或”指的是包容性的或，而非指的是排他性的或。例如，条件A或B由下列项中的任一项满足：A为真(或存在)且B为假(或不存在)，则A为假(或不存在)且B为真(或存在)，以及A和B两者都为真(或存在)。

此外，“一(a)”或“一个(an)”的使用被用来描述本文所描述的元件和构件。这样做只是出于方便起见以及给出本实用新型的范围的一般意义。该描述应当被理解为包括一个、至少一个或者同样包括复数的单数，反之亦然，除非它明显指的是另外的意思。例如，在本文描述单个项时，可以使用多个项来代替单个项。同样地，在本文描述多个项的情况下，可以用单个项来代替该多个项。

除非另有界定，否则本文所使用的所有科技术语都具有本领域技术人员通常所理解的同样含义。材料、方法和实例只是说明性的，而并非意指为限制性的。在本文未描述的程度上，有关具体材料及处理动作的许多细节都是常见的，并且可以见于半导体和电子领域的教科书和其他资料中。

电子器件能够包含与交换节点耦接的第一开关。在一种实施例中，第一开关具有比2.0倍的设计工作电压小的击穿电压。在另一种实施例中，电子器件还能够包含与第一开关耦接于交换节点处的第二开关。第一及第二开关能够具有不同的击穿电压。在一种具体的实施例中，第一开关、第二开关或两者能够包含并联连接的场效应晶体管和齐纳二极管。齐纳二极管能够被设计为与常规器件相比在设计工作电压的相对较小的部分下击穿。实施例能够被用来减少可能在改变了第一及第二开关的状态之后发生的在交换节点处的电压过冲和振荡。

齐纳二极管能够被实施于与它们所关联的MISFET很靠近的结构内。根据一种具体的实施例，在齐纳二极管的雪崩击穿期间，电子不流过关联的MISFET的沟道区。沟道区的退化(例如，晶体缺陷的生成)、在栅极电介质内俘获过量的电荷或者对MISFET的其他不利影响能够被显著减少或者甚至被消除。齐纳二极管的实现能够通过按照适当的浓度和深度来引入掺杂物来进行，以允许齐纳二极管具有适当的雪崩击穿电压并且提高电子在雪崩击穿期间将大体沿期望方向流动的可能性。阅读下文所阐明的关于示例性的非限制性实施例的描述可更好地理解本文所提供的概念。

图1包含电子器件100的一部分的电路。在所示的实施例中，电子器件包含开关122和124。对于开关122，载流电极与电源端子106耦接，另一个载流电极与交换节点132耦接，而控制电极与控制端子102耦接。对于开关124，载流电极与交换节点132耦接，载流电极与电源端子108耦接，而控制电极与控制端子104耦接。电子器件100还包含耦接于交换节点132与电源端子110之间的电感元件162、电容元件164和电阻元件166。电感、电容及电阻元件162、164和166并非全都是必要的。此外，电容元件164可以与电阻元件166并联耦接。在另一种实施例中，电源端子108和110可以耦接在一起。在一种具体的实施例中，电子器件100能够是降压变换器，并且可以用于电压调节器、升压器或者其他合适的应用中。

图2包含在图1所示的实施例中的基于更通用的电路表示的电子器件200的一部分的电路。在所示的实施例中，电子器件200包含高侧开关22和低侧开关24。高侧开关22包含高侧MISFET222和高侧齐纳二极管224。高侧MISFET222的漏区和齐纳二极管高侧224的阴极与电源端子106耦接，而高侧MISFET222的源区和高侧齐纳二极管224的阳极与交换节点232耦接。高侧MISFET222的栅电极与控制端子102耦接。低侧开关24包含低侧MISFET242和低侧齐纳二极管244。低侧MISFET242的漏区和低侧齐纳二极管244的阴极与交换节点232耦接，而低侧MISFET242的源区和低侧齐纳二极管244的阳极与电源端子208耦接。低侧MISFET242的栅电极与控制端子104耦接。开关22和24可以在不同的管芯内，或者可以集成于由虚线25标示的单个集成电路内。

电子电路200还包含具有与交换节点232耦接的一个端子以及与电容器264的电极和由电阻器266代表的负载的端子耦接的另一个端子的电感器262。电容器264的另一个电极和负载的另一个端子与电源端子208耦接。在电感器262、电容器264和电阻器266周围的虚线一般地分别对应于图1中的电感元件162、电容元件164和电阻元件166。

负载可以比图2中的电阻器266更复杂。例如，负载可以具有一定的电感或与其关联的电容。负载能够是将由电路驱动的任意电子构件。因而，电感器262、电容器264或两者可以被并入负载内。在另一种实施例中，电感器262、电容器264或两者可以不存在于电路内。

关于图1和2所描述的所有耦接可以为电连接的形式(例如，MISFET222的源区和MISFET242的漏区相互电连接于交换节点232)，或者可以具有不会显著影响在以上所述的不同开关和元件之间的信号的附加构件。

电路的操作参照图2来描述，但是，本领域技术人员应当理解，该描述也适用于图1中的电路。在一种具体的实施例中，电源端子106能够为V_IN，该V_IN可以为12V，而电源端子208能够为0V或者地电位。给负载供应的电压可以为1.2V。因而，电路具有12V的设计工作电压。开关22和23将被接通和断开，以获得供应给负载的适当电压。电压过冲和振荡能够发生于交换节点232。

在常规的设计中，MISFET和二极管(若存在)被设计为具有比两倍设计工作电压大的击穿电压。对于12V的设计工作电压，MISFET的或其关联的二极管的击穿电压大于24V，并且可以为30V，以在最高过冲电压与击穿电压之间提供足够的裕度，以防止MISFET和二极管在MISFET中的任一个被断开之后不久就进入击穿状态。

与常规的设计不同，齐纳二极管224和244被设计为在阴极与阳极之间小于2.0倍的设计工作电压的电压差下进入雪崩击穿。对于具有12V的设计工作电压的特定实例，齐纳二极管224和224的击穿电压小于24V。

图3包含在电源端子106和208之间的设计工作电压为12V的情况下作为开关22和24的击穿电压的函数的能量的曲线。在高击穿电压下，能量损失较低；但是，在交换节点处的过冲和振荡变得高得无法接受。在没有显著增加能量损失的情况下，能够使高侧开关22进入相对低的击穿电压。高侧开关22能够小于1.5倍的设计工作电压或者小于1.3倍的设计工作电压。对于12V的设计工作电压，高侧开关22能够小于18V或小于15.6V。尽管不是必需的，但是击穿电压可以为至少1.1倍的设计工作电压，以对可能随电源而发生的电压波动予以考虑。

随着击穿电压下降，低侧开关24具有更大的能量损失。在图3中，能量损失随击穿电压的线性下降而成指数增加。低侧开关24能够小于1.5倍的设计工作电压。在非限制性的实施例中，低侧开关24可以具有至少1.2或1.3倍的设计工作电压的击穿电压。对于12V的设计工作电压，低侧开关24能够小于18V，并且可以为至少14.4V或者至少15.6V。

开关22和24能够被设计为具有相同的击穿电压或不同的击穿电压。在一种实施例中，开关22和24具有相差至少1伏的不同击穿电压，而在另一种实施例中，开关22和24具有相差不大于5伏的不同击穿电压。在一种具体的实施例中，开关22和24具有相差为1～5伏的不同击穿电压。图4包含示出在设计工作电压为12V时作为开关22和24的击穿电压的不同组合的负载电流(I_load)的函数的效率的曲线。如果开关22和24将会具有33V的击穿电压，则效率是最高的；但是，电压过冲和振荡过高。当开关22和24两者都具有17V的击穿电压时，效率相对较高，尽管不是与33V的击穿电压一样高。该电压过冲和振荡将会显著小于33V的击穿电压的。当开关22和24两者都具有14V的击穿电压时，该效率是图4所示的四种组合中最低的，并且将在这四种组合中具有最低的电压过冲和最小的振荡。与具有14V的击穿电压的高侧开关22相比，由于具有击穿电压14V的击穿电压的低侧开关24，相对较低的效率可以更高。开关22和24能够具有不同的击穿电压。例如，高侧开关22能够具有14V的击穿电压，而低侧开关24能够具有17V的击穿电压。该效率与在两个开关到具有17V的击穿电压时的效率几乎相同。该电压过冲和振荡小于在两个开关都为17V时的电压过冲和振荡。在其他实施例中，能够使用击穿电压的其他值。虽然击穿电压的不同组合具有不同的效率以及不同的电压过冲和振荡特性，但是击穿电压小于2.0倍的设计工作电压的所有组合都在本文所描述的概念的范围之内。

开关22和24的较低击穿电压能够通过提高在开关22和24的结构内的掺杂浓度来获得。在一种实施例中，击穿能够通过在开关22和24内引入齐纳二极管224和242而发生。图5和6包含根据一种示例性的非限制性实施例的高侧开关22和低侧开关24的剖视图的图示。在该特定实施例中，开关22和24能够被实施于不同的半导体管芯上。开关22和23包含可以为半导体衬底的掺杂区的或者它们本身能够为半导体衬底的隐埋掺杂区502和602。掺杂半导体层504和604从隐埋掺杂区502和602向外延伸生长，并且在隐埋掺杂区502和602处具有相同的导电类型。轻掺杂的或未掺杂的半导体层506和606从掺杂层504和604向外延伸生长。当被轻掺杂时，半导体层506和606能够具有与掺杂半导体层504和604相同或不同的导电类型。掺杂层504和604的每个掺杂浓度都最初被形成为具有在(1)隐埋掺杂区502和602的掺杂浓度与(2)半导体层506和606的掺杂浓度之间的掺杂浓度。

半导体层506和606的若干部分被掺杂以形成MISFET222和242的漏区的漂移区512和612。导电区514和614被形成，并且将漂移区512和612电连接至隐埋掺杂区502和602。在该实施例中，能够形成穿过漂移区512和612及半导体层506和606内的开口，并且导电材料被形成于开口内以形成像导电区514和614那样的导电结构。在一种可替换的实施例中，进行一次或多次注入以形成像延伸穿过漂移区512和612及半导体层506和606的导电区514和614一样的重掺杂区。导电电极522和622能够形成于漂移区512和612及导电区514和614的若干部分之上。导电电极522和622可以被称为屏蔽电极，并且帮助减小栅-漏电容。

掺杂区542和642能够由半导体层506和606的若干部分形成。每个掺杂区都能够包含在半导体层506或606的上表面附近的体区(bodyregion)以及在体区下方的深体区(deepbodyregion)。体区和深体区能够如同US8389369所描述的那样来形成，该专利US8389369全文并入本文，以作参考。

在一种具体的实施例中，齐纳二极管224和244能够形成于使得电流在雪崩击穿期间不流过MISFETS222和242的沟道区的位置。参照图5，齐纳二极管224能够为在掺杂区544与相反导电类型的下垫层(例如，掺杂半导体层504)之间的界面的形式。参照图6，齐纳二极管244能够为在掺杂区644与相反导电类型的下垫层(例如，掺杂半导体层604)之间的界面的形式。在齐纳二极管242的雪崩击穿期间，电流流过掺杂区542、掺杂区544、掺杂半导体层504和掺杂隐埋区502。在齐纳二极管244的雪崩击穿期间，电流流过掺杂区642、掺杂区644、掺杂半导体层604和掺杂隐埋区602。

图7包含两个不同的齐纳二极管的阴极电流(I_C)对阴极与阳极间的电压差(V_CA)的曲线。一个齐纳二极管被设计为具有为设计工作电压的1.1倍的击穿电压，而另一个被设计为具有为设计工作电压的1.5倍的击穿电压。掺杂区544和644能够被掺杂以至可获得期望的击穿电压的浓度。

图8包含根据沿着图5和6中的剖面线8-8所示出的具体的非限制性实施例的与开关22和24对应的结构的作为深度的函数的掺杂浓度的图示。在图8中，高侧开关22的结构以虚线示出，而低侧开关24的结构以实线示出。左手侧对应于与结构的上表面较靠近的部分，并且在具体的实施例中能够是P型掺杂的，而右手侧对应于与隐埋掺杂区502和602较靠近的部分，并且在这样的实施例中能够是N型掺杂的。掺杂区542和642的、掺杂半导体层504和604的以及隐埋掺杂区502和602的掺杂浓度是基本上相同的。掺杂区544的掺杂浓度高于掺杂区644的掺杂浓度。因而，齐纳二极管224与齐纳二极管244相比将具有较低的击穿电压。实际掺杂浓度可以随具体的物理结构、掺杂区544和644的位置以及相邻区域或层的掺杂浓度而定。掺杂区544和644的峰值掺杂浓度可以为2×10¹⁶～5×10¹⁷atoms/cm³。

处理能够继续进行以形成基本上完成的器件。能够形成源区562和662，并且能够在基板之上形成层间介电层。层间介电层能够被图形化以界定延伸至源区562和662的开口。蚀刻能够继续进行(蚀刻化学品可能会改变)以蚀刻穿过源区562和662，并且体接触区(bodycontactregion)564和664沿着开口的底部形成以允许进行欧姆接触。层间介电层能够被图形化以界定延伸至导电电极522和622及栅电极552和652的开口。为形成开口而图形化层间介电层的顺序并不是关键性的。导电栓塞572、574和576能够形成于层间介电层内的开口中。能够进行更多的处理以形成一个或多个互连层、一个或多个附加的层间介电层以及钝化层，这些层都没有示于图5和6中。

在完成的器件中，掺杂区544和644被布置于体接触区564和664、源区562和662以及漂移区512和612的若干部分之下。在所示的实施例中，竖向线将会穿过体接触区564和664以及掺杂区544和654，其他竖向线将会穿过源区562和662以及掺杂区544和654，并且还有另一些竖向线将会穿过漂移区512和612的若干部分以及掺杂区544和644，其中此类竖向线垂直于所形成的半导体层506和606的上表面。在另一种实施例中，掺杂区544和644可以不位于漂移区512和612之下，并且可以不位于源区562和662之下。

在正常操作期间，当MISFET222导通时，电流流过源区562、沟道区566、漂移区512、导电区514、半导体层504和隐埋导电区502。当MISFET224导通时，电流流过源区662、沟道区666、漂移区612、导电区614、半导体层604和隐埋导电区602。

而且，在正常操作期间，当MISFET222被关断并且然后MISFET242被接通时，在齐纳二极管224两端的反向偏置电压能够在与交换节点232处的过冲或振荡对应的瞬态期的一部分内超过齐纳二极管224的雪崩击穿电压。在雪崩击穿期间，电流流过体接触区564、掺杂区542和544、半导体层504以及隐埋导电区502。在过冲或振荡不再超过雪崩击穿电压之后，没有显著的电流流过齐纳二极管224或MISFET222。

在正常操作期间，当MISFET242被关断并且然后MISFET222被接通时，在齐纳二极管244两端的反向偏置电压能够在与交换节点232处的过冲或振荡对应的瞬态期的一部分内超过齐纳二极管244的雪崩击穿电压。在雪崩击穿期间，电流流过体接触区664、掺杂区642和644、半导体层604以及隐埋导电区602。在过冲或振荡不再超过雪崩击穿电压之后，没有显著的电流流过齐纳二极管244或MISFET242。

电子器件允许从在切换开关22和24的状态时于正常操作期间发生的过压状态较小的且较快速的恢复。图9包含模拟在交换节点处的作为时间的函数的电压的曲线。该曲线的第一部分代表前沿，也就是交换节点从0V过渡到12V时(图2中的低侧开关24被关断，然后高侧开关22被关断)。曲线944模拟在齐纳二极管244具有14V的雪崩击穿电压时于交换节点处的电压，而曲线948模拟在低侧开关具有24V的击穿电压时于交换节点处的电压。曲线922模拟在齐纳二极管224具有14V的雪崩击穿电压时于交换节点处的电压，而曲线926模拟在高侧开关具有24V的击穿电压时于交换节点处的电压。可以看出，电压过冲和振荡显著减少。因而，将发生振幅较小的振荡，并且振荡的瞬态期的时长将会更短。开关22和24中的任一个在开关22和24的状态都被改变时的至少50％、至少90％、至少95％或者甚至100％的时间内将会发生雪崩击穿。

在阅读了本说明书的全文之后，本领域技术人员应当意识到，在不脱离本文所描述的概念的范围的情况下也能够实现其他实施例。例如，图5和6所示的实施例非常适合于其中没有隐埋绝缘层布置于掺杂隐埋区502和半导体层506之间或者于掺杂隐埋区602和半导体层606之间的实施例。在另一种实施例中，可以存在隐埋绝缘层，或者高侧和低侧开关22和24能够集成于同一管芯上。用于控制齐纳二极管的击穿电压的掺杂区可以更靠近半导体层506和606的上表面，然而仍然与MISFET222和242的沟道区间隔开。体区和深体区将如同US8389369所描述的那样来形成；但是，可以在体区的底部附近注入另外的掺杂物，以允许在该结构的与沟道区间隔开的部分内发生击穿。

在另一种实施例中，能够使用一个或多个另外的开关。如图10所示，开关1002和1004分别类似于开关22和24。电感器1009与交换节点1032耦接，并且开关1007与电感器1009和端子1008耦接。端子1008能够按照与图1中的端子108或者图2中的端子208类似的方式来连接。在开关1002内的MISFET的栅电极能够与控制端子102电连接，而在开关1004和1007内的MISFET的栅电极能够与控制端子104电连接。尽管没有示出，电路的在交换节点1032右边的部分可以与图2所示的电路的在交换节点232右边的部分相同。开关1002、1004和1007每个都包含并联连接的MISFET和齐纳二极管。

在开关1002、1004和1007内的齐纳二极管能够具有相同的或不同的击穿电压。在一种具体的实施例中，在开关1002和1004内的齐纳二极管可以具有约为设计工作电压的1.2倍的击穿电压，而在开关1007内的齐纳二极管可以具有约为设计工作电压的1.4倍的击穿电压。例如，在设计工作电压为12V时，在开关1002和1004内的齐纳二极管具有14V的击穿电压，而在开关1007内的齐纳二极管具有17V的击穿电压。在操作期间，开关1004和1007两者不会同时进入雪崩击穿。

在另一种实施例中，作为与低侧开关1004并联连接的开关1007和电感器1009替代或者除了它们之外，与开关1007和电感器1009类似的开关和电感能够与高侧开关1002并联连接。

本文所描述的实施例允许具有开关电路的电子器件在开关状态改变之后于交换节点处具有较少的过冲和振荡。参照图2，当低侧开关24被关断并且高侧开关22被接通时，在交换节点232和端子208之间的电压差的前沿能够超过低侧开关24内的齐纳二极管244的击穿电压，该端子208在一种具体的实施例中可以处于地电位。过量的电压在齐纳二极管244的雪崩击穿期间被耗散。当高侧开关22被关断并且低侧开关24被接通时，在交换节点232与端子106之间的电压差的后沿能够超过高侧开关22内的齐纳二极管224的击穿电压，该端子106在一种具体的实施例中可以处于12V。过量的电压在齐纳二极管224的雪崩击穿期间被耗散。

虽然本文所描述的实施例不会消除在交换节点232处的全部过冲或振荡，但是在交换节点232处的过冲的程度、振荡的大小和时长或两者显著小于被设计为具有比2.0倍的或甚至2.5倍的设计工作电压大的雪崩击穿的常规器件。雪崩击穿电压能够小于2.0倍的设计工作电压，并且可以更低，例如，不大于1.5倍的设计工作电压或者不大于1.3倍的设计工作电压。齐纳二极管能够帮助避免在开关内的交换节点与端子之间的电压差在开关被关断之后的瞬态期内变得过高。因而，在交换节点232处的电压过冲和振荡能够通过与每个开关关联的齐纳二极管的设计来控制。设计工作电压能够是除12V外的其他电压，例如，5V、30V、100V、500V或者别的电压。

齐纳二极管能够被实施于与MISFET很靠近的结构内。根据一种具体的实施例，在齐纳二极管的雪崩击穿期间，电子不流过关联的MISFET的沟道区。因此，沟道区的退化(例如，晶体缺陷)、在栅极电介质内俘获过量的电荷，或者对MISFET的其他不利影响能够被显著减少或者甚至被消除。齐纳二极管的实现能够通过按照适当的浓度和深度来引入掺杂物来进行，以允许齐纳二极管具有适当的雪崩击穿电压并且提高电子在雪崩击穿期间将大体沿期望方向流动的可能性。

许多不同的方面和实施例都是可能的。那些方面和实施例中的一些将在下文中描述。在阅读了本说明书之后，本领域技术人员应当意识到，那些方面和实施例只是说明性的，而并非对本实用新型的范围进行限制。实施例可以是根据下文所列出的项中的任意一项或多项的。

项1.一种电子器件，能够包含具有第一载流电极和第二载流电极的第一开关。第一开关能够具有在第一及第二载流电极之间的第一击穿电压。第一载流电极能够与第一输入端子耦接，而第二载流电极能够与交换节点耦接。第一开关能够是在第一输入端子与第二输入端子之间具有设计工作电压的电子电路的一部分，其中第二输入端子与第二载流电极耦接。第一击穿电压能够小于2.0倍的设计工作电压。

项2.根据项1所述的电子器件，其中第一击穿电压小于1.5倍的设计工作电压。

项3.根据项2所述的电子器件，还包含具有第一载流电极和第二载流电极的第二开关。第二开关是电路的一部分，第二开关的第一载流电极与第一开关的第二载流电极耦接于交换节点，并且第二载流电极与第二输入端子耦接。

项4.根据项3所述的电子器件，其中第二开关在第一及第二载流电极之间具有第二击穿电压，并且第二击穿电压小于2.0倍的设计工作电压。

项5.根据项4所述的电子器件，其中第二击穿电压小于1.5倍的设计工作电压。

项6.根据项4所述的电子器件，还包含与交换节点耦接的电感器。

项7.根据项4所述的电子器件，其中所述第一开关包含并联电连接的第一场效应晶体管和第一齐纳二极管；并且第二开关包含并联电连接的第二场效应晶体管和第二齐纳二极管。

项8.根据项7所述的电子器件，还包含具有第一载流电极和第二载流电极的第三场效应晶体管，以及具有第一端子和第二端子的电感器。第三场效应晶体管的第一载流电极与第一场效应晶体管的第一载流电极或者第二场效应晶体管的第二载流端子耦接。第三场效应晶体管的第二载流电极与电感器的第一端子耦接，并且电感器的第二端子与交换节点耦接。

项9.一种电子器件，能够包含具有第一载流电极和第二载流电极的第一开关，其中第一开关具有在第一及第二载流电极之间的第一击穿电压；并且第一载流电极与第一输入端子耦接。该电子器件还能够包含具有第一载流电极和第二载流电极的第二开关，其中第二开关在第一及第二载流电极之间具有第二击穿电压。第二开关的第一载流电极与第一开关的第二载流电极耦接于交换节点，并且第二载流电极与第二输入端子耦接，其中第一击穿电压不同于第二击穿电压。

项10.根据项9所述的电子器件，其中第一击穿电压比第二击穿电压小至少1伏。

项11.根据项10所述的电子器件，其中第一及第二开关是场效应晶体管。

项12.根据项8所述的电子器件，其中第一及第二开关在同一半导体衬底内。

项13.一种操作电子器件的方法，能够包括提供第一开关、第二开关、第一输入端子、第二输入端子和交换节点，其中第一开关具有第一载流电极和第二载流电极，其中第一载流电极与第一输入端子耦接。该方法还能够包括提供具有第一载流电极和第二载流电极的第二开关，其中第二开关的第一载流电极与第一开关的第二载流电极耦接于交换节点，并且第二开关的第二载流电极与第二输入端子耦接。该方法还能够包括：将第一输入端子置于第一电压，将第二输入端子置于第二电压，并且切换第一及第二开关的状态。在状态切换之后的瞬态期的至少一部分内，第一开关或第二开关在雪崩模式内操作。

项14.根据项13所述的方法，其中：

第一开关包含第一场效应晶体管，第一载流电极是漏区，并且第二载流端子是源区；

第二开关包含第二场效应晶体管，第一载流电极是漏区，并且第二载流端子是源区；

第一场效应晶体管的源区与第二场效应晶体管的漏区电连接，并且

第一输入端子处于V_IN，并且第二输入端子处于地电位。

项15.根据项14所述的方法，其中切换第一及第二开关的状态包括关断第一场效应晶体管，并且在正常操作期间，第一场效应晶体管总是在瞬态期的至少一部分内于雪崩模式内操作。

项16.根据项15所述的方法，其中在瞬态期之后并且在进一步改变第一场效应晶体管的状态之前，基本上没有电流在第一场效应晶体管的源极与漏极之间流过。

项17.根据项15所述的方法，其中该电子器件还包含与交换节点耦接的电感器。该方法还包括在瞬态期内于交换节点处的过冲或振荡，其中在交换节点与第一输入端子之间的电压差在过冲或振荡期间超过与第一场效应晶体管关联的齐纳二极管的击穿电压。

项18.根据项14所述的方法，其中切换第一及第二开关的状态包括关断第二场效应晶体管，并且在正常操作期间，第二场效应晶体管总是在瞬态期的至少一部分内于雪崩模式内操作。

项19.根据项18所述的方法，其中在瞬态期之后并且在进一步改变第二场效应晶体管的状态之前，基本上没有电流在第二场效应晶体管的源极和漏极之间流过。

项20.根据项18所述的方法，其中该电子器件还包含与交换节点耦接的电感器。该方法还包括在瞬态期内于交换节点处的过冲或振荡，其中在交换节点与第二输入端子之间的电压差在过冲或振荡期间超过与第二场效应晶体管关联的齐纳二极管的击穿电压。

注意，并非以上在一般描述或实例中描述的所有活动都是必要的，具体活动的一部分可以不是必要的，并且除了以上所描述的那些活动外还可以执行一个或更多个活动。此外，活动被列出的顺序也并不一定是它们被执行的顺序。

好处、其他优点以及问题的解决方案已经在上文关于具体的实施例进行了描述。但是，好处、其他优点、问题的解决方案，以及可以促使任意好处、其他优点或问题的解决方案出现或者变得更显著的任意特征不应被理解为任意或所有权利要求的关键的、必要的或基本的特征。

关于本文所描述的实施例的说明和图示旨在提供对于各种实施例的结构的一般理解。这些说明和图示并非意指用作关于使用本文所描述的结构或方法的装置和系统的所有元件和特征的穷尽的和全面的描述。单独的实施例同样可以结合起来按照单一实施例来提供，以及相反地，为了简短起见而在单一实施例的背景下描述的各种特征同样可以单独地或者安装任意子组合来提供。此外，规定了范围的值的引用包括在该范围内的每一个值。在阅读了本说明书之后，本领域技术人员会清楚许多其他的实施例。还可以使用或者从本公开内容中得出其他的实施例，使得可以在不脱离本公开内容的范围的情况下进行结构替换、逻辑替换或者别的改变。因此，本公开内容应当被理解为说明性的，而不是限制性的。

Claims (10)

1.一种电子器件，其特征在于包含：

具有第一载流电极和第二载流电极的第一开关，其中：

所述第一开关在所述第一载流电极及第二载流电极之间具有第一击穿电压；

所述第一载流电极与第一输入端子耦接；并且

所述第二载流电极与交换节点耦接，

其中：

所述第一开关是在所述第一输入端子与第二输入端子之间具有设计工作电压的电子电路的一部分，其中所述第二输入端子与所述第二载流电极耦接；并且

所述第一击穿电压小于2.0倍的所述设计工作电压。

2.根据权利要求1所述的电子器件，其中所述第一击穿电压小于1.5倍的所述设计工作电压。

3.根据权利要求2所述的电子器件，还包含：

具有第一载流电极和第二载流电极的第二开关，其中：

所述第二开关是所述电子电路的一部分；

所述第二开关的所述第一载流电极与所述第一开关的所述第二载流电极耦接于所述交换节点；并且

所述第二载流电极与所述第二输入端子耦接。

4.根据权利要求3所述的电子器件，其中：

所述第二开关在所述第一载流电极及第二载流电极之间具有第二击穿电压；并且

所述第二击穿电压小于2.0倍的所述设计工作电压。

5.根据权利要求4所述的电子器件，其中所述第一开关及第二开关具有相差为1伏～5伏的不同的击穿电压。

6.根据权利要求4所述的电子器件，其中所述第一开关包含并联电连接的第一场效应晶体管和第一齐纳二极管；以及

第二开关包含并联电连接的第二场效应晶体管和第二齐纳二极管。

7.根据权利要求6所述的电子器件，还包含具有第一载流电极和第二载流电极的第三场效应晶体管，以及具有第一端子和第二端子的电感器，其中：

所述第三场效应晶体管的所述第一载流电极与所述第一场效应晶体管的所述第一载流电极或者所述第二场效应晶体管的所述第二载流端子耦接；

所述第三场效应晶体管的所述第二载流电极与所述电感器的所述第一端子耦接；并且

所述电感器的所述第二端子与所述交换节点耦接。

8.一种电子器件，其特征在于包含：

具有漏极和源极的第一场效应晶体管，其中：

所述第一场效应晶体管在所述漏极与所述源极之间具有第一击穿电压；并且

所述漏极与第一输入端子耦接；以及

具有漏极和源极的第二场效应晶体管，其中：

所述第二场效应晶体管在所述漏极和所述源极之间具有第二击穿电压；

所述第二场效应晶体管的所述漏极与所述第一场效应晶体管的所述源极耦接于交换节点；并且

所述源极与第二输入端子耦接，

其中所述第一击穿电压不同于所述第二击穿电压。

9.根据权利要求8所述的电子器件，其中所述第一击穿电压比所述第二击穿电压小至少1伏。

10.根据权利要求8所述的电子器件，其中所述第一场效应晶体管及第二场效应晶体管在同一半导体衬底内。