JP3138163B2 - Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法 - Google Patents

Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法

Info

Publication number
JP3138163B2
JP3138163B2 JP06321658A JP32165894A JP3138163B2 JP 3138163 B2 JP3138163 B2 JP 3138163B2 JP 06321658 A JP06321658 A JP 06321658A JP 32165894 A JP32165894 A JP 32165894A JP 3138163 B2 JP3138163 B2 JP 3138163B2
Authority
JP
Japan
Prior art keywords
region
mosfet
terminal
switch
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06321658A
Other languages
English (en)
Other versions
JPH0837302A (ja
Inventor
リチャード・ケイ・ウィリアムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/159,900 external-priority patent/US5536977A/en
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JPH0837302A publication Critical patent/JPH0837302A/ja
Application granted granted Critical
Publication of JP3138163B2 publication Critical patent/JP3138163B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0024—Parallel/serial switching of connection of batteries to charge or load circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＭＯＳＦＥＴを用いた双
方向電流阻止スイッチに関する。特に、このようなスイ
ッチを用いた双方向電流阻止スイッチ回路に関する。
【０００２】
【従来の技術】ノートブック型コンピュータ等の、バッ
テリーから電力を供給される装置を利用する場合、バッ
テリーを再充電するまで長時間利用できる装置が要求さ
れてきた。この要求によって、第１バッテリー、第２バ
ッテリー、・・・が順番に装置に接続された、カスケー
ド接続されたバッテリー回路が開発された。このような
回路には、よくＡＣ／ＤＣコンバータが備わっており、
近くにＡＣ電源があるときは、バッテリーの電力を節約
することができる。外付けのバックアップ用バッテリー
のための接続部が設けられることもある。
【０００３】そのような回路が図１に例示されている。
第１バッテリーＢ１と第２バッテリーＢ２が各々スイッ
チＳ１とＳ２を介して負荷Ｌに接続されており、この負
荷Ｌは、例えばノートブック型コンピュータに電力を供
給するＤＣ／ＤＣコンバータであってもよい。電源の接
続は、バスＢを通して行われる。
【０００４】バスＢには、ＡＣ／ＤＣコンバータＣ３が
接続されており、このＡＣ／ＤＣコンバータＣ３はスイ
ッチＳ３を介して電力を供給する。第１バッテリーＢ１
から供給される電圧はＶ1、第２バッテリーＢ２から供
給される電圧はＶ2、ＡＣ／ＤＣコンバータＣ３から供
給される電圧はＶ3である。バックアップ用バッテリー
Ｂ４もまたバスＢに接続されている。
【０００５】この複数のバッテリーを備えた回路の動作
時は、通常、スイッチＳ１、Ｓ２及びＳ３の何れか１つ
が閉じ、その他のスイッチは開いた状態となっている。
例えば、第１のバッテリーＢ１から電力が供給される場
合、スイッチＳ１が閉じ、スイッチＳ２及びＳ３は開い
ている。
【０００６】電源が投入若しくは遮断される時、スイッ
チＳ１、Ｓ２及びＳ３の両端の電圧は、その大きさと方
向の両方が変わることがある。このことが図２〜図４に
例示されている。図２に示されるように、例えば、バッ
テリーＢ２の出力電圧Ｖ2は、ある時刻で１４Ｖとなる
ことがある。そのときバッテリーＢ２から電力が供給さ
れるているとすると、バス電位Ｖbusも１４Ｖとなる。
バッテリーＢ１は、十分に充電されている場合、その出
力電圧Ｖ1は１８Ｖとなる。この場合、スイッチＳ１の
左側の方が高電位になる。一方、バッテリーＢ１が放電
し、例えば、Ｖ1＝６Ｖとなっている以外は同じ状態を
仮定すると、この場合、スイッチＳ１の右側が高電位に
なる。その様子が図３に示されている。第３の例が図４
に例示されており、この例ではバッテリーＢ１は放電
し、バッテリーＢ２は十分に充電されていて、バスＢは
ＡＣ／ＤＣコンバータＣ１によって電力を供給されてい
る。この例では、Ｖ1＝６Ｖ、Ｖ2＝１７Ｖ、Ｖ3＝１２
Ｖとなっている。この場合、スイッチＳ１はその右側が
高電位となり、スイッチＳ２はその左側が高電位とな
る。
【０００７】要するに、スイッチＳ１〜Ｓ３のいずれ
も、どちらの方向の電圧にも耐えられなければならな
い。確実にわかっているのは、これらのスイッチに印加
される電位は、全てグランド電位よりは高いということ
だけである。
【０００８】前記回路にはまた、図５に例示されている
ような内部充電器が備え付けられていてもよい。充電器
Ｃ５は、スイッチＳ４を介してバッテリーＢ１に接続さ
れており、かつスイッチＳ５を介してバッテリーＢ２に
接続されている。充電器Ｃ５には、ＡＣ／ＤＣコンバー
タＣ３の出力端から電力を供給するか、（所望に応じ
て）ＡＣ電源から直接電力を供給することもできる。図
６に例示されているように、充電器Ｃ５は、バッテリー
を迅速に充電するために、２４Ｖ程度の高い電圧を出力
することができる。図６に例示された状態では、バッテ
リーＢ２が充電中で、バッテリーＢ１の出力電圧Ｖ1は
１２Ｖである。従って、スイッチＳ４は、１２Ｖの電位
差に耐えなければならない。しかしながら、繰り返し充
電可能なバッテリーは、十分に放電することで寿命が延
びることが知られているので、Ｖ1は６Ｖ以下になるこ
ともあり、この場合スイッチＳ４は、その左側が高電位
となり、１８Ｖ以上の電圧に耐えなければならない。一
方、充電器Ｃ５は、動作していないときは短絡特性若し
くは漏れ特性を示すので、その時スイッチＳ４及びＳ５
は逆方向の電圧に耐えなければならない。従って、スイ
ッチＳ４及びＳ５は、双方向電流阻止スイッチでなけれ
ばならない。
【０００９】上述された事柄は、スイッチＳ１〜Ｓ５が
機械的なスイッチからなる場合、問題とならない。しか
し、このようなスイッチは半導体技術、特にＭＯＳＦＥ
Ｔ技術を用いて製造されることが好ましい。電力用ＭＯ
ＳＦＥＴは通常ソース・ボディ間が短絡されて製造さ
れ、内在する（ｉｎｔｒｉｎｓｉｃ）バイポーラトラン
ジスタ（ソース領域、ボディ領域及びドレイン領域によ
って形成されている）が常にターンオフした状態となる
ようになっている。従来技術によると、ソース・ボディ
間を良好に短絡することが、信頼性が高く、“寄生バイ
ポーラトランジスタ”の影響のない電力用ＭＯＳＦＥＴ
の動作にとって基本的であると教えている。
【００１０】ソース領域とボディ領域とを短絡すること
によって、ＭＯＳＦＥＴのドレイン端子とボディ端子と
の間に、ＭＯＳＦＥＴと電気的に並列なダイオードが形
成される。ＰチャネルＭＯＳＦＥＴでは、ダイオードの
アノードはドレインに接続されており、ＮチャネルＭＯ
ＳＦＥＴでは、ダイオードのカソードがドレインに接続
されている。従って、このようなＭＯＳＦＥＴでは、ソ
ース・ボディ端子とドレイン端子との間に、“逆並列”
ダイオードが順方向バイアスされるような電圧を印加し
てはならない。図７〜図１０では、各々、バーチカルＮ
チャネルＤＭＯＳ（二重拡散ＭＯＳＦＥＴ）の逆並列ダ
イオードの極性（図７）と、バーチカルＰチャネルＤＭ
ＯＳデバイスの逆並列ダイオードの極性（図８）と、ラ
テラルＮチャネルデバイスの逆並列ダイオードの極性
（図９）と、ラテラルＮチャネルＤＭＯＳデバイスの逆
並列ダイオードの極性（図１０）とが破線によって表さ
れている。
【００１１】従って、従来のＭＯＳＦＥＴは双方向の電
流を阻止することはできないため、スイッチＳ１〜Ｓ５
として用いるのには適していない。図２〜図４には、例
として、スイッチＳ１間及びスイッチＳ２間の逆並列ダ
イオードが描かれていて、そのアノード端子及びカソー
ド端子は各スイッチを流れる電流を阻止するのに必要な
向きとなっている。しかし、スイッチにかかる電圧の極
性が反転すると、逆並列ダイオードは順方向バイアスさ
れることになる。
【００１２】この問題の１つの解決法は、図１１〜図１
３に模式的に例示されているように、２個のＭＯＳＦＥ
Ｔを背中合わせに接続することである。図１１は、共通
のソースを有する一対のＮＭＯＳ素子を例示しており、
図１２は共通のドレインを有する一対のＮＭＯＳ素子を
例示しており、図１３は共通のソースを有する一対のＰ
ＭＯＳ素子を例示している。しかし、このような背中合
わせの配列ではスイッチのオン抵抗が２倍となってしま
い、コンピュータ若しくはその他の装置に供給される電
力を大きく減少させてしまう。
【００１３】更に、回路の中で充電器を用いていると、
充電器とバッテリーとの間の接続が逆方向になることが
ある。例えば、充電器に用いられるコネクタには極性反
転可能なものがあり、更に充電器には出力電圧の向きが
反転可能なスイッチを備えているものがある。このよう
な場合、バッテリーを切り離すための双方向電流阻止可
能スイッチは正電位でなく負電位にさらされることがあ
る。
【００１４】
【発明が解決しようとする課題】従って、本発明の第１
の目的は通常のＭＯＳＦＥＴを用いたオン抵抗の小さ
い、しかしドレイン領域とボディ領域との間の逆並列ダ
イオードが動作しない双方向電流阻止スイッチを提供す
ることである。
【００１５】また、本発明の第２の目的は、充電器を逆
方向に接続した状態にも耐えることができるように保護
回路を備えた双方向電流阻止スイッチを提供することで
ある。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に従った双方向電流阻止スイッチが提供され
る。このスイッチは双方向電流阻止ＭＯＳＦＥＴを有し
ており、このＭＯＳＦＥＴはゲートと、ソース領域と、
ボディ領域と、ドレイン領域とを備えている。これらの
領域はそれぞれ端子と接合している。このＭＯＳＦＥＴ
のソース領域とボディ領域は短絡されていない。ソース
領域と、ボディ領域と、ドレイン領域の各電位は、ソー
ス領域とボディ領域との間の接合部及びドレイン領域と
ボディ領域との間の接合部が決して順バイアスされない
ように印加される。
【００１７】また、例えば充電器の逆方向の接続などに
よる負電位にも耐えられるように、双方向電流阻止スイ
ッチは保護回路を備えていることが望ましい。即ち、ソ
ース・ボディ間が短絡され、背中合わせに直列に結合さ
れた一対のＭＯＳＦＥＴが、双方向電流阻止ＭＯＳＦＥ
Ｔのソース端子とゲートとの間に接続される。（このソ
ース端子が充電器に接続される。）この直列に結合され
たＭＯＳＦＥＴの各ゲートはグランドに接続される。ま
た、ソース・ボディ間が短絡された第３のＭＯＳＦＥＴ
が、双方向電流阻止ＭＯＳＦＥＴのボディ端子とソース
端子との間に接続され、この第３のＭＯＳＦＥＴのゲー
トは双方向電流阻止ＭＯＳＦＥＴのドレイン端子に接続
される。（このドレイン端子がバッテリーと接続され
る。）
【００１８】ソース・ボディ間が短絡されていないＭＯ
ＳＦＥＴを、背中合わせに結合された一対のＭＯＳＦＥ
Ｔの代わりに用いてもよい。
【００１９】
【作用】本発明による双方向電流阻止スイッチは双方向
電流阻止ＭＯＳＦＥＴを有している。このＭＯＳＦＥＴ
はゲートと、ソース領域と、ボディ領域と、ドレイン領
域とを備えている。これらの領域はそれぞれ端子と接合
している。このＭＯＳＦＥＴのソース領域とボディ領域
は短絡されていない。ソース領域とドレイン領域の電位
はどちらもボディ領域の電位より高くも（Ｎチャネルデ
バイスの時）低くも（Ｐチャネルデバイスの時）なり得
る。ソース領域と、ボディ領域と、ドレイン領域の電位
はソース領域とボディ領域との間の接合部及びドレイン
領域とボディ領域との間の接合部が決して順バイアスさ
れないように印加される。
【００２０】ある好適実施例では、デバイスは４端子の
ＮチャネルＭＯＳＦＥＴであり、ボディ領域がグランド
に接続されており、ソース端子とドレイン端子の電位は
グランド電位より決して低くならない。従って、Ｐ型の
ボディ領域（Ｐボディ領域）とＮ型のソース領域若しく
はドレイン領域（Ｎ領域）との間の接合部は決して順バ
イアスされない。デバイスをオン状態若しくはオフ状態
にするゲート電位の変化速度が速く、負荷が概ね容量性
または抵抗性（ただし誘導性ではない）であると仮定す
ると、ソース領域とボディ領域とドレイン領域とで形成
される内在する寄生バイポーラトランジスタは動作状態
とならない。
【００２１】更に、この双方向電流阻止スイッチのオン
抵抗はＮチャネルＤＭＯＳスイッチとＰチャネルＤＭＯ
Ｓスイッチ（しばしば“バイラテラルスイッチ”と呼ば
れる）のどちらと比べても大幅に小さい。
【００２２】本発明による双方向電流阻止スイッチは、
どちらの方向にも電流を流すことができ、またソース電
位の方がドレイン電位より高くても、ドレイン電位の方
がソース電位より高くても電流を阻止することができ
る。即ち、本発明による双方向電流阻止スイッチは、ふ
たつの異なった電源から供給されるふたつの異なった電
位間にながれる電流を阻止することができる。ソース端
子とドレイン端子のどちらも、固定の、または調整され
た電位である必要はない。双方向電流阻止スイッチがオ
ン状態になると、瞬時にスイッチの両端の電位は概ね等
しくなる。（“ソース”や“ドレイン”といった呼び方
はしばしばＭＯＳＦＥＴの端子を特定するのに用いられ
るが、どちらの端子も他方に対してより高い電位になり
得る。）
【００２３】本発明の他の側面に従うと、双方向電流阻
止スイッチは、例えば充電器の逆方向の接続などによっ
て発生する負電位にも耐えることができる。即ち、ソー
ス・ボディ間が短絡され、背中合わせに直列に結合され
た一対のＭＯＳＦＥＴが、双方向電流阻止ＭＯＳＦＥＴ
のソース端子とゲートとの間に接続される。（このソー
ス端子が充電器に接続される。）この直列に結合された
ＭＯＳＦＥＴの各ゲートはグランドに接続される。ま
た、ソース・ボディ間が短絡された第３のＭＯＳＦＥＴ
が、双方向電流阻止ＭＯＳＦＥＴのボディ端子とソース
端子との間に接続され、この第３のＭＯＳＦＥＴのゲー
トは双方向電流阻止ＭＯＳＦＥＴのドレイン端子に接続
される。（このドレイン端子がバッテリーと接続され
る。）
【００２４】別の実施例では、ソース・ボディ間が短絡
されていないＭＯＳＦＥＴが背中合わせに結合された一
対のＭＯＳＦＥＴの代わりに用いられる。
【００２５】
【実施例】本特許出願は特許出願第０８／１５９，９０
０号（１９９３年１１月３０日出願）の一部継続出願で
ある。本特許出願は、特許出願第０８／１６０，５６０
号（１９９３年１１月３０日出願）及び特許出願第０８
／１６０，５３９号（１９９３年１１月３０日出願）と
も関連しており、両特許出願は、ここで言及されたこと
によって本出願の一部とされたい。
【００２６】図１４は本発明に従った双方向電流阻止ス
イッチ（ＭＯＳＦＥＴスイッチ）７０及び７１を用いた
スイッチ回路の実施例として、複数の電源を備えた回路
を図示している。双方向電流阻止スイッチ７０は出力電
圧Ｖ1のバッテリー７２に接続され、双方向電流阻止ス
イッチ７１は出力電圧Ｖ2のＡＣ／ＤＣコンバータ７３
に接続されている。ＡＣ／ＤＣコンバータ７３は他のバ
ッテリーであってもよい。双方向電流阻止スイッチ７０
と７１は出力電圧ＶOUTを負荷に供給するバス７４と接
続されている。図１４中には２つの電源と、２つのスイ
ッチとが図示されているが、明らかなように、組み込ま
れるバッテリーその他の電源の数はいくつであってもよ
い。
【００２７】双方向電流阻止スイッチ７０はラテラルＭ
ＯＳＦＥＴであり、その断面図が図示されている。双方
向電流阻止スイッチ７０は、基板７５中に、ストライプ
状またはセル状に形成されていることが好ましい。本実
施例では基板７５はＰ型半導体である。Ｎ＋領域７６及
び７７はＰ型基板７５の表面に形成されており、Ｎ＋領
域７６と７７との間にチャネル領域７８がある。ゲート
７９はチャネル領域７８の上方に形成されており、チャ
ネル領域７８とは酸化膜８０によって分離されている。
端子８１を介してＮ＋領域７６とバッテリー７２が接続
され、端子８２を介してＮ＋領域７７とバス７４が接続
されている。ゲート７９にはゲート電位ＶG1が印加され
る。明らかなように、双方向電流阻止スイッチ７０は対
称性を有する素子であり、Ｎ＋領域７６と７７は、どち
らがソース領域でどちらがドレイン領域であるとは特定
できない。どちらの領域も互いに相手に対して正にも負
にもバイアスされ得る。
【００２８】Ｐ型基板７５とＮ＋領域７６との間の接合
部はダイオードＤ１で表され、Ｐ型基板７５とＮ＋領域
７７との間の接合部はダイオードＤ２で表される。
【００２９】通常、ゲート電位ＶG1が低く保持されてい
るときは双方向電流阻止スイッチ７０はオフ状態とな
り、高電位になると双方向電流阻止スイッチ７０はオン
状態となる。Ｐ型基板７５は接地されており、端子８１
及び８２は正電位にしかなり得ないため、双方向電流阻
止スイッチ７０がオフ状態の時、常にダイオードＤ１、
Ｄ２は両方とも逆方向にバイアスされる。従って、双方
向電流阻止スイッチ７０をオフ状態にすることによっ
て、端子８１の電位が、端子８２の電位より高くても低
くてもどちらでも電流を阻止できる。
【００３０】Ｎ＋領域７６、７７のどちらもＰ型基板７
５とは短絡されていない。ソース・ボディ間は短絡され
ていないが、ゲート７９に於けるオン／オフ時間が（容
量性の）負荷の応答時間に比べて速ければ、Ｎ＋領域７
６、７７、及びＰ型基板７５とで形成されるＮＰＮバイ
ポーラトランジスタは動作状態にならない。この回路は
ソースホロワのように、即ち、概ね高電位である側に関
するドレイン共通回路として動作するため、ＭＯＳＦＥ
Ｔがオン状態になると、瞬時にダイオードＤ２を逆方向
にバイアスするソース電位が生じ、それによって、バイ
ポーラトランジスタはオフ状態に保たれる。言い換える
と、導通開始時、ＭＯＳＦＥＴにチャネルが形成される
と、ＭＯＳＦＥＴの両側の電位は概ね等電位になる。放
電されたバッテリーや負荷によって低電位が供給され、
電源や十分に充電されたバッテリーによって高電位が供
給されるとすると、スイッチが動作状態になると、低電
位側の電位は高電位側の電位近くまで上昇する。導通開
始時に、たとえ低電位側の端子電位がグランド電位だっ
たとしても、導通が始まることによって、瞬時に低電位
側の電位はグランド電位より高くなり、接合部は逆方向
にバイアスされる。ゲートはスイッチングの遷移時間が
最短になるように高速でドライブされるのが望ましい。
どちらのＮ＋端子（即ちソース端子またはドレイン端
子）も恒久的に接地されていないということは、本発明
の双方向電流阻止スイッチの特徴である。更にバッテリ
ーのようにエネルギーが有限で、時間と共に電圧が下が
るような電源に接続することができることも、特徴とし
て挙げられる。従って、双方向電流阻止可能スイッチ
は、“高電位側”スイッチ（即ち、回路を動作させたい
ときにはいつも存在する、固定された正電位を供給する
ラインに恒久的に接続されたスイッチ）ではない。バッ
テリーは放電するし、ＡＣアダプタでさえ、プラグが引
き抜かれることがあり得る。同様に、双方向電流阻止可
能スイッチは“低電位側”スイッチでもなく、その両端
はどちらも恒久的に接地されてはいない。そのかわり、
双方向電流阻止可能スイッチは、導通状態の時は導通方
向が逆転可能なソースホロアとして動作する。即ち、高
電位側はドレインとして動作し、低電位側はソースとし
て動作する。
【００３１】双方向電流阻止スイッチ７１は双方向電流
阻止スイッチ７０とほぼ同じだが、端子８３と８４とを
備え、ゲート電位ＶG2によって制御される。端子８１乃
至８４の電位がどのようであっても、双方向電流阻止ス
イッチ７０、７１にかかる電圧が内部のダイオードの降
伏電圧より低ければ、双方向電流阻止スイッチ７０、７
１は、それぞれ、対応する電位ＶG1、ＶG2を低くするこ
とで、電流の流れを阻止することができる。内部ダイオ
ードの降伏電圧は通常８Ｖ乃至１４Ｖである。従って、
双方向電流阻止スイッチ７０、７１を制御し、スイッチ
内の逆並列ダイオードが順方向にバイアスされる心配な
く、バッテリー７２やＡＣ／ＤＣコンバータ７３を選択
的に接続したり、あるいは切り離したりすることができ
る。本発明によるスイッチは図１と図６に示されている
Ｓ１〜Ｓ５のどのスイッチにも適用可能である。
【００３２】ゲート電位ＶG1、ＶG2を双方向電流阻止ス
イッチ７０、７１をオン状態にするのに必要なレベルま
でドライブするための構成は、上記の特許出願第０８／
１６０，５６０号に記載されている。
【００３３】双方向電流阻止スイッチ７０、７１は断面
図では通常のラテラルＮチャネルＭＯＳＦＥＴとして表
されているが、典型的には２００ｍΩ以下で、概ね６０
ｍΩの低いオン抵抗を実現するため、双方向電流阻止ス
イッチ７０、７１はそれぞれ、幅Ｗの大きなゲートを備
えているということは特記すべきであろう。更に、ＭＯ
ＳＦＥＴの通常の運用ではソース端子とドレイン端子の
両方にふたつ以上の電源から発生した電位が加えられる
ということはない。またＭＯＳＦＥＴが双方向動作可能
なソースホロワとして動作するということ、即ちどちら
の端子が電流を供給する高電位側端子（ＮＭＯＳの場合
はドレイン端子）として働き、どちらの端子が負荷を通
して電流をグランドへ流す低電位側端子（ＮＭＯＳの場
合はソース端子）として働くかということが決められず
に動作するということも通常ない。通常のソースホロワ
では、例えば、一方の端子は直接、または間接的に電源
や、バスに接続され、他方の端子は常にソースホロワの
出力となっている。言い換えると、バッテリー（または
バス）電位とドレイン電位とソース電位との間には方向
に於いて永続的な関係が存在する（即ち、前記の順に高
くなる）。この関係は、ある時間にどちらの側が高電位
になっているかわからない双方向電流阻止スイッチに対
しては価値がない。同様に、双方向電流阻止スイッチ７
０、７１は論理アレイのＮチャネルトランスミッション
ゲート（パストランジスタ論理と呼ばれる）とは異なっ
ている。なぜなら、そのような論理アレイにはひとつの
電源しか存在しないからである。
【００３４】図１５は本発明に従って電源Ｐ10とＰ20と
の間に接続されたスイッチＳ0の一般的な場合を模式的
に図示している。電源Ｐ10とＰ20の電圧はそれぞれＶ10
とＶ20である。スイッチＳ0はＶ10＞Ｖ20の時も、Ｖ10
＜Ｖ20の時も電流を阻止することができ、またＰ10から
Ｐ20へも、Ｐ20からＰ10へも電流を流すことができる。
電源Ｐ20を第２のスイッチＳ0’によって完全に回路か
ら切り離すこともできる。
【００３５】図１６は、より大きな電位差（例えば１５
Ｖ、１８Ｖ、及び２４Ｖ）にも耐えることのできる、双
方向電流阻止スイッチ７０、７１のドリフト領域付加バ
ージョンの説明図である。双方向電流阻止スイッチ９０
はＮ−ドリフト領域９２と９３とを備えており、それら
は酸化物領域９４に加えられる電界強度を制限する役割
を果たす。Ｎ−ドリフト領域については、１９９３年８
月１７日にウィリアムズに対して付与された米国特許第
５，２３７，１９３号に詳細に記述されており、この特
許は本明細書中に引証として加えられる。規定の動作範
囲に渡ってデバイスが電流を流すことができるように、
ゲートをグランドに対して十分に正にバイアスしなけれ
ばならないため、ゲートをチャネル領域から分離してい
る酸化物領域９４はゲート電圧の最大値に確実に耐えら
れるように十分に厚くなければならない。状態によって
双方向電流阻止スイッチ９０のどちらの側も“ドレイ
ン”として動作するので、ドリフト領域はチャネル領域
の両側になければならない。
【００３６】図１６に示されたドリフト領域を有する実
施例は、双方向電流阻止スイッチの両端に加えられた電
圧が約１４Ｖより大きい場合にも有効である。このよう
な場合でも、ドリフト領域があることによってゲート酸
化物が強電界にさらされるのを防ぐことができる。
【００３７】スイッチをオン状態にするため双方向電流
阻止スイッチ９０のゲート電位は固定値とするか、ある
いはＶ1より少し高い電位とする。ゲート電位がグラン
ドに対して固定値の時（例えば３０Ｖ）、標準的なゲー
ト酸化物の厚さ（２００〜４００オングストローム）で
は、スイッチがオン状態になった時ゲートと基板間の電
圧を支えられず、より厚いゲート酸化物（例えば７００
オングストローム以上）を用いなければならない。もし
ゲート電位が低電位側の端子電位より１０Ｖ高いだけの
電位に制限され、この端子電位と共に上昇するなら、よ
り厚い酸化物は必要ない。
【００３８】図１７と図１８は図１４に示された双方向
電流阻止スイッチ７０の２つの状態を例示している。図
１７で、双方向電流阻止スイッチ７０のゲートは接地さ
れ、双方向電流阻止スイッチ７０はオフ状態となり、そ
の結果バッテリー７２とＡＣ／ＤＣコンバータ７３は切
り離されている。このような状況は、例えば、ＡＣ／Ｄ
Ｃコンバータが負荷に電力を供給しているようなとき生
じる。Ｖ2がＶ1より高いとすると、ダイオードＤ２によ
って、電流が双方向電流阻止スイッチ７０を流れるのが
阻止されている。
【００３９】図１８は、双方向電流阻止スイッチ７０の
ゲートがグランドに対して少なくとも１Ｖ高くバイアス
されている状態を示している。双方向電流阻止スイッチ
７０はこの時オン状態となり、その結果バッテリー７２
によって静電容量Ｃloadと抵抗Ｒloadとを有する負荷９
５に電力を供給することができる。
【００４０】図１９〜図２２は本発明に従った双方向電
流阻止スイッチの別の利点、即ちオン抵抗の大幅な改善
を図示している。図１９はラテラルＮチャネルＭＯＳＦ
ＥＴまたはバーチカルＮチャネルＭＯＳＦＥＴの表面領
域を表す領域Ａを示している。領域Ａのオン抵抗はＲn
で表され、通常１cm2あたり１ｍΩである。Ｐチャネル
のデバイスは、ホールの移動度が電子の移動度に比べ小
さいため、オン抵抗はＲnの約２．５倍を示す。電圧が
約２０Ｖより小さいときは、単位面積当たりのオン抵抗
は、ラテラルＭＯＳＦＥＴとバーチカルＭＯＳＦＥＴで
はほとんど等しい。ソース・ボディ間を短絡するための
無駄な領域を必要としないため、ラテラルＭＯＳＦＥＴ
の単位面積当たりのセル数は、バーチカルＭＯＳＦＥＴ
の約２倍あるが、ラテラルＭＯＳＦＥＴのセルの半分は
ドレインセルであるのに対し、バーチカルＤＭＯＳで
は、ドレインは基板の底面にある。
【００４１】図１９〜図２２の説明に戻ると、図２０
は、２Ａの面積を有する背中合わせに結合されたＮチャ
ネルＤＭＯＳのオン抵抗を表している。デバイスは直列
に接続されるため、この場合のオン抵抗は２Ｒnとな
る。図２１に示されるように、Ｐチャネルデバイスに対
しては背中合わせに結合されたＭＯＳＦＥＴのオン抵抗
は約５Ｒnとなる。
【００４２】図２２は、本発明によるデバイスはひとつ
のＭＯＳＦＥＴしか必要としないため、ＭＯＳＦＥＴは
直列よりもむしろ並列に結合できるということを図示し
ている。並列に接続された一対のＮチャネルＭＯＳＦＥ
Ｔのオン抵抗はＲn／２であり、図２０に示されている
背中合わせに結合されたＮチャネルＭＯＳＦＥＴと比べ
ると１／４、図２１に示されている背中合わせに結合さ
れたＰチャネルＭＯＳＦＥＴと比べると１／１０となっ
ている。ＮチャネルＭＯＳＦＥＴひとつの双方向電流阻
止スイッチのオン抵抗も小さいと考えられる。というの
は、低電位側の端子の電位に応じてゲートドライブが増
加し、チャネルの抵抗を一定に保つからである。
【００４３】図２３は、図５と図６に示されている充電
器Ｃ５が双方向電流阻止スイッチであるスイッチＳ４に
逆向きに接続されたときに生じる問題を図示している。
スイッチＳ４は、ソース・ボディ間が短絡されていない
ＮチャネルＭＯＳＦＥＴ Ｍを備えている。ダイオード
Ｄ８はＭＯＳＦＥＴ Ｍのボディ領域とソース領域との
間の接合部を表している。例として充電器Ｃ５の出力電
圧は約１４Ｖとし、バッテリーＢ１の出力電圧は４Ｖと
する。この時、もし充電器Ｃ５が逆方向に接続される
と、ＭＯＳＦＥＴ Ｍのソース端子の電位は−１４Ｖと
なり、スイッチＳ４の両端にはトータルで１８Ｖの電圧
がかかることとなる。このようになると、ＭＯＳＦＥＴ
Ｍと内在するバイポーラトランジスタは両方ともオン
状態となり、スイッチＳ４は破壊される。（ＭＯＳＦＥ
Ｔ Ｍに内在するバイポーラトランジスタは図２７中に
トランジスタＱ３として示されている。）
【００４４】図２４〜図２８はこの問題を解決しようと
してうまくいかなかったいくつかの技術とその問題点を
示している。図２４では、ショットキーダイオードＳＤ
１がＭＯＳＦＥＴ Ｍのボディ端子とソース端子との間
に接続されている。抵抗ＲBはショットキーダイオード
ＳＤ１に流れる電流を制限する抵抗である。ショットキ
ーダイオードＳＤ１は内在するバイポーラトランジスタ
のベース・エミッタ間電圧を効果的に０．２Ｖに抑え、
バイポーラトランジスタがオン状態になるのを完全に防
止する。抵抗ＲBはショットキーダイオードＳＤ１に流
れる電流を制限する。しかし、ゲート・ソース間電圧が
大きくなるため（１４Ｖ）、ＭＯＳＦＥＴ Ｍは完全に
オン状態になってしまい、スイッチＳ４は過大な電流の
ため破壊されてしまう。図２５では、ショットキーダイ
オードＳＤ１はグランドとＭＯＳＦＥＴ Ｍのソース端
子との間に接続されている。この構成では、過大な電流
がショットキーダイオードＳＤ１に流れ、ショットキー
ダイオードＳＤ１はそれによって破壊されてしまう。抵
抗ＲBをショットキーダイオードＳＤ１と直列に接続す
ると、ショットキーダイオードＳＤ１はＭＯＳＦＥＴ
Ｍをオフ状態に保つという役割を果たさなくなる。図２
５で、ダイオードＤ９はＭＯＳＦＥＴ Ｍのボディ領域
とドレイン領域との接合部を表している。上記の通り、
ダイオードＤ８はＭＯＳＦＥＴ Ｍのボディ領域とソー
ス領域との接合部を表している。
【００４５】図２６に示されている構成で、バイポーラ
トランジスタＱ１とショットキーダイオードＳＤ２はＭ
ＯＳＦＥＴ Ｍのゲートとソース端子との間に接続され
ている。第２のバイポーラトランジスタＱ２はＭＯＳＦ
ＥＴ Ｍのボディ端子とソース端子との間に接続されて
いる。ここで、充電器Ｃ５と接続されているＭＯＳＦＥ
Ｔ Ｍの端子をソース端子と呼び、バッテリーＢ１に接
続されているＭＯＳＦＥＴ Ｍの端子をドレイン端子と
呼んでいる。トランジスタＱ２のベース電位は４Ｖであ
るため、トランジスタＱ２はオン状態になり、それによ
ってＭＯＳＦＥＴ Ｍのボディ・ソース間電圧は約０．
２Ｖである飽和電圧Ｖce(sat)となる。これにより、Ｍ
ＯＳＦＥＴ Ｍに内在するバイポーラトランジスタがオ
ン状態になることは完全に防げる。しかし、トランジス
タＱ１とショットキーダイオードＳＤ１との組み合わせ
によって、ＭＯＳＦＥＴ Ｍのゲート・ソース間電圧Ｖ
GSは約０．５Ｖまで上昇し、これによってＭＯＳＦＥＴ
Ｍはオン状態になってしまう。従って、図２６に示さ
れている構成では、充電器Ｃ５が逆方向に接続されたと
きにはスイッチＳ４をオフ状態に保つことはできない。
ベース・コレクタ間電圧、ベース・エミッタ間電圧が共
に順方向にバイアスされているため、トランジスタＱ１
及びＱ２は、飽和状態となっている。
【００４６】図２７と図２８に示されるように、これら
の問題はスイッチＳ４の温度が上昇するにつれ、より顕
著になり、スイッチＳ４を通って大きな電流が流れると
き生じやすい。高温下では、ＭＯＳＦＥＴ Ｍに内在す
るトランジスタの増幅率は大きくなり、ＭＯＳＦＥＴ
Ｍの閾値電圧は低下する。更に、ソース領域とボディ領
域間の接合部（ダイオードＤ８）が部分的に順バイアス
されることにより閾値電圧が低下する“アンチボディ効
果”によっても、ＭＯＳＦＥＴ Ｍはオン状態になりや
すくなる。図２７と図２８は、内在するバイポーラトラ
ンジスタＱ３を含むものとして、スイッチＳ４を表して
いる。
【００４７】図２９はスイッチＳ４を流れるドレイン電
流ＩDとゲート・ソース間電圧及びソース・ボディ間電
圧との関係をＭＯＳＦＥＴ Ｍのドレイン・ソース間電
圧ＶDSの関数として示している。図２９で、ＶGSはＭＯ
ＳＦＥＴ Ｍのゲート・ソース間電圧を示し、ＶBはＭ
ＯＳＦＥＴ Ｍのソースを基準としたボディ電位を示し
ている。図２９から明らかなように、ＶGSが０．５Ｖに
等しく、ＶBが０．２Ｖに等しいときドレイン電流ＩDは
ＶDSが約１８Ｖ付近で急激に増加する。言い換えると、
デバイスは大電流が流れる境界領域にあり、製造上のば
らつきや、温度のちょっとした逸脱があると、デバイス
は破壊されてしまう。理想的には、ＶGS＝０、ＶB＝０
の曲線の“角張った”Ｉ−Ｖ特性が望ましい。
【００４８】図３０は、本発明の一側面に従った、保護
回路を備えた双方向電流阻止スイッチを図示している。
スイッチＳ４は上記したようにソース・ボディ間が短絡
されていないＭＯＳＦＥＴ Ｍを有している。ダイオー
ドＤ８はＭＯＳＦＥＴ Ｍのボディ領域とソース領域の
接合部を、ダイオードＤ９はＭＯＳＦＥＴ Ｍのボディ
領域とドレイン領域の接合部を表す。ＭＯＳＦＥＴ Ｍ
のドレイン電位はＶX、ＭＯＳＦＥＴ Ｍのソース電位
はＶY、ＭＯＳＦＥＴ Ｍのボディ電位はＶB、ＭＯＳＦ
ＥＴ Ｍのゲート電位はＶGで表される。上述した特許
出願第０８／１６０，５６０号に記載されているゲート
ドライバＧＤ１が抵抗ＲGを介してＭＯＳＦＥＴ Ｍの
ゲートをドライブするために用いられている。
【００４９】ＭＯＳＦＥＴ Ｍ３とＭ４はＭＯＳＦＥＴ
Ｍのゲートとソース端子との間に接続されている。Ｍ
ＯＳＦＥＴ Ｍ３とＭ４はソース端子を共有するよう
に、直列に接続されている。ＭＯＳＦＥＴ Ｍ３とＭ４
のゲートは共に接地されている。ダイオードＤ５とＤ６
はそれぞれＭＯＳＦＥＴ Ｍ３とＭ４に内在する逆並列
ダイオードを表している。
【００５０】ＭＯＳＦＥＴ Ｍ２はＭＯＳＦＥＴ Ｍの
ボディ端子とソース端子との間に接続されている。ＭＯ
ＳＦＥＴ Ｍ２のソース端子はＭＯＳＦＥＴ Ｍのボデ
ィ端子に接続され、ＭＯＳＦＥＴ Ｍ２のドレイン端子
はＭＯＳＦＥＴ Ｍのソース端子に接続されている。ダ
イオードＤ７はＭＯＳＦＥＴ Ｍ２に内在する逆並列ダ
イオードを表している。ＭＯＳＦＥＴ Ｍ２のゲートは
ＭＯＳＦＥＴ Ｍのドレイン端子に接続されており、電
位ＶXにバイアスされている。
【００５１】図３０に示されているバスＢは充電器、バ
ックアップ用バッテリー、車のライターのアダプタ、そ
の他の電源に接続することができる。
【００５２】ここで、保護回路は図５中のスイッチＳ４
と共に図示されているが、明らかなように、もし充電器
Ｃ５がバスＢに接続していたなら、保護回路はスイッチ
Ｓ１と共に用いることもできる。
【００５３】図３１〜図３４は、この回路のいくつかの
異なった状況に於ける動作状態を図示している。図３１
は、抵抗ＲＧを介してＭＯＳＦＥＴ Ｍのゲートに接続
されたゲートドライバＧＤ１の出力ＶＺが、スイッチＳ
４をオフ状態とするべくグランド電位となっている状況
を模式的に表している（図３２、図３３についても同
様）。図３１では、充電器Ｃ５が逆方向に接続されてい
るためＭＯＳＦＥＴ Ｍのソース電位は−１４Ｖとな
り、バッテリーＢ１によりＭＯＳＦＥＴ Ｍのドレイン
電位は＋４Ｖとなっている。ＭＯＳＦＥＴ Ｍ３のゲー
ト電位が、ＶＹにバイアスされているＭＯＳＦＥＴ Ｍ
３の端子電位より１４Ｖ高くなるため、ＭＯＳＦＥＴ
Ｍ３はオン状態になる。その結果、ＭＯＳＦＥＴ Ｍ３
とＭＯＳＦＥＴ Ｍ４の共通端子の電位がＶＹになり、
これはＭＯＳＦＥＴ Ｍ４のゲート電位より１４Ｖ低い
ため、ＭＯＳＦＥＴ Ｍ４はオン状態になる。その結
果、ＭＯＳＦＥＴ Ｍのゲート電位はほぼ−１４Ｖに保
持され、ＭＯＳＦＥＴ Ｍはオフ状態となる。
【００５４】ＭＯＳＦＥＴ Ｍ２のゲート電位は＋４Ｖ
なので、ＭＯＳＦＥＴ Ｍ２はオン状態になり、効果的
にＭＯＳＦＥＴ Ｍのソース・ボディ間を短絡する。抵
抗ＲBの値がＭＯＳＦＥＴ Ｍ２のオン抵抗に比べはる
かに大きいため、ＶBはほとんどＶYに等しくなる。この
ため、ＭＯＳＦＥＴ Ｍ内のバイポーラトランジスタは
オン状態にならない。
【００５５】その結果、この場合にはＭＯＳＦＥＴ Ｍ
とＭＯＳＦＥＴ Ｍに内在するバイポーラトランジスタ
は共にオフ状態のままとなるため、この回路を用いない
場合には１８Ｖの電位差によってスイッチＳ４に流れる
大きな電流を防ぐことができる。
【００５６】図３２はスイッチＳ４が３Ｖのバックアッ
プ用バッテリーに接続されている正常な動作状態につい
て図示している。スイッチＳ４にかかっている電圧は１
Ｖである。この場合、ＭＯＳＦＥＴ Ｍ３とＭ４のゲー
トは両方とも接地されているので、ＭＯＳＦＥＴ Ｍ３
とＭ４は共にオフ状態である。従って、ＭＯＳＦＥＴＭ
のゲートは接地され、ＭＯＳＦＥＴ Ｍはオフ状態であ
る。ＭＯＳＦＥＴＭ２はオン状態となり、ＭＯＳＦＥＴ
Ｍのボディ領域とソース領域とを短絡するが、ＶX＞
ＶYであるため、このことによって問題は発生しない。
従って、ダイオードＤ８が短絡される一方で、ダイオー
ドＤ９の逆方向バイアスは維持される。図３３は、充電
器Ｃ５が正しく接続され、ＭＯＳＦＥＴ Ｍのゲートが
ゲートドライバＧＤ１によってオフ状態になるようにバ
イアスされている状況を図示している。ＭＯＳＦＥＴ
Ｍ３とＭ４は共にオフ状態で、ＭＯＳＦＥＴ Ｍのゲー
トは接地されており、ＭＯＳＦＥＴ Ｍをオフ状態にし
ている。ＶY＞ＶXであるため、ＭＯＳＦＥＴ Ｍ２によ
って、ダイオードＤ９を順方向にバイアスしないように
ＶBを確立しなければならない。ＭＯＳＦＥＴ Ｍ２は
オン状態になるが、ＭＯＳＦＥＴ Ｍ２のソース電位は
ＶYと同じ１４Ｖまでは上昇しない。替わりに、ＭＯＳ
ＦＥＴ Ｍ２のゲート電位に追従する。実際、ＭＯＳＦ
ＥＴ Ｍのボディ電位（ＶB）はＭＯＳＦＥＴ Ｍ２の
ゲート電位からＭＯＳＦＥＴ Ｍ２の閾値電圧とＭＯＳ
ＦＥＴ Ｍ２を流れるドレイン電流に依存する電圧降下
とを足した値を差し引いた値に等しい。
【００５７】 ＶB＝ＶX−（Ｖt（Ｍ２）＋（ＩD（Ｍ２）／Ｋ（Ｍ２））0.5） （式１）
【００５８】ここで、Ｖｔ（Ｍ２）、ＩD（Ｍ２）、Ｋ
（Ｍ２）は、それぞれＭＯＳＦＥＴＭ２の閾値電圧、ド
レイン電流、伝達導電率因子である。
【００５９】この式から、ＶBは常にＶXより低くなるこ
とは明らかである。従って、ダイオードＤ９が順バイア
スされることはない。
【００６０】図３４は、ゲートドライバＧＤ１が例えば
７Ｖ以上の電位を伝達し、スイッチＳ４をオン状態にす
るときの状況を図示している。更に図３４は、スイッチ
Ｓ４がオン状態のとき、充電器Ｃ５が逆方向に接続され
るときの回路の過渡変化を表している。充電器Ｃ５の接
続はスイッチＳ10によって、時刻ｔ＝０に行われる。充
電器Ｃ５の接続前に、ＭＯＳＦＥＴ Ｍ２はオン状態に
なっており、ＭＯＳＦＥＴ Ｍ３とＭ４はオフ状態にな
っている。時刻ｔ＝０で、ＶYは４Ｖから−１４Ｖに下
がる。ＭＯＳＦＥＴ Ｍ２はオン状態を保持し、この電
圧をＭＯＳＦＥＴ Ｍのボディ領域へ伝える。ＭＯＳＦ
ＥＴ Ｍ３とＭ４はオフ状態からオン状態へ変化し、Ｍ
ＯＳＦＥＴ Ｍのゲート電位は＋７Ｖから−１４Ｖへ下
がる。
【００６１】その結果、ＭＯＳＦＥＴ Ｍのゲート電位
は−１４Ｖで、ＭＯＳＦＥＴ Ｍはオフ状態である。同
様に、ＭＯＳＦＥＴ Ｍ２がオン状態になることによっ
て、ＭＯＳＦＥＴ Ｍに内在されるバイポーラトランジ
スタもオフ状態に保たれる。ＭＯＳＦＥＴ Ｍと内在す
るバイポーラトランジスタが両方ともオフ状態のため、
そうでない場合に発生するであろう、大きな電流からス
イッチＳ４は保護される。ＶBはＶYのどんな変化にも追
従して変化し、ＭＯＳＦＥＴ Ｍ３とＭ４は瞬時にオン
状態になるため、ＭＯＳＦＥＴ Ｍを流れる電流は、充
電器を逆向きに接続したときの過渡変化に於いて、瞬時
に抑制される。
【００６２】図３５と図３６は、回路全体がひとつの集
積回路に形成されるような別の実施例を示している。ソ
ース・ボディ間が短絡されていないＭＯＳＦＥＴ Ｍ５
が、ＭＯＳＦＥＴ Ｍ３とＭ４の替わりに接続されてい
る。即ち、ＭＯＳＦＥＴ Ｍ５はＭＯＳＦＥＴ Ｍと似
ている。
【００６３】図３６はＰ型基板に形成された集積回路の
断面図を示している。ゲートドライバＧＤ１によるゲー
ト駆動電位ＶZが抵抗ＲGを通してＭＯＳＦＥＴ Ｍのゲ
ートとＭＯＳＦＥＴ Ｍ５のソース端子に印加されてい
る。ＭＯＳＦＥＴ Ｍのソース電位ＶYはＭＯＳＦＥＴ
Ｍ５のドレイン端子にも加えられている。ＭＯＳＦＥ
Ｔ Ｍ５は環状のデバイスで、中心のソース領域の周り
に環状のゲートと環状のドレイン領域とを備えている。
ＭＯＳＦＥＴ Ｍ５のドレイン領域はＭＯＳＦＥＴ Ｍ
２のドレイン領域と接している。ＭＯＳＦＥＴ Ｍ２も
同じように環状のデバイスで、中心のソース領域の周り
に環状のゲートと環状のドレイン領域とを備えている。
ＭＯＳＦＥＴ Ｍ２のソース領域はＰ−基板に形成され
たＰ＋領域と短絡されている。明らかなように、ＭＯＳ
ＦＥＴ Ｍ、Ｍ２、及びＭ５のボディ領域は全て同じ電
位ＶBであるため、絶縁は必要ない。
【００６４】図３７と図３８は、充電器の接続、切り離
しに対するＭＯＳＦＥＴ Ｍのゲート電位ＶGとボディ
電位ＶBの応答を図示している。図３７に於いて、ＭＯ
ＳＦＥＴ Ｍは、充電器が逆向きに接続される前はオフ
状態にあり、ゲート電位は０Ｖ、ボディ電位は＋４Ｖで
ある。充電器はｔ＝０に接続され、ｔ＝３０msに切り離
される。過渡変化のスピードは速く、それに伴う振動は
ない。図３８は同じ様な過渡変化を示しているが、充電
器の接続による過渡変化前にはＭＯＳＦＥＴ Ｍはオン
状態にある。この場合、ＶGとＶBは共に＋４Ｖからｔ＝
０にて瞬時に−１４Ｖに変化する。図３７は、図３１に
示されている状態に至る過渡変化を表している。図３８
は、簡単のためゲート駆動電位ＶZを＋７Ｖでなく＋４
Ｖにしていること以外は、図３４に記載された過渡変化
に対応している。
【００６５】上記の実施例はあくまでも例示を意図して
おり、本発明を限定するものではない。当業者にとって
は明らかなように、本発明に従った変形実施例が多く考
えられる。例えば、図３０と図３５に図示された保護回
路は、例えば図１１〜図１３に図示された背中合わせに
結合されたＭＯＳＦＥＴのような、他のタイプの双方向
電流阻止スイッチと組み合わせて用いることもできる。
このような実施例は全て本発明の請求範囲に含まれるべ
きものである。
【００６６】
【発明の効果】上述したように本発明によれば、ソース
・ボディ間が短絡されていないＭＯＳＦＥＴを双方向電
流阻止スイッチに用いることにより、オン抵抗を小さく
することができ、かつドレイン領域とボディ領域との間
の逆並列ダイオードが動作しないようにできる。
【００６７】また、保護回路を有する双方向電流阻止ス
イッチにより、例えば充電器の逆方向の接続による負電
位にも耐えることができる。
【図面の簡単な説明】
【図１】接続スイッチを含む、複数のバッテリー回路の
模式図。
【図２】図１に示されたスイッチのオン／オフによって
形成される電位差の一例を表す図。
【図３】図１に示されたスイッチのオン／オフによって
形成される電位差の一例を表す図。
【図４】図１に示されたスイッチのオン／オフによって
形成される電位差の一例を表す図。
【図５】充電器を含む複数のバッテリー回路の模式図。
【図６】図５のスイッチのオン／オフによって形成され
る電位差の一例を表す図。
【図７】ソース領域とボディ領域が短絡されたバーチカ
ルＮチャネル二重拡散ＭＯＳＦＥＴの断面図。
【図８】ソース領域とボディ領域を短絡されたバーチカ
ルＰチャネル二重拡散ＭＯＳＦＥＴの断面図。
【図９】ソース領域とボディ領域を短絡されたラテラル
ＮチャネルＭＯＳＦＥＴの断面図。
【図１０】ソース領域とボディ領域を短絡されたラテラ
ルＮチャネル二重拡散ＭＯＳＦＥＴの断面図。
【図１１】背中合わせに接続されたＭＯＳＦＥＴからな
る従来の双方向電流阻止スイッチを表す図。
【図１２】背中合わせに接続されたＭＯＳＦＥＴからな
る従来の双方向電流阻止スイッチを表す図。
【図１３】背中合わせに接続されたＭＯＳＦＥＴからな
る従来の双方向電流阻止スイッチを表す図。
【図１４】本発明に従った双方向電流阻止スイッチを含
む、複数の電源を備えた回路を表す図。
【図１５】本発明に従った双方向電流阻止スイッチの一
般的な場合について説明している概念図。
【図１６】より大きな電位差でのオン／オフ動作が可能
な、ドリフト領域を有するＭＯＳＦＥＴを備えた双方向
電流阻止スイッチを含む、複数の電源を備えた回路を表
す図。
【図１７】図１４及び図１５に図示された双方向電流阻
止スイッチのオフ状態を表す図。
【図１８】図１４及び図１５に図示された双方向電流阻
止スイッチのオン状態を表す図。
【図１９】本発明に従った双方向電流阻止スイッチを用
いることによるオン抵抗の減少を図示する概念図のひと
つ。
【図２０】本発明に従った双方向電流阻止スイッチを用
いることによるオン抵抗の減少を図示する概念図のひと
つ。
【図２１】本発明に従った双方向電流阻止スイッチを用
いることによるオン抵抗の減少を図示する概念図のひと
つ。
【図２２】本発明に従った双方向電流阻止スイッチを用
いることによるオン抵抗の減少を図示する概念図のひと
つ。
【図２３】充電器の逆方向の接続に対する保護回路のな
い双方向電流阻止スイッチを表す図。
【図２４】充電器の逆方向の接続に対する双方向電流阻
止スイッチの保護回路の難しさを示す失敗例を表す図。
【図２５】充電器の逆方向の接続に対する双方向電流阻
止スイッチの保護回路の難しさを示す失敗例を表す図。
【図２６】充電器の逆方向の接続に対する双方向電流阻
止スイッチの保護回路の難しさを示す失敗例を表す図。
【図２７】充電器の逆方向の接続に対する双方向電流阻
止スイッチの保護回路の難しさを示す失敗例を表す図。
【図２８】充電器の逆方向の接続に対する双方向電流阻
止スイッチの保護回路の難しさを示す失敗例を表す図。
【図２９】充電器の逆方向の接続に対する双方向電流阻
止スイッチの保護回路の難しさを示す失敗例を表す図。
【図３０】充電器の逆方向の接続に対する保護回路を備
えた双方向電流阻止スイッチが置かれる状況の一例を表
す図。
【図３１】充電器の逆方向の接続に対する保護回路を備
えた双方向電流阻止スイッチが置かれる状況の一例を表
す図。
【図３２】充電器の逆方向の接続に対する保護回路を備
えた双方向電流阻止スイッチが置かれる状況の一例を表
す図。
【図３３】充電器の逆方向の接続に対する保護回路を備
えた双方向電流阻止スイッチが置かれる状況の一例を表
す図。
【図３４】充電器の逆方向の接続に対する保護回路を備
えた双方向電流阻止スイッチが置かれる状況の一例を表
す図。
【図３５】保護回路を備えた双方向電流阻止スイッチの
一実施例として、集積回路として形成された状態を表す
図。
【図３６】保護回路を備えた双方向電流阻止スイッチの
一実施例として、集積回路として形成された状態を表す
図。
【図３７】充電器の逆方向の接続に対する保護回路の試
験結果を表す図。
【図３８】充電器の逆方向の接続に対する保護回路の試
験結果を表す図。
【符号の説明】
７０ 双方向電流阻止スイッチ ７１ 双方向電流阻止スイッチ ７２ バッテリー ７３ ＡＣ／ＤＣコンバータ ７４ バス ７５ Ｐ型基板 ７６ Ｎ＋領域 ７７ Ｎ＋領域 ７８ チャネル領域 ７９ ゲート ８０ 酸化膜 ８１ 端子 ８２ 端子 ８３ 端子 ８４ 端子 ９０ 双方向電流阻止スイッチ ９１ 双方向電流阻止スイッチ ９２ Ｎ−ドリフト領域 ９３ Ｎ−ドリフト領域 ９４ 酸化物領域 ９５ 負荷 Ａ 領域 Ｂ バス Ｂ１ 第１バッテリー Ｂ２ 第２バッテリー Ｂ４ バックアップ用バッテリー Ｃload 静電容量 Ｃ１ ＡＣ／ＤＣコンバータ Ｃ３ ＡＣ／ＤＣコンバータ Ｃ５ 充電器 Ｄ ドレイン Ｄ１ 逆並列ダイオード Ｄ２ 逆並列ダイオード Ｄ３ 逆並列ダイオード Ｄ４ 逆並列ダイオード Ｄ５ 逆並列ダイオード Ｄ６ 逆並列ダイオード Ｄ７ 逆並列ダイオード Ｄ８ 逆並列ダイオード Ｄ９ 逆並列ダイオード Ｇ ゲート ＧＤ１ ゲートドライバ Ｉcharge 充電電流 ＩD ドレイン電流 Ｉload 負荷電流 Ｌ 負荷 Ｍ ＭＯＳＦＥＴ Ｍ２ ＭＯＳＦＥＴ Ｍ３ ＭＯＳＦＥＴ Ｍ４ ＭＯＳＦＥＴ Ｍ５ ＭＯＳＦＥＴ Ｐ10 電源 Ｐ20 電源 Ｑ１ バイポーラトランジスタ Ｑ２ バイポーラトランジスタ Ｑ３ バイポーラトランジスタ ＲB 抵抗 ＲG 抵抗 Ｒload 抵抗 Ｒn オン抵抗 Ｓ ソース Ｓ／Ｂ ソース／ボディ ＳＤ１ ショットキーダイオード ＳＤ２ ショットキーダイオード Ｓ0 スイッチ Ｓ0’ スイッチ Ｓ１ スイッチ Ｓ２ スイッチ Ｓ３ スイッチ Ｓ４ スイッチ Ｓ５ スイッチ Ｓ10 スイッチ Ｔ 温度 Ｖ1 電圧 Ｖ2 電圧 Ｖ3 電圧 Ｖ10 電圧 Ｖ20 電圧 ＶB ボディ電位 Ｖbatt バッテリーの出力電圧 Ｖbus バス電位 Ｖce(sat) 飽和電圧 Ｖcharger 充電器の出力電圧 ＶD ドレイン電位 ＶDS ドレイン・ソース間電圧 ＶG ゲート電位 ＶG1 ゲート電位 ＶG2 ゲート電位 ＶGS ゲート・ソース間電圧 ＶOUT 出力電圧 ＶS ソース電位 ＶSB ソース・ボディ間電圧 Ｖshottky ショットキーダイオードの両端の電圧 ＶX ドレイン電位 ＶY ソース電位 ＶZ ゲート駆動電位 Ｗ ゲートの幅 Ｘ 端子 Ｙ 端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−170322（ＪＰ，Ａ) 特開 昭61−176211（ＪＰ，Ａ) 特開 平４−106796（ＪＰ，Ａ) 特開 平４−75431（ＪＰ，Ａ) 特開 平４−142039（ＪＰ，Ａ) 特開 平５−83109（ＪＰ，Ａ) 特開 平６−12876（ＪＰ，Ａ) 特開 平６−120789（ＪＰ，Ａ) 特開 昭57−122574（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H03K 17/06 H03K 17/16 H03K 17/687

Claims (47)

    (57)【特許請求の範囲】
  1. 【請求項１】 グランド電位より高いか若しくはそれ
    と等しい第１電位Ｖ１を供給する第１電源と、 グランド電位より高いか若しくはそれと等しい第２電位
    Ｖ２を供給する第２電源と、 ＭＯＳＦＥＴであって、 半導体基板と、 前記半導体基板に形成され、第１端子に接続された第１
    Ｎ領域と、 前記半導体基板に形成され、第２端子に接続された第２
    Ｎ領域と、 前記第１Ｎ領域と前記第２Ｎ領域の間に位置するチャネ
    ル領域を含み、かつグランドに接続されたＰボディ領域
    と、 ゲートとを有し、 前記第１Ｎ領域と前記第２Ｎ領域がどちらも前記Ｐボデ
    ィ領域に短絡されていない双方向電流阻止ＭＯＳＦＥＴ
    とを有し、 前記第１電源は前記第１端子に接続され、前記第２電源
    は前記第２端子に接続されている ことを特徴とする双方
    向電流阻止スイッチ回路。
  2. 【請求項２】 グランド電位より高いか若しくはそれ
    と等しい第１電位Ｖ１を供給する第１電源と、 グランド電位より高いか若しくはそれと等しい第２電位
    Ｖ２を供給する第２電源と、 ＭＯＳＦＥＴであって、 半導体基板と、 前記半導体基板に形成され、第１端子に接続された第１
    Ｎ領域と、 前記半導体基板に形成され、第２端子に接続された第２
    Ｎ領域と、 前記第１Ｎ領域と前記第２Ｎ領域の間に位置するチャネ
    ル領域を含み、かつグランドに接続されたＰボディ領域
    と、 ゲートと、 更に、前記第１Ｎ領域と前記チャネル領域との間に形成
    された第１ドリフト領域と、 前記第２Ｎ領域と前記チャネル領域との間に形成された
    第２ドリフト領域とを有し、 この第１ドリフト領域と第２ドリフト領域がＮ型材料で
    形成され、前記第１ドリフト領域が前記第１Ｎ領域より
    も低濃度にドーピングされ、前記第２ドリフト領域が前
    記第２Ｎ領域よりも低濃度にドーピングされ、 前記第１Ｎ領域と前記第２Ｎ領域がどちらも前記Ｐボデ
    ィ領域に短絡されていない双方向電流阻止ＭＯＳＦＥＴ
    とを有し、 前記第１電源は前記第１端子に接続され、前記第２電源
    は前記第２端子に接続されている ことを特徴とする双方
    向電流阻止スイッチ回路。
  3. 【請求項３】 前記第１電位Ｖ1が前記第２電位Ｖ2よ
    り高いときも、前記第２電位Ｖ2が前記第１電位Ｖ1より
    高いときも、前記ＭＯＳＦＥＴが前記第１端子と前記第
    ２端子との間の電流を阻止する能力を有することを特徴
    とする請求項１若しくは請求項２に記載のスイッチ回
    路。
  4. 【請求項４】 前記第１Ｎ領域と前記Ｐボディ領域と
    の間の接合部が第１ダイオードを形成し、前記第２Ｎ領
    域と前記Ｐボディ領域との間の接合部が第２ダイオード
    を形成し、前記第１電位Ｖ1と前記第２電位Ｖ2がグラン
    ド電位より高いときは常に、前記第１ダイオードと前記
    第２ダイオードが両方とも逆方向にバイアスされること
    を特徴とする請求項１若しくは請求項２に記載のスイッ
    チ回路。
  5. 【請求項５】 前記第１電位Ｖ1が前記第２電位Ｖ2よ
    り高く、前記ゲートの電位が前記第２電位Ｖ2よりも十
    分に高くバイアスされている時、前記第１端子から前記
    第２端子に向かって電流が流れることを特徴とする請求
    項１若しくは請求項２に記載のスイッチ回路。
  6. 【請求項６】 前記第１電位Ｖ1が前記第２電位Ｖ2よ
    り高く、前記ゲートの電位が前記第２電位Ｖ2よりも十
    分に高くバイアスされている時、前記第１端子から前記
    第２端子に向かって電流が流れ、前記第２電位Ｖ2が前
    記第１電位Ｖ1より高く、前記ゲートの電位が前記第１
    電位Ｖ1よりも十分に高くバイアスされている時、前記
    第２端子から前記第１端子に向かって電流が流れること
    を特徴とする請求項１若しくは請求項２に記載のスイッ
    チ回路。
  7. 【請求項７】 複数の電源を備えたスイッチ回路であ
    って、 負荷に接続されているバスに第１ＭＯＳＦＥＴスイッチ
    を介して接続される、電位Ｖ1を供給する第１電源と、 前記バスに第２ＭＯＳＦＥＴスイッチを介して接続され
    る、電位Ｖ2を供給する第２電源とを備え、 前記第１ＭＯＳＦＥＴスイッチと前記第２ＭＯＳＦＥＴ
    スイッチがそれぞれ、 半導体基板と、 前記半導体基板に形成され、第１端子に接続された第１
    Ｎ領域と、 前記半導体基板に形成され、第２端子に接続された第２
    Ｎ領域と、 前記第１Ｎ領域と前記第２Ｎ領域の間に位置するチャネ
    ル領域を含み、かつグランドに接続されたＰボディ領域
    と、 ゲートとを有し、 前記第１Ｎ領域と前記第２Ｎ領域がどちらも前記Ｐボデ
    ィ領域に短絡されていないＭＯＳＦＥＴスイッチからな
    ることを特徴とするスイッチ回路。
  8. 【請求項８】 複数の電源を備えたスイッチ回路であ
    って、 負荷に接続されているバスに第１ＭＯＳＦＥＴスイッチ
    を介して接続される、電位Ｖ1を供給する第１電源と、 前記バスに第２ＭＯＳＦＥＴスイッチを介して接続され
    る、電位Ｖ2を供給する第２電源とを備え、 前記第１ＭＯＳＦＥＴスイッチと前記第２ＭＯＳＦＥＴ
    スイッチがそれぞれ、 半導体基板と、 前記半導体基板に形成され、第１端子に接続された第１
    Ｎ領域と、 前記半導体基板に形成され、第２端子に接続された第２
    Ｎ領域と、 前記第１Ｎ領域と前記第２Ｎ領域の間に位置するチャネ
    ル領域を含み、かつグランドに接続されたＰボディ領域
    と、 ゲートと、 更に、前記第１Ｎ領域と前記チャネル領域との間に形成
    された第１ドリフト領域と、 前記第２Ｎ領域と前記チャネル領域との間に形成された
    第２ドリフト領域とを有し、 この第１ドリフト領域と第２ドリフト領域がＮ型材料で
    形成され、前記第１ドリフト領域が前記第１Ｎ領域より
    も低濃度にドーピングされ、前記第２ドリフト領域が前
    記第２Ｎ領域よりも低濃度にドーピングされ、 前記第１Ｎ領域と前記第２Ｎ領域がどちらも前記Ｐボデ
    ィ領域に短絡されていないＭＯＳＦＥＴスイッチからな
    ることを特徴とするスイッチ回路。
  9. 【請求項９】 前記電位Ｖ1が前記バスの電位より高
    いときも低いときも、前記第１ＭＯＳＦＥＴスイッチが
    電流の流れを阻止する能力を持ち、前記電位Ｖ2が前記
    バスの電位より高いときも低いときも、前記第２ＭＯＳ
    ＦＥＴスイッチが電流の流れを阻止する能力を持つこと
    を特徴とする請求項７若しくは請求項８に記載のスイッ
    チ回路。
  10. 【請求項１０】 前記第１ＭＯＳＦＥＴスイッチと、
    前記第２ＭＯＳＦＥＴスイッチのそれぞれに於いて、前
    記第１Ｎ領域と前記Ｐボディ領域との間の接合部が第１
    ダイオードを形成し、前記第２Ｎ領域と前記Ｐボディ領
    域との間の接合部が第２ダイオードを形成し、 前記電位Ｖ1と前記バスの電位がグランド電位より高い
    ときは常に、前記第１ＭＯＳＦＥＴスイッチの前記第１
    ダイオードと前記第２ダイオードが両方とも逆方向にバ
    イアスされ、 前記電位Ｖ2と前記バスの電位がグランド電位より高い
    ときは常に、前記第２ＭＯＳＦＥＴスイッチの前記第１
    ダイオードと前記第２ダイオードが両方とも逆方向にバ
    イアスされることを特徴とする請求項７若しくは請求項
    ８に記載のスイッチ回路。
  11. 【請求項１１】 前記第１ＭＯＳＦＥＴスイッチと前
    記第２ＭＯＳＦＥＴスイッチのそれぞれが、前記ゲート
    の電位が前記第１端子の電位と前記第２端子の電位の低
    い方の電位より十分に高い電位にバイアスされている
    時、一方向にのみ電流を流すことを特徴とする請求項７
    若しくは請求項８に記載のスイッチ回路。
  12. 【請求項１２】 前記第１ＭＯＳＦＥＴスイッチと前
    記第２ＭＯＳＦＥＴスイッチのそれぞれが、前記ゲート
    の電位が前記第１端子の電位と前記第２端子の電位の低
    い方の電位より十分に高い電位にバイアスされている
    時、双方向に電流を流すことが可能であることを特徴と
    する請求項７若しくは請求項８に記載のスイッチ回路。
  13. 【請求項１３】 スイッチ回路であって、 第１バッテリーと、 第２バッテリーと、 負荷に接続されたバスと、 充電器回路とを有し、 更に、 前記第１バッテリーと前記バスとの間に接続された第１
    ＭＯＳＦＥＴスイッチと、 前記第２バッテリーと前記バスとの間に接続された第２
    ＭＯＳＦＥＴスイッチと、 前記充電器回路と前記バスとの間に接続された第３ＭＯ
    ＳＦＥＴスイッチと、 前記充電器回路と前記第１バッテリーの間に接続された
    第４ＭＯＳＦＥＴスイッチと、 前記充電器回路と前記第２バッテリーの間に接続された
    第５ＭＯＳＦＥＴスイッチとを有し、 前記第１、第２、第３、第４、第５の各ＭＯＳＦＥＴス
    イッチがそれぞれ、 半導体基板と、 前記半導体基板に形成され、第１端子に接続された第１
    Ｎ領域と、 前記半導体基板に形成され、第２端子に接続された第２
    Ｎ領域と、 前記第１Ｎ領域と前記第２Ｎ領域の間に位置するチャネ
    ル領域を含み、かつグランドに接続されたＰボディ領域
    と、 ゲートとを有し、 前記第１Ｎ領域と前記第２Ｎ領域がどちらも前記Ｐボデ
    ィ領域に短絡されていないＭＯＳＦＥＴスイッチからな
    ることを特徴とするスイッチ回路。
  14. 【請求項１４】 前記第４ＭＯＳＦＥＴスイッチを閉
    じることによって、前記充電器回路により前記第１バッ
    テリーを充電することができ、それと同時に、前記第２
    ＭＯＳＦＥＴスイッチを閉じることによって前記第２バ
    ッテリーにより負荷に電力を供給することができること
    を特徴とする請求項１３に記載のスイッチ回路。
  15. 【請求項１５】 前記第１ＭＯＳＦＥＴスイッチと前
    記第２ＭＯＳＦＥＴスイッチが開いた状態で、前記第３
    ＭＯＳＦＥＴスイッチを閉じることによって、前記充電
    器回路により前記負荷に電力を供給することができるこ
    とを特徴とする請求項１３に記載のスイッチ回路。
  16. 【請求項１６】 複数の電源から電源を選択する電源
    選択方法であって、 ４つの端子を持ち、ソース領域とボディ領域が短絡され
    ておらず且つ前記ボディ領域がグランドに接続された複
    数のＭＯＳＦＥＴを、それぞれ前記各電源と共通バスと
    の間に接続する過程と、 前記複数のＭＯＳＦＥＴの内、ただひとつのＭＯＳＦＥ
    Ｔのゲートの電位を上昇し、このＭＯＳＦＥＴのみをオ
    ン状態にし、他のＭＯＳＦＥＴはオフ状態のままにして
    おく過程とを有する電源選択方法。
  17. 【請求項１７】 半導体基板と、 前記半導体基板に形成され、第１端子に接続された第１
    Ｎ領域と、 前記半導体基板に形成され、第２端子に接続された第２
    Ｎ領域と、 前記第１Ｎ領域と前記第２Ｎ領域の間に位置するチャネ
    ル領域を含み、かつグランドに接続されたＰボディ領域
    と、 ゲートとを有し、前記第１Ｎ領域と前記第２Ｎ領域がど
    ちらも前記Ｐボディ領域に短絡されていない第１ＭＯＳ
    ＦＥＴと、 前記第１ＭＯＳＦＥＴの、前記ゲートと前記第２端子と
    の間に直列に接続された第２ＭＯＳＦＥＴと第３ＭＯＳ
    ＦＥＴと、 前記第１ＭＯＳＦＥＴの、前記Ｐボディ領域と前記第２
    端子との間に接続された第４ＭＯＳＦＥＴとを有し、 前記第４ＭＯＳＦＥＴのゲートが、前記第１ＭＯＳＦＥ
    Ｔの前記第１端子に接続されていることを特徴とする双
    方向電流阻止スイッチ。
  18. 【請求項１８】 前記第２ＭＯＳＦＥＴのゲートと前
    記第３ＭＯＳＦＥＴのゲートがグランドに接続されてい
    ることを特徴とする請求項１７に記載の双方向電流阻止
    スイッチ。
  19. 【請求項１９】 前記第２ＭＯＳＦＥＴのソース端子
    と、前記第３ＭＯＳＦＥＴのソース端子とが短絡されて
    いることを特徴とする請求項１７に記載の双方向電流阻
    止スイッチ。
  20. 【請求項２０】 前記第２ＭＯＳＦＥＴと前記第３の
    ＭＯＳＦＥＴがどちらもソース領域とボディ領域を短絡
    されていることを特徴とする請求項１７に記載の双方向
    電流阻止スイッチ。
  21. 【請求項２１】 半導体基板と、 前記半導体基板に形成され、第１端子に接続された第１
    Ｎ領域と、 前記半導体基板に形成され、第２端子に接続された第２
    Ｎ領域と、 前記第１Ｎ領域と前記第２Ｎ領域の間に位置するチャネ
    ル領域を含み、かつグランドに接続されたＰボディ領域
    と、 ゲートとを有し、前記第１Ｎ領域と前記第２Ｎ領域がど
    ちらも前記Ｐボディ領域に短絡されていない第１ＭＯＳ
    ＦＥＴと、 前記第１ＭＯＳＦＥＴの、前記ゲートと前記第２端子と
    の間に接続された第２ＭＯＳＦＥＴと、 前記第１ＭＯＳＦＥＴの、前記Ｐボディ領域と前記第２
    端子との間に接続された第３ＭＯＳＦＥＴとを有し、 前記第２ＭＯＳＦＥＴのソース領域とボディ領域が短絡
    されておらず、前記第２ＭＯＳＦＥＴの前記ボディ領域
    がグランドに接続され、 前記第３ＭＯＳＦＥＴのゲートが、前記第１ＭＯＳＦＥ
    Ｔの前記第１端子に接続されていることを特徴とする双
    方向電流阻止スイッチ。
  22. 【請求項２２】 前記第２ＭＯＳＦＥＴのゲートがグ
    ランドに接続されていることを特徴とする請求項２１に
    記載の双方向電流阻止スイッチ。
  23. 【請求項２３】 集積回路化されたスイッチ回路であ
    って、 Ｐ型基板と、 前記Ｐ型基板の第１領域によって分離された第１Ｎ領域
    と第２Ｎ領域と、 前記Ｐ型基板の前記第１領域の上方に配置された第１ゲ
    ートと、 前記Ｐ型基板の第２領域によって前記第２Ｎ領域から分
    離された第３Ｎ領域と、 前記Ｐ型基板の前記第２領域の上方に配置され、前記Ｐ
    型基板に接続された第２ゲートと、 前記第１Ｎ領域に接続された第１端子と、 前記第２Ｎ領域に接続された第２端子と、 前記第１ゲートと前記第３Ｎ領域とに接続された第３端
    子とを有し、 どの前記Ｎ領域も前記Ｐ型基板に短絡されていないこと
    を特徴とする集積回路化されたスイッチ回路。
  24. 【請求項２４】 前記Ｐ型基板の第３領域によって前
    記第２Ｎ領域から分離された第４Ｎ領域と、 前記Ｐ型基板の前記第３領域の上方に配置され、前記第
    １端子に接続された第３ゲートとを有することを特徴と
    する請求項２３に記載のスイッチ回路。
  25. 【請求項２５】 前記第４Ｎ領域が前記Ｐ型基板に接
    続されていることを特徴とする請求項２４に記載のスイ
    ッチ回路。
  26. 【請求項２６】 ソース・ボディ間が短絡されていな
    い第１ＭＯＳＦＥＴと、前記第１ＭＯＳＦＥＴのゲート
    と第１端子との間に直列に接続された一対のＭＯＳＦＥ
    Ｔとを有する双方向電流阻止スイッチ。
  27. 【請求項２７】 前記第１ＭＯＳＦＥＴの前記第１端
    子とボディ領域との間に接続された第４ＭＯＳＦＥＴを
    有し、この第４ＭＯＳＦＥＴのゲートが前記第１ＭＯＳ
    ＦＥＴの第２端子に接続されていることを特徴とする請
    求項２６に記載の双方向電流阻止スイッチ。
  28. 【請求項２８】 前記一対のＭＯＳＦＥＴの各ゲート
    がグランドに接続されていることを特徴とする請求項２
    ７に記載の双方向電流阻止スイッチ。
  29. 【請求項２９】 ソース・ボディ間が短絡されていな
    い第１ＭＯＳＦＥＴと、ソース・ボディ間が短絡されて
    いない第２ＭＯＳＦＥＴとを有し、前記第２ＭＯＳＦＥ
    Ｔが前記第１ＭＯＳＦＥＴのゲートと第１端子との間に
    接続され、前記第１ＭＯＳＦＥＴのボディ領域と、前記
    第２ＭＯＳＦＥＴのボディ領域と、前記第２ＭＯＳＦＥ
    Ｔのゲートとが互いに接続されていることを特徴とする
    双方向電流阻止スイッチ。
  30. 【請求項３０】 前記第１ＭＯＳＦＥＴの前記第１端
    子と前記ボディ領域との間に接続された第３ＭＯＳＦＥ
    Ｔを有し、この第３ＭＯＳＦＥＴのゲートが前記第１Ｍ
    ＯＳＦＥＴの第２端子に接続されていることを特徴とす
    る請求項２９に記載の双方向電流阻止スイッチ。
  31. 【請求項３１】 前記第１ＭＯＳＦＥＴの前記ボディ
    領域と、前記第２ＭＯＳＦＥＴの前記ボディ領域と、前
    記第２ＭＯＳＦＥＴの前記ゲートが接地されていること
    を特徴とする請求項３０に記載の双方向電流阻止スイッ
    チ。
  32. 【請求項３２】 前記第３のＭＯＳＦＥＴのボディ領
    域とソース領域が短絡されていることを特徴とする請求
    項３０に記載の双方向電流阻止スイッチ。
  33. 【請求項３３】 第１の端子と第２の端子との間の電
    流の流れを阻止する方法であって、前記第１端子におけ
    る電圧と第２端子における電圧は、第１の期間において
    は前記第１端子における第１の電圧が前記第２端子にお
    ける第１の電圧より高く、第２の期間においては前記第
    ２端子の第２の電圧が前記第１端子における第２の電圧
    より高くなるように変化し、当該方法は、 第１導電型の第１領域及び第２領域を有し、前記第１領
    域は第２導電型のボディ領域によって前記第２領域から
    分離されており、さらに前記ボディ領域のチャネル領域
    から誘電体によって分離されたゲートを有し、前記第１
    領域と前記第２領域のいずれも前記ボディ領域に短絡さ
    れていないＭＯＳＦＥＴを準備する過程と、 前記第１端子を前記第１領域に接続する過程と、 前記第２端子を前記第２領域に接続する過程と、 前記第１端子の電圧及び前記第２端子の電圧が変化する
    とき前記第１領域と前記ボディ領域との間に形成される
    ＰＮ接合または前記第２領域と前記ボディ領域との間に
    形成されるＰＮ接合が順バイアスされて電流を導通させ
    ることがないように前記ボディ領域をある電位に維持す
    る過程と、 前記第１の期間において前記第１領域と前記第２領域と
    の間の電流を第１の方向に阻止するべく前記ゲートをバ
    イアスする過程と、 前記第２の期間において前記第１領域と前記第２領域と
    の間の電流を第２の方向に阻止するべく前記ゲートをバ
    イアスする過程とを有することを特徴とする双方向電流
    阻止方法。
  34. 【請求項３４】 前記第１領域と前記第２領域との間
    に電流が前記第１方向に流れることを許容するように前
    記ゲートをバイアスする更なる過程を含むことを特徴と
    する請求項３３に記載の方法。
  35. 【請求項３５】 前記第１領域と前記第２領域との間
    に電流が前記第２方向に流れることを許容するように前
    記ゲートをバイアスする更なる過程を含むことを特徴と
    する請求項３４に記載の方法。
  36. 【請求項３６】 前記ボディ領域をある電位に維持す
    る過程が、前記ボディ領域を一定の電位に維持する過程
    を含んでいることを特徴とする請求項３３に記載の方
    法。
  37. 【請求項３７】 前記第１端子における前記第１の電
    圧及び第２の電圧の各々、及び前記第２端子における前
    記第１の電圧及び第２の電圧の各々が、前記一定の電位
    に等しいかまたはそれより高いことを特徴とする請求項
    ３６に記載の方法。
  38. 【請求項３８】 前記一定の電位がグランド電位であ
    ることを特徴とする請求項３６に記載の方法。
  39. 【請求項３９】 前記第１方向に電流が流れるのを阻
    止する過程と、前記第２方向に電流が流れるのを阻止す
    る過程が、それぞれ、前記ゲートをグランドに接続する
    過程を含んでいることを特徴とする請求項３８に記載の
    方法。
  40. 【請求項４０】更に、前記第１端子を第１電源に接続す
    る過程を含むことを特徴とする請求項３５に記載の方
    法。
  41. 【請求項４１】更に、前記第２端子を第２電源に接続す
    る過程を含むことを特徴とする請求項４０に記載の方
    法。
  42. 【請求項４２】前記第１電源がバッテリを含んでいるこ
    とを特徴とする請求項４１に記載の方法。
  43. 【請求項４３】前記第２電源がＡＣ／ＤＣコンバータを
    含んでいることを特徴とする請求項４２に記載の方法。
  44. 【請求項４４】前記第１電源が第１のバッテリを含んで
    おり、前記第２電源が第２のバッテリを含んでいること
    を特徴とする請求項４１に記載の方法。
  45. 【請求項４５】前記第２端子を負荷に接続する更なる過
    程を含むことを特徴とする請求項４１に記載の方法。
  46. 【請求項４６】前記第１の方向に電流が流れるのを阻止
    するべく前記ゲートをバイアスする過程の直ぐ後に前記
    第１の方向に電流を流すことを許容するべく前記ゲート
    をバイアスする過程が続き、前記第１の方向に電流を阻
    止するべく前記ゲートをバイアスする過程と前記第１の
    方向に電流を流すことを許容するべく前記ゲートをバイ
    アスする過程との間の遷移時間が、前記負荷の容量性の
    応答時間に比べて速いことを特徴とする請求項４５に記
    載の方法。
  47. 【請求項４７】前記第１端子をバッテリ充電器に接続す
    る更なる過程を有することを特徴とする請求項４１に記
    載の方法。
JP06321658A 1993-11-30 1994-11-30 Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法 Expired - Lifetime JP3138163B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/159,900 US5536977A (en) 1993-11-30 1993-11-30 Bidirectional current blocking MOSFET for battery disconnect switching
US21958694A 1994-03-29 1994-03-29
US08/159,900 1994-03-29
US08/219,586 1994-03-29

Publications (2)

Publication Number Publication Date
JPH0837302A JPH0837302A (ja) 1996-02-06
JP3138163B2 true JP3138163B2 (ja) 2001-02-26

Family

ID=26856433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06321658A Expired - Lifetime JP3138163B2 (ja) 1993-11-30 1994-11-30 Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法

Country Status (4)

Country Link
US (1) US5682050A (ja)
EP (1) EP0660520B1 (ja)
JP (1) JP3138163B2 (ja)
DE (2) DE69433808T2 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536977A (en) * 1993-11-30 1996-07-16 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching
US5764032A (en) * 1997-03-06 1998-06-09 Maxim Integrated Products, Inc. Multiple battery switchover circuits
US6593799B2 (en) * 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
DE19757362A1 (de) 1997-12-22 1999-06-24 Nokia Mobile Phones Ltd Spannungsversorgungsvorrichtung, insbesondere für ein Funktelefon in einem Kraftfahrzeug
US6448841B1 (en) * 1998-05-01 2002-09-10 Texas Instruments Incorporated Efficiency charge pump circuit
GB9820904D0 (en) * 1998-09-26 1998-11-18 Koninkl Philips Electronics Nv Bi-directional semiconductor switch and switch circuit for battery-powered equipment
US6172479B1 (en) * 1999-03-04 2001-01-09 Baxter International Inc. Battery control circuit
GB9907021D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Switch circuit and semiconductor switch for battery-powered equipment
ATE408272T1 (de) 1999-08-20 2008-09-15 Em Microelectronic Marin Sa System zur steuerung eines zweirichtungs- schalters mit zwei transistoren
US6404269B1 (en) * 1999-09-17 2002-06-11 International Business Machines Corporation Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS
US6628159B2 (en) 1999-09-17 2003-09-30 International Business Machines Corporation SOI voltage-tolerant body-coupled pass transistor
US7564220B2 (en) 2000-09-21 2009-07-21 O2Micro International Ltd. Method and electronic circuit for efficient battery wake up charging
US7348760B2 (en) 2000-09-21 2008-03-25 O2Micro International Limited Power management topologies
US20040145348A1 (en) * 2000-09-21 2004-07-29 Constantin Bucur Power management topologies
TW563282B (en) * 2002-03-22 2003-11-21 Tai-Her Yang Automatic surveillant revolving storage battery auxiliary charge system
US6957048B2 (en) 2002-04-16 2005-10-18 Texas Instruments Incorporated Switching circuit for charge and discharge of multiple battery systems
US6894461B1 (en) 2002-10-11 2005-05-17 Linear Technology Corp. Bidirectional power conversion with multiple control loops
KR20050061574A (ko) * 2002-10-29 2005-06-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 스위치 및 이를 포함하는 시스템
US8253394B2 (en) * 2004-02-17 2012-08-28 Hewlett-Packard Development Company, L.P. Snubber circuit
US20050162139A1 (en) * 2004-01-23 2005-07-28 Mark Hirst Alternating current switching circuit
US20050162140A1 (en) * 2004-01-23 2005-07-28 Mark Hirst Apparatus including switching circuit
US7119999B2 (en) * 2004-03-20 2006-10-10 Texas Instruments Incorporated Pre-regulator with reverse current blocking
JP2006108567A (ja) * 2004-10-08 2006-04-20 Sanyo Electric Co Ltd スイッチング素子およびそれを用いた保護回路
US20060082351A1 (en) * 2004-10-15 2006-04-20 Martins Marcus M Low power operation of back-up power supply
US7568538B2 (en) * 2005-02-02 2009-08-04 Mattel, Inc. Children's ride-on vehicle charging assemblies with back feed protection
JP4938307B2 (ja) * 2005-12-28 2012-05-23 パナソニック株式会社 スイッチ回路、ダイオード
JP4761454B2 (ja) * 2006-02-23 2011-08-31 セイコーインスツル株式会社 充放電保護回路および電源装置
ITMI20060758A1 (it) * 2006-04-14 2007-10-15 Atmel Corp Metodo e circuito per l'alimentazione di tensione per circuiteria di orologio a tempo reale basata su una pompa di carica a tensione regolata
US20080062088A1 (en) * 2006-09-13 2008-03-13 Tpo Displays Corp. Pixel driving circuit and OLED display apparatus and electrionic device using the same
US7760007B2 (en) * 2008-12-11 2010-07-20 Nuvoton Technology Corporation Low voltage analog CMOS switch
US8502594B2 (en) * 2008-12-31 2013-08-06 Linear Technology Corporation Bootstrap transistor circuit
US8063516B2 (en) * 2009-01-15 2011-11-22 Microsemi Corporation Four quadrant MOSFET based switch
FR2948828B1 (fr) * 2009-07-28 2011-09-30 St Microelectronics Rousset Dispositif electronique de protection contre une inversion de polarite d'une tension d'alimentation continue, et application au domaine de l'automobile
US9142951B2 (en) 2009-07-28 2015-09-22 Stmicroelectronics (Rousset) Sas Electronic device for protecting against a polarity reversal of a DC power supply voltage, and its application to motor vehicles
CN101997526B (zh) * 2010-09-21 2012-08-22 上海山景集成电路技术有限公司 能防止电流倒灌的功率管电路
US8528569B1 (en) 2011-06-28 2013-09-10 Kyle D. Newton Electronic cigarette with liquid reservoir
TWM433025U (en) * 2012-03-19 2012-07-01 Richtek Technology Corp Switching voltage regulator with multiple power source input terminals and related power converter
JP6213006B2 (ja) * 2013-07-19 2017-10-18 富士通セミコンダクター株式会社 半導体装置
US9559198B2 (en) 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
US10980273B2 (en) 2013-11-12 2021-04-20 VMR Products, LLC Vaporizer, charger and methods of use
US10076139B2 (en) 2013-12-23 2018-09-18 Juul Labs, Inc. Vaporizer apparatus
PL3498115T3 (pl) 2013-12-23 2021-12-20 Juul Labs International Inc. Systemy urządzeń do odparowywania
US10058129B2 (en) 2013-12-23 2018-08-28 Juul Labs, Inc. Vaporization device systems and methods
TWI751467B (zh) 2014-02-06 2022-01-01 美商尤爾實驗室有限公司 產生可吸入氣膠之裝置及用於該裝置之可分離匣
US10709173B2 (en) 2014-02-06 2020-07-14 Juul Labs, Inc. Vaporizer apparatus
JP6295887B2 (ja) * 2014-08-22 2018-03-20 ミツミ電機株式会社 プラグ付きケーブル及び制御回路及び基板
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US9472662B2 (en) 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US9443845B1 (en) 2015-02-23 2016-09-13 Freescale Semiconductor, Inc. Transistor body control circuit and an integrated circuit
US10097084B2 (en) * 2015-03-24 2018-10-09 Fairchild Semiconductor Corporation Low voltage switch control
US9245577B1 (en) 2015-03-26 2016-01-26 Western Digital Technologies, Inc. Data storage device comprising spindle motor current sensing with supply voltage noise attenuation
WO2016208685A1 (ja) * 2015-06-26 2016-12-29 オリンパス株式会社 内視鏡電源供給システム
US9716408B2 (en) 2015-07-24 2017-07-25 Google Inc. Redundant residential power sources
US10348295B2 (en) * 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
CN108028234B (zh) * 2015-12-04 2021-12-31 瑞萨电子株式会社 半导体芯片、半导体器件以及电子器件
MX2018009703A (es) 2016-02-11 2019-07-08 Juul Labs Inc Cartuchos de fijacion segura para dispositivos vaporizadores.
DE202017007467U1 (de) 2016-02-11 2021-12-08 Juul Labs, Inc. Befüllbare Verdampferkartusche
BR112018067606A2 (pt) 2016-02-25 2019-01-08 Juul Labs Inc métodos e sistemas de controle de dispositivo de vaporização
JP6577916B2 (ja) * 2016-07-11 2019-09-18 ミツミ電機株式会社 保護ｉｃ
US10855271B2 (en) * 2016-12-15 2020-12-01 Sanyo Electric Co., Ltd. Control device for semiconductor switch, and electrical power system
JP7002423B2 (ja) 2018-08-24 2022-01-20 株式会社東芝 スイッチ回路
CN109245287A (zh) * 2018-10-29 2019-01-18 宁波耀泰电器有限公司 一种双电源供电自动切换电路
WO2020222261A1 (en) 2019-05-02 2020-11-05 Flash Electronics (India) Private Limited A system and a method for protecting a regulator rectifier device and a respective protection device
US10917086B2 (en) 2019-05-13 2021-02-09 Stmicroelectronics (Shenzhen) R&D Co. Ltd. Back-to-back power switch controller
US11345253B2 (en) * 2019-09-19 2022-05-31 Nio Usa, Inc. Vehicle power devices, systems, and methods for fail operational electronic control unit power management
KR102606591B1 (ko) * 2021-03-29 2023-11-29 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치, 전지 보호 회로, 및, 파워 매니지먼트 회로
CN114825598B (zh) * 2022-06-29 2022-10-14 卧安科技(深圳)有限公司 低功耗智能锁和智能设备的防反热备电路、防反接方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508084A (en) * 1967-10-06 1970-04-21 Texas Instruments Inc Enhancement-mode mos circuitry
US4303958A (en) * 1979-06-18 1981-12-01 Motorola Inc. Reverse battery protection
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
JPS5780828A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
JPS595659A (ja) * 1982-07-02 1984-01-12 Fujitsu Ltd 相補型ｍｉｓ集積回路
US4491750A (en) * 1982-09-28 1985-01-01 Eaton Corporation Bidirectionally source stacked FETs with drain-referenced common gating
US4595847A (en) * 1983-10-20 1986-06-17 Telmos, Inc. Bi-directional high voltage analog switch having source to source connected field effect transistors
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4721986A (en) * 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
JPS6114760A (ja) * 1984-06-29 1986-01-22 Nec Corp 高耐圧半導体スイツチ
JPS6187374A (ja) * 1984-10-05 1986-05-02 Nec Corp 高電圧集積回路
US4857984A (en) * 1984-12-26 1989-08-15 Hughes Aircraft Company Three-terminal MOS integrated circuit switch
US4659942A (en) * 1985-06-03 1987-04-21 The Charles Stark Draper Laboratory, Inc. Fault-tolerant power distribution system
US4847522A (en) * 1988-06-08 1989-07-11 Maxim Integrated Products CMOS amplifier/driver stage with output disable feature
US4961100A (en) * 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
FR2636778B1 (fr) * 1988-08-31 1990-12-14 Sgs Thomson Microelectronics Transistor mos composite et application a une diode roue libre
US5306961A (en) * 1989-05-15 1994-04-26 Dallas Semiconductor Corporation Low-power integrated circuit with selectable battery modes
US5148043A (en) * 1989-07-25 1992-09-15 Kabushiki Kaisha Toshiba Uninterruptible power supply diagnosing remaining battery capacity during normal external power source operation
JP3031969B2 (ja) * 1990-07-18 2000-04-10 旭化成工業株式会社 充電式電源装置
JPH04106796A (ja) * 1990-08-27 1992-04-08 Fujitsu Ltd 電圧切換回路および半導体記憶装置
JPH04142039A (ja) * 1990-10-02 1992-05-15 Sony Corp 半導体装置の製造方法
JPH04170815A (ja) * 1990-11-05 1992-06-18 Nissan Motor Co Ltd ハイサイド・スイッチ回路及び半導体装置
JPH0595273A (ja) * 1990-11-21 1993-04-16 Nippon Steel Corp 半導体装置及びこれを用いた集積回路
US5157280A (en) * 1991-02-13 1992-10-20 Texas Instruments Incorporated Switch for selectively coupling a power supply to a power bus
JPH05183159A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及びその製造方法
US5420451A (en) * 1993-11-30 1995-05-30 Siliconix Incorporated Bidirectional blocking lateral MOSFET with improved on-resistance

Also Published As

Publication number Publication date
EP0660520A3 (en) 1996-11-27
US5682050A (en) 1997-10-28
EP0660520A2 (en) 1995-06-28
DE660520T1 (de) 1996-03-14
DE69433808T2 (de) 2005-06-09
JPH0837302A (ja) 1996-02-06
DE69433808D1 (de) 2004-07-01
EP0660520B1 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
JP3138163B2 (ja) Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法
JP3193579B2 (ja) ゲート駆動回路及びゲート駆動電圧を発生する方法
US5747891A (en) Method of blocking bidirectional flow of current
US9245888B2 (en) Reverse polarity protection for n-substrate high-side switches
JP2905227B2 (ja) 電源バッテリの極性の反転に対して自己保護されている集積回路
US6404261B1 (en) Switch circuit and semiconductor switch, for battery-powered equipment
JP3816935B2 (ja) バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム
JP2934390B2 (ja) 双方向電流阻止ｍｏｓｆｅｔ及び双方向電流阻止ｍｏｓｆｅｔのオン抵抗を低減する方法
JPH07236229A (ja) オフラインブートストラップ型スタートアップ回路
JPH07184318A (ja) 逆接続されたバッテリーに対する保護回路
US11522453B2 (en) Dead-time conduction loss reduction for buck power converters
EP0722629A4 (en) FIELD EFFECT TRANSISTOR WITH INTERRUPTABLE SUBSTRATE SOURCE CONNECTION
US5754074A (en) Protected switch
US6778366B2 (en) Current limiting protection circuit
JP3537061B2 (ja) 半導体装置
WO2000019540A1 (en) Bi-directional semiconductor switch, and switch circuit for battery-powered equipment
US9344078B1 (en) Inverse current protection circuit sensed with vertical source follower
US20020075617A1 (en) Overvoltage protection circuit for bidirectional transmission gate
EP1713127A2 (en) Device for improving negative potential immunity of an integrated circuit
JP2004173292A (ja) 半導体装置
US20070096776A1 (en) Technique for improving negative potential immunity of an integrated circuit
CN117713773A (zh) 半导体装置、电子设备以及车辆

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term