TWI395183B - 液晶顯示器之源極驅動器 - Google Patents

Description

液晶顯示器之源極驅動器

本發明係關於TFT－LCD或TFT－OELD之源極驅動器；更特定言之，係關於LCD之源極驅動器，其能夠改進精確度及解析度。

圖1為一般TFT－LCD（薄膜電晶體液晶顯示器）之方塊圖。

參考圖1，TFT－LCD包括液晶面板400、時序控制器100、複數個閘極驅動器200、複數個源極驅動器300及電壓產生器500。

該複數個閘極驅動器200藉由時序控制器100加以致動，並依序驅動液晶面板400之閘極線。該複數個源極驅動器300藉由時序控制器100加以致動，並驅動液晶面板400之源極線，以使液晶面板400可顯示資料。電壓產生器500產生系統需要的各種電壓。

液晶面板400具有複數個單元像素，各單元像素由液晶電容器C1及切換薄膜電晶體T1組成。將單元像素配置於矩陣中。薄膜電晶體T1之源極分別與源極驅動器300所驅動之源極線連接，薄膜電晶體T1之閘極分別與閘極驅動器200所驅動之閘極線連接。

此一TFT－LCD中，閘極驅動器200在時序控制器100之控制下依序驅動閘極線，源極驅動器300從時序控制器100接收資料，並將類比信號施加於源極線。依此方式，TFT－LCD顯示資料。

圖2為圖1所示之TFT－LCD的源極驅動器300之方塊圖。

參考圖2，源極驅動器300包括數位控制器310、用於儲存從數位控制器310提供之數位資料的暫存器320、用於轉換從暫存器320提供之信號的位準之位準偏移器330、用於將穿過位準偏移器330之數位信號轉換成類比信號之數位至類比轉換器(DAC)340、類比偏壓部分350、用於藉由從類比偏壓部分350提供之偏壓緩衝DAC 340之輸出並將其供應至液晶面板（圖1中的400）之源極線的緩衝部分。

數位控制器310從時序控制器（圖1中的100）接收源極驅動器起動脈衝(source driver start pulse；SSP)、資料時脈及數位資料，將數位資料傳輸至暫存器320，並控制暫存器320。

暫存器320包括移位暫存器321、取樣暫存器322及保持暫存器323。所有數位資料透過移位暫存器321儲存於取樣暫存器322內。對從時序控制器（圖1中之100）提供之控制信號LOAD作出回應，透過保持暫存器323及位準偏移器330，將儲存於取樣暫存器322內之數位資料傳輸至DAC 340。

DAC 340包括等級電壓產生器342，其用於使輸入電壓成非線性，以便以線性表達亮度；解碼器344，其用於藉由使用穿過位準偏移器330之數位信號作為選取信號而解碼等級電壓產生器342之輸出。

緩衝部分360配置有單一增益放大器，並在較高功率下將電壓位準與類比信號相同的信號供應至液晶面板的源極線。

圖3為圖2所示之DAC的電路圖。

參考圖3，透過順次連接的六個開關344選取等級電壓產生器342之個別輸出，然後並將其輸出。依此方式，由於透過數位信號D<6：1>控制之六個開關選取等級電壓，不需要分離解碼器。

圖4為另一傳統DAC之電路圖。透過一個開關選取等級電壓產生器342之個別輸出，並將其作為類比信號AN_OUT輸出。相應地，需要6x64解碼器，其用於產生控制信號，以便控制個別開關。

同樣，可藉由組合圖3及4所示之DAC實施各種DAC。就是說，具有6位元解析度之DAC可在個別輸出上使用一個開關至串聯連接的最多六個開關，並且可使用用於產生控制信號之6×64解碼器。同樣，可提供無解碼器之結構。例如，可使用與個別輸出串列連接的兩個開關，並且可使用兩個3×8解碼器來選取個別開關。或者，可使用三個串聯連接之開關，並可使用三個2×4解碼器。

同時，需要64個電阻器，以便藉由使用DAC 340獲得6位元解析度，並需要解碼器及開關，以便選取等級電壓。相應地，若將DAC實施成具有8位元或10位元解析度，電路面積增加大約4倍或16倍。就是說，為將解析度增加N位元，電路面積增加2^N 倍。

如此，若DAC 340之面積增加，則TFT－LCD驅動器晶片之面積也會增加，從而使製造成本上升。因此，價格競爭力減小。

相應地，為將電路面積之增加減至最小，採用兩級實施DAC，以下將參考附圖加以說明。

圖5為傳統兩級DAC之電路圖。第一DAC 346將較高6位元數位信號D<8：3>轉換為類比信號，並包括用於分割較高電壓VREF_H及較低電壓VREF_L之電阻器串346a以及用於對數位信號D<2：1>作出回應而輸出兩個連續類比電壓V_{N ＋ 1} 及V_N 的解碼器346b。第二DAC 347轉換較低2位元D<2：1>，並包括用於分割兩個類比電壓V_{N ＋ 1} 及V_N 之電壓位準的電容器部分347及用於控制透過電容器347b分割之電壓位準的切換部分347a。

第一DAC之電阻器串346a係共享的，並且係圖2所示之等級電壓產生器342。

然而，在採用電容器實施的DAC之情形中，輸出信號精確度降低。此係由電荷注入及時脈饋通所引起，其發生於與電容器連接的開關內。由於電荷注入及時脈饋通引起的輸出電壓錯誤與用作開關之MOS電晶體的驅動電壓成正比。TFT_LCD使用7至16V之電壓作為驅動電壓，所以難以滿足作為設計目標的精確度。儘管可藉由增加電容提升精確度，但電路面積會增加且操作速度會減小。

為解決此等問題，採用如圖6所示之電阻器串分別實施兩級DAC。

參考圖6，第一及第二DAC 348及350包括用於分割施加電壓之電阻器串348a及350a及切換部分348b及350b，其用於輸出對應於電阻器串348a及350a所輸出之電壓中的數位信號D<8：3>及D<2：1>之類別電壓。

第一及第二DAC 348及350透過單一增益放大器349連接，以便後級之電阻器串350a無法影響前級之分割電壓位準。就是說，由於第一及第二級之電阻器串348a及350a透過切換部分348b及350b平行連接，可解決輸出之類比信號無法具有恆定比率之電壓位準差異，從而無法輸出對應於數位信號之類比信號的問題。

同時，在一般CMOS程序中設計之單一增益放大器的精確度大約為20 mV。因此，若採用此一單一增益放大器實施DAC，在6位元解析度中期望大約20 mV或更高的精確度變得很困難。

此外，由於將兩個單一增益放大器新增至通道，會增加電路面積。

因此，由於單一增益放大器之偏移電壓，採用單一增益放大器實施之DAC在設計具有高於單一增益放大器之偏移電壓的精確度之高等級DAC時具有限制。

因此，本發明之一目的為提供液晶顯示器之源極驅動器，其能夠改進精確度及解析度而不會使用DAC內之單一增益放大器。

根據本發明之一方面，提供一種TFT－LCD源極驅動器，其用於驅動液晶面板之L個通道（此處L為正整數），該TFT－LCD源極驅動器包含複數個DAC（數位至類比轉換器），其用於將(M＋N)位元之不同數位信號轉換為類比信號（此處M及N為正整數），該DAC包括：一粗略等級電壓產生器，其配置有用於產生2^M 個等級電壓之串聯連接電阻器；一第一解碼器，其用於對M位元之數位信號作出回應，在2^M 等級電壓中選取兩個連續電壓；一精確等級電壓產生器，其配置有用於接收第一解碼器之輸出電壓並輸出2^N 個等級電壓之串聯連接的2^N 個電阻器；以及一第二解碼器，其用於對N位元之數位信號作出回應，選取2^N 個等級電壓之一，並輸出選定的等級電壓作為類比信號。

根據本發明之另一方面，提供一種用於將數位信號轉換為類比信號之裝置，其包括L個DAC（數位至類比轉換器），各DAC包括：一第一解碼器，其用於對M位元之數位信號作出回應，在2^M 等級電壓中選取兩個連續電壓；一精確等級電壓產生器，其配置有用於接收第一解碼器之輸出電壓並輸出2^N 個等級電壓之串聯連接的2^N 個電阻器；一第二解碼器，其用於對N位元之數位信號作出回應，選取2^N 個等級電壓之一，並輸出該選定等級電壓作為類比信號；以及一粗略等級電壓產生器，其配置有用於產生2^M 個等級電壓之串聯連接的2^M 個電阻器，其中第一解碼器及精確等級電壓產生器不用單一增益放大器而連接在一起；以及精確等級電壓產生器之電阻(R_{c h} )滿足公式R_{c h} ，此處R為粗略等級電壓產生器之電阻。

以下將參考附圖詳細說明本發明。

圖7為電路圖，其說明根據本發明之一具體實施例的源極驅動器之DAC。

參考圖7，DAC包括粗略等級電壓產生器820、第一解碼器840、精確等級電壓產生器920及第二解碼器940。

粗略等級電壓產生器820配置有串聯連接的2^M 個電阻器並產生2^M 個等級電壓。第一解碼器840對M位元之數位信號D<M＋N：N＋1>作出回應，在粗略等級電壓產生器820之輸出電壓中選取兩個連續電壓（例如VH及VL）。精確等級電壓產生器920配置有串聯連接的2^N 個電阻器，並接收第一解碼器840之輸出電壓，以及輸出2^N 個等級電壓。第二解碼器940在精確等級電壓產生器920之輸出電壓中選取一個輸出電壓，並對N位元之數位信號D<N：1>作出回應，輸出類比信號AN_OUT。

第一DAC800包括粗略等級電壓產生器820及第一解碼器840，第二DAC 900包括精確等級電壓產生器920及第二解碼器940。透過兩級，即第一及第二DAC 800及900，將(M＋N)數位信號D<M＋N：1>轉換為類比信號AN_OUT。

此處，驅動液晶面板之L個通道的L個DAC共享粗略等級電壓產生器820。

同時，與傳統DAC（參考圖6）不同，第一解碼器840及精確等級電壓產生器920無需任何單一增益放大器即可連接在一起，而。相應地，粗略等級電壓產生器820之電阻器串與精確等級電壓產生器920之電阻器串平行連接。因此為將平行連接引起之錯誤減至最小，精確等級電壓產生器920之電阻R_{c h} 必須滿足以下公式1。

公式1中，R表示粗略等級電壓產生器820之電阻。若電阻不同，R表示其中的最大電阻。

就是說，源極驅動器之DAC調整精確等級電壓產生器920內包含的電阻器串之電阻，精確等級電壓產生器920不使用單一增益放大器而平行連接。因此，源極驅動器之DAC可將平行連接之影響減至最小。隨後，由於不存在單一增益放大器之偏移電壓引起的限制，可提升精確度並可增加數位信號之位元。此外，可減小單一增益放大器所佔據的面積。

因此，可實施具有高精確度之高等級DAC。

同時，精確等級電壓產生器920之電阻R_{c h} 為1位元數位信號中理想電壓位準V_{1 L S B} 與實際電壓位準V_{1 L S B '} 間之電壓位準差異滿足以下公式2時所給定的電阻。

就是說，理想電壓位準V_{1 L S B} 為後級電阻器串不影響前級電阻器串比率之情形中的電壓位準，而實際電壓位準V_{1 L S B '} 為後級電阻器串影響前級電阻器串比率之情形中的電壓位準。

輸出錯誤程度大約為1/3V_{1 L S B} 。不過，藉由改變公式2之係數，輸出錯誤程度可減小至1/3V_{1 L S B} 以下。

此外，在L個通道輸出相同類比信號的情形中，由於平行連接的影響，會發生最大錯誤。此一情形中，L精確等級電壓產生器920之電阻器串與粗略等級電壓產生器820之一電阻器平行連接，如圖8所示。

圖8為圖7所示之DAC的等效電路圖，其中當L通道產生相同輸出時，L精確等級電壓產生器920之電阻器串與粗略等級電壓產生器820之電阻器串平行連接。

參考圖8，可看出對應於1位元數位信號之實際電壓位準V_{1 L S B '} 具有(V_H '－V_L ')/2^N 之關係。相應地，代入公式2，得出如下結果：

參考圖8，(V_H '－V_L ')為施加於與精確等級電壓產生器920之電阻器串平行連接的粗略等級電壓產生器之電阻器R'的兩個端子之電壓，其等於R'×(VREF_H－VREF_L)/R_{t o t a l '} 。理想情形中，施加於粗略等級電壓產生器820之電阻器R的兩個端子之電壓為R×(VREF_H－VREF_L)/R_{t o t a l} 。相應地，代入公式3，結果由以下公式4給出。

R_{t o t a l} '表示當L精確等級電壓產生器920與粗略等級電壓產生器820之電阻器串平行連接時，粗略等級電壓產生器820之總電阻。R_{t o t a l} 表示與粗略等級電壓產生器820連接之2^M 串列連接電阻器串的總電阻。

參考圖8，粗略等級電壓產生器820之總電阻R_{t o t a l} '為R×(2^M －1)＋R'。同樣，理想情形中，粗略等級電壓產生器820之總電阻R_{t o t a l} 為R×2^M 。代入公式4，得到如下結果。

當L精確等級電壓產生器920之電阻器串與精確等級電壓產生器920之電阻器平行連接時，電阻R'如下給出：

R_{c h _ t o t a l} 表示與精確等級電壓產生器920之2^N 串列連接電阻器串的總電阻。代入公式5，得到如下結果。

精確等級電壓產生器920之總電阻R_{c h _ t o t a l} 為R_{c h} ×2^N 。代入公式6，可獲得公式1之結果。

同時，當電阻器R1及電阻器R2平行連接時，施加於電阻器之R1∥R2之電壓位準在電阻器R2具有與電阻器R1相同之電阻時變為施加於電阻器R1之電壓位準的1/2。就是說，就精確等級電壓產生器920之電阻而言，R_{c h _ t o t a l} /L＝R，即R_{c h _ t o t a l} ＝R．L。

若因為M在公式6中足夠大，2^M －12^M ，可直觀地看出精確等級電壓產生器之電阻與公式6相同。

如上所述，若採用兩級實施DAC，則後級會調整電阻，從而不用任何單一增益放大器即可連接級間地間隙。相應地，由於可移除因傳統單一增益放大器之偏移電壓引起的DAC精確度限制，可實施具有高精確度之DAC。此外，可移除通道處需要的單一增益放大器，從而減小面積。

採用一個MOS開關至串聯連接的M個MOS開關陣列實施DAC之第一解碼器840。假定理想第一解碼器840之總電阻為0Ω。然而，與精確等級電壓產生器920之電阻相比較，實際DAC之第一解碼器840具有無法忽略的電阻。關於實際實施之第一解碼器840的電阻引起之問題將加以說明。

圖9為根據本發明之DAC的等效電路圖。來自粗略等級電壓產生器820之相鄰電阻器R_N 及R_{N － 1} 的輸出電壓V_{H 1} /V_{L 1} 及V_{H 2} /V_{L 2} 由精確等級電壓產生器920加以解碼。

如圖9所示，與精確等級電壓產生器920及920'之電阻器串兩端分別連接的電阻器R_{S W 1 1} /R_{S W 1 2} 及R_{S W 2 1} /R_{S W 2 2} 為第一解碼器840及840'內的開啟電阻器。

圖10為曲線圖，其說明圖9所示之DAC的輸出電壓。X軸代表對應於施加數位信號之DAC的類比信號AN_OUT，Y軸代表類比信號AN_OUT之電壓位準。同樣，參考符號"^＊ "代表理想DAC之類比輸出，參考符號"o"代表實際實施DAC之類比輸出。

參考圖9及圖10，精確等級電壓產生器920接收施加於粗略等級電壓產生器820之電阻器RN兩個端子上的電壓V_{H 1} 及V_{L 1} ，並該電壓分壓。此時，由於第一解碼器840內開關之開啟電阻，第一輸出信號AN_OUT_N 之電壓位準V_N 升高至高於期望第一輸出信號之位準V_{O R G _ N} ，最後輸出信號AN_OUT_{N ＋ 3} 之電壓位準下降至低於期望最後輸出信號之電壓位準V_{O R G _ N ＋ 3} 。同樣，第一輸出信號AN_OUT_N 之電壓位準V_N 上升，及最後輸出信號AN_OUT_{N ＋ 3} 之電壓位準V_N 下降。因此，透過串聯配置於第一電壓V_N 之輸出節點與最後電壓V_{N ＋ 3} 之輸出節點間的電阻器R_{c h 1 2} 及R_{c h 1 3} 分割之信號AN_OUT_{N ＋ 1} 及AN_OUT_{N ＋ 2} 之電壓位準亦高於或低於期望電壓位準。

最後類比信號AN_OUT_{N － 1} 之電壓V_{N － 1} 與第一類比信號AN_OUT_N 之電壓V_N 間之電壓位準差異(V_N －V_{N － 1} )大於對應於1位元數位信號之電壓位準差異。

就是說，可看出由於第一解碼器840內開關之開啟電阻，類比信號之電壓位準間隙不相等。

同時，由於MOS開關之開啟電阻引起的問題可藉由延伸MOS開關之寬度，從而使精確等級電壓產生器之電阻器串的尺寸變得更大而得以解決。不過，此可導致電路面積增加，並成為DAC之轉換速度內的限制因素。

相應地，在精確等級電壓產生器920之電阻器串中，將與第一解碼器840連接之兩個電阻器的一電阻新增至第一解碼器840內之整個開關的開啟電阻，以便均化類比信號之電壓位準間隙。依此方式，調整為滿足公式1內提出之電阻R_{c h} 。就是說，電阻可表達為：R_{c h} '＝R_{c h} －R_{S W _ T O T A L} （公式7）公式7中，R_{c h} '表示藉由與第一解碼器連接之其一電阻器調整的電阻，R_{c h} 表示精確等級電壓產生器之電阻，其藉由公式7加以計算。同樣，R_{S W _ T O T A L} 表示第一解碼器內所有開關的開啟電阻。

圖11為調整電阻器串之第一電阻時，DAC之等效電路圖。

如圖11所示，根據公式1計算精確等級電壓產生器920內之電阻器串之電阻，電阻器串之一電阻R_{c h} 為300 KΩ。同樣，第一解碼器840內開關之總電阻為200 KΩ。因此，精確等級電壓產生器920內電阻器串之第一電阻R_{c h} '為100 KΩ。

圖12為曲線圖，其說明圖11所示之DAC的輸出電壓。

參考圖12，考慮第一解碼器840之電阻而實施的DAC之類比信號電壓位準V_{R L} 稍高於整體理想DAC之類比信號。然而，上升位準與置放於第一解碼器840其一側的開關之電阻相同。因此，根據本發明之DAC的類比信號具有相等電壓位準差異。

就是說，差動非線性(differential non－linearity；DNL)相等。此處，DNL為從DAC輸出之類比信號的電壓位準差異。

若調整供應至粗略等級電壓產生器820的較高電壓V_{R E F _ H} 及較低電壓V_{R E F _ L} ，DAC之類比信號可具有與理想DAC之類比信號相同的電壓位準。

同時，由於在以兩級平行結構實施DAC時調整後級電阻，各級可不用任何單一增益放大器而得以連接。相應地，由於可移除傳統單一增益放大器之偏移電壓引起的DAC之精確度限制，可實施具有高精確度之DAC。此外，可移除個別通道內需要的單一增益放大器，從而減小面積。

另外，可考慮個別級間之開關的電阻，藉由調整與精確等級電壓產生器內之第一解碼器連接的電阻器之電阻製造恆定等級間隙。

儘管已作為一範例說明TFT－LCD，本發明亦可應用於TFT－OELD。

根據本發明之源極驅動器，可不使用任何單一增益放大器而藉由調整後級之電阻器串的電阻來實施兩級平行結構。因此，精確度及解析度可得以改進，並可減小晶片面積。另外，可藉由調整後級之DAC內包含的電阻器串之一電阻來輸出具有相等等級間隙的類比信號。

本申請案包含的標的與韓國專利申請案第2004－60389號相關，其在2004年7月30日於韓國專利辦事處申請，其全部內容以提及方式併入本文中。

儘管本發明係根據特定具體實施例作說明，但熟悉此項技術者應很清楚，在不背離如下申請專利範圍所定義之本發明的精神與範疇的情況下，可作不同的變化和修改。

100．．．時序控制器

200．．．閘極驅動器

300．．．源極驅動器

310．．．數位控制器

320．．．暫存器

321．．．移位暫存器

322．．．取樣暫存器

323．．．保持暫存器

330．．．位準偏移器

340．．．數位至類比轉換器

342．．．等級電壓產生器

344．．．解碼器

346．．．數位至類比轉換器

346a．．．電阻器串

346b．．．解碼器

347．．．數位至類比轉換器

347a．．．切換部分

347b．．．電容器

348．．．數位至類比轉換器

348a．．．電阻器串

348b．．．切換部分

349．．．單一增益放大器

350．．．類比偏壓部分

350a．．．電阻器串

350b．．．切換部分

360．．．緩衝部分

400．．．液晶面板

500．．．電壓產生器

800．．．第一DAC

820．．．粗略等級電壓產生器

840．．．第一解碼器

840'．．．第一解碼器

900．．．第二DAC

920．．．精確等級電壓產生器

920'．．．精確等級電壓產生器

940．．．第二解碼器

940'．．．第二解碼器

C．．．電容器

R．．．電阻器

藉由以上實施方式並參考附圖將會明白本發明之上述及其他目的與特徵，其中：圖1為一般TFT－LCD之方塊圖；圖2為圖1所示之TFT－LCD的源極驅動器之方塊圖；圖3為圖2所示之傳統DAC的電路圖；圖4為另一傳統DAC之電路圖；圖5為另一傳統DAC之電路圖；圖6為另一傳統DAC之電路圖；圖7為說明根據本發明之一項具體實施例之DAC的電路圖；圖8為圖7所示之DAC之輸出錯誤最大時，DAC的等效電路圖；圖9為說明根據本發明之一具體實施例之實際DAC的等效電路圖；圖10為曲線圖，其說明圖9所示之DAC的輸出電壓；圖11為調整電阻器串之第一電阻時，DAC之等效電路圖；以及圖12為曲線圖，其說明圖11所示之DAC的輸出電壓。

800．．．第一DAC

820．．．粗略等級電壓產生器

840．．．第一解碼器

900．．．第二DAC

920．．．精確等級電壓產生器

940．．．第二解碼器

Claims (6)

1. 一種用於驅動一液晶面板之L通道的TFT-LCD源極驅動器，其中L為一正整數，該TFT-LCD源極驅動器包含L個數位至類比轉換器DAC，其用於將M+N位元之不同數位信號轉換為類比信號，其中M及N為正整數，該DAC包含：一粗略等級電壓產生器，其配置有串聯連接之2^M 個電阻器，用於產生2^M 個等級電壓；一第一解碼器，其用於對M位元數位信號作出回應，在該等2^M 個等級電壓中選取兩個連續電壓；一精確等級電壓產生器，其配置有串聯連接之2^N 個電阻器，用於接收該第一解碼器之輸出電壓，以及輸出2^N 個等級電壓，以及一第二解碼器，其用於對該N位元數位信號作出回應，選取該等2^N 個等級電壓之一並輸出該選定等級電壓作為該類比信號，其中該等L個DAC共享該粗略等級電壓產生器，該第一解碼器及該精確等級電壓產生器不需一單一增益放大器即可連接在一起，並且該精確等級電壓產生器之一電阻R_ch 滿足一公式 其中R為該粗略等級電壓產生器之一電阻。
2. 如請求項1之源極驅動器，其中若該粗略等級電壓產生器具有各種電阻，則該電阻R為該等各種電阻中之最大電阻。
3. 如請求項2之源極驅動器，其中當與該精確等級電壓產生器之一電阻器串內的該第一解碼器連接的該等兩個電阻器之一電阻新增至該第一解碼器內包含之所有開關的一 開啟電阻時，該新增電阻滿足該公式。
4. 一種用於將一數位信號轉換為一類比信號之裝置，其包含：L個數位至類比轉換器DAC，其包括：一第一解碼器，其用於對M位元數位信號作出回應，在該等2^M 個等級電壓中選取兩個連續電壓，其中L及M為正整數；一精確等級電壓產生器，其配置有串聯連接之2^N 個電阻器，用於接收該第一解碼器之輸出電壓，以及輸出2^N 個等級電壓，其中N為一正整數；一第二解碼器，其用於對該N位元數位信號作出回應，選取該等2^N 個等級電壓之一並輸出該選定等級電壓作為該類比信號；以及一粗略等級電壓產生器，其配置有串聯連接之2^M 個電阻器，用於產生2^M 個等級電壓，其中該第一解碼器及該精確等級電壓產生器不需一單一增益放大器即可連接在一起；以及該精確等級電壓產生器之一電阻R_ch 滿足一公式： 其中R為該粗略等級電壓產生器之一電阻。
5. 如請求項4之裝置，其中若該粗略等級電壓產生器具有各種電阻，則該電阻R為該等各種電阻中之最大電阻。
6. 如請求項5之裝置，其中當與該精確等級電壓產生器之一電阻器串內的該第一解碼器連接的該等兩個電阻器之一電阻新增至該第一解碼器內包含之所有開關的一開啟電阻時，該新增電阻滿足該公式。