KR20070077047A

KR20070077047A - 디지털·아날로그 변환기

Info

Publication number: KR20070077047A
Application number: KR1020060110317A
Authority: KR
Inventors: 쉬밍 란
Original assignee: 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 2006-01-20
Filing date: 2006-11-09
Publication date: 2007-07-25
Also published as: CN101004896B; CN101004896A; JP2007195018A; US20070171113A1; KR101243169B1; US7365670B2; JP4639153B2

Abstract

스트링 저항방식의 DAC의 소요면적을 삭감한다. 휘도에 대하여 계조전압이 비직선적으로 변화되는 하위계조와 상위계조의 선택에는, 디지털 신호를 그대로 디코드하여 계조전압을 선택하는 하위계조 선택부(2)와 상위계조 선택부(3)를 설치한다. 계조전압이 직선적으로 변화되는 중간계조의 선택에는, 2^k계조차를 가지는 2개의 계조전압을 선택하는 중간계조 선택부(4, 5)와, 선택된 2개의 계조전압의 차전압을 다시 2^k분압하는 스트링 저항(6)과, 그 안에서 해당하는 계조전압을 선택하는 중간계조 출력부(7)를 설치한다.

계조전압, 스트링 저항, 중간계조 출력부

Description

디지털·아날로그 변환기{DIGITAL-ANALOG CONVERTER}

도 1은 본 발명의 실시예를 도시하는 DAC의 구성도,

도 2는 종래의 스트링 저항방식의 DAC의 구성도,

도 3은 액정표시기에 있어서의 표시용의 구동전압과 휘도의 관계를 나타낸 그래프,

도 4는 도 1의 구체적인 예를 나타내는 DAC의 구성도,

도 5는 도 4중 스위치의 구체적인 예를 도시한 도면이다.

[도면의 주요부분에 대한 부호의 설명]

1, 6 : 스트링 저항 2 : 하위계조 선택부

3 : 상위계조 선택부 4, 5 : 중간계조 선택부

7 : 중간계조 출력부 8 : 출력단자

본 발명은, 액정구동회로 등에서 이용되는 계조표시 전압발생용의 디지털· 아날로그 변환기(이하,「DAC」라고 한다)에 관한 것이다.

도 2는, 종래의 스트링 저항방식의 DAC의 구성도이다.

이 DAC는, 6비트의 디지털 신호를 64계조의 아날로그 전압으로 변환하는 것으로, 기준전압을 분압하여 64계조의 아날로그 전압을 출력하는 스트링 저항과, 6비트의 디지털 신호에 의거하여 이들의 아날로그 전압 중 하나를 선택하는 스위치회로로 구성되어 있다.

스트링 저항은, 하위의 기준전압 VRL과 상위의 기준전압 VRH 사이에 접속되어 분압기를 구성하는 것으로, 저항 R1에서 저항 R63까지의 63개의 저항을 직렬, 즉 일렬(스트링)로 접속한 것이다. 이 스트링 저항의 양단과 62개소의 접속점에, 64계조에 대응하는 전압 VO(=VRL), V1, V2, …, V63(=VRH)이 출력되도록 되어 있다.

한편, 스위치회로는, 최하위 비트의 비트 b0부터 최상위비트의 비트 b5까지의 6비트를 사용한 6단의 트리모양의 선택 회로 구성이 되고 있다. 다시 말해, 인접하는 전압 VO과 V1, 전압 V2와 V3, …, 전압 V62와 V63이, 비트 b0의 값에서 전환되는 1단째의 스위치 SWO₁, SWO₂, …, SWO₃₂에 접속된다. 또한 인접하는 스위치 SWO₁과 SWO₂, 스위치 SWO₃과 SW₄…의 출력측은, 비트 b1의 값에서 전환되는 2단째의 스위치 SW₁, SW₂, …에 접속된다. 이하 마찬가지로 비트 b2의 값에서 전환되는 3단째의 스위치 SW2₁, SW2₂, …, 비트 b3의 값에서 전환되는 4단째의 스위치 SW3₁, SW3₂, …, 및 비트 b4의 값에서 전환되는 5단째의 스위치 SW4₁, SW4₂에 의해 순차로 좁혀져, 최후에 최상위의 비트 b5의 값에서 전환되는 스위치 SW6에서, 디지털 신호의 값에 대응하는 아날로그 전압이 선택되어, 출력 전압 OUT로서 출력된다.

[특허문헌 1] 일본국 공개특허공보 특개2002-26732호 공보

상기 특허문헌 1에는, 액티브 매트릭스 액정 모니터용의 DAC의 변환 속도를 향상시키기 위해, m개의 상위비트를 아날로그 전압으로 변환하는 제1의 컨버터와, 제1의 변환 결과에 따라 출력 부하에 사전에 충전 전압을 충전하는 사전 충전회로와, n개의 하위 비트를 아날로그 전압으로 변환하는 제2의 컨버터를 구비한 2단 비선형 DAC가 기재되어 있다.

그러나, 전기의 DAC는, 디지털 신호의 비트수에 따라, 스트링 저항으로 생성하는 분압 전압의 수와, 그것을 선택하기 위한 스위치의 수가, 지수 함수적으로 증가한다. 특히, 최근의 액정표시장치의 대형화에 따라, 선명한 색채를 표시하기 위해 고계조가 요구되어, 디지털 신호의 비트수가 증가하고 있다. 이 때문에, DAC에 있어서의 스트링 저항과 스위치가 차지하는 면적이 커진다는 과제가 있었다.

또한 최근에는 하나의 구동회로로 수백 채널을 제어하고 있으며, 경우에 따라서는 하나의 스트링 저항의 1계조에 대하여 동시에 수백 채널을 선택하는 경우가 있다. 특허문헌 1에 기재되어 있는 바와 같이, 하위 비트를 다시 저항으로 분압하 는 방식을 취할 경우, 배선 기생 저항이나 기생 소자의 영향에 의해, 출력 정밀도의 불균일이 커진다. 상하의 전원전압에 다가가는 만큼, 인접하는 계조의 전위차가 커진다는 감마특성으로부터, 특히 상하의 전원전압에 다가가는 만큼 이 영향은 현저하게 나타난다.

본 발명은, 고계조화를 도모하면서 소요면적을 삭감함과 동시에, 출력 정밀도의 불균일을 억제한 스트링 저항방식의 DAC를 제공하는 것을 목적으로 한 것이다.

본 발명의 DAC는, 기준전압의 하위측의 비선형영역을 1계조단위로 분압한 복수의 하위측 계조전압, 중간의 선형영역을 2^k(단, k는 2이상의 정수)계조단위로 분압한 복수의 중간계조 전압 및 상위측의 비선형영역을 1계조 단위로 분압한 복수의 상위측 계조전압을 생성하는 제1의 스트링 저항과, 변환 대상의 디지털 신호의 값이 상기 하위측 계조전압의 범위에 있을 때에, 상기 디지털 신호의 값에 따라 상기 하위측 계조전압 중에서 대응하는 계조전압을 선택하여 출력하는 하위 선택부와, 상기 디지털 신호의 값이 상기 상위측 계조전압의 범위에 있을 때, 상기 디지털 신호의 값에 따라 상기 상위측 계조전압 중에서 대응하는 계조전압을 선택하여 출력하는 상위 선택부와, 상기 디지털 신호의 값이 상기 중간계조 전압의 범위에 있을 때에, 상기 디지털 신호의 하위 k비트를 제외한 상위비트의 값에 따라 상기 중간계 조 전압 중에서 대응하는 계조전압과 그보다도 2^k계조분 낮은 계조전압을 선택하여 중간전압으로서 출력하는 중간 선택부와, 상기 중간 선택부로부터 출력되는 2개의 중간전압 사이를 2^k등분하여 2^k종류의 분압 전압을 생성하는 제2의 스트링 저항과, 상기 디지털 신호의 하위 k비트의 값에 따라 상기 2^k종류의 분압 전압 중에서 대응하는 계조전압을 선택하여 출력하는 중간 출력부를 구비한 것을 특징으로 한다.

중간 선택부 및 상위 선택부를, P채널 MOS트랜지스터(이하, 「PMOS」라고 한다)에 의한 스위치 소자로 구성한다. 한편, 하위 선택부는, N채널 MOS트랜지스터 (이하,「NMOS」라고 한다)에 의한 스위치 소자 또는 NMOS와 PMOS를 조합한 트랜스퍼 게이트에 의한 스위치 소자로 구성한다. 이에 따라 백 바이어스에 의한 스위치 특성의 열화를 발생시키지 않고, 양호한 스위치 특성을 얻을 수 있다.

본 발명의 상기 및 그 밖의 목적과 신규 특징은, 다음 바람직한 실시예의 설명을 첨부된 도면과 대조하여 읽으면, 보다 완전하게 밝혀질 것이다. 단, 도면은, 단지 해설을 위한 것으로, 본 발명의 범위를 한정하는 것은 아니다.

[실시예 1]

도 1은, 본 발명의 실시예를 도시하는 DAC의 구성도이다.

이 DAC는, 변환 대상의 n비트의 디지털 신호를 아날로그 전압으로 변환하는 것으로, 하위의 기준전압 VRL과 상위의 기준전압 VRH 사이에 접속되어 분압 회로를 구성하는 스트링 저항(1)을 가지고 있다. 스트링 저항(1)을 구성하는 복수의 저항기 중, 기준전압 VRL측의 2^m-1개(단, m <n)의 저항기는, 순차로, 계조전압 V1, V2 ,·‥, V2^m-1을 생성하도록, 계조차에 대응한 저항값으로 설정되고 있다. 또한, 계조전압 VO은, 기준전압 VRL과 같다. m은, 상위계조 선택부와 하위계조 선택부의 비트수를 나타낸다.

또한 스트링 저항(1)을 구성하는 저항기 중, 기준전압 VRH측의 2^m개의 저항기는, 순차로 계조전압 V2ⁿ-2, V2ⁿ-3, …, V2ⁿ-2^m, V2ⁿ-2^m-1을 생성하도록, 계조차에 대응한 저항값으로 설정되고 있다. 또한, 계조전압 V2ⁿ-1은, 기준전압 VRH와 같다.

한편, 스트링 저항(1)의 중간 저항기는, 2^k(단,, 2≤k <m)계조 마다, 계조전압 V2^m-1+2^k, V2^m-1+2×2^k, …, V2ⁿ-2^m - 2^k, V2ⁿ-2^m-1을 생성하도록, 2^k계조의 차이에 대응한 저항값으로 설정되고 있다.

스트링 저항(1)으로부터 출력되는 하위측의 계조전압 VO, V1, V2 ,·‥, V2^m-1은, 하위계조 선택부(2)에 부여되고, 상위측의 계조전압 V2ⁿ-1, V2ⁿ-1, ‥·,V2ⁿ-2^m이, 상위계조 선택부(3)에 부여되고 있다. 또한 스트링 저항(1)으로부터 2^k계조 단위로 출력되는 중간의 계조전압 V2^m-1, V2^m-1+2^k, V2^m-1+2×2^k, …, V2ⁿ-2^m-1-2^k, V2ⁿ-2^m-1 중, 계조전압 V2^m-1+2^k, V2^m-1+2×2^k ,·‥, V2ⁿ-2^m-1이 중간계조 선택 부(4)에 부여되고, 계조전압 V2^m-1, V2^m-1+2^k, …, V2ⁿ-2^m-1-2^k이 중간계조 선택부(5)에 부여되고 있다.

하위계조 선택부(2)는, n비트의 디지털 신호(비트 b0∼bn-1)에 의거하여 해당하는 계조전압을 선택하는 것으로, 트리 모양으로 접속된 전환 스위치군으로 구성되어 있다. 또한, 이 하위계조 선택부(2)에서 선택되어 출력할 수 있는 계조전압은, 최고 V2^m-1이다. 그 이상의 계조전압을 지정하는 디지털 신호가 부여되는 경우에는, 하위계조 선택부(2)로부터의 출력은 행해지지 않는다.

상위계조 선택부(3)는, 마찬가지로, n비트의 디지털 신호에 의거하여 해당하는 계조전압을 선택하는 것으로, 트리 모양으로 접속된 전환 스위치군으로 구성되어 있다. 또한, 이 상위계조 선택부(3)에서 선택되어 출력할 수 있는 계조전압은, 최저 V2ⁿ-2^m이다. 그 이하의 계조전압을 지정하는 디지털 신호가 부여되는 경우에는, 상위계조 선택부(3)로부터의 출력은 행해지지 않는다.

중간계조 선택부(4)는, 디지털 신호 내의 비트 bk∼bn-1에 의거하여 해당하는 계조전압을 선택하는 것으로, 트리 모양으로 접속된 전환 스위치군으로 구성되어 있다. 또한, 이 중간계조 선택부(4)에서는, 디지털 신호 내의 비트 b0∼bk-1을 모두 "1"로 했을 경우에 대응하는 계조전압이 선택된다. 또한 선택되어 출력할 수 있는 계조전압은, V2^m-1+2^k부터 V2ⁿ-2^m-1까지의 범위이며, 그 범위외의 계조전압을 지정하는 디지털 신호가 부여되는 경우에는, 중간계조 선택부(4)로부터의 출력은 행해지지 않는다.

중간계조 선택부(5)는, 디지털 신호 내의 비트 bk∼bn-1에 의거하여 해당하는 계조전압을 선택하는 것으로, 트리 모양으로 접속된 전환 스위치군으로 구성되어 있다. 또한, 이 중간계조 선택부(5)에서는, 중간계조 선택부(4)에서 선택된 계조전압의 1단 아래의 계조전압, 다시 말해, 2^k계조 아래의 계조전압이 선택된다. 따라서, 중간계조 선택부(4, 5)는, 디지털 신호 내의 비트 bk∼bn-1에 의거하여, 한쌍의 계조전압 V2^m-1+i X 2^k 및 V2^m-1 + (i-1)×2^k(단, i=1∼2^n-k-2^m+1-k)을 선택하여 출력하도록 되어 있다.

중간계조 선택부(4, 5)의 출력측은, 동일한 저항값를 가지는 2^k개의 저항기를 직렬접속한 스트링 저항(6)의 양단에 접속되어 있다. 또한, 스트링 저항(6)은, 중간계조 선택부(4, 5)에서 선택된 스트링 저항(1)의 하나의 저항기에 병렬로 접속되므로, 병렬접속 되었을 때의 저항값의 변화에 의한 오차를 적게 하기 위해, 이 스트링 저항(6)의 저항값은, 스트링 저항(1)의 저항기에 비해 충분히 큰 값(예를 들면 1000배)으로 설정해 둘 필요가 있다.

스트링 저항(6)의 각 저항기의 접속점(2^k-1개소)과 중간계조 선택부(4)의 출력측은, 중간계조 출력부(7)의 입력측에 접속되어 있다. 중간계조 출력(7)은, 디지털 신호 내의 비트 b0∼bk-1에 의거하여 스트링 저항(6)으로 분압된 전압 중에서 해당하는 전압을 선택하여 계조전압으로서 출력하는 것으로, 트리 모양으로 접속된 전환 스위치군으로 구성되어 있다.

하위계조 선택부(2), 상위계조 선택부(3) 및 중간계조 출력부(7)의 출력측은, 출력 단자(8)에 접속되어, 디지털 신호에 의해 선택된 선택부(2∼5) 또는 출력부(7)의 계조전압이, 이 출력 단자(8)로부터 아날로그 출력 전압 OUT로서 출력되도록 되어 있다.

도 3은, 액정표시기에 있어서의 표시용의 구동전압과 휘도의 관계를 나타낸 그래프이며, 가로축에 구동전압, 세로축에 휘도를 나타내고 있다.

이 도 3에 나타나 있는 바와 같이 구동전압이 낮은 하위영역과 높은 상위영역에서는, 구동전압의 변화에 대한 휘도의 변화가 작고, 중간영역의 구동전압에서는 구동전압의 상승에 따라, 휘도가 직선적으로 증가하는 소위 감마특성을 가지고 있다.

여기에서, 휘도의 계조가 등간격이 되도록 설정하면, 그 계조간의 전압은 일정하지 않고, 하위의 계조와 상위의 계조에서 계조간의 전압이 커지며, 중간의 계조에서는 계조간의 전압이 작아진다. 따라서, 스트링 저항에 의해 계조전압을 생성할 경우, 중간 저항기의 저항값은 작고, 거의 일정한 값이 된다. 한편, 양단(하위측과 상위측)의 저항기의 저항값은 크고, 그 값은 일정하지 않다.

도 1에 있어서, 하위계조 선택부(2)와 상위계조 선택부(3)는, 구동전압과 휘도의 관계가 비직선적인 영역에서 계조전압을 선택하는 것이다. 또한 중간계조 선택부(4, 5)는, 구동전압과 휘도가 직선적인 관계를 가지는 영역에서 계조전압을 선 택하는 것이다. 따라서, 스트링 저항(1)의 기준전압 VRL측의 2^m-1개의 저항기와, 기준전압 VRH측의 2^m개의 저항기의 저항값은, 이러한 특성을 고려하여, 계조차에 대응한 저항값으로 설정되고 있다. 한편, 스트링 저항(1)의 중간의 2^k계조마다 설정된 저항기의 저항값은, 각각 2^k계조분의 저항값으로 설정되고 있다.

다음에 도 1의 동작을 설명한다.

부여되는 디지털 신호가, 0부터 2^m-1까지의 값인 경우, 상위계조 선택부(3) 및 중간계조 선택부(4, 5)의 범위외 이므로, 이들의 선택부에서는 아무것도 출력되지 않는다. 한편, 하위계조 선택부(2)에 의해, 디지털 신호의 값에 대응하여 계조전압 VO∼V2^m-1의 어느 하나가 선택되고, 아날로그 출력 전압 OUT로서 출력 단자(8)로부터 출력된다.

부여되는 디지털 신호가, 2ⁿ-2^m부터 2ⁿ-1까지의 값인 경우, 하위계조 선택부(2) 및 중간계조 선택부(4, 5)의 범위외 이므로, 이것들의 선택부에서는 아무것도 출력되지 않는다. 한편, 상위계조 선택부(3)에 의해, 디지털 신호의 값에 대응하여 계조전압 V2ⁿ-2^m부터 V2ⁿ-1의 어느 하나가 선택되고, 아날로그 출력 전압 OUT로서 출력 단자(8)로부터 출력된다.

부여되는 디지털 신호가, 2^m부터 2ⁿ-2^m-1까지의 값인 경우, 하위계조 선택 부(2) 및 상위계조 선택부(3)의 범위외 이므로, 이들의 선택부에서는 아무것도 출력되지 않는다. 한편, 중간계조 선택부(4)로부터는, 디지털 신호의 하위 k비트를 모두 "1"로 한 값에 대응하는 계조전압 V2^m-1 + i X 2^k이 선택되고, 스트링 저항(6)의 일단에 출력된다. 또한 중간계조 선택부(5)로부터는, 중간계조 선택부(4)로부터 출력되는 계조전압보다도 2^k계조만큼 낮은 계조전압 V2^m-1 + (i-1)×2^k이 선택되고, 스트링 저항(6)의 타단에 출력된다.

또한 중간계조 출력부(7)에서는, 스트링 저항으로 V2^m + (i-1)×2^k부터 V2^m-1 + i X 2^k까지 균일하게 2^k분압된 계조전압 중에서, 디지털 신호의 하위 k비트에 대응하는 계조전압이 선택되고, 아날로그 출력 전압 OUT로서 출력 단자(8)로부터 출력된다.

도 4는, 도 1의 DAC의 구체적인 예를 나타내는 구성도이다.

이 DAC는, 도 1에 있어서, n=6, m=3, k=2로 했을 경우의 선택부(2∼5)와 중간계조 출력부(7)의 구체적인 전환 스위치군의 구성을 예시한 것이다. 도면 중 확대 표시한 것과 같이, 각 스위치 SW는, 해당하는 비트 bi가 "1"일 때는 도면의 상측의 스위치 소자 SWh가 온이 되고, 비트 bi가 "0"（ 즉, 비트/bi가 "1")일 때 하측의 스위치 소자 SW1이 온이 된다. 또한, 도 4에 있어서, 각 스위치 SW의 상측 또는 하측의 선의 접속처가 없는 것은, 실제로 접속되지 않는 것을 나타내고 있다. 따라서, 이러한 스위치는, 전환 스위치가 아니며, 온·오프 스위치로 치환할 수 있 다.

여기에서, 전환 스위치와 온·오프 스위치의 1개당의 스위치 소자수를, 각각 2, 1로 하여, 스위치 소자수를 세면, 도 4의 스위치 소자수는 90이다. 이에 대하여 도 2의 스위치 소자수는 126이다. 또한 스트링 저항을 구성하는 저항기의 수는, 도 4의 경우에는 31개이지만, 도 2에서는 63개다. 이와 같이, 도 4의 DAC는, 도 2의 DAC에 비하여, 스위치 소자수 및 저항기의 수가 극히 삭감되고 있는 것을 알 수 있다.

도 5는, 도 4안의 스위치의 구체적인 예를 도시한 도면이다.

도 5(a)는, 스위치 소자 SWh, SW1을 모두 NMOS로 구성한 것으로, 이들의 NMOS의 드레인끼리를 접속하여 출력측으로 하고, 소스를 각각 입력측으로 하고 있다. 또 스위치 소자 SWh의 게이트에 비트 bi의 신호를 부여하고, 스위치 소자 SW1의 게이트에는, 비트 bi를 인버터로 반전한 신호/bi를 부여하도록 하고 있다. 이 도 5(a)의 스위치는, 입력측의 전위가 낮은 하위계조 선택부(2)의 스위치로서 효과적으로 사용된다.

도 5(b)는, 스위치 소자 SWh, SW1을 모두 PMOS로 구성한 것으로, 이들의 PMOS의 드레인끼리를 접속하여 출력측으로 하고 소스를 각각 입력측으로 하고 있다. 또 스위치 소자 SW1의 게이트에 비트 bi의 신호를 부여하고, 스위치 소자 SWh의 게이트에는, 비트 bi를 인버터로 반전한 신호/bi를 부여하도록 하고 있다. 이 도 5(b)의 스위치는, 입력측의 전위가 높은 상위계조 선택부(3)의 스위치로서 효과적으로 사용된다.

도 5(c)는, 스위치 소자 SWh, SW1로서 PMOS와 NMOS를 조합한 트랜스퍼 게이트로 구성한 것이다. 스위치 소자 SWh의 PMOS와 스위치 소자 SW1의 NMOS의 게이트에 비트 bi의 신호를 부여하고, 스위치 소자 SWh의 NMOS와 스위치 소자 SW1의 PMOS의 게이트에, 이 비트 bi를 인버터로 반전한 신호/bi를 부여하도록 하고 있다. 이 도 5(c)의 스위치는, 입력측의 전위에 영향을 주지 않는 양호한 스위치 특성을 얻을 수 있다.

이와 같이, 본 실시예의 DAC는, 휘도에 대하여 계조전압이 비직선적으로 변화되는 하위계조와 상위계조의 선택에는, 디지털 신호를 그대로 디코드하여 계조전압을 선택하는 하위계조 선택부(2)와 상위계조 선택부(3)를 설치하고 있다. 또한 계조전압이 직선적으로 변화되는 중간계조의 선택에는, 2^k계조차를 가지는 2개의 계조전압을 선택하는 중간계조 선택부(4, 5)와, 선택된 2개의 계조전압을 다시 2^k분압하는 스트링 저항(6)과, 그 안에서 해당하는 계조전압을 선택하는 중간계조 출력부(7)를 가지고 있다. 이에 따라 중간계조를 생성하는 스트링 저항의 저항기의 수와, 선택용의 스위치의 수를 삭감할 수 있다는 이점이 있다.

또한, 본 실시예의 설명에서는, 편의상, n=6, m=3, k=2에서 구체적으로 설명했지만, 본 발명의 내용이 적용되어야 할 것은, n≥8이 되는 8비트 이상의 DAC이다. 먼저 서술한 과제가 현저하게 나타나기 시작하기 때문이다. 또한 상기 8비트이상의 DAC에 있어서, 상위계조 선택부와 하위계조 선택부의 비트수는, 면적과 변동의 관점으로부터, 전체 비트수의 3％정도가 바람직하다. 따라서, m=n-5이 바람 직하다. m = n-5을 만족시키는 것으로 고계조화를 도모하면서 출력 정밀도의 불균일을 저감하는 것이 가능하다.

또한 본 발명에서 변환 대상 8비트의 DAC를 구성했을 경우, 종래의 DAC에 비하여 약 40％의 면적축소를 도모하는 것이 가능하다. 변환 대상의 비트수가 증가하면, 한층 효과를 기대할 수 있다.

또한, 본 발명은, 상기 실시예에 한정되지 않고, 여러가지의 변형이 가능하다. 이 변형예로서는, 예를 들면 다음과 같은 것이 있다.

(1)도 4에서는 6비트의 DAC의 구체적인 예를 나타냈지만, 도 1안의 n, m, k의 값은, 2≤k <m <n의 관계를 충족시키고 있으면 임의로 구성할 수 있다. 예를 들면 8비트의 DAC에서는, k=2, m=5로서, 하위계조 선택부(2)와 상위계조 선택부(3)에서 각각 하위와 상위의 32계조를 선택하고, 중간계조 선택부(4, 5)에서 4계조 마다의 중간계조를 선택하도록 구성할 수 있다.

(2)스트링 저항(6)을 대신하여, 커패시터를 사용한 용량분압을 사용해도 된다.

(3)하위계조 선택부(2)와 상위계조 선택부(3)의 스위치용의 MOS트랜지스터를 별도의 웰에 형성함으로써, 백 바이어스에 의한 스위치 특성의 열화를 방지할 수 있다.

본 발명에서는, 제1의 스트링 저항에 의해 중간의 선형영역을 2^k(단,, k는 2이상의 정수)계조단위로 분압하고, 중간 선택부에서는, 변환 대상의 디지털 신호의 값이 중간계조 전압의 범위에 있을 때에, 디지털 신호의 하위 k비트를 제외한 상위비트의 값에 따라, 중간계조 전압 중에서 대응하는 계조전압과 그보다도 2k계조분 낮은 계조전압을 선택하여 중간전압으로서 출력한다. 또한 제2의 스트링 저항에서는, 그 2개의 중간전압 사이를 2^k등분하여 2^k종류의 분압 전압을 생성하고, 중간 출력부에 있어서 디지털 신호의 하위 k비트의 값에 따라, 그 분압 전압 중에서 대응하는 계조전압을 선택하여 출력한다. 이에 따라 고계조화를 도모하면서 소요면적을 삭감함과 동시에, 출력 정밀도의 불균일을 억제한 스트링 저항방식의 DAC를 제공할 수 있다.

Claims

기준전압의 하위측의 비선형영역을 1계조단위로 분압한 복수의 하위측 계조전압, 중간의 선형영역을 2^k(단, k는 2이상의 정수)계조단위로 분압한 복수의 중간계조 전압 및 상위측의 비선형영역을 1계조단위로 분압한 복수의 상위측 계조전압을 생성하는 제1의 스트링 저항과,

변환 대상의 디지털 신호의 값이 상기 하위측 계조전압의 범위에 있을 때, 상기 디지털 신호의 값에 따라서 상기 하위측 계조전압 중에서 대응하는 계조전압을 선택하여 출력하는 하위 선택부와,

상기 디지털 신호의 값이 상기 상위측 계조전압의 범위에 있을 때, 상기 디지털 신호의 값에 따라서 상기 상위측 계조전압 중에서 대응하는 계조전압을 선택하여 출력하는 상위 선택부와,

상기 디지털 신호의 값이 상기 중간계조 전압의 범위에 있을 때, 상기 디지털 신호의 하위 k비트를 제외한 상위비트의 값에 따라서 상기 중간계조 전압 중에서 대응하는 계조전압과 그보다도 2^k계조분 낮은 계조전압을 선택하여 중간전압으로서 출력하는 중간 선택부와,

상기 중간 선택부에서 출력되는 2개의 중간전압 사이를 2^k등분하여 2^k종류의 분압 전압을 생성하는 제2의 스트링 저항과,

상기 디지털 신호의 하위 k비트의 값에 따라 상기 2^k종류의 분압 전압 중에서 대응하는 계조전압을 선택하여 출력하는 중간 출력부를 구비한 것을 특징으로 하는 디지털·아날로그 변환기.
제 1항에 있어서,

상기 하위 선택부는, N채널 MOS트랜지스터에 의한 스위치 소자로 구성되고, 상기 중간 선택부 및 상위 선택부는, P채널 MOS트랜지스터에 의한 스위치 소자로 구성된 것을 특징으로 하는 디지털·아날로그 변환기.
제 1항에 있어서,

상기 하위 선택부는, N채널 MOS트랜지스터와 P채널 MOS트랜지스터를 조합한 트랜스퍼 게이트에 의한 스위치 소자로 구성되고, 상기 중간 선택부 및 상위 선택부는, P채널 MOS트랜지스터에 의한 스위치 소자로 구성된 것을 특징으로 하는 디지털·아날로그 변환기.
제 1항에 있어서,

상기 변환 대상의 디지털 신호가 n비트일 경우, 상위측 계조수 m는, m=n-5인 것을 특징으로 하는 디지털·아날로그 변환기.
제 1항에 있어서,

상기 변환 대상의 디지털 신호는, 8비트 이상인 것을 특징으로 하는 디지털·아날로그 변환기.