CN101004896B - 数模转换器 - Google Patents
数模转换器 Download PDFInfo
- Publication number
- CN101004896B CN101004896B CN2006101451916A CN200610145191A CN101004896B CN 101004896 B CN101004896 B CN 101004896B CN 2006101451916 A CN2006101451916 A CN 2006101451916A CN 200610145191 A CN200610145191 A CN 200610145191A CN 101004896 B CN101004896 B CN 101004896B
- Authority
- CN
- China
- Prior art keywords
- voltage
- mentioned
- selection portion
- digital signal
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920005994 diacetyl cellulose Polymers 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种数模转换器,其设有通过对数字信号直接解码来选择灰度等级电压的低位灰度等级选择部(2)和高位灰度等级选择部(3),用于选择灰度等级电压相对于亮度进行非线性变化的低位灰度等级和高位灰度等级。且设有选择具有2k灰度等级差的两个灰度等级电压的中间灰度等级选择部(4、5)、对所选择的两个灰度等级电压的电压差进一步进行2k分压的电阻串(6)和从中选择对应的灰度等级电压的中间灰度等级输出部(7),用于选择灰度等级电压进行线性变化的中间灰度等级。由此,可削减电阻串方式的DAC的所需面积。
Description
技术领域
本发明涉及在液晶驱动电路等中所使用的用于生成灰度等级显示电压的数模转换器(以下称为“DAC”)。
背景技术
图2是以往的电阻串方式的DAC的结构图。
该DAC是把6比特的数字信号转换为64灰度等级的模拟电压的数模转换器,其由以下部分构成:对基准电压进行分压而输出64灰度等级的模拟电压的电阻串、和根据6比特的数字信号选择这些模拟电压其中之一的开关电路。
电阻串连接在低位基准电压VRL和高位基准电压VRH之间,而构成分压器,是将从电阻R1至电阻R63的63个电阻串联连接、即连接成一列(串)而形成的。该电阻串的两端和62个连接点,输出与64灰度等级对应的电压V0(=VRL)、V1、V2、…、V63(=VRH)。
另一方面,开关电路构成使用了从最低位比特的比特b0至最高位比特的比特b5为止的6比特的6级树状的选择电路。即,相邻的电压V0和V1、电压V2和V3、…、电压V62和V63与以比特b0的值进行切换的第1级开关SW01、SW02、…、SW032连接。另外,相邻的开关SW01和SW02、开关SW03和SW04、…的输出侧与以比特b1的值进行切换的第2级的开关SW11、SW12、…连接。以下相同,按照以比特b2的值进行切换的第3级的开关SW21、SW22、…、以比特b3的值进行切换的第4级的开关SW31、SW32、…、以及以比特b4的值进行切换的第5级的开关SW41、SW42、…来依次缩减,最后从以最高位的比特b5的值进行切换的开关SW6,将与数字信号的值对应的模拟电压选择出来,作为输出电压OUT输出。
[专利文献1]日本特开2002-26732号公报
在上述的专利文献1中,公开了2级非线性DAC,该DAC用于提高有源矩阵液晶显示器用的DAC的转换速度,具有:将m个高位比特转换成模拟电压的第1转换器、根据第1转换结果预先向输出负载充入充电电压的预充电电路、和把n个低位比特转换成模拟电压的第2转换器。
但是,随着数字信号的比特数的增加,上述的DAC的由电阻串所生成的分压电压的数量、和用于选择该分压电压的开关的数量呈指数函数增加。尤其是随着近年来的液晶显示装置向大型化的发展,为了显示鲜明的色彩,需要高灰度等级,由此增加了数字信号的比特数。因此,存在在DAC中电阻串和开关所占的面积增大的问题。
另外,近年来,由于使用1个驱动电路来控制数百个通道,因此,根据不同的情况,有时会出现针对1个电阻串的1个灰度等级同时选择数百个通道的现象。如专利文献1所记载的那样,在采用由电阻对低位比特进一步分压的方式的情况下,由于受布线寄生电阻和寄生元件的影响,输出精度的偏差变大。根据越接近上下电源电压,相邻灰度等级的电位差越大这样的伽玛特性,尤其是越接近上下电源电压,该影响就越明显。
发明内容
本发明的目的是提供一种能够在实现高灰度等级化的同时减少所需的面积,并且抑制输出精度偏差的电阻串方式的DAC。
本发明的DAC的特征是,具有:第1电阻串,生成:对基准电压的低位侧的非线性区域以1个灰度等级为单位进行分压而形成的多个低位侧灰度等级电压、对中间的线性区域以2k灰度等级为单位进行分压而形成的多个中间灰度等级电压、和对基准电压的高位侧的非线性区域以1个灰度等级为单位进行分压而形成的多个高位侧灰度等级电压;低位选择部,在作为转换对象的数字信号的值在上述低位侧灰度等级电压的范围内时,根据该数字信号的值,从该低位侧灰度等级电压中选择并输出对应的灰度等级电压;高位选择部,当上述数字信号的值在上述高位 侧灰度等级电压的范围内时,根据该数字信号的值,从该高位侧灰度等级电压中选择并输出对应的灰度等级电压;中间选择部,当上述数字信号的值在上述中间灰度等级电压的范围内时,根据该数字信号的除了低位k比特之外的高位比特的值,从该中间灰度等级电压中选择对应的灰度等级电压和比其低2k灰度等级的灰度等级电压作为中间电压输出;第2电阻串,对从上述中间选择部输出的两个中间电压的电压差进行2k等分而生成2k种分压电压;以及中间输出部,根据上述数字信号的低位k比特的值,从上述2k种分压电压中,选择并输出对应的灰度等级电压,其中,k是大于等于2的整数。
本发明利用第1电阻串,对中间的线性区域以2k(其中,k是大于等于2的整数)灰度等级为单位进行分压,中间选择部在作为转换对象的数字信号的值在中间灰度等级电压的范围内时,根据数字信号的除了低位k比特之外的高位比特的值,从中间灰度等级电压中选择对应的灰度等级电压和比其低2k灰度等级的灰度等级电压,作为中间电压输出。并且,第2电阻串通过对该两个中间电压的电压差进行2k等分而生成2k种分压电压,在中间输出部中,根据数字信号的低位k比特的值,从该分压电压中选择并输出对应的灰度等级电压。由此,可提供一种在实现高灰度等级化的同时,削减所需面积,并且抑制输出精度的偏差的电阻串方式的DAC。
附图说明
图1是表示本发明的实施例的DAC的结构图。
图2是以往的电阻串方式的DAC的结构图。
图3是表示液晶显示器的显示用驱动电压与亮度的关系的曲线图。
图4是表示图1的具体例的DAC的结构图。
图5是表示图4中的开关的具体例的图。
图中:1、6-电阻串;2-低位灰度等级选择部;3-高位灰度等级选择部;4、5-中间灰度等级选择部;7-中间灰度等级输出部;8-输出端子。
具体实施方式
中间选择部和高位选择部由基于P沟道MOS晶体管(以下称为“PMOS”)的开关元件构成。另一方面,低位选择部由基于N沟道MOS晶体管(以下称为“NMOS”)的开关元件、或基于组合了NMOS和PMOS的传输门的开关元件构成。由此,不会产生因反偏压所造成的开关特性的劣化,可获得良好的开关特性。
为了更好地理解本发明的上述的以及其它的目的和新特征,以下,参照附图,对本发明的优选实施例进行说明。其中附图只是用于说明,不构成对本发明的范围的限定。
[实施例1]
图1是表示本发明的实施例的DAC的结构图。
该DAC用于将作为转换对象的n比特的数字信号转换成模拟电压,其中具有电阻串1,该电阻串1连接在低位基准电压VRL与高位基准电压VRH之间,构成分压电路。在构成电阻串1的多个电阻器中,基准电压VRL侧的2m-1个(其中m<n)电阻器,设定为与灰度等级差对应的电阻值,使得依次生成灰度等级电压V1、V2、…、V2m-1。另外,灰度等级电压V0与基准电压VRL相同。m表示高位灰度等级选择部和低位灰度等级选择部的比特数。
另外,在构成电阻串1的电阻器中,基准电压VRH侧的2m个电阻器,设定为与灰度等级差对应的电阻值,使得依次生成灰度等级电压V2n-2、V2n-3、…、V2n-2m、V2n-2m-1。另外,灰度等级电压V2n-1与基准电压VRH相同。
另一方面,电阻串1的中间的电阻器设定为与2k灰度等级差对应的电阻值,使得按2k(其中2≤k<m)灰度等级,生成灰度等级电压V2m-1+2k、V2m-1+2×2k、…、V2n-2m-1-2k、V2n-2m-1。
从电阻串1输出的低位侧灰度等级电压V0、V1、V2、…、V2m-1 提供给低位灰度等级选择部2,高位侧的灰度等级电压V2n-1、V2n-2、…、V2n-2m提供给高位灰度等级选择部3。另外,在从电阻串1以2k灰度等级单位输出的中间灰度等级电压V2m-1、V2m-1+2k、V2m-1+2×2k、…、V2n-2m-1-2k、V2n-2m-1中,灰度等级电压V2m-1+2k、V2m-1+2×2k、…、V2n-2m-1提供给中间灰度等级选择部4,灰度等级电压V2m-1、V2m-1+2k、…、V2n-2m-1-2k提供给中间灰度等级选择部5。
低位灰度等级选择部2由连接成树状的切换开关组构成,根据n比特的数字信号(比特b0~bn-1),选择对应的灰度等级电压。另外,能够由该低位灰度等级选择部2选择输出的灰度等级电压最高为V2m-1。在被提供了指定其以上的灰度等级电压的数字信号的情况下,不进行从低位灰度等级选择部2的输出。
高位灰度等级选择部3同样由连接成树状的切换开关组构成,根据n比特的数字信号,选择对应的灰度等级电压。另外,能够由该高位灰度等级选择部3选择输出的灰度等级电压最低为V2n-2m。在被提供了指定其以下的灰度等级电压的数字信号的情况下,不进行从高位灰度等级选择部3的输出。
中间灰度等级选择部4由连接成树状的切换开关组构成,根据数字信号中的比特bk~bn-1,选择对应的灰度等级电压。另外,该中间灰度等级选择部4选择与使数字信号中的比特b0~bk-1全部为“1”的情况相对应的灰度等级电压。另外,能够被选择输出的灰度等级电压在从V2m-1+2k至V2n-2m-1的范围内,在被提供了指定该范围以外的灰度等级电压的数字信号的情况下,不进行从中间灰度等级选择部4的输出。
中间灰度等级选择部5由连接成树状的切换开关组构成,根据数字信号中的比特bk~bn-1,选择对应的灰度等级电压。另外,该中间灰度等级选择部5选择比中间灰度等级选择部4所选择的灰度等级电压低1级的灰度等级电压,即选择低2k灰度等级的灰度等级电压。因此,中间灰度等级选择部4、5根据数字信号中的比特bk~bn-1,选择输出一对灰度等级电压V2m-1+i×2k和V2m-1+(i-1)×2k,(其中i=1~2n-k-2m+1-k)。
中间灰度等级选择部4、5的输出侧与串联连接了具有相同电阻值的2k个电阻器的电阻串6的两端连接。另外,电阻串6由于与由中间灰度等级选择部4、5所选择的电阻串1的一个电阻器并联连接,所以为了减少因并联连接时的电阻值的变化所导致的误差,需要预先将该电阻串6的电阻值设定为比电阻串1的电阻器充分大的值(例如1000倍)。
电阻串6的各个电阻器的连接点(2k-1个部位)和中间灰度等级选择部4的输出侧,与中间灰度等级输出部7的输入侧连接。中间灰度等级输出部7由连接成树状的切换开关组构成,根据数字信号中的比特b0~bk-1,从由电阻串6分压的电压中选择对应的电压,作为灰度等级电压输出。
低位灰度等级选择部2、高位灰度等级选择部3以及中间灰度等级输出部7的输出侧与输出端子8连接,由数字信号所选择的选择部2~5或输出部7的灰度等级电压,作为模拟输出电压OUT从该输出端子8输出。
图3是表示液晶显示器的显示用驱动电压与亮度的关系的曲线图,横轴表示驱动电压,纵轴表示亮度。
如该图3所示,呈现所谓的伽玛特性,即,在驱动电压低的低位区域和驱动电压高的高位区域,相对于驱动电压的变化,亮度的变化变小,在中间区域,随着驱动电压的上升,亮度呈线性地增加。
这里,如果亮度的灰度等级设定成等间隔,则其灰度等级之间的电压不恒定,在低位灰度等级和高位灰度等级中,灰度等级之间的电压大,在中间灰度等级中,灰度等级之间的电压小。因此,在利用电阻串生成灰度等级电压的情况下,中间的电阻器的电阻值小,且为大致恒定的值。而两端(低位侧和高位侧)的电阻器的电阻值大,且该值不恒定。
在图1中,低位灰度等级选择部2和高位灰度等级选择部3是在驱动电压与亮度的关系为非线性的区域选择灰度等级电压的。另外,中间灰度等级选择部4、5是在驱动电压与亮度具有线性关系的区域选择灰度等级电压的。因此,对于电阻串1的基准电压VRL侧的2m-1个电阻器、 和基准电压VRH侧的2m个电阻器的电阻值而言,考虑到这样的特性而设定为与灰度等级差对应的电阻值。另一方面,对于按照电阻串1的中间的每个2k灰度等级所设置的电阻器的电阻值而言,分别设定为与2k灰度等级相应的电阻值。
下面,说明图1的动作。
在所提供的数字信号为从0至2m-1的值的情况下,由于是在高位灰度等级选择部3和中间灰度等级选择部4、5的范围以外,所以从这些选择部没有任何的输出。另一方面,由低位灰度等级选择部2对应数字信号的值,选择灰度等级电压V0~V2m-1中的任意一个,把其作为模拟输出电压OUT从输出端子8输出。
在所提供的数字信号为从2n-2m至2n-1的值的情况下,由于是在低位灰度等级选择部2和中间灰度等级选择部4、5的范围以外,所以从这些选择部没有任何的输出。另一方面,由高位灰度等级选择部3对应数字信号的值,选择从灰度等级电压V2n-2m至V2n-1中的任意一个,把其作为模拟输出电压OUT从输出端子8输出。
在所提供的数字信号为从2m至2n-2m-1的值的情况下,由于是在低位灰度等级选择部2和高位灰度等级选择部3的范围以外,所以从这些选择部没有任何的输出。另一方面,由中间灰度等级选择部4选择与数字信号的低位k比特全部为“1”的值对应的灰度等级电压V2m-1+i×2k,并输出到电阻串6的一端。另外,由中间灰度等级选择部5选择比中间灰度等级选择部4所输出的灰度等级电压低2k灰度等级的灰度等级电压V2m-1+(i-1)×2k,并输出到电阻串6的另一端。
并且,中间灰度等级输出部7从由电阻串对从V2m+(i-1)×2k到V2m-1+i×2k的电压均匀地进行了2k分压的灰度等级电压中,选择与数字信号的低位k比特对应的灰度等级电压,把其作为模拟输出电压OUT从输出端子8输出。
图4是表示图1的DAC的具体例的结构图。
该DAC是图1所示的结构例,图中表示了在设n=6、m=3、k=2时 的选择部2~5、和中间灰度等级输出部7的具体的切换开关组的结构。如图中放大表示的那样,各个开关SW在对应的比特bi为“1”时,图中上侧的开关元件SWh导通,在比特bi为“0”(即比特/bi为“1”)时,下侧的开关元件SWl导通。另外,在图4中,各个开关SW的上侧或下侧的没有连接目标的线,表示实际上未连接。因此,这样的开关不是切换开关,可置换为通/断开关。
这里,如果把每一个切换开关和通/断开关的开关元件数量分别设为2、1,来计算开关元件的数量,则图4的开关元件数量为90个。而图2的开关元件的数量为126个。而且,构成电阻串的电阻器的数量,在图4的情况下为31个,在图2的情况下是63个。这样,图4的DAC与图2的DAC相比可以看出:大幅地削减了开关元件和电阻器的数量。
图5是表示图4中的开关的具体例的图。
图5(a)中,开关元件SWh、SWl全都用NMOS构成,并把这些NMOS的漏极相互连接起来作为输出侧,分别把源极作为输入侧。另外,向开关元件SWh的栅极提供比特bi的信号,向开关元件SWl的栅极提供利用非门将比特bi进行了反转的信号/bi。该图5(a)的开关,可有效地作为输入侧电位低的低位灰度等级选择部2的开关来使用。
图5(b)中,开关元件SWh、SWl全都用PMOS构成,并把这些PMOS的漏极相互连接起来作为输出侧,分别把源极作为输入侧。另外,向开关元件SWl的栅极提供比特bi的信号,向开关元件SWh的栅极提供利用非门将比特bi进行了反转的信号/bi。该图5(b)的开关,可有效地作为输入侧电位高的高位灰度等级选择部3的开关来使用。
图5(c)中,利用组合了PMOS和NMOS的传输门来构成开关元件SWh、SWl。向开关元件SWh的PMOS和开关元件SWl的NMOS的栅极提供比特bi的信号,向开关元件SWh的NMOS和开关元件SWl的PMOS的栅极提供利用非门将该比特bi进行了反转的信号/bi。该图5(c)的开关可获得不受输入侧的电位影响的良好的开关特性。
这样,本实施例的DAC设有对数字信号直接解码来选择灰度等级 电压的低位灰度等级选择部2和高位灰度等级选择部3,用于选择灰度等级电压相对于亮度呈非线性变化的低位灰度等级和高位灰度等级。另外,具有:选择具有2k灰度等级差的两个灰度等级电压的中间灰度等级选择部4、5;将所选择的两个灰度等级电压进一步进行2k分压的电阻串6;和从中选择出对应的灰度等级电压的中间灰度等级输出部7,用于选择灰度等级电压呈线性变化的中间灰度等级。由此,具有可削减生成中间灰度等级的电阻串的电阻器、和选择用的开关的数量的优点。
另外,在本实施例的说明中,为了便于说明,以n=6、m=3、k=2进行了具体说明,但本发明的内容应适用于n≥8的8比特以上的DAC。因为在8比特以上的DAC中,上述的问题更为突出。另外,在上述8比特以上的DAC中,从面积和偏差方面考虑,优选高位灰度等级选择部和低位灰度等级选择部的比特数为整个比特数的3%左右,因此,优选m=n-5。通过满足m=n-5,可在实现高灰度等级化的同时减少输出精度的偏差。
另外,在利用本发明构成转换对象为8比特的DAC的情况下,与以往的DAC相比,可缩小40%的面积。如果增加转换对象的比特数,则可获得更好的效果。
另外,本发明不限于上述的实施例,可进行各种变形。作为其变形,例如有以下几种。
(1)图4表示了6比特的DAC的具体例,图1中的n、m、k的值只要满足2≤k<m<n的关系,则可以任意地构成。例如在8比特的DAC中,可构成为,使k=2、m=5,利用低位灰度等级选择部2和高位灰度等级选择部3分别选择低位和高位的32灰度等级,利用中间灰度等级选择部4、5按4个灰度等级选择中间灰度等级。
(2)也可以不用电阻串6而用使用了电容器的电容分压。
(3)通过把低位灰度等级选择部2和高位灰度等级选择部3的开关用MOS晶体管形成在不同的阱中,可防止因反偏压而造成的开关特性的劣化。
Claims (4)
1.一种数模转换器,其特征在于,具有:
第1电阻串,生成:对基准电压的低位侧的非线性区域以1个灰度等级为单位进行分压而形成的多个低位侧灰度等级电压、对中间的线性区域以2k灰度等级为单位进行分压而形成的多个中间灰度等级电压、和对高位侧的非线性区域以1个灰度等级为单位进行分压而形成的多个高位侧灰度等级电压;
低位选择部,当作为转换对象的数字信号的值在上述低位侧灰度等级电压的范围内时,根据该数字信号的值,从该低位侧灰度等级电压中选择并输出对应的灰度等级电压;
高位选择部,当上述数字信号的值在上述高位侧灰度等级电压的范围内时,根据该数字信号的值,从该高位侧灰度等级电压中选择并输出对应的灰度等级电压;
中间选择部,当上述数字信号的值在上述中间灰度等级电压的范围内时,根据该数字信号的除了低位k比特之外的高位比特的值,从该中间灰度等级电压中选择对应的灰度等级电压和比其低2k灰度等级的灰度等级电压作为中间电压输出;
第2电阻串,对从上述中间选择部输出的两个中间电压的电压差进行2k等分而生成2k种分压电压;以及
中间输出部,根据上述数字信号的低位k比特的值,从上述2k种分压电压中,选择并输出对应的灰度等级电压,
其中,k是大于等于2的整数。
2.根据权利要求1所述的数模转换器,其特征在于,上述低位选择部由基于N沟道MOS晶体管的开关元件构成,将上述NMOS晶体管的漏极之间连接起来作为输出侧,将上述NMOS晶体管的源极分别作为输入侧,上述中间选择部和高位选择部由基于P沟道MOS晶体管的开关元件构成,将上述PMOS晶体管的漏极之间连接起来作为输出侧,将上述PMOS晶体管的源极分别作为输入侧。
3.根据权利要求1所述的数模转换器,其特征在于,在上述作为转换对象的数字信号为n比特的情况下,高位侧灰度等级数m为m=n-5。
4.根据权利要求1所述的数模转换器,其特征在于,上述作为转换对象的数字信号大于等于8比特。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012327 | 2006-01-20 | ||
JP2006-012327 | 2006-01-20 | ||
JP2006012327A JP4639153B2 (ja) | 2006-01-20 | 2006-01-20 | ディジタル・アナログ変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101004896A CN101004896A (zh) | 2007-07-25 |
CN101004896B true CN101004896B (zh) | 2011-06-15 |
Family
ID=38285006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101451916A Expired - Fee Related CN101004896B (zh) | 2006-01-20 | 2006-11-17 | 数模转换器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7365670B2 (zh) |
JP (1) | JP4639153B2 (zh) |
KR (1) | KR101243169B1 (zh) |
CN (1) | CN101004896B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007248723A (ja) * | 2006-03-15 | 2007-09-27 | Sharp Corp | 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 |
JP4779875B2 (ja) * | 2006-08-24 | 2011-09-28 | ソニー株式会社 | ディジタル−アナログ変換器および映像表示装置 |
US7375670B1 (en) * | 2006-11-27 | 2008-05-20 | Himax Technologies Limited | Digital-to-analog converter |
KR101361275B1 (ko) * | 2007-08-08 | 2014-02-11 | 엘지전자 주식회사 | 디지털 디스플레이의 디지털 아날로그 변환 장치 |
KR20090027372A (ko) * | 2007-09-12 | 2009-03-17 | 삼성전자주식회사 | 디지털 아날로그 컨버터 및 이의 구동 방법과 이를포함하는 소스 드라이버 및 표시 장치 |
US7598894B2 (en) * | 2007-10-19 | 2009-10-06 | Himax Technologies Limited | Source driver and digital-to-analog converter thereof |
JP4627078B2 (ja) * | 2007-10-25 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
KR101434482B1 (ko) | 2007-12-13 | 2014-08-27 | 삼성디스플레이 주식회사 | 신호 처리 장치, 이를 이용한 데이터 보정 방법 및 이를구비한 표시 장치 |
JP2009288526A (ja) * | 2008-05-29 | 2009-12-10 | Sharp Corp | Da変換回路、液晶駆動回路、液晶表示装置、およびda変換回路の設計方法 |
KR101081356B1 (ko) * | 2009-10-27 | 2011-11-08 | 주식회사 실리콘웍스 | 액정 디스플레이 패널 구동 회로 |
US9124296B2 (en) * | 2012-06-27 | 2015-09-01 | Analog Devices Global | Multi-stage string DAC |
CN103021352B (zh) * | 2012-09-28 | 2014-08-20 | 合肥京东方光电科技有限公司 | 液晶面板驱动方法 |
US8912940B2 (en) | 2012-11-14 | 2014-12-16 | Analog Devices Technology | String DAC charge boost system and method |
US8912939B2 (en) | 2012-12-14 | 2014-12-16 | Analog Devices Technology | String DAC leakage current cancellation |
CN103354451B (zh) * | 2013-06-03 | 2016-06-08 | 友达光电(苏州)有限公司 | 数模转换模块及包含其的灰阶电压产生模块 |
CN103646634B (zh) * | 2013-11-28 | 2016-04-20 | 北京京东方光电科技有限公司 | Gamma参考电压产生电路、源极驱动器及显示装置 |
CN103684452B (zh) * | 2013-12-17 | 2017-01-04 | 华为技术有限公司 | 一种动态单元匹配的方法和装置 |
CN104103252B (zh) * | 2014-06-23 | 2017-02-08 | 京东方科技集团股份有限公司 | 伽马电压产生装置、灰阶电压产生装置以及显示装置 |
CN105096800B (zh) * | 2015-08-13 | 2018-05-25 | 京东方科技集团股份有限公司 | 灰阶电压转换方法及其模块、数据驱动电路和显示面板 |
CN105188204B (zh) * | 2015-08-26 | 2017-09-01 | 中国科学院上海高等研究院 | 用于amoled列驱动电路的数模转换电路及方法 |
KR102392504B1 (ko) * | 2015-09-18 | 2022-05-02 | 엘지디스플레이 주식회사 | 데이터 구동회로와 이를 이용하는 표시장치와 그의 구동방법 |
KR20170087832A (ko) * | 2016-01-21 | 2017-07-31 | 주식회사 실리콘웍스 | 디스플레이 장치의 소스 드라이버 |
US10128865B1 (en) * | 2017-07-25 | 2018-11-13 | Macronix International Co., Ltd. | Two stage digital-to-analog converter |
CN107665689B (zh) * | 2017-10-27 | 2020-06-05 | 深圳市华星光电技术有限公司 | 伽马芯片、时序控制芯片及液晶显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5093661A (en) * | 1990-02-09 | 1992-03-03 | Nec Corporation | Resistive string type digital-to-analog converting unit |
CN1367583A (zh) * | 2001-01-20 | 2002-09-04 | 盛群半导体股份有限公司 | 具有脉冲宽度调制输出的电阻串数字模拟转换器 |
US6950045B2 (en) * | 2003-12-12 | 2005-09-27 | Samsung Electronics Co., Ltd. | Gamma correction D/A converter, source driver integrated circuit and display having the same and D/A converting method using gamma correction |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01147912A (ja) * | 1987-12-03 | 1989-06-09 | Nec Corp | アナログ電圧生成回路 |
JP3621249B2 (ja) * | 1998-02-27 | 2005-02-16 | 富士通株式会社 | 電圧選択回路、lcd駆動回路及びd/a変換器 |
JP3317263B2 (ja) * | 1999-02-16 | 2002-08-26 | 日本電気株式会社 | 表示装置の駆動回路 |
GB2362277A (en) | 2000-05-09 | 2001-11-14 | Sharp Kk | Digital-to-analog converter and active matrix liquid crystal display |
TW531971B (en) * | 2000-11-24 | 2003-05-11 | Semiconductor Energy Lab | D/A converter circuit and semiconductor device |
JP2002271201A (ja) * | 2001-03-09 | 2002-09-20 | Fujitsu Ltd | A/d変換器 |
JP4629971B2 (ja) * | 2003-12-11 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 非直線a/d変換されたデジタル信号対応のd/a変換回路及びそれを内蔵した音声信号処理回路及び表示装置 |
US7183962B1 (en) * | 2004-05-17 | 2007-02-27 | Marvell International Ltd. | Low power asynchronous data converter |
KR101256001B1 (ko) * | 2004-07-08 | 2013-04-18 | 오끼 덴끼 고오교 가부시끼가이샤 | 액정표시장치의 구동회로 |
US7265697B2 (en) * | 2005-03-08 | 2007-09-04 | Himax Technologies Limitd | Decoder of digital-to-analog converter |
-
2006
- 2006-01-20 JP JP2006012327A patent/JP4639153B2/ja active Active
- 2006-11-09 KR KR1020060110317A patent/KR101243169B1/ko active IP Right Grant
- 2006-11-17 CN CN2006101451916A patent/CN101004896B/zh not_active Expired - Fee Related
- 2006-12-19 US US11/640,859 patent/US7365670B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5093661A (en) * | 1990-02-09 | 1992-03-03 | Nec Corporation | Resistive string type digital-to-analog converting unit |
CN1367583A (zh) * | 2001-01-20 | 2002-09-04 | 盛群半导体股份有限公司 | 具有脉冲宽度调制输出的电阻串数字模拟转换器 |
US6950045B2 (en) * | 2003-12-12 | 2005-09-27 | Samsung Electronics Co., Ltd. | Gamma correction D/A converter, source driver integrated circuit and display having the same and D/A converting method using gamma correction |
Also Published As
Publication number | Publication date |
---|---|
KR20070077047A (ko) | 2007-07-25 |
US7365670B2 (en) | 2008-04-29 |
JP4639153B2 (ja) | 2011-02-23 |
US20070171113A1 (en) | 2007-07-26 |
KR101243169B1 (ko) | 2013-03-13 |
JP2007195018A (ja) | 2007-08-02 |
CN101004896A (zh) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101004896B (zh) | 数模转换器 | |
CN101222231B (zh) | 解码电路、数据驱动器和显示装置 | |
US7576674B2 (en) | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit | |
US7639166B2 (en) | D/A converter circuit | |
US7425941B2 (en) | Source driver of liquid crystal display | |
JP4472507B2 (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
US7812752B2 (en) | Digital-to-analog converter circuit, data driver and display device | |
JP5137686B2 (ja) | デジタルアナログ変換回路とデータドライバ及び表示装置 | |
US20110261086A1 (en) | Two-stage dac architecture for lcd source driver utilizing one-bit serial charge redistribution dac | |
CN101505154B (zh) | 数字模拟转换电路和数据驱动器及显示装置 | |
CN102201193B (zh) | 数字模拟转换电路、数据驱动器及显示装置 | |
CN101316103A (zh) | 数模转换器及其方法 | |
CN101388670A (zh) | 数模转换器和驱动数模转换器的方法 | |
JP2008034955A (ja) | ディジタル−アナログ変換器および映像表示装置 | |
CN101783108A (zh) | 信号电压生成电路、显示面板驱动装置以及显示设备 | |
KR100822801B1 (ko) | 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버 | |
US8605122B2 (en) | Gamma voltage generation circuit | |
JP2009288526A (ja) | Da変換回路、液晶駆動回路、液晶表示装置、およびda変換回路の設計方法 | |
JP4819921B2 (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
TWI436320B (zh) | 源極驅動器 | |
CN101315753B (zh) | 液晶显示装置的驱动装置 | |
KR101296643B1 (ko) | 액정 표시 장치의 데이터 구동 장치 및 방법 | |
JP4724785B2 (ja) | 液晶表示装置および液晶表示装置の駆動装置 | |
KR20220094671A (ko) | 감마부 및 이를 포함하는 표시장치 | |
KR20000001829A (ko) | 선형/비선형 디지탈-아날로그 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: OKI SEMICONDUCTOR CO., LTD. Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD. Effective date: 20131113 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20131113 Address after: Kanagawa Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd. Address before: Tokyo, Japan Patentee before: Oki Electric Industry Co.,Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110615 |
|
CF01 | Termination of patent right due to non-payment of annual fee |