CN101783108A - 信号电压生成电路、显示面板驱动装置以及显示设备 - Google Patents

信号电压生成电路、显示面板驱动装置以及显示设备 Download PDF

Info

Publication number
CN101783108A
CN101783108A CN201010002978A CN201010002978A CN101783108A CN 101783108 A CN101783108 A CN 101783108A CN 201010002978 A CN201010002978 A CN 201010002978A CN 201010002978 A CN201010002978 A CN 201010002978A CN 101783108 A CN101783108 A CN 101783108A
Authority
CN
China
Prior art keywords
voltage
gamma
corrected
dividing potential
potential drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010002978A
Other languages
English (en)
Inventor
奥谷茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101783108A publication Critical patent/CN101783108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及信号电压生成电路、显示面板驱动装置以及显示设备。电压选择单元基于由例如10位灰阶数据D<9:0>表示的灰阶值，从由一个基准电压生成的γ校正电压Va0、Va1、Va16、……、Va1008、Va1022、Va1023当中选择两个电压Vb1和Vb2。分压生成单元通过将Vb1和Vb2之间的电压差划分成16个相等的部分生成分压Vc1-Vc16。当Va0被选择时分压生成单元使Vc1的电压值是Va0的电压值，当Va1被选择时使Vc2的电压值为Va1的电压值，当Va1022被选择时使Vc 15的电压值是Va1022，并且当Va1023被选择时使Vc16的电压值是Va1023的电压值。DAC基于低阶四位D<3:0>从Vc1-Vc16当中选择一个分压。

Description

信号电压生成电路、显示面板驱动装置以及显示设备
技术领域
本发明涉及信号电压生成电路、显示面板驱动装置以及显示设备，具体地涉及一种根据输入灰阶生成信号电压的技术。
背景技术
在近来的显示设备中已经广泛地采用诸如LCD(液晶显示)的显示面板。用于这样的显示面板的驱动装置配备有根据输入灰阶(由输入显示数据指示的灰阶)生成信号电压的信号电压生成电路。在此信号电压生成电路中，执行基于显示面板的光学特性的γ校正。
例如，日本未经审查的专利申请公开No.2007-248723(在下文中被称为“Hirashima”)公布了一种由电源选择电路、线性DAC(数字模拟转换器)、以及输出电压选择电路组成的信号电压生成电路。电源选择电路基于n位灰阶数据的高阶m位从多个γ校正电压当中选择两个γ校正电压。线性DAC将由电源选择电路选择的两个γ校正电压之间的电压差划分为具有k位分辨率(k＝n-m)的相等部分，并且基于灰阶数据的低阶k位输出分压中的一个。输出电压选择电路基于灰阶数据选择并且输出线性DAC的输出电压和多个外部输入的电压中的一个电压。
当灰阶数据表示最小灰阶值或者最大灰阶值附近的灰阶值时，上述的输出电压选择电路选择与该灰阶值相对应的外部输入的电压。否则，输出电压选择电路选择线性DAC的输出电压。
以该方式，能够处理在灰阶的两端处(在最小灰阶值和最大灰阶值的附近)急剧变化的实际γ曲线(灰阶电压特性)。
发明内容
然而，本发明人已经发现下述问题，在上述的Hirashima中，信号电压生成电路需要用于输入外部电压的电源(在下文中被称为“外部电源”)。在这样的情况下，例如，信号电压生成电路被提供有用于接收外部电压的大量端子。因此，电路规模(即，半导体封装的尺寸)会变得较大。
本发明的示例性方面是信号电压生成电路，该信号电压生成电路包括：第一电压选择单元，该第一电压选择单元基于由n位灰阶数据表示的灰阶值从由一个基准电压生成的多个γ校正电压当中选择两个γ校正电压作为用于灰阶数据的高阶m位的γ校正电压；分压生成单元，该分压生成单元通过将所选择的两个γ校正电压之间的电压差划分成2k个相等的部分生成第一至第2k分压(k＝n-m)；以及第二电压选择单元，该第二电压选择单元基于灰阶数据的低阶k位从第一至第2k分压当中选择一个分压。第一电压选择单元从至少下述电压当中选择两个γ校正电压：与由灰阶数据表示的包括最小灰阶值的用于每2k个灰阶级的灰阶值相对应的γ校正电压、与比最小灰阶值大一的灰阶值相对应的第一γ校正电压、与由灰阶数据表示的最大灰阶值相对应的γ校正电压、以及与比最大灰阶值小一的灰阶值相对应的第二γ校正电压。当与最小灰阶值相对应的γ校正电压被选择时分压生成单元使第一分压的电压值为与最小灰阶值相对应的γ校正电压的电压值，当第一γ校正电压被选择时分压生成单元使第二分压的电压值为第一γ校正电压的电压值，当第二γ校正电压被选择时分压生成单元使第(2k-1)分压的电压值为第二γ校正电压的电压值，并且当与最大灰阶值相对应的γ校正电压被选择时分压生成单元使第2k分压的电压值成为与最大灰阶值相对应的γ校正电压的电压值。
此外，本发明的另一示例性方面是显示面板驱动装置，该显示面板驱动装置包括：数据整形电路，该数据整形电路将输入数据整形为n位灰阶数据；γ校正电压生成电路，该γ校正电压生成电路从一个基准电压至少生成下述电压：由灰阶数据表示的包括最小灰阶值的用于每2k个灰阶级(k＝n-m)的灰阶值相对应的γ校正电压、与比最小灰阶值大一的灰阶值相对应的第一γ校正电压、与由灰阶数据表示的最大灰阶值相对应的γ校正电压、以及与比最大灰阶值小一的灰阶值相对应的第二γ校正电压；以及上述的信号电压生成电路。
此外，本发明的另一示例性方面是显示设备，该显示设备包括上述显示面板驱动装置和通过此显示面板驱动装置驱动的显示面板。
即，在本发明中，能够通过仅使用从一个基准电压生成的γ校正电压取决于接近最小灰阶值或者最大灰阶值的灰阶精确地生成信号电压。因此，不需要与在上述Hirashima中使用的相似的外部电源。
根据本发明，能够在不使用任何外部电源的情况下处理γ曲线两端处的急剧变化，使得能够防止信号电压生成电路以及应用信号电压生成电路的显示面板驱动装置和显示设备的规模的增加。
附图说明
结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点和特征将更加明显，其中：
图1是示出应用了根据本发明的第一至第三示例性实施例的信号电压生成电路的显示设备和显示面板驱动装置的构造示例的框图；
图2是示出根据本发明的第一示例性实施例的信号电压生成电路的构造示例的框图；
图3是示出根据本发明的第一示例性实施例的用于在信号电压生成电路中使用的开关控制单元的构造示例的框图；
图4是示出用于在根据本发明的第一示例性实施例的信号电压生成电路中使用的开关的操作示例的表；
图5是示出用于在根据本发明的第一示例性实施例的信号电压生成电路中使用的第一电压选择单元的操作示例的表；
图6是示出在根据本发明的第一示例性实施例的信号电压生成电路中在灰阶数据表示最小灰阶值的情况下的操作示例的框图；
图7是示出用于在根据本发明的第一示例性实施例的信号电压生成电路中使用的第二电压选择单元的操作示例的表；
图8是示出在根据本发明的第一示例性实施例的信号电压生成电路中在灰阶数据表示最小灰阶值附近的灰阶值的情况下的操作示例的框图；
图9是示出在根据本发明的第一示例性实施例的信号电压生成电路中在灰阶数据表示最大灰阶值附近的灰阶值的情况下的操作示例的框图；
图10是示出在根据本发明的第一示例性实施例的信号电压生成电路中，灰阶数据表示最大灰阶值的情况下的操作示例的框图；
图11A是示出根据本发明的第一示例性实施例的信号电压生成电路中的输出电压特性的图；
图11B是示出根据本发明的第一示例性实施例的信号电压生成电路中的输出电压特性的图；
图11C是示出根据本发明的第一示例性实施例的信号电压生成电路中的输出电压特性的图；
图12是示出根据本发明的第二示例性实施例的信号电压生成电路的构造示例的框图；
图13是示出用于在根据本发明的第二示例性实施例的信号电压生成电路中使用的开关的操作示例的表；
图14是示出在根据本发明的第二示例性实施例的信号电压生成电路中在灰阶数据表示最小灰阶值附近的灰阶值的情况下的操作示例的框图；
图15是示出在根据本发明的第二示例性实施例的信号电压生成电路中在灰阶数据表示最大灰阶值附近的灰阶值的情况下的操作示例的框图；
图16A是示出根据本发明的第二示例性实施例的信号电压生成电路中的输出电压特性的图；
图16B是示出根据本发明的第二示例性实施例的信号电压生成电路中的输出电压特性的图；
图17是示出根据本发明的第三示例性实施例的信号电压生成电路的构造示例的框图；以及
图18是示出根据本发明的第三示例性实施例的信号电压生成电路的另一构造示例的框图。
具体实施方式
在下文中，将参考图1至图18解释根据本发明的第一至第三示例性实施例的信号电压生成电路、应用了这些信号电压生成电路的显示面板驱动装置和显示设备的构造示例。注意的是，在所有附图中相同的标记被分配给相同的元素，并且为了使解释清楚适当地省略它们重复的解释。
图1中所示的显示设备1通常包括诸如LCD的显示面板10和驱动显示面板10的显示面板驱动装置20。显示设备1可以具有对于第一至第三示例性实施例来说共同的结构。
此外，显示面板驱动装置20包括数据整形电路100、γ校正电压生成电路200、信号电压生成电路300、以及输出放大器400。数据整形电路100将从图形卡(未示出)等输入的串行数据Din整形为n位灰阶数据D<n:0>，并且将其提供给信号电压生成电路300。γ校正电压生成电路200从基准电压Vref生成多个γ校正电压Va，并且将它们提供给信号电压生成电路300。信号电压生成电路300使用γ校正电压Va来基于由灰阶数据D<n:0>表示的灰阶值生成信号电压(在下文中被称为“输出电压”)。形成如图1中所示的电压跟随器电路的输出放大器400对来自于信号电压生成电路300的输出电压Vout执行阻抗转换，并且将对其执行阻抗转换的电压提供给显示面板10。除了由γ校正电压生成电路200生成的γ校正电压Va的数目和信号电压生成电路300的内部构造之外，显示面板驱动装置20可以具有对于第一至第三示例性实施例来说共同的结构。
此外，数据整形电路100包括移位寄存器110、数据寄存器120、数据锁存电路130、以及电平移位器140。移位寄存器110在时钟CLK的每次上升或者下降时序移位并且输出开始脉冲SP。在无论何时移位开始脉冲SP并且将其从移位寄存器110输出时数据寄存器120将数据Din保留一位，从而获得灰阶数据D<n:0>。数据锁存电路130锁存被保留在数据寄存器120中的灰阶数据D<n:0>，并且将其提供给电平移位器140。电压移位器140转换要被提供给信号电压生成电路300的灰阶数据D<n:0>的电压电平。
在下文中，参考图2至图18逐个解释第一至第三示例性实施例。
[第一示例性实施例]
[构造示例]
如图2中所示，根据本示例性实施例的信号电压生成电路300包括电压选择单元310、分压生成单元320、DAC 330、以及开关控制单元340。电压选择单元310基于例如10位灰阶数据D<9:0>的高阶6位D<9:4>从多个γ校正电压Va当中选择两个γ校正电压(在下文中被称为“选择电压”)Vb1和Vb2。分压生成单元320通过将从电压选择单元310输出的选择电压Vb1和Vb2之间的电压差划分为16(210-6)个相等的部分生成分压Vc1至Vc16。DAC 330基于灰阶数据D<9:0>的低阶的4位D<3:0>输出分压Vc1至Vc16中的一个作为电压Vout。开关控制单元340基于由灰阶数据D<9:0>表示的灰阶值生成下面解释的用于控制开关SW1至SW6的控制信号CS1至CS5。注意的是，电压选择单元310和DAC 330分别对应于上述第一和第二电压选择单元。
将下述电压从图1中所示的γ校正电压生成电路200输入至电压选择单元310：与由灰阶数据D<9:0>表示的用于包括最小灰阶值(0灰阶)“0000000000”的每16个灰阶级的灰阶值相对应的γ校正电压Va0、Va16、Va32、……、Va992以及Va1008、与1灰阶“0000000001”相对应的γ校正电压Va1、与1022灰阶“1111111110”相对应的γ校正电压Va1022、以及与最大灰阶值(1023灰阶)“1111111111”相对应的γ校正电压Va1023。
此外，电压选择单元310包括开关SW1和SW3以及DAC 311。开关SW1取决于控制信号CS 1选择γ校正电压Va0和Va1中的任何一个。开关SW3取决于控制信号CS2选择γ校正电压Va1022和Va1023中的任何一个。DAC 311基于灰阶数据D<9:0>的高阶6位D<9:4>，从由开关SW1和SW3选择的γ校正电压和γ校正电压Va16、Va32、……、Va992以及Va1008当中确定选择电压Vb1和Vb2。DAC 311包括DAC3111、DAC3112、以及开关SW5和SW6。DAC 3111基于D<9:4>从由开关SW1和SW3选择的γ校正电压和用于每32个灰阶级的γ校正电压Va32、Va64、……、Va960以及Va992当中选择一个电压Vb11。DAC 3112基于D<9:4>从用于每32个灰阶级的γ校正电压Va16、Va48、……、Va976以及Va1008当中选择一个电压Vb12。开关SW5取决于控制信号CS5输出选择电压Vb11和Vb12中的任何一个作为选择电压Vb1。开关SW6取决于控制信号CS5输出选择电压Vb11和Vb12中的任何一个作为选择电压Vb2。
此外，分压生成单元320包括运算放大器321和322、串联电阻器阵列323、以及开关SW2和SW4。选择电压Vb1被输入至运算放大器321的非倒相输入端子。选择电压Vb2被输入至运算放大器322的非倒相输入端子。串联电阻器阵列323被串联地连接在运算放大器321和322的输出端子之间，并且由彼此具有相同的电阻值的电阻器R1至R16组成。开关SW2取决于控制信号CS1将运算放大器321的输出端子或者电阻器R1和R2之间的连接点连接至运算放大器321的倒相输入端子。开关SW4取决于控制信号CS2至CS4将运算放大器322的输出端子、电阻器R15和R16之间的连接点以及电阻器R14和R15之间的连接点中的一个连接至运算放大器322的倒相输入端子。注意的是，为了方便起见在图2中的标记Vc17仅仅被示出为指示在运算放大器322的输出端子处生成的电压，并且没有被示出指示要被输出至DAC330的分压。
如上所述，能够简单地构造电压选择单元310和分压生成单元320。
此外，如图3中所示，开关控制单元340包括控制信号生成单元341、342以及343。控制信号生成单元341基于灰阶数据D<9:0>生成控制信号CS1。控制信号生成单元342基于灰阶数据D<9:0>生成控制信号CS2。控制信号生成单元343基于控制信号CS2和灰阶数据D<9:0>生成控制信号CS3和CS4。
更加具体地，控制信号生成单元341包括OR电路3411、NOR电路3412、以及AND电路3413。数据D<9:0>的低阶4位D<0>至D<3>被输入至OR电路3411。数据D<9:0>的高阶6位D<4>至D<9>被输入至NOR电路3412。OR电路3411和NOR电路3412的输出被输入至AND电路3413。因此，如图4中所示，仅当灰阶数据D<9:0>表示1灰阶“0000000001”至15灰阶“0000001111”时控制信号CS1变成H(高)电平，并且否则变成L(低)电平。
此外，控制信号生成单元342包括AND电路3421、NAND电路3422、以及NOR电路3423。D<0>至D<3>被输入至AND电路3421。D<4>至D<9>被输入至NAND电路3422。AND电路3421和NAND电路3422的输出被输入至NOR电路3423。因此，如图4中所示，仅当灰阶数据D<9:0>表示1008灰阶“1111110000”至1022灰阶“1111111110”时控制信号CS2变成H电平，并且否则变成L电平。
此外，控制信号生成单元343包括AND电路3431和NOR电路3432。D<0>至D<9>被输入至AND电路3431。AND电路3431的输出和控制信号CS2被输入至NOR电路3432。控制信号生成单元343输出AND电路3431的输出作为控制信号CS3，并且输出NOR电路3432的输出作为控制信号CS4。因此，如图4中所示，仅当灰阶数据D<9:0>表示1023灰阶“1111111111”时控制信号CS3变成H电平，并且否则变成L电平。同时，仅当灰阶数据D<9:0>表示1008灰阶“1111110000”至1023灰阶“1111111111”时控制信号CS4变成L电平，并且否则变成H电平。
此外，尽管省略了用于控制信号CS5的生成单元的构造的阐述，但是作出如下假设，如图5中所示，当满足D<4>＝“1”时控制信号CS5变成H电平，并且当满足D<4>＝“0”时变成L电平。
[操作示例]
接下来，以下面的操作示例(1)至(5)的顺序解释本示例性实施例的操作：
(1)在灰阶数据D<9:0>表示0灰阶“0000000000”的情况下的操作示例；
(2)在灰阶数据D<9:0>表示1灰阶“0000000001”至15灰阶“0000001111”的情况下的操作示例；
(3)在灰阶数据D<9:0>表示16灰阶“0000010000”至1007灰阶“1111101111”的情况下的操作示例；
(4)在灰阶数据D<9:0>表示1008灰阶“1111110000”至1022灰阶“1111111110”的情况下的操作示例；以及
(5)在灰阶数据D<9:0>表示1023灰阶“1111111111”的情况下的操作示例。
[操作示例(1)]
当灰阶数据D<9:0>表示0灰阶“0000000000”时，控制信号CS1变成L电平，如图4中所示，使得它进入图2中所示的开关SW1选择γ校正电压Va0的状态。在该点，D<9:0>的高阶6位D<9:4>是“000000”。因此，DAC 3111输出γ校正电压Va0作为选择电压Vb11，并且DAC3112输出γ校正电压Va16作为选择电压Vb12。
此外，当控制信号CS1处于L电平时，分压生成单元320中的开关SW2将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子。同时，当控制信号CS2和CS3处于L电平并且控制信号CS4处于H电平时，开关SW4将运算放大器322的输出端子(分压Vc17)连接至它的倒相输入端子。
此外，如图5中所示，控制信号CS5变成L电平。在该点，开关SW5选择分压Vb11，从而将选择电压Vb1＝γ校正电压Va0输出至运算放大器321。开关SW6选择分压Vb12，从而将选择电压Vb2＝γ校正电压Va16输出至运算放大器322。
因此，如图6中所示，运算放大器321形成电压跟随器电路，并且从而分压Vc1＝γ校正电压Va0被输入至DAC 330。在该点，灰阶数据D<9:0>的低阶4位D<3:0>指示“0000”。因此，如图7中所示，DAC330选择分压Vc1＝γ校正电压Va0作为输出电压Vout。
[操作示例(2)]
当灰阶数据D<9:0>表示1灰阶“0000000001”至15灰阶“0000001111”时，控制信号CS1变成H电平如图4中所示，使得它进入图2中所示的开关SW1选择γ校正电压Va1的状态。在该点，D<9:0>的高阶6位D<9:4>是“000000”。因此，DAC 3111输出γ校正电压Va1作为选择电压Vb11，并且DAC 3112输出γ校正电压Va16作为选择电压Vb12。
此外，当控制信号CS1处于H电平时，分压生成单元320中的开关SW2将电阻器R1和R2之间的连接点(分压Vc2)连接至运算放大器321的倒相输入端子。同时，由于控制信号CS2和CS3处于L电平并且控制信号CS4处于H电平，因此开关SW4将运算放大器322的输出端子(分压Vc17)连接至它的倒相输入端子，像上述操作示例(1)的情况一样。
此外，如图5中所示，控制信号CS5处于H电平。因此，开关SW5选择电压Vb11，从而将选择电压Vb1＝γ校正电压Va1输出至运算放大器321。开关SW6将选择电压Vb2＝γ校正电压Va16输出至运算放大器322，像在上述操作示例(1)的情况一样。
因此，如图8中所示，运算放大器321形成非倒相放大器电路，并且从而分压Vc2＝γ校正电压Va1被输入至DAC 330。当灰阶数据D<9:0>表示1灰阶“0000000001”时，低阶4位D<3:0>指示“0001”。因此，如图7中所示，DAC 330选择分压Vc2＝γ校正电压Va1作为输出电压Vout。此外，当灰阶数据D<9:0>表示2灰阶“0000000001”至15灰阶“0000001111”时，低阶4位D<3:0>指示“0010”至“1111”。因此，DAC 330分别输出分压Vc3至Vc16作为输出电压Vout。
[操作示例(3)]
当灰阶数据D<9:0>表示16灰阶“0000010000”至1007灰阶“1111101111”时，DAC 3111分别输出γ校正电压Va32、……、以及Va992作为选择电压Vb11，并且DAC 3112分别输出γ校正电压Va16、……、以及Va1008作为选择电压Vb12。
此外，由于控制信号CS1处于L电平，如图4中所示，所以分压生成单元320中的开关SW2将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子，像上述操作示例(1)的情况一样。同时，由于控制信号CS2和CS3处于L电平并且控制信号CS4处于H电平，所以开关SW4将运算放大器322的输出端子(分压Vc17)连接至它的倒相输入端子，像上述操作示例(1)的情况一样。
此外，控制信号CS5取决于灰阶数据D<9:0>的D<4>的值变成H或者L电平。因此，DAC 311分别输出γ校正电压Va16、Va32、……、以及Va992作为选择电压Vb1，并且分别输出γ校正电压Va32、Va48、……、以及Va1008作为选择电压Vb2。
因此，从信号电压生成电路300分别输出通过将γ校正电压Va16至Va32之间、γ校正电压Va32至Va48之间、……、以及γ校正电压Va992至Va1008之间的电压差中的每一个划分为16个相等的部分而获得的分压Vc1至Vc16作为电压Vout。
[操作示例(4)]
当灰阶数据D<9:0>表示1008灰阶“1111110000”至1022灰阶“1111111110”时，控制信号CS2变成H电平，如图4中所示，使得它进入图2中所示的开关SW3选择γ校正电压Va1022的状态。在该点，D<9:0>的高阶6位D<9:4>是“111111”。因此，DAC 3111输出γ校正电压Va1022作为选择电压Vb11，并且DAC 3112输出γ校正电压Va1008作为选择电压Vb12。
此外，由于控制信号CS1处于L电平，因此分压生成单元320中的开关SW2将运算放大器321的输出端子(分Vc1)连接至它的倒相输入端子，像上述操作示例(1)和(3)的情况一样。同时，由于控制信号CS2处于H电平并且控制信号CS3和CS4处于L电平，因此与上述操作示例(1)至(3)相反，开关SW4将电阻器R14和R15之间的连接点(分压Vb15)连接至运算放大器322的倒相输入端子。
此外，如图5中所示，控制信号CS5处于H电平。因此，开关SW5选择电压Vb12，从而将选择电压Vb1＝γ校正电压Va1008输出至运算放大器321。开关SW6选择电压Vb11，从而将选择电压Vb2＝γ校正电压Va1022输出至运算放大器322。
因此，如图9中所示，运算放大器322形成非倒相放大器电路，并且从而分压Vc15＝γ校正电压Va1022被输入至DAC 330。当灰阶数据D<9:0>表示1022灰阶“1111111110”时，低阶4位D<3:0>指示“1110”。因此，如图7中所示，DAC 330选择分压Vc15＝γ校正电压Va1022作为输出电压Vout。此外，当灰阶数据D<9:0>表示1008灰阶“1111110000”至1021灰阶“1111111101”时，低阶4位D<3:0>指示“0000”至“1101”。因此，DAC 330分别输出分压Vc1至Vc14作为输出电压Vout。
[操作示例(5)]
当灰阶数据D<9:0>表示1023灰阶“1111111111”时，控制信号CS2变成L电平，如图4中所示，使得它进入图2中所示的开关SW3选择γ校正电压Va1023的状态。在该点，由于D<9:0>的高阶6位D<9:4>是“111111”，所以DAC 3111输出γ校正电压Va1023作为选择电压Vb11，并且DAC 3112输出γ校正电压Va1008作为选择电压Vb12。
此外，由于控制信号CS1处于L电平，所以分压生成单元320中的开关SW2将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子，像上述操作示例(1)、(3)以及(4)的情况一样。同时，由于控制信号CS3处于H电平并且控制信号CS2和CS4处于L电平，因此与上述操作示例(1)至(4)相反，开关SW4将电阻器R15和R16之间的连接点(分压Vb16)连接至运算放大器322的倒相输入端子。
此外，如图5中所示，控制信号CS5处于H电平。因此，开关SW5选择电压Vb12，从而将选择电压Vb1＝γ校正电压Va1008输出至运算放大器321。开关SW6择电压Vb11，从而将选择电压Vb2＝γ校正电压Va1023输出至运算放大器322。
因此，如图10中所示，运算放大器322形成非倒相放大器电路，并且从而分压Vc16＝γ校正电压Va1023被输入至DAC 330。当灰阶数据D<9:0>表示1023灰阶“1111111111”时，低阶4位D<3:0>指示“1111”。因此，如图7中所示，DAC 330选择分压Vc16＝γ校正电压Va1023作为输出电压Vout。
根据上面解释的操作示例(1)至(5)，能够在不使用上述Hirashima中所示的任何外部电源的情况下处理γ曲线的两端处的急剧变化。更加具体地，甚至在图11A中所示的γ曲线Cγ如图11B和图11C中的点划线所示地在1灰阶和1022灰阶急剧变化的情况下，信号电压生成电路300能够获得接近γ曲线Cγ的输出电压特性CF1和CF2。
[第二示例性实施例]
[构造示例]
如图12中所示，根据本示例性实施例的信号电压生成电路300a在下面的要点(A)至(E)不同于根据上述第一示例性实施例的图2中所示的信号电压生成电路300。
(A)除了图2中所示的γ校正电压Va0、Va1、Va16、……、Va1008、Va1022以及Va1023之外输入由灰阶数据D<9:0>表示的分别与2灰阶“0000000010”和1021灰阶“1111111101”对应的γ校正电压Va2和Va1021。
(B)提供选择γ校正电压Va0至Va2中的一个的开关SW1a以替代图2中所示的开关SW1。
(C)提供选择运算放大器321的输出端子、电阻器R1和R2之间的连接点、以及电阻器R2和R3之间的连接点中的一个的开关SW2a以替代图2中所示的开关SW2。
(D)提供选择γ校正电压Va1021至Va1023中的一个的开关SW3a以替代图2中所示的开关SW3。
(E)提供选择运算放大器322的输出端子、电阻器R15和R16之间的连接点、电阻器R14和R15之间的连接点、以及电阻器R13和R14之间的连接点中的一个的开关SW4a以替代图2中所示的开关SW4。
此外，上述开关SW1a至SW4a取决于基于灰阶数据D<9:0>从开关控制单元(未示出)提供的控制信号进行操作。
[操作示例]
以下面的操作示例(1)至(7)的顺序解释本示例性实施例的操作：
(1)在灰阶数据D<9:0>表示0灰阶“0000000000”的情况下的操作示例；
(2)在灰阶数据D<9:0>表示1灰阶“0000000001”的情况下的操作示例；
(3)在灰阶数据D<9:0>表示2灰阶“0000000010”至15灰阶“0000001111”的情况下的操作示例；
(4)在灰阶数据D<9:0>表示16灰阶“0000010000”至1007灰阶“1111101111”的情况下的操作示例；
(5)在灰阶数据D<9:0>表示1008灰阶“1111110000”至1021灰阶“1111111101”的情况下的操作示例；
(6)在灰阶数据D<9:0>表示1022灰阶“1111111110”的情况下的操作示例；以及
(7)在灰阶数据D<9:0>表示1023灰阶“1111111111”的情况下的操作示例。
[操作示例(1)]
当灰阶数据D<9:0>表示0灰阶“0000000000”时，开关SW1a选择γ校正电压Va0，如图13中所示。在该点，D<9:0>的高阶6位D<9:4>是“000000”。因此，像上述第一示例性实施例的情况一样，DAC 311将选择电压Vb1＝γ校正电压Va0输出至运算放大器321，并且将选择电压Vb2＝γ校正电压Va16输出至运算放大器322。
此外，开关SW2a将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子。同时，开关SW4a将运算放大器322的输出端子(分压Vc17)连接至它的倒相输入端子。
因此，像图6中的情况一样，分压Vc1＝γ校正电压Va0被输入至DAC 330。在该点，DAC 330选择分压Vc1＝γ校正电压Va0作为输出电压Vout。
[操作示例(2)]
当灰阶数据D<9:0>表示1灰阶“0000000001”时，开关SW1a选择γ校正电压Va1，如图13中所示。在该点，D<9:0>的高阶6位D<9:4>是“000000”。因此，像上述第一示例性实施例的情况一样，DAC 311将选择电压Vb1＝γ校正电压Va1输出至运算放大器321，并且将选择电压Vb2＝γ校正电压Va16输出至运算放大器322。
此外，开关SW2a将电阻器R1和R2之间的连接点(分压Vc2)连接至运算放大器321的倒相输入端子。同时，开关SW4a将运算放大器322的输出端子(分压Vc17)连接至它的倒相输入端子。
因此，像图8的情况一样，分压Vc2＝γ校正电压Va1被输入至DAC 330。在该点，DAC 330选择分压Vc2＝γ校正电压Va1作为输出电压Vout。
[操作示例(3)]
当灰阶数据D<9:0>表示2灰阶“0000000010”至15灰阶“0000001111”时，开关SW1a选择γ校正电压Va2，如图13中所示。在该点，D<9:0>的高阶6位D<9:4>是“000000”。因此，DAC 311将选择电压Vb1＝γ校正电压Va2输出至运算放大器321，并且将选择电压Vb2＝γ校正电压Va16输出至运算放大器322。
此外，开关SW2a将电阻器R2和R3之间的连接点(分压Vc3)连接至运算放大器321的倒相输入端子。同时，开关SW4a将运算放大器322的输出端子(分压Vc17)连接至它的倒相输入端子。
因此，如图14中所示，运算放大器321形成非倒相放大器电路，并且从而分压Vc3＝γ校正电压Va2被输入至DAC 330。当灰阶数据D<9:0>表示2灰阶“0000000010”时，低阶4位D<3:0>指示“0010”。因此，DAC 330选择分压Vc3＝γ校正电压Va2作为输出电压Vout。此外，当灰阶数据D<9:0>表示3灰阶“0000000011”至15灰阶“0000001111”时，低阶4位D<3:0>指示“0011”至“1111”。因此，DAC 330分别输出分压Vc4至Vc16作为输出电压Vout。
[操作示例(4)]
当灰阶数据D<9:0>表示16灰阶“0000010000”至1007灰阶“1111101111”时，像上述第一示例性实施例的情况一样，DAC 311分别输出γ校正电压Va16、Va32、……、以及Va992作为选择电压Vb1，并且分别输出γ校正电压Va32、Va48、……、以及Va1008作为选择电压Vb2。
此外，如图13中所示，开关SW2a将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子。同时，开关SW4a将运算放大器322的输出端子(分压Vc17)连接至它的倒相输入端子。
因此，从信号电压生成电路300a分别输出分压Vc1至Vc16作为电压Vout，所述分压Vc1至Vc16是通过将γ校正电压Va16至Va32之间、γ校正电压Va32至Va48之间、……、以及γ校正电压Va992至Va1008之间的电压差中的每一个划分成16个相等的部分而获得的。
[操作示例(5)]
当灰阶数据D<9:0>表示1008灰阶“1111110000”至1021灰阶“1111111101”时，开关SW3a选择γ校正电压Va1021，如图13中所示。在该点，D<9:0>的高阶6位D<9:4>是“111111”。因此，DAC 311将选择电压Vb1＝γ校正电压Va1008输出至运算放大器321，并且将选择电压Vb2＝γ校正电压Va1021输出至运算放大器322。
此外，开关SW2a将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子。同时，开关SW4a将电阻器R13和R14之间的连接点(分压Vc14)连接至运算放大器322的倒相输入端子。
因此，如图15中所示，运算放大器322形成非倒相放大器电路，并且从而分压Vc14＝γ校正电压Va1021被输入至DAC 330。当灰阶数据D<9:0>表示1021灰阶“1111111101”时，低阶4位D<3:0>指示“1101”。因此，DAC 330选择分压Vc14＝γ校正电压Va1021作为输出电压Vout。此外，当灰阶数据D<9:0>表示1008灰阶“1111110000”至1020灰阶“1111111100”时，低阶4位D<3:0>指示“0000”至“1100”。因此，DAC 330分别输出分压Vc1至Vc13作为输出电压Vout。
[操作示例(6)]
当灰阶数据D<9:0>表示1022灰阶“1111111110”时，开关SW3a选择γ校正电压Va1022，如图13中所示。在该点，D<9:0>的高阶6位D<9:4>是“111111”。因此，DAC 311将选择电压Vb1＝γ校正电压Va1008输出至运算放大器321，并且将选择电压Vb2＝γ校正电压Va1022输出至运算放大器322。
此外，开关SW2a将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子。同时，开关SW4a将电阻器R14和R15之间的连接点(分压Vc15)连接至运算放大器322的倒相输入端子。
因此，像图9的情况一样，分压Vc15＝γ校正电压Va1022被输入至DAC 330。在该点，DAC 330选择分压Vc15＝γ校正电压Va1022作为输出电压Vout。
[操作示例(7)]
当灰阶数据D<9:0>表示1023灰阶“1111111111”时，开关SW3a选择γ校正电压Va1023，如图13中所示。在该点，D<9:0>的高阶6位D<9:4>是“111111”。因此，DAC 311将选择电压Vb1＝γ校正电压Va1008输出至运算放大器321，并且将选择电压Vb2＝γ校正电压Va1023输出至运算放大器322。
此外，开关SW2a将运算放大器321的输出端子(分压Vc1)连接至它的倒相输入端子。同时，开关SW4a将电阻器R15和R16之间的连接点(分压Vc16)连接至运算放大器322的倒相输入端子。
因此，像图10的情况中的一样，分压Vc16＝γ校正电压Va1023被输入至DAC 330。在该点，DAC 330选择分压Vc16＝γ校正电压Va1023作为输出电压Vout。
根据上面解释的操作示例(1)至(7)，甚至在γ曲线Cγ如图16A中的点划线所示地在1灰阶和2灰阶处急剧变化并且如图16B中的点划线所示地在1021灰阶和1022灰阶处急剧变化的情况下，信号电压生成电路300a能够获得接近γ曲线Cγ的输出电压特性CF1和CF2。
此外，通过增加与0灰阶或者1023灰阶附近的灰阶级相对应的γ校正电压的输入的数目并且从而相应地增加开关SW1a至SW4a的切换点的数目能够使输出电压特性更加接近γ曲线。
[第三示例性实施例]
图17示出图2中所示的信号电压生成电路300的元件的一部分。然而，在本示例性实施例中，从被串联地连接的用于调整的两个电阻器Ra11和Ra12形成电阻器R1。为了处理此修改，开关SW2被构造为能够将运算放大器321的输出端子、用于调整的电阻器Ra1_1和Ra1_2之间的连接点、或者电阻器R1和R2之间的连接点连接至运算放大器321的倒相输入端子。
在开关SW2(或者它的控制单元(未示出))中，事先确定：当选择与1灰阶相对应的γ校正电压Va1作为选择电压Vb1时，应选择用于调整的电阻器Ra1_1和Ra1_2之间的连接点或者电阻器R1和R2之间的连接点中的哪一个。
此外，如图18中所示，可以从用于调整的电阻器Ra1_1至Ra1_3形成电阻器R1使得开关SW2能够将运算放大器321的输出端子、用于调整的电阻器Ra1_1和Ra1_2之间的连接点、用于调整的电阻器Ra1_2和Ra1_3之间的连接点、或者电阻器R1和R2之间的连接点连接至运算放大器321的倒相输入端子。即，可以提供用于调整的多个电阻器并且可以增加开关SW2的切换点的数目。
这样，能够对分压Vc2的电压值进行精细的调整，并且因此使输出电压特性符合γ曲线变得更加容易。
注意的是，还能够通过利用多个用于调整的电阻器形成图2中所示的电阻器R15来增加开关SW4的切换点的数目。在这样的情况下，能够对分压Vc15的电压值进行精细的调整，并且因此，同样地，使输出电压特性符合γ曲线变得更加容易。
此外，通过使用类似的方式，可以利用用于调整的多个电阻器形成图12中所示的电阻器R1、R2、R14以及R15中的每一个并且可以增加开关SW2a和SW4a中的每一个的切换点的数目，使得能够对分压Vc2、Vc3、Vc14以及Vc15中的每一个的电压值进行精细的调整。
本领域的技术人员能够根据需要组合第一至第三示例性实施例。
虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以在所附的权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上述的示例。
此外，权利要求的范围不受到上述的示例性实施例的限制。
此外，应当注意的是，申请人意在涵盖所有权利要求元素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (14)

1.一种信号电压生成电路，包括：
第一电压选择单元，所述第一电压选择单元基于由n位灰阶数据表示的灰阶值从由一个基准电压生成的多个γ校正电压当中选择两个γ校正电压作为用于所述灰阶数据的高阶m位的γ校正电压；
分压生成单元，所述分压生成单元通过将所选择的两个γ校正电压之间的电压差划分成2k个相等的部分生成第一至第2k分压，其中k＝n-m；以及
第二电压选择单元，所述第二电压选择单元基于所述灰阶数据的低阶k位从所述第一至第2k分压当中选择一个分压，
其中，所述第一电压选择单元从至少下述电压当中选择所述两个γ校正电压：与由所述灰阶数据表示的包括最小灰阶值的用于每2k个灰阶级的灰阶值相对应的γ校正电压、与比最小灰阶值大一的灰阶值相对应的第一γ校正电压、与由所述灰阶数据表示的最大灰阶值相对应的γ校正电压、以及与比最大灰阶值小一的灰阶值相对应的第二γ校正电压，并且
当与所述最小灰阶值相对应的γ校正电压被选择时所述分压生成单元使第一分压的电压值为与所述最小灰阶值相对应的γ校正电压的电压值，当所述第一γ校正电压被选择时所述分压生成单元使第二分压的电压值为所述第一γ校正电压的电压值，当所述第二γ校正电压被选择时所述分压生成单元使第2k-1分压的电压值为所述第二γ校正电压的电压值，并且当与所述最大灰阶值相对应的γ校正电压被选择时所述分压生成单元使第2k分压的电压值为与所述最大灰阶值相对应的γ校正电压的电压值。
2.根据权利要求1所述的信号电压生成电路，
其中所述分压生成单元包括：
第一和第二运算放大器，所选择的两个γ校正电压分别被输入至所述第一和第二运算放大器的非倒相输入端子；
第一至第2k电阻器，所述第一至第2k电阻器被串联地连接在所述第一和第二运算放大器的输出端子之间，所述第一至第2k电阻器具有彼此相同的电阻值；
第一开关电路，所述第一开关电路将所述第一运算放大器的输出端子或者所述第一和第二电阻器之间的连接点连接至所述第一运算放大器的倒相输入端子；以及
第二开关电路，所述第二开关电路将所述第二运算放大器的输出端子、第2k和第2k-1电阻器之间的连接点、或者第2k-1和第2k-2电阻器之间的连接点连接至所述第二运算放大器的倒相输入端子，并且
在所述第一运算放大器的输出端子处以及相邻的电阻器之间的连接点处生成分压。
3.根据权利要求1所述的信号电压生成电路，其中所述第一电压选择单元包括：
第三电压选择单元，所述第三电压选择单元接收与用于每2k个灰阶级的灰阶值相对应的γ校正电压和与所述最大灰阶值相对应的γ校正电压，并且基于所述灰阶数据的高阶m位从所接收的γ校正电压当中选择两个γ校正电压；
开关电路，所述开关电路将与所述最小灰阶值相对应的γ校正电压或者所述第一γ校正电压输出至所述第三电压选择单元作为与所述最小灰阶值相对应的γ校正电压；以及
开关电路，所述开关电路将与所述最大灰阶值相对应的γ校正电压或者所述第二γ校正电压输出至所述第三电压选择单元作为与所述最大灰阶值相对应的γ校正电压。
4.根据权利要求2所述的信号电压生成电路，
其中所述第一电阻器包括串联地连接的用于调整的多个电阻器，并且
预先确定：当所述第一γ校正电压被选择时，通过所述第一开关电路选择用于调整的所述电阻器的连接点或者所述第一和第二电阻器之间的连接点中的哪一个。
5.根据权利要求2所述的信号电压生成电路，
其中所述第2k-1电阻器包括串联地连接的用于调整的多个电阻器，并且
预先确定：当所述第二γ校正电压被选择时，通过所述第二开关电路选择用于调整的所述电阻器的连接点或者所述第2k-1和第2k-2电阻器之间的连接点中的哪一个。
6.根据权利要求1所述的信号电压生成电路，
其中所述第一电压选择单元进一步包括用于所述两个γ校正电压的选择候选中的与比所述最小灰阶值大2的灰阶值相对应的第三γ校正电压和与比所述最大灰阶值小2的灰阶值相对应的第四γ校正电压，并且
当所述第三γ校正电压被选择时所述分压生成单元进一步使所述第三分压的电压值为所述第三γ校正电压的电压，并且当所述第四γ校正电压被选择时所述分压生成单元进一步使所述第2k-2分压的电压值为所述第四γ校正电压的电压。
7.根据权利要求6所述的信号电压生成电路，
其中所述分压生成单元包括：
第一和第二运算放大器，所选择的两个γ校正电压分别被输入至所述第一和第二运算放大器的非倒相输入端子；
第一至第2k电阻器，所述第一至第2k电阻器被串联地连接在所述第一和第二运算放大器的输出端子之间，所述第一至第2k电阻器具有彼此相同的电阻值；
第一开关电路，所述第一开关电路将所述第一运算放大器的输出端子、所述第一和第二电阻器之间的连接点、或者所述第二和第三电阻器之间的连接点连接至所述第一运算放大器的倒相输入端子；以及
第二开关电路，所述第二开关电路将所述第二运算放大器的输出端子、第2k和第2k-1电阻器之间的连接点、第2k-1和第2k-2电阻器之间的连接点，或者第2k-2和第2k-3电阻器之间的连接点连接至所述第二运算放大器的倒相输入端子，并且
在所述第一运算放大器的输出端子处以及相邻的电阻器之间的连接点处生成分压。
8.根据权利要求6所述的信号电压生成电路，其中所述第一电压选择单元包括：
第三电压选择单元，所述第三电压选择单元接收与用于每2k个灰阶级的灰阶值相对应的γ校正电压和与所述最大灰阶值相对应的γ校正电压，并且基于所述灰阶数据的高阶m位从所接收的γ校正电压当中选择两个γ校正电压；
开关电路，所述开关电路将与所述最小灰阶值相对应的γ校正电压、所述第一γ校正电压或者所述第三γ校正电压输出至所述第三电压选择单元作为与所述最小灰阶值相对应的γ校正电压；以及
开关电路，所述开关电路将与所述最大灰阶值相对应的γ校正电压、所述第二γ校正电压或者所述第四γ校正电压输出至所述第三电压选择单元作为与所述最大灰阶值相对应的γ校正电压。
9.根据权利要求7所述的信号电压生成电路，
其中所述第一和第二电阻器中的每一个包括串联地连接的用于调整的多个电阻器，并且
预先确定：当所述第一γ校正电压被选择时，通过所述第一开关电路选择被包括在所述第一电阻器中的用于调整的所述电阻器的连接点或者所述第一和第二电阻器之间的连接点中的哪一个，以及当所述第三γ校正电压被选择时，通过所述第一开关电路选择被包括在所述第二电阻器中的用于调整的所述电阻器的连接点或者所述第二和第三电阻器之间的连接点中的哪一个。
10.根据权利要求7所述的信号电压生成电路，
其中所述第2k-1和第2k-2电阻器中的每一个包括串联地连接的用于调整的多个电阻器，并且
预先确定：当所述第二γ校正电压被选择时，通过所述第二开关电路选择被包括在第2k-1电阻器中的用于调整的所述电阻器的连接点或者第2k-1和第2k-2电阻器之间的连接点中的哪一个，以及当所述第四γ校正电压被选择时，通过所述第二开关电路选择被包括在第2k-2电阻器中的用于调整的所述电阻器的连接点或者第2k-2和第2k-3电阻器之间的连接点中的哪一个。
11.根据权利要求2所述的信号电压生成电路，进一步包括控制单元，所述控制单元基于由所述灰阶数据表示的灰阶值控制每个开关电路。
12.一种显示面板驱动装置，包括：
数据整形电路，所述数据整形电路将输入数据整形为n位灰阶数据；
γ校正电压生成电路，所述γ校正电压生成电路从一个基准电压至少生成与由灰阶数据表示的包括最小灰阶值的用于每2k个灰阶级的灰阶值相对应的γ校正电压、与比最小灰阶值大一的灰阶值相对应的第一γ校正电压、与由灰阶数据表示的最大灰阶值相对应的γ校正电压、以及与比最大灰阶值小一的灰阶值相对应的第二γ校正电压，其中k＝n-m；以及
信号电压生成电路，所述信号电压生成电路包括：第一电压选择单元，所述第一电压选择单元基于由所述灰阶数据表示的灰阶值从γ校正电压当中选择两个γ校正电压作为用于所述灰阶数据的高阶m位的γ校正电压；分压生成单元，所述分压生成单元通过将所选择的两个γ校正电压之间的电压差划分成2k个相等的部分生成第一至第2k分压；以及第二电压选择单元，所述第二电压选择单元基于所述灰阶数据的低阶k位从所述第一至第2k分压当中选择一个分压，
其中，当与所述最小灰阶值相对应的γ校正电压被选择时所述分压生成单元使第一分压的电压值为与所述最小灰阶值相对应的γ校正电压的电压值，当所述第一γ校正电压被选择时所述分压生成单元使第二分压的电压值为所述第一γ校正电压的电压值，当所述第二γ校正电压被选择时所述分压生成单元使第2k-1分压的电压值为所述第二γ校正电压的电压值，并且当与所述最大灰阶值相对应的γ校正电压被选择时所述分压生成单元使第2k分压的电压值为与所述最大灰阶值相对应的γ校正电压的电压值。
13.根据权利要求12所述的显示面板驱动装置，
其中所述γ校正电压生成单元进一步从所述一个基准电压生成与比所述最小灰阶值大二的灰阶值相对应的第三γ校正电压和与比所述最大灰阶值小二的灰阶值相对应的第四γ校正电压，
所述第一电压选择单元进一步包括用于所述两个γ校正电压的选择候选中的所述第三和第四γ校正电压，并且
当所述第三γ校正电压被选择时所述分压生成单元进一步使所述第三分压的电压值为所述第三γ校正电压的电压，并且当所述第四γ校正电压被选择时所述分压生成单元进一步使第2k-2分压的电压值为所述第四γ校正电压的电压。
14.一种显示设备，包括：
根据权利要求12所述的显示面板驱动装置；和
由所述显示面板驱动装置驱动的显示面板。
CN201010002978A 2009-01-16 2010-01-15 信号电压生成电路、显示面板驱动装置以及显示设备 Pending CN101783108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009007795A JP2010164827A (ja) 2009-01-16 2009-01-16 信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置
JP2009-007795 2009-01-16

Publications (1)

Publication Number Publication Date
CN101783108A true CN101783108A (zh) 2010-07-21

Family

ID=42336607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010002978A Pending CN101783108A (zh) 2009-01-16 2010-01-15 信号电压生成电路、显示面板驱动装置以及显示设备

Country Status (3)

Country Link
US (1) US20100182348A1 (zh)
JP (1) JP2010164827A (zh)
CN (1) CN101783108A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968976A (zh) * 2012-08-29 2013-03-13 友达光电股份有限公司 驱动电路与显示器驱动方法
CN104933998A (zh) * 2014-03-21 2015-09-23 联咏科技股份有限公司 伽马电压产生装置及产生伽马电压的方法
US9348351B2 (en) 2012-11-19 2016-05-24 Industrial Technology Research Institute Switch circuit
WO2016202185A1 (en) * 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
CN110164348A (zh) * 2018-07-10 2019-08-23 上海视涯信息科技有限公司 显示面板的驱动系统及应用其的显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162377B2 (en) 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
KR102383828B1 (ko) * 2015-07-14 2022-04-06 주식회사 엘엑스세미콘 소스 드라이버 집적회로 및 감마기준전압 발생장치
CN105702215B (zh) * 2016-04-26 2018-05-25 京东方科技集团股份有限公司 伽马电压校正方法及装置
CN106097991B (zh) * 2016-05-30 2018-08-07 深圳市华星光电技术有限公司 液晶面板的数据驱动电路及驱动方法
CN110599953B (zh) * 2018-06-13 2021-11-09 深圳通锐微电子技术有限公司 驱动电路及显示装置
CN109795425B (zh) * 2018-12-11 2024-04-16 深圳市法拉第电驱动有限公司 一种信号产生电路、线路板、电机控制器及电动汽车
JP7286498B2 (ja) * 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248723A (ja) * 2006-03-15 2007-09-27 Sharp Corp 信号電圧生成回路、表示装置の駆動回路および液晶表示装置
US7372387B2 (en) * 2006-09-01 2008-05-13 Texas Instruments Incorporated Digital-to-analog converter with triode region transistors in resistor/switch network

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968976A (zh) * 2012-08-29 2013-03-13 友达光电股份有限公司 驱动电路与显示器驱动方法
CN102968976B (zh) * 2012-08-29 2015-11-18 友达光电股份有限公司 驱动电路与显示器驱动方法
US9348351B2 (en) 2012-11-19 2016-05-24 Industrial Technology Research Institute Switch circuit
CN104933998A (zh) * 2014-03-21 2015-09-23 联咏科技股份有限公司 伽马电压产生装置及产生伽马电压的方法
WO2016202185A1 (en) * 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
CN107431490A (zh) * 2015-06-15 2017-12-01 美光科技公司 用于提供参考电压的设备及方法
CN110164348A (zh) * 2018-07-10 2019-08-23 上海视涯信息科技有限公司 显示面板的驱动系统及应用其的显示装置

Also Published As

Publication number Publication date
US20100182348A1 (en) 2010-07-22
JP2010164827A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
CN101783108A (zh) 信号电压生成电路、显示面板驱动装置以及显示设备
CN101004896B (zh) 数模转换器
US6437716B2 (en) Gray scale display reference voltage generating circuit capable of changing gamma correction characteristic and LCD drive unit employing the same
JP5253722B2 (ja) 表示装置の駆動装置
KR100293962B1 (ko) 액정표시패널을구동하는액정구동회로
CN101588181B (zh) 数字模拟转换电路和数据驱动器及显示装置
KR100683057B1 (ko) 표시 장치
CN100456351C (zh) 用于驱动液晶显示设备的装置和方法
CN100424553C (zh) 液晶显示器件的驱动装置及驱动方法
US20090213051A1 (en) Digital-to-analog converting circuit, data driver and display device
KR20080105977A (ko) 디지털-아날로그 변환기 및 디지털-아날로그 변환 방법
JP4822131B2 (ja) デジタル・アナログ変換器及び表示装置の駆動方法
KR20070024342A (ko) 데이터전압 생성회로 및 생성방법
CN101388670A (zh) 数模转换器和驱动数模转换器的方法
CN101542580A (zh) 液晶显示装置、液晶显示装置驱动方法、液晶显示装置源极驱动器、以及液晶显示装置控制器
JP2004226952A (ja) ディスプレイの反応速度増加装置と駆動方法
JP2002014656A (ja) 多階調デジタル映像データを表示するための駆動回路及びその方法
US20070008271A1 (en) Liquid crystal display device, apparatus for driving the same, and method of driving the same
CN101110200A (zh) 驱动电路
KR101182300B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
CN101593497A (zh) Da变换电路、液晶驱动电路、液晶显示装置及da变换电路的设计方法
JP2002328659A (ja) 表示装置
JP2009545909A (ja) デジタル／アナログ変換器
KR101137848B1 (ko) 평판 표시장치의 구동장치 및 구동방법
CN100401362C (zh) 灰度级电压输出设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100721