KR100339807B1 - Ｄａ 변환기 및 이를 사용한 액정구동장치 - Google Patents

Ｄａ 변환기 및 이를 사용한 액정구동장치 Download PDF

Info

Publication number
KR100339807B1
KR100339807B1 KR1019990057990A KR19990057990A KR100339807B1 KR 100339807 B1 KR100339807 B1 KR 100339807B1 KR 1019990057990 A KR1019990057990 A KR 1019990057990A KR 19990057990 A KR19990057990 A KR 19990057990A KR 100339807 B1 KR100339807 B1 KR 100339807B1
Authority
KR
South Korea
Prior art keywords
mos transistor
reference voltage
switch
output
phase input
Prior art date
Application number
KR1019990057990A
Other languages
English (en)
Other versions
KR20000048157A (ko
Inventor
나카오토모아키
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20000048157A publication Critical patent/KR20000048157A/ko
Application granted granted Critical
Publication of KR100339807B1 publication Critical patent/KR100339807B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 기준전압 발생회로는 2(N-1)+ 1개의 서로 다른 기준전압을 발생한다. 선택회로는 기준전압 쌍을 모든 디지탈신호에 대응시켜 기억한다. 이들 각 쌍에서의 기준전압들의 평균치는 모든 쌍에 대해 다른 값으로 되어있다. 선택회로는, 상기 디지탈신호의 입력을 받으면, 상기 쌍 중에서, 입력된 디지탈신호에 대응하는 쌍을 선택하고 그 각 기준전압을 출력한다. 전압팔로워 회로에는, 선택회로에 의해 출력된 기준전압이 입력되고, 그 입력된 기준전압의 평균치를 출력전압으로서 출력한다. DA 변환기 및 이를 사용한 액정구동장치에 있어서, 표시색수의 증가나 표시의 다계조화 등에 의해 소요되는 전압수가 증가하더라도, 회로구성 소자수의 급격한 증가를 억제하여 제조비용의 증대를 억제함과 동시에, 장치를 소형화한다.

Description

ＤＡ 변환기 및 이를 사용한 액정구동장치{DA CONVERTER AND LIQUID CRYSTAL DRIVING DEVICE INCORPORATING THE SAME}
본 발명은 액정구동장치 등에 사용되는 DA 변환기 및 이를 사용한 액정구동장치에 관한 것이다.
DA(디지탈-아날로그)변환기는, 외부에서 입력된 디지탈신호를 아날로그신호로 변환하는 것이다. 예컨대, 액티브매트릭스방식의 액정표시장치의 액정구동장치등에서는 DA 변환기를 사용하여, 외부에서 입력된 표시데이터로서의 디지탈신호를 아날로그신호로 변환하여 액정표시부에 전달한다. 이와 같은 DA 변환기로서, MOS 트랜지스터 구성의 연산증폭기를 구비한 것이 있다.
이하에, 상기 DA 변환기를 구비한 액정표시장치의 구성, 동 액정표시장치의 TFT 방식의 액정패널의 구성, 액정구동파형 및 액정표시장치에 제공되고 있는 소스드라이버의 구성에 대해, 본 발명의 구성을 도시한 도7 내지 도11을 참조하여 설명하고, 또한, 도12 및 도13을 참조하여, 상기 DA 변환기의 종래의 구성에 대해 설명한다. 즉, 이하의 설명중, 도7 내지 도11에 도시한 구성은 본 발명의 경우의 구성과 공통이다. 상기 종래의 구성은, CM0S device handbook(CM0S device handbook 편집위원회편, 일간공업신문사 발행, 1987년 9월29일 발행)에 기재되어 있다.
도7에, 액티브매트릭스방식의 대표예인 TFT(박막트랜지스터) 방식의 액정표시장치의 블록 구성을 도시한다.
이 액정표시장치는, 액정표시부와, 이를 구동하는 액정구동회로(액정구동장치)로 분리된다. 액정표시부는 TFT 방식의 액정패널(901)을 구비하고, 액정패널(901) 중에는, 도시하지 않은 액정표시소자와, 후술하는 대향전극(공통전극)(906)이 제공되어 있다.
한편, 상기 액정구동회로는, 각각 IC(Integrated Circuit)로 이루어지는 소스드라이버(902)와 게이트드라이버(903), 콘트롤러(904) 및 액정구동전원(905)을 구비하고 있다. 콘트롤러(904)는, 소스드라이버(902)에 표시데이터 D 및 제어신호 S1를 입력함과 동시에, 게이트드라이버(903)에 제어신호 S2를 입력한다. 이에 의해, 콘트롤러(904)는, 게이트드라이버(903)에 수직동기신호를 입력함과 동시에, 소스드라이버(902) 및 게이트드라이버(903)에 수평동기신호를 입력한다.
외부에서 입력된 표시데이터는, 콘트롤러(904)를 통해 디지탈신호로 소스드라이버(902)에 상기 표시데이터 D로서 입력된다. 소스드라이버(902)는, 입력된 표시데이터를 시분할로 내부에 래치하고, 그 후, 콘트롤러(904)로부터 입력되는 상기 수평동기신호에 동기하여 DA 변환을 행한다. 다음, DA 변환에 의해 얻어진 계조표시용의 아날로그전압(계조표시전압)을, 액정구동전압 출력단자로부터, 후술하는 소스신호라인(1004)을 통해, 액정구동전압 출력단자에 대응하는 액정패널(901)내의 액정표시소자(도시하지 않음)에 각각 출력한다.
도8에 상기 액정패널(901)의 구성을 도시한다. 화소전극(1001), 화소용량(1002), 화소에 대한 전압 인가를 ON/OFF하는 소자로서의 TFT(1003), 소스신호라인(1004), 게이트신호라인(1005), 대향전극(1006)(도7의 대향전극 906에 대응)이 제공되어 있다. 도면에서, A로 도시한 영역이 1화소분의 액정표시소자이다.소스신호라인(1004)에는, 소스드라이버(902)로부터, 표시대상의 화소의 밝기에 따른 계조표시전압이 제공된다. 게이트신호라인(1005)에는, 게이트드라이버(903)로부터, 종방향으로 나란한 TFT(l003)가 순차적으로 ON되도록 주사신호가 제공된다. ON상태의 TFT(1003)를 통해, 상기 TFT(l003)의 드레인에 접속된 화소전극(1001)에 소스신호라인(1004)의 전압이 인가되고, 대향전극(1006)간의 화소용량(1002)에 축적되어, 액정의 광투과율이 변화하여, 표시가 행해진다.
도9 및 도10에, 액정구동파형의 1예를 도시한다. 부호 1101, 1201은 소스드라이버(902)의 구동파형이고, 부호 1102, 1202는 게이트드라이버(903)의 구동파형이다. 부호 1103, 1203는 대향전극의 전위이고, 부호 1104, 1204는 화소전극의 전압파형이다. 액정재료에 인가되는 전압은, 화소전극(1001)과 대향전극(1006)의 전위차이고, 도면에는 사선으로 나타내고 있다. 예컨대, 도9에서는, 게이트드라이버의 구동파형(1102)에 의해, 하이 레벨일 때 TFT(1003)가 ON되고, 소스드라이버의 구동파형(1101)과 대향전극의 전위(1103)의 차가 화소전극(1001)에 인가된다. 그 후, 게이트드라이버의 구동파형(1102)은 로우 레벨로 되고, TFT(l003)는 OFF상태로 된다. 이 때, 화소에는, 화소용량(1002)이 있기 때문에, 상술한 전압이 유지된다. 도10의 경우에도 동일하다. 도9 및 도10은, 액정재료에 인가되는 전압이 다른 경우를 나타내며, 도9의 경우는, 도10의 경우와 비교하여 인가전압이 높다. 이와 같이, 액정에 인가되는 전압을 아날로그전압으로서 변화시킴으로써, 액정의 광투과율을 아날로그적으로 변환하여 다계조표시를 실현하고 있다. 표시가능한 계조수는, 액정에 인가되는 아날로그전압의 선택 브랜치의 수에 의해 결정된다.
도11에, 상기 소스드라이버(902)의 블록도의 1예를 도시한다. 입력된 디지탈신호의 표시데이터는, R(빨강), G(초록), B(파랑)의 표시데이터(DR, DG, DB)로 되고, 이 표시데이터는, 일단, 입력래치회로(1301)에서 래치된 후, 스타트 펄스 SP가 입력됨과 동시에 클록 CK에 의해 시프트되는 시프트 레지스터(1302)의 동작에 맞추어, 시분할로 샘플링메모리(1303)에 기억된 후, 수평동기신호(도시하지 않음)에 따라 홀드메모리(1304)로 일괄 전송된다. 부호 S는 캐스케이드 출력이다. 기준전압 발생회로(1309)는, 기준전압 VR에 기초하여, 각 레벨의 기준전압을 발생한다. 상기홀드메모리(1304)의 데이터는, 레벨시프터 회로(1305)를 통해, DA 변환회로(디지탈-아날로그 변환회로)(1306)로 보내지며, 이에 따라, 상기 기준전압 발생회로(1309)로부터의 각 레벨의 기준전압에 따라 아날로그전압으로 변환된다. 다음, 출력회로(1307)에 의해, 액정구동전압 출력단자(1308)로부터, 계조표시전압으로서, 각 액정표시소자(도시하지 않음; 도8의 A 참조)로 출력된다.
이와 같이, 상기 기준전압 발생회로(1309), DA 변환회로(1306) 및 출력회로(1307)에 의해 DA 변환기가 구성된다. 또한, 액정표시장치에 있어서는, 상기 DA 변환기를 사용하여 상기한 바와 같이 액정구동회로를 구성하고, 이에 의해, 상술한 바와 같이, 상기 액정패널(901)에 표시하는 디지털 데이터(표시데이터 DR, DG, DB)를 DA 변환기에 의해 DA 변환하고, 각 액정표시소자에 인가한다.
도12 및 도13에, 상기한 바와 같은 액정구동회로에 사용되는, 디지탈신호로 제공되는 표시데이터를 아날로그 전압으로 변환하여 출력하는 DA 변환기의 상세한 구성예를 도시한다. 이 DA 변환기는, 기준전압 발생회로(1401)(도11의 기준전압발생회로 1309에 대응), 선택회로(1402)(도11의 DA 변환회로 1306에 대응), 전압팔로워 회로(1403)(도11의 출력회로 1307에 대응)에 의해 구성되어 있다. 동 도에 도시한 예에서는, 6비트의 디지탈신호(Bit5∼Bit0)에 대응하여 64개의 아날로그전압을 출력한다, 64계조의 액정구동회로에 사용되는 DA 변환기의 구성을 나타내고 있다. 도13은, 도12중에서, 기준전압 발생회로(1401) 및 선택회로(1402)에 대해, 도12에서, A로 도시한, V48내지 V64의 부분 확대도이고, 도12에 도시한 이들 회로의 구성은, 도13에 나타낸 구성패턴이 반복된 것으로 되어 있다.
상기 기준전압 발생회로(1401)는, 디지탈신호로 제공되는 표시데이터에 따라, 복수(이 예에서는 64개)의 기준전압을 발생한다. 상기 선택회로(1402)는 기준전압중 1개를 선택하여 출력하는 것으로, MOS 트랜지스터에 의한 스위치로 구성되어 있다. 상기 스위치의 상세한 구성은 후술한다. 상기 전압팔로워 회로(1403)는, 선택회로(1402)에 의해 선택된 전압을, 액정구동신호로서 액정구동전압 출력단자(도11의 액정구동전압 출력단자 1308에 대응)로부터 액정표시소자로 출력하는 것이다. 상기 기준전압 발생회로(1401)는, 통상, 복수의 액정구동전압 출력단자에 대해 공통으로 사용된다.
한편, 선택회로(1402) 및 전압팔로워 회로(1403)는, 1개의 액정구동전압 출력단자당 각각 1 회로가 사용된다. 또한, 칼라표시의 경우는, 액정구동전압 출력단자가 각각의 컬러에 대응하여 사용되기 때문에, 이 경우, 선택회로(1402) 및 전압팔로워 회로(1403)는, 화소마다, 하나의 색당 각각 1회로가 사용된다. 즉, 액정패널(901)내의 전화소수가 N이면, 빨강, 초록, 파랑의 각 컬러용의 액정구동전압 출력단자를 각각 R, G, B에 첨가한 문자 n(n=1, 2,…, N)를 부기하여 표시하면, 액정구동전압 출력단자에서는, R1, G1, B1, R2, G2, B2,…, RN, GN, BN이 있고, 이에 따라, 3N개의 선택회로(1402) 및 전압팔로워 회로(1403)가 필요하게 된다.
이하에, 상기 액정구동회로에 사용되는 DA 변환기의 구성 및 동작에 대해 상세히 설명한다.
기준전압 발생회로(1401)는, 64개의 저항소자가 직렬로 접속된 구성을 갖고 있고, 그 양단의 단자에는, 액정구동전압의 최대치 V64의 전압과 최소치 V의전압이 입력된다. 이 때문에, 각 저항소자의 사이에서는, 64개의 전압(V0∼V63)가, 이 저항소자의 저항치에 따른 비율로 발생한다. 기준전압 발생회로(1401)로부터 발생한 이들 64개의 전압은, 선택회로(1402)에 입력된다.
선택회로(1402)에서는, 6비트의 디지탈신호로 이루어지는 표시데이터에 의해, 입력된 64개의 전압중의 1개가 선택되어 출력되도록, MOS 트랜지스터에 의한 상기 스위치가 배치되어 있다. 즉, 6비트의 디지탈신호로 이루어지는 표시데이터의 각각(Bit0∼Bit5)에 따라, 상기 스위치가 ON/OFF되고, 이에 의해, 입력된 64개의 전압중의 1개가 선택되어 출력된다. 이하에 이 상태를 설명한다.
즉, 6비트의 디지탈신호는, Bit5가 MSB이고, Bit0가 LSB 이다. 상기 스위치는, 2개로 1조의 스위치쌍을 구성하고 있다. Bit0에는 32조의 스위치쌍(64개의 스위치)가 있다. Bit1에는 16조의 스위치쌍(32개의 스위치)가 있다. 이하, Bit 마다 개수가 2분의 1로 되고, Bit5에서는 1조의 스위치쌍(2개의 스위치)으로 된다. 합계, 1 + 2 + 22+ 23+ 24+ 25= 63조의 스위치쌍(126개의 스위치)가 존재한다.
1개의 스위치쌍을 구성하는 2개의 스위치는, 대응하는 Bit가 '0'일 때 도면에서, 상측의 스위치가 OFF로 되고, 하측 스위치가 ON으로 되도록 동작하며, 반대로, 대응하는 Bit가 '1'일 때에는, 도면에서, 상측 스위치가 ON으로 되고, 하측 스위치가 OFF로 되도록 동작한다. 예컨대, 도12에 도시한 바와 같은 예에서는, (Bit5, Bit4,…, Bit0)가 '111111'이고, 모든 스위치에서 상측 스위치가 ON, 하측 스위치가 OFF로 되어 있고, 선택회로(1401)의 출력단에서는 V63의 전압이 출력된다. 또한, 예컨대, (Bit5, Bit4,…, Bit0)가 '000001'이면, 선택회로(1401)의 출력단에는 V1의 전압이 출력된다. 전압팔로워 회로(1403)는, 선택회로(1402)로부터 출력된 아날로그전압과 동일한 전압을, 보다 낮은 내부저항에 의한 액정구동신호로서, 액정구동전압 출력단자로부터 출력한다.
상기 종래의 DA 변환기에서는, 그것이 액정표시장치의 액정구동장치로서 사용된 경우에는, 표시하는 계조수가 증가함에 따라, 그 회로를 구성하고 있는 소자의 수가 급격히 증가한다. 예컨대, 64계조표시의 경우를 예로 들면, 우선, 기준전압 발생회로(1401)내에 64개의 저항소자가 필요하다. 또한, 선택회로(1402)를 구성하는 스위치가, 1개의 화소에 대해 126개 필요하다. 이에 따라, 8비트의 디지탈신호로 256계조 표시를 하는 경우에는, 기준전압 발생회로(1401)내에 256개의 저항소자가 필요하며, 또한, 선택회로(1402)를 구성하는 스위치가, 1개의 화소에 대해 510개 필요하다. 즉, 1 + 2 + 22+ 23+ … + 27= 255조의 스위치쌍이기 때문에 510개의 스위치로 된다.
또한, 상술한 바와 같이, 칼라표시를 하는 것을 고려하면, 색은 3개(빨강, 초록, 파랑)이기 때문에 상기 스위치의 필요 개수는 3배로 된다.
이와 같이, 종래 기술에 의한 액정구동장치에서는, 표시하는 색의 수가 증대하고, 또한, 다계조화가 진행함에 따라, 그 회로구성 소자수가 급격히 증가하여, 그 결과, 액정구동장치를 집적회로화한 경우 칩 사이즈가 증대하게 된다.
최근, 액정표시장치의 고정세화 및 다계조화에 따라 액정구동장치의 회로규모도 증대하는 경향이 있으나, 액정표시장치의 용도가 확대함에 따라, 시중에서는, 보다 저가격의 액정표시장치가 요망되어, 액정구동장치의 규모를 감소시켜 제조비용의 저감을 꾀하는 것이 강하게 요구되고 있다.
그러나, 상기 종래의 기술에서는, 상술한 바와 같이, 고정세화 및 다계조화에 따라 그 회로구성소자수가 급격히 증가하기 때문에, 제조비용이 높은 문제가 있다.
또한, 휴대성면에서, 액정구동장치를 포함하는 액정표시장치의 소형화의 요구도 강력하여, 액정구동장치의 규모의 감축이 중요하게 되고 있다.
그러나, 상기 종래의 기술에서는, 상술한 바와 같이, 고정세화, 다계조화에 따라 그 회로구성 소자수가 급격히 증가하기 때문에, 액정구동장치를 집적회로화한 경우 칩 사이즈가 증대하여, 소형화가 곤란한 문제가 있다.
본 발명의 목적은, 소요되는 전압수가 증가하더라도, 회로구성소자(저항소자나 스위치)의 수가 급격한 증가를 억제하여, 제조비용의 증대를 억제함과 동시에, 소형화할 수 있는 DA 변환기를 제공하는 것이다.
또한, 다른 목적은, 표시하는 색의 수를 증가시키고, 또한 다계조화를 도모하더라도, 회로구성소자수가 급격한 증가를 억제하여, 제조비용의 증대를 억제함과 동시에, 소형화할 수 있는 액정구동장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에 관한 DA 변환기는, 서로 다른 기준전압을 발생하고, N 비트의 디지탈신호에 따라 상기 기준전압에 기초하여 2N개의 출력전압을 출력하여, 상기 디지탈신호를 아날로그신호로 변환하는 DA 변환기에 있어서, 2(N-1)+ 1개의 서로 다른 기준전압을 발생하는 기준전압 발생회로와, 기준전압 쌍들중 어느 것도 동일한 평균치를 형성하지 않고 또한 각각의 디지털신호가 상기 기준전압 쌍들중 하나에 대응하도록 미리 상기 기준전압 쌍들을 기억함과 동시에, 상기 디지탈신호의 입력을 받으면, 상기 쌍들 중에서, 입력된 디지탈신호에 대응하는 쌍을 선택하고, 그 선택된 쌍의 각 기준전압들을 출력하는 선택회로와, 상기 선택회로에 의해 출력된 기준전압이 입력되고, 그 입력된 기준전압의 평균치를 출력전압으로서 출력하는 출력회로를 구비하는 것을 특징으로 하고 있다.
상기 DA 변환기는, 예컨대, 저항소자에 의한 분할로써 서로 다른 기준전압을 발생하여, N 비트의 디지탈신호에 따라 스위치를 ON/OFF하여 상기 기준전압에 기초하여 2N개의 출력전압을 출력함으로써, 상기 디지탈신호를 아날로그신호로 변환하는 것이다.
상기 구성에 의해, 기준전압 발생회로가, 2(N-1)+ 1개의 서로 다른 기준전압을 발생한다. 선택회로는, 미리, 각각의 디지털신호가 대응하는 기준전압 쌍을 갖도록 상기 기준전압 쌍들을 기억한다. 이 때, 이들 각 쌍에서의 기준전압들의 평균치가, 모든 쌍에 대해 다른 값으로 되어있다. 선택회로는, 상기 디지탈신호의 입력을 받으면, 상기 쌍 중에서, 입력된 디지탈신호에 대응하는 쌍을, 그 디지탈신호에 따라, 예컨대 스위치를 ON/OFF함으로써 선택하고, 그 선택된 쌍의 각 기준전압을 출력한다. 출력회로에는, 선택회로에 의해 출력된 기준전압이 입력된다. 또한, 출력회로는, 그 입력된 기준전압의 평균치를, 출력전압으로서 출력한다.
이에 따라, 기준전압 발생회로가 발생하는 전압에 기초하여, 소정의 연산에 의해, 기준전압 발생회로가 발생하지 않고 있는 전압을 취출한다. 그 결과, 기준전압 발생회로에서 발생한 전압에 더하여, 기준전압 발생회로에서 발생시키지 않은 다른 전압도, 출력전압으로서 출력할 수 있다.
따라서, 기준전압 발생회로에서 발생하는 전압의 수를, 필요로 되는 전압수보다도 감축할 수 있기 때문에, 기준전압 발생회로내의 소자, 예컨대 저항소자의 수를, 종래의 기술에 비교하여 현저히 감소시킬 수 있다. 또한, 기준전압 발생회로에서 발생되는 전압의 수가 적기 때문에, 이들 전압으로부터 몇 개인 가를 선택하는 선택회로내의 소자, 예컨대 ON/OFF하기 위한 스위치의 수를, 종래의 기술에 비교하여 현저히 감소시킬 수 있다. 따라서, 필요한 전압수가 증가하더라도, 회로구성소자(저항소자나 스위치)의 수가 급격한 증가를 억제할 수 있어, 그 결과, 제조비용의 증대를 억제함과 동시에, 장치를 소형화할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명에 관한 액정구동장치는, 표시데이터를 DA 변환하여 액정구동전압 출력단자로부터 액정표시소자에 인가하는 액정구동장치에 있어서, 상기 구성의 DA 변환기를 사용하여 상기 DA 변환을 하는 것을 특징으로 하고 있다.
상기 구성에 의해, 상기 구성과 동일하게 하여, 출력전압을 출력한다. 따라서, 표시하는 색의 수를 늘리고, 또한 다계조화를 꾀한 결과로서, 필요하게 되는 전압수가 증대하더라도, 상기 구성과 같이 기준전압 발생회로에서 발생하는 전압의 수를, 필요로 되는 전압수보다도 감소시킬 수 있기 때문에, 기준전압 발생회로내의 저항소자등의 회로구성소자의 수를, 종래의 기술에 비교하여 현저히 감소시킬 수 있다. 또한, 상기 구성과 같이 전압 발생회로에서 발생되는 전압의 수가 적기 때문에, 이들 전압으로부터 몇개를 선택하는 선택회로의 스위치의 회로구성소자의 수, 나아가 회로규모를, 종래의 기술과 비교하여 현저히 감소시킬 수 있다. 따라서, 이러한 DA 변환기를 사용하여 DA 변환을 행함으로써, 표시하는 색의 수를 증가시키고, 또한 다계조화를 꾀하더라도, 회로구성소자수가 급격한 증가를 억제할 수 있어, 제조비용의 증대를 억제함과 동시에, 장치를 소형화할 수 있다.
특히, 선택회로의 회로규모감소는, 액정구동전압 출력단자 1단자마다 기대할 수 있기 때문에, 액정표시장치전체로서는 대단히 큰 회로규모의 감축으로 되어, 액정구동장치를 집적회로화한 경우의 칩 사이즈나 제조비용을 대폭 저감하는 것이 가능해진다.
본 발명의 또 다른 목적, 특징 및 우수한 점은, 이하에 도시한 기재에 의해서 충분히 이해할 것이다. 또한, 본 발명의 이점은 첨부도면을 참조한 다음 설명으로 명백하게 될 것이다.
도1은 본 발명에 관한 DA 변환기의 구성의 일례를 도시한 회로도이다.
도2는 도1의 DA 변환기에 있어서의 전압팔로워 회로의 일례를 도시한 회로도이다.
도3은 도2의 전압팔로워 회로의 동작을 설명하는 회로도이다.
도4는 전압팔로워 회로의 다른 예를 도시한 회로도이다.
도5은 전압팔로워 회로의 또 다른 예를 도시한 회로도이다.
도6은 전압팔로워 회로의 또 다른 예를 도시한 회로도이다.
도7은 DA 변환기를 구비한 액정표시장치의 구성을 도시한 블록도이다.
도8은 도7의 액정표시장치의 액정패널의 구성을 도시한 회로도이다.
도9는 도7의 액정표시장치의 액정구동파형을 도시한 설명도이다.
도10은 도7의 액정표시장치의 액정구동파형을 도시한 설명도이다.
도11은 도7의 액정표시장치에 제공되는 소스드라이버의 구성을 도시한 블록도이다.
도12는 종래의 DA 변환기의 구성을 도시한 회로도이다.
도13은 도12의 DA 변환기의 일부의 구성을 도시한 회로도이다.
본 발명의 1 실시 형태에 대해 도1 내지 도11을 참조하여 설명한다. 본 실시 형태에 관한 DA 변환기는, MOS 트랜지스터구성의 연산증폭기를 구비하며, 특히, 액티브매트릭스 방식의 액정표시장치의 액정구동회로(액정구동장치) 등에 사용할 수 있다.
상기 DA 변환기를 구비한 액정표시장치의 구성, 그 액정표시장치의 액정패널의 구성, 그 액정구동파형 및 그 액정표시장치에 제공되고 있는 소스드라이버의 구성은, 종래 기술에서 도7 내지 도11을 참조하여 설명한 구성과 동일하다. 따라서, 여기에서는 설명을 생략한다.
우선, 도1을 사용하여, 기준전압 발생회로(801), 선택회로(802) 및 전압팔로워 회로(803)의 구성을 설명한다.
도1은, 본 실시 형태에 관한 DA 변환기의 구성을 도시한 것이다. 이 DA 변환기는, 기준전압 발생회로(기준전압 발생수단)(801), DA 변환회로로서의 선택회로(선택수단)(802), 및 출력회로로서의 전압팔로워 회로(출력수단)(803)을 도시한 회로도이다. 상기 회로 이외에도, 도시하지 않은, 액정표시에서의 휘도조정을 행하는 회로를 제공할 수 있다.
여기에서는, 6비트의 표시데이터로부터 64계조 표시에 필요한 64개의 아날로그전압을 출력하는 예이다. 표시데이터는 Bit5가 MSB이고, Bit0이 LSB이다.
동 도에 나타낸 바와 같이, 저항분할회로에 의한 기준전압 발생회로(801)가 제공되고 있다. 즉, 기준전압 발생회로(801)는, 복수의 저항소자를 서로 접속하고, 이들 저항소자의 사이의 접속부에서 기준전압을 발생시키는 저항분압회로이다. 이 기준전압 발생회로(801)는, 32개의 저항소자가 직렬로 접속된 구성으로, 일방의 단자에는, 액정구동전압의 최대치(V64)가, 타방의 단자에는 최소치(V0)의 전압이 입력된다. 이에 의해, 각 저항의 단자로부터, 33개의 전압(V0, V2, V4, V6,…, V62, V64)이 상기 저항소자의 저항치에 따른 비율로 발생하게 된다. 이 33개의 전압은, 액정구동전압에서는 1계조의 전압에 해당한다.
다음, 선택회로(802)의 회로구성과 입출력관계에 대해 설명한다.
동 도에 나타낸 바와 같이, 2개의 출력을 갖는 선택회로(802)가 제공되고 있다. 선택회로(802)는 6비트로 이루어지는 디지탈표시신호에 의해, 대응하는 전압을, 입력된 33개의 전압중에서 하나 또는 2개의 전압을 선택하여 출력한다. 선택회로(802)는, 예컨대 MOS 트랜지스터로 이루어지는 스위치로 구성되어 있다. 이 스위치는, MOS 트랜지스터나 트랜스미션 게이트 등의 아날로그 스위치 등으로 구성할 수 있다. 각 스위치는, 2개의 스위치를 1조의 스위치쌍으로 하여 구성되고, 6비트의 표시데이터에 기초하여 2개의 입력신호의 일방을 선택하여 출력한다.
도1에서는, 각 스위치쌍을 SW(X,Y)와 같이 표시하는 것으로 한다. 이 때, X는, 도면에서, 횡의 위치를 도시한 것으로, 도면에서 우측에서 순차적으로, 0, 1,2, …와 같이 표시되고, Bit의 번호에 일치한다. 또한, Y는, 도면에서, 종의 위치를 도시한 것으로, 도면에서, 밑에서부터 순차적으로, 1, 2, …와 같이 표시된다. 또한, 1개의 스위치쌍에 포함되는 2개의 스위치중, 도면에서, 상측의 스위치에 U를, 하측의 스위치에 D를 각각 부기하여 구별하는 것으로 한다. 예컨대, 우측에서 4번째, 하측에서 2번째의 스위치쌍은 SW(3,2)와 같이 표기된다. 또한, 그 스위치쌍중, 상측 스위치는 SW(3,2)U로 표기되고, 하측 스위치는 SW(3,2)D로 표기된다.
또한, 우측에서 소정 개수째의 스위치쌍을 총칭하여, 2번째 숫자를 붙이지 않고 표기한다. 예컨대, 우측에서 4번째의 스위치쌍은, SW(3,1), SW(3,2), … 이지만, 이들은, SW(3)으로 총칭한다. 또한, 우측에서 소정 번째의 모든 스위치쌍에 있어서의 상측의 스위치를 총칭하여, 2번째 숫자를 붙이지 않고 표기한다. 예컨대, 우측에서 4번째의 스위치쌍중 상측의 스위치는, SW(3,1)U, SW(3,2)U, … 이지만, 이들은 SW(3)U으로 총칭한다. 하측에 대해서도 동일하다.
각 비트에 있어서의 스위치의 배치관계에 대해 설명한다.
6비트의 표시데이터중, Bit5(MSB)에 의해 동작하는 스위치쌍은, 17개 쌍, 즉 SW(5,1)∼SW(5,17)이고, 각각은 2개의 스위치 U와 D로 구성되어 있다.
SW(5,1)D의 일단에는 V0가 입력되고, SW(5,1)U의 일단에는 V32가 입력된다. 또한, 이 SW(5,1)D와 SW(5,1)U의 다른 일단은, 서로 접속되어 공통단자로 되어있다. SW(5,2)D의 일단에는 V2가, SW(5,2)U의 일단에는 V34가 입력된다. 또한, 이 SW(5,2)D와 SW(5,2)U의 다른 일단은 서로 접속되어 공통단자로 되어있다. 이하, 동일하게, SW(5,n)D의 일단에는 V2(n-1)이, SW(5,n)U의 일단에는 V2(n-1)+32가 입력된다. 또한, SW(5,n)D와 SW(5,n)U의 다른 일단은 서로 접속되어 공통단자로 된다. 여기서, n=1, 2, …, 17이다.
이들 스위치쌍 SW(5)는 연동하며, Bit5가 '0'일 때는, 하측의 스위치인 SW(5)D가 도통(ON)하고, 반대로, 상측의 스위치인 SW(5)U가 비도통(OFF)하게 된다. 한편, Bit5가 '1'일 때에는, 하측의 스위치인 SW(5)D가 비도통(OFF)하고, 반대로, 상측의 스위치인 SW(5)U가 도통(ON)한다.
다음, Bit4에 의해 동작하는 스위치쌍은, 9개 쌍, 즉 SW(4,1)∼SW(4,9)이고, 상기 각각은 2개의 스위치 U와 D로 구성되어 있다.
SW(4,1)D의 일단에는 SW(5,1)의 공통단자가 접속되고, SW(4,1)U의 일단에는 SW(5,9)의 공통단자가 접속되어 있다. 또한, SW(4,1)D와 SW(4,1)U의 다른 일단은 서로 접속되어 공통단자로 되어있다. 이하, 동일하게, SW(4,m)D의 일단에는 SW(5, m)의 공통단자가 접속되고, SW(4,m)U의 일단에는 SW(5, m+8)의 공통단자가 접속되어 있다. 또한, SW(4,m)D와 SW(4,m)U의 다른 일단은 서로 접속되어 공통단자로 되어있다. 여기서, m = 1, 2,…, 9이다.
이들 스위치쌍 SW(4)는 연동하며, Bit4가 '0'일 때에는, 하측의 스위치인 SW(4)D가 도통(ON)하고, 반대로, 상측의 스위치인 SW(4)U가 비도통(OFF)으로 된다. 한편, Bit4가 '1'일 때에는, 하측의 스위치인 SW(4)D가 비도통(OFF)하고, 반대로, 상측의 스위치인 SW(4)U가 도통(ON)한다.
다음, Bit3에 의해 동작하는 스위치쌍은 5개 쌍, 즉 SW(3,1)∼SW(3,5)이고, 상기와 같이 각각 2개의 스위치 U와 D로 구성되어 있다.
SW(3,1)D의 일단에는 SW(4,1)의 공통단자가 접속되고, SW(3,1)U의 일단에는 SW(4,5)의 공통단자가 접속되어 있다. 또한, SW(3,1)D와 SW(3,1)U의 다른 일단은, 서로 접속되어 공통단자로 되어있다. 이하, 동일하게, SW(3,k)D의 일단에는 SW (4,k)의 공통단자가 접속되고, SW(3,k)U의 일단에는 SW(4,k+4)의 공통단자가 접속되어 있다. 또한, SW(3,k)D와 SW(3,k)U의 다른 일단은 서로 접속되어 공통단자로 되어있다. 여기서, k=1, 2,…, 5이다.
이들 스위치쌍 SW(3)는 연동하고 있으며, Bit3이 '0'일 때에는, 하측의 스위치인 SW(3)D가 도통(ON)하고, 반대로, 상측의 스위치인 SW(3)U가 비도통(OFF)으로 된다. 한편, Bit3이 '1'일 때에는, 하측의 스위치인 SW(3)D가 비도통(OFF)하고, 반대로, 상측의 스위치인 SW(3)U가 도통(ON)한다.
다음, Bit2에 의해 동작하는 스위치쌍은, 3개 쌍, 즉 SW(2,1)∼SW(2,3)이고, 상기와 같이 각각 2개의 스위치 U와 D로 구성되어 있다.
SW(2,1)D의 일단에는 SW(3,1)의 공통단자가 접속되고, SW(2,1)U의 일단에는 SW(3,3)의 공통단자가 접속되어 있다. 또한, 이 SW(2,1)D와 SW(2,1)U의 다른 일단은 서로 접속되어 공통단자로 되어있다. 이하, 동일하게, SW(2,j)D의 일단에는 SW(3,j)의 공통단자가 접속되고, SW(2,j)U의 일단에는 SW(3,j+2)의 공통단자가 접속되어 있다. 또한, 이 SW(2,j)D와 SW(2,j)U의 다른 일단은 서로 접속되어 공통단자로 되어있다. 여기서, j=1,2,3이다.
이들 스위치쌍 SW(2)는 연동하고 있으며, Bit2가 '0'일 때에는, 하측의 스위치인 SW(2)D가 도통(ON)하고, 반대로, 상측의 스위치인 SW(2)U가 비도통(OFF)으로 된다. 한편, Bit2가 '1'일 때에는, 하측의 스위치인 SW(2)D가 비도통(OFF)되고, 반대로, 상측의 스위치인 SW(2)U가 도통(ON)한다.
다음, Bit1에 의해 동작하는 스위치쌍은, 2개 쌍, 즉 SW(1,1), SW(1,2)이고, 상기 같이 각각은 1개의 스위치 U와 D로 구성되어 있다.
SW(1,1)D의 일단에는 SW(2,1)의 공통단자가 접속되고, SW(1,1)U의 일단에는 SW(2,2)의 공통단자가 접속되어 있다. 또한, SW(1,1)D와 SW(1,1)U의 다른 일단은 서로 접속되어 공통단자로 되어있다.
SW(1,2)D의 일단에는 SW(2,2)의 공통단자가 접속되고, SW(1,2)U의 일단에는 SW(2,3)의 공통단자가 접속되어 있다. 또한, SW(1,2)D와 SW(1,2)U의 다른 일단은 서로 접속되어 공통단자로 되어있다.
즉, SW(1,h)D의 일단에는 SW(2,h)의 공통단자가 접속되고, SW(1,h)U의 일단에는 SW(2,h+1)의 공통단자가 접속되어 있다. 또한, SW(1,h)D와 SW(1,h)U의 다른 일단은 서로 접속되어 공통단자로 되어있다. 여기서, h=1, 2이다.
이들 스위치쌍 SW(1)는 연동하고 있으며, Bit1이 '0'일 때에는, 하측의 스위치인 SW(1)D가 도통(ON)하고, 반대로, 상측의 스위치인 SW(1)U가 비도통(OFF)된다. 한편, Bit1이 '1'일 때에는, 하측의 스위치인 SW(1)D가 비도통(OFF)하고, 반대로, 상측의 스위치인 SW(1)U가 도통(ON)한다.
최후로, Bit0에 의해 동작하는 스위치쌍은, 1개 쌍, 즉 SW(0,1)이고, 상기와 같이 상기 스위치쌍은 1개의 스위치 U와 D로 구성되어 있다.
SW(0,1)D의 일단에는 SW(1,1)의 공통단자가 접속되고, SW(0,1)U의 일단에는 SW(1,2)의 공통단자가 접속되어 있다. 또한, 이 SW(0,1)D와 SW(0,1)U의 다른 일단은 서로 접속되어 공통단자로 되며, 또한, 전압팔로워 회로(803)의 입력단자 IN2에 접속되어 있다.
또한, 상기 SW(1,1)의 공통단자는, 상기한 바와 같이 SW(0,1)D의 일단에 접속됨과 동시에, 전압팔로워 회로(803)의 입력단자 IN1에도 접속되어 있다.
상기 스위치쌍 SW(0)에 있어서, Bit1이 '0'일 때에는, 하측의 스위치인 SW(0)D가 도통(ON)하고, 반대로, 상측의 스위치인 SW(0)U가 비도통(OFF)으로 된다. 한편, Bit1이 '1'일 때에는, 하측의 스위치인 SW(0)D가 비도통(OFF)하고, 반대로, 상측의 스위치인 SW(0)U가 도통(ON)한다.
이상이, 선택회로(802)의 회로구성 및 동작이다. 이들 동작을 정리한 것을 표1에 도시한다. 이는, 6비트의 표시데이터와, 선택회로(802)의 출력(IN1및 IN2에 입력되는 전압)과, 전압팔로워 회로(803)의 후술하는 출력전압 Vout의 관계를 나타낸 것이다.
상기 표1에 나타낸 바와 같이, 6비트의 표시데이터가 짝수(Bit0가 '0')인 경
우에는, 전압팔로워 회로(803)의 입력단자 IN1및 IN2에는, Vout로부터 V62의 32개의
전압중의 1개가 선택되고, 동일한 값이 입력된다.
한편, 6비트의 표시데이터가 홀수(Bit0가 '1')인 경우에는, 전압팔로워 회로(803)의 입력단자 IN1및 IN2에는, V0로부터 V62의 32개의 전압중 2개가 선택된다. 또한, 입력단자 IN1에는 V2(n-1)이 입력되고, IN2에는, V2n이 입력된다.
다음, 전압팔로워 회로(803)에 대해 설명한다.
상기 전압팔로워 회로(803)는, 상기 표1에 나타낸 바와 같이, 2개의 입력단자(IN1, IN2)로의 입력전압으로부터, 이하와 같은 관계의 출력전압 Vout를 출력한다.여기서, 입력단자 IN1, IN2로의 입력전압을 각각 VIN1, VIN2로 한다. 또한, 상기 기준전압 발생회로(801)가 발생하는 전압(V0, V2, V4, …, V64)를 Vi로 총칭한다. I = 0, 2, 4,…, 2(n-1)이고, 본 실시 형태에 있어서 n = 33이다.
입력단자 IN1,IN2에 같은 값이 입력된 경우, 즉,
Vin1= Vin2= Vi일 때, 전압팔로워 회로(803)는 출력전압 Vout로서, 상기 Vi를 출력한다.
한편, 입력단자 IN1,IN2에 상이한 값이 입력된 경우, 즉,
VIN1= Vi, VIN2= Vi+2
일 때, 전압팔로워 회로(803)는, 출력전압 Vout로서, (Vi+ Vi+2)/2를 출력한다.
이러한 출력전압을 출력하기 위한 전압팔로워 회로(803)의 일례를 도2에 도시한다. 도2는, 전압팔로워 회로(803)의 상세 회로도이다. 동 도에 나타낸 바와 같이, P채널 MOS 트랜지스터(5,6,7,8)가 제공되고 있다. P채널 MOS 트랜지스터(5,6)은 차동쌍을 형성하고 있다. 동일하게, P채널 MOS 트랜지스터(7,8)는 차동쌍을 형성하고 있다.
P채널 MOS 트랜지스터(5,6)의 소스는 서로 접속되어, 정전류원(11)를 통해 전원(도시하지 않음)과 접속되어 있다. 한편, P채널 MOS 트랜지스터(7,8)의 소스도 서로 접속되어, 정전류원(12)를 통해 전원(도시하지 않음)과 접속되어 있다. 정전류원(11,12)은, 상기 각 차동쌍을 형성하고 있는 각 트랜지스터의 동작전류를 공급한다. P채널 MOS 트랜지스터(5)에는, 동상 입력단자(1)가 제공되어 있다. 동일하게, P채널 MOS 트랜지스터(7)에는, 동상 입력단자(3)가 제공되고 있다. 또한, 이들 트랜지스터의 각 역상 입력단자(도3의 2 및 4 참조)는 서로 접속되어 공통으로 되어있다.
상기 P채널 MOS 트랜지스터(5,6), 동상 입력단자(1), 역상 입력단자(2)(도3참조), 정전류원(11)에 의해, 차동증폭회로(17)가 형성된다. 동일하게, 상기 P채널 MOS 트랜지스터(7,8), 동상 입력단자(3), 역상 입력단자(4)(도3 참조), 정전류원(12)에 의해, 차동증폭회로(18)가 형성된다.
P채널 MOS 트랜지스터(5)와 P채널 MOS 트랜지스터(7)의 드레인은 서로 접속되어 있고, 커런트 미러회로를 구성하고 있는 능동부하회로(능동부하소자)로서의 부하회로(부하소자)(16)중의 N채널 MOS 트랜지스터(9)의 드레인과 접속되어 있다. 한편, P채널 MOS 트랜지스터(6)와 P채널 MOS 트랜지스터(8)의 드레인은 서로 접속되어 있고, 상기 부하회로(16)중의, 상기 커런트 미러회로를 구성하고 다이오드접속되어 있는 N채널 MOS 트랜지스터(10)의 드레인과 접속되어 있다. 또한, N채널 MOS 트랜지스터(9,10)의 소스는 접지되어 있다.
또한, 출력부(13)가 제공되며, 이는 N채널 MOS 트랜지스터(15)와, 이에 동작전류를 공급하는 정전류원(14)으로 구성되어 있다. N채널 MOS 트랜지스터(15)의 드레인은 상기 정전류원(14)을 통해 전원(도시하지 않음)에 접속되고, N채널 MOS 트랜지스터(15)의 소스는 접지되어 있다. P채널 MOS 트랜지스터(6)의 게이트, P채널 MOS 트랜지스터(8)의 게이트, 및 N채널 MOS 트랜지스터(15)의 드레인은 서로 접속되어, 출력전압 Vout을 출력하는 출력단자로 이루어져 있다. N채널 MOS 트랜지스터(15)의 게이트는, 상기 N채널 MOS 트랜지스터(9)의 드레인과 접속되어 있다. 정전류원(11,12)으로부터 흐르는 전류는 동일하게 I로 한다.
또한, 상기 차동쌍을 형성하는 P채널 MOS 트랜지스터(5,6,7,8)는, 특성은 서로 유사하며, 모두 동일한 전달콘덕턴스 gm을 갖는다.
여기서, 동작 설명을 용이하게 하기 위해, 도3에 나타낸 바와 같이, 전압팔로워 회로(803)의 구성을, 도2의 P채널 MOS 트랜지스터(6)의 게이트, P채널 MOS 트랜지스터(8)의 게이트 및 N채널 MOS 트랜지스터(15)의 드레인을 모두 제거한 연산증폭기회로의 상태로 변경하여 고려한다.
동상 입력단자(1)에는 입력전압 v1을 입력하고, 역상 입력단자(2)에는 입력전압 v2를 각각 입력하면, P채널 MOS 트랜지스터(5)의 드레인전류 i1및 P채널 MOS 트랜지스터(6)의 드레인전류 i2는 다음 식으로 표시된다.
i1= (I/2)+gm(v2-v1)=(I/2)+gm·Δva(1)
i2= (I/2)-gm(v2-v1)=(I/2)-gm·Δva(2)
이 때, Δva= v2-v1이다.
이와 동일하게, 동상 입력단자(3)에는 입력전압 v3을 입력하고, 역상 입력단자(4)에는 입력전압 v4를 각각 입력하면, P채널 MOS 트랜지스터(7)의 드레인전류 i3및 P채널 MOS 트랜지스터(8)의 드레인전류 i4는 다음 식으로 표시된다.
i3= (I/2)+gm(V4-V3)=(I/2)+gm·ΔVb(3)
I4= (I/2)-gm(V4-V3)=(I/2)-gm·ΔVb(4)
이 때, ΔVb= V4-V3이다.
이들 식으로부터, 부하전류로서의, N채널 MOS 트랜지스터(9)의 드레인전류 IL1과, 동일하게, 부하전류로서의, N채널 MOS 트랜지스터(10)의 드레인전류 IL2는 각각 다음과 같은 식으로 구해진다.
IL1= i1+i3= I+gm(Δva+ Δvb) (5)
IL2= i2+i4= I-gm(Δva+ Δvb) (6)
상기 식(5),(6)에 의해, IL1및 IL2는, 2개의 상기 차동쌍의 각 차동증폭의 결과를 중첩한 결과인 것을 알 수 있다.
또한, N채널 MOS 트랜지스터(9) 및 N채널 MOS 트랜지스터(10)는, 상술한 바와 같이 커런트 미러회로를 구성하기 때문에, 상기 연산증폭기의 출력부(13)가 통상의 증폭동작을 하고 있는 동작범위에 있어서는, 상기 2개의 부하전류로서의 IL1과 IL2는 서로 동일하게 된다. 이와 같이 IL1= IL2이기 때문에, 상기 식(5),(6)에 의해 다음 식이 얻어진다.
ΔVa+ ΔVb= 0, 즉
(V2- V1) + (V4- V3) = 0 (7)
으로 된다.
상기 식은, 통상의 연산증폭기회로의 가상 단락의 관계식을, 본 실시형태의 회로로 확장한 결과를 제공한다. 또, 이 관계는, 도3의 차동증폭회로(17,18)가, 미리 적당한 바이어스 상태로 동작하도록 설정되어 있고, 그 동작점 부근에서 소진폭신호를 증폭하는, 통상의 증폭동작 범위에 있는 것을 전제로 하고 있다.
다음, 도3의 역상 입력단자(2,4)를 서로 접속하고, 공통인 1개의 역상 입력단자로 한다. 즉, 역상입력전압은, v2= v4로 된다. 이 전압을 vf로 바꾸면, 상기 식(7)은 다음 식과 같이 된다.
(Vf-V1) + (Vf-V3) = O, 즉
Vf= (V1+ V3)/2
로 된다.
상기 식은, 공통화된 역상 입력단자의 입력전압 Vf가, 2개의 동상 입력단자의 입력전압의 평균치를 제공한 것을 나타내고 있다.
또한, 도2에 도시한 전압팔로워 회로(803)는, 차동증폭회로(17,18)의 공통화한 역상 입력단자에, 차동증폭회로(17,18) 자신의 출력신호를 귀환한 것이다. 따라서, 도2의 전압팔로워 회로(803)의 출력전압 Vout는,
Vout= (V1+ V3)/2 (8)
로 표시된다. 이는, 도2에 도시한 전압팔로워 회로(803)가, 입력전압 V1과 입력전압 V3의 평균전압을 출력하는 것을 나타내고 있다.
다음, 상기 관계를 도2에 정리한다.
즉, 도1에 도시한 전압팔로워 회로(803)의 입력단자 IN1을 도2에 도시한 동상 입력단자(1)에, 또한 IN2를 도2의 동상 입력단자(3)로 한다. 이에 의해, 입력전압이 같은 경우, 예컨대 VIN1= V0, VIN2= V0인 경우,
Vout= (V0+ V0)/2 = V0
로 된다. 보다 일반적으로는, VIN1= Vi, VIN2= Vi인 경우에, Vout= (Vi+ Vi)/2 = Vi로 된다. I = 0, 2, 4,…, 2(n-1)이고, 본 실시 형태에서 n = 33이다.
한편, 입력전압이 다른 경우, 예컨대 VIN1= V0, VIN2= V2인 경우, Vout= (V0+ V2)/2로 된다. 즉, V0와 V2의 평균치의 전압이 출력되는 것으로 된다. 이 출력전압은, V1과 V2사이의 전압을 보완하는 것으로 되고, 이 출력전압은 V1에 상당하는 것으로 된다. 즉,
Vout= (V0+ V2)/2 = V1
이다. 반대로, 소망의 V0와 V1으로부터, V2의 값을 상기 식에서 구해도 된다. 보다 일반적으로는, VIN1= Vi, VIN2= Vi+2인 경우에, Vout= (Vi+ Vi+2)/2 = Vi+1로 된다.
기준전압 발생회로(801), 선택회로(802) 및 전압팔로워 회로(803)는 이와 같이 동작한다. 이들 6비트의 표시데이터와 선택회로(802)의 출력 및 최종적인 전압팔로워 회로(803)로부터 얻어지는 입출력관계를 정리한 것이 상기 표1이다. 이에 따라, V0∼V64의 33개의 전압레벨로부터, 도12에 도시한 바와 같은 종래의 회로와 같이, 64계조의 출력전압을 발생할 수 있다.
본 회로를 구성하는 소자의 수를 도12의 종래의 회로에 의한 경우와 비교하면, 기준전압 발생회로의 저항의 수는 64(= 26)개에서 32(= 25)개로 감소하고, 선택회로의 MOS 트랜지스터에 의한 스위치의 수도 126개에서 74개로 감소한다. 즉, 스위치쌍의 수가 1 + 2 + 3 + 5 + 9 + 17 = 37이고, 스위치의 수가 2(1 + 2 + 3 + 5 + 9 + 17) = 74이다.
동일하게, 예컨대 8비트의 표시데이터에 의한 256계조의 액정구동전압을 얻는 경우와 비교하면, 기준전압 발생회로의 저항의 수는 256(=28)개에서 128(= 27)개로 감소한다. 또한, 선택회로의 MOS 트랜지스터에 의한 스위치의 수는 510개에서 270개로 감소한다. 즉, 2(1 + 2 + 3 + 5 + 9 + 17 + 33 + 65) = 270이다.
일반적으로는, 디지탈신호가 N 비트로 되면, 본 발명에 필요한 스위치쌍의 수 P는,
P = a1+ a2+ a3+ ‥·+ an
이다. 스위치의 수는 이 P의 2배이다. 단,
a1= 1, a2= 2,
an= an-1+ 2(n-3)(3≤n≤N)
이다.
또한, (N-1)비트를 N 비트로 변경한 경우에는, 우선, 기준전압 발생회로(801)를 제거하고, 그에, 다시 aN개의 상기와 동일한 스위치쌍 SW(N-1)의 공통단자를 형성한다. 다음, 기준전압 발생회로를 제공하고, n을 1 이상 aN이하의 임의의 정수로 하면, 각 스위치쌍 SW(N-1,n)중 하측 스위치 D를, 상기 다시 제공한 기준전압 발생회로의 V2(n-1)에 접속하는 한편, 상측의 스위치 U를, 동일하게 Vk에 접속하면된다. 단, k = 2(n-1) + 2(N-1)이다.
이미 설명한 바와 같이, 본 발명을 구성하고 있는 기준전압 발생회로(801)는, 통상, 복수의 액정구동전압 출력단자에 대해 공통으로 사용되지만, 선택회로(802) 및 전압팔로워 회로(803)는, 모두, 1개의 액정구동전압 출력단자에 대해 1개의 회로가 사용된다. 또한, R(빨강), G(초록), B(파랑)와 같은 컬러마다의 표시데이터(DR, DG, DB)를 표시하기 위해, 상기 액정구동전압 출력단자는, 이들 컬러마다의 표시데이터에 따라 각각 제공할 필요가 있다. 따라서, 본 발명에서는, 이와 같이, 액정구동회로중에서도 특히 회로규모가 큰 회로부의 규모를 감축할 수 있기 때문에, 칩 사이즈의 축소 및 칩 사이즈의 축소에 따른 제조비용의 감소에 크게 기여할 수 있다.
이하에, 상기 도2에 보인 구성의 변형예를 설명한다. 또, 도2의 회로와 완전히 동일한 동작을 하기 때문에, 상세한 설명은 생략한다.
도4에 도시한 구성에서는, 도2의 구성과 달리, N채널 MOS 트랜지스터(9,10)를 각각 저항소자(109,110)로 교체함에 따라, 도2의 부하회로(16)를 부하회로(부하소자)(116)에 변경했다.
또한, 도5에 도시한 구성에서는, 도2의 구성과 달리, 차동쌍을 형성하는 P채널 MOS 트랜지스터를 N채널 MOS 트랜지스터로 교체하고, 이에 따라, 부하회로 및 출력부의 N채널 MOS 트랜지스터를 P채널 MOS 트랜지스터로 교체하였다. 즉, P채널 MOS 트랜지스터(5,6,7,8)를 N채널 MOS 트랜지스터(205,206,207,208)로 각각 교체하고, N채널 MOS 트랜지스터(9,10,15)를 P채널 MOS 트랜지스터(209,210,215)로 각각 교체하였다. 그외의 소자, 즉, 동상 입력단자(201,203), 정전류원(211,212,214)은 각각, 도2에 도시한 구성의 동상 입력단자(1,3), 정전류원(11,12,14)에 상당한다.
또한, 도6에 도시한 구성에서는, 도5의 구성과 달리, P채널 MOS 트랜지스터(209,210)를 각각 저항소자(부하소자)(309,310)로 교체함에 따라 도5의 부하회로(216)를 부하회로(316)로 변경했다.
또, 본원에서는, 이상의 각 구성예에 나타낸 바와 같이, 차동쌍이 2회로, 따라 차동증폭회로가 2개 포함되는 경우에 대해 설명하였지만, 3개의 회로 이상 포함되는 회로구성이라도, 상기 구성에 준한 동작이 가능하고, 또한, 본 발명의 요지를 벗어나지 않은 범위에 있어서 구성을 여러가지로 변경할 수 있다.
예컨대, 차동쌍이 3개인 경우는, 도2에서, 차동증폭회로(17)의 좌측에 차동증폭회로(17)와 같은 별도의 차동증폭회로를 제공하고, P채널 MOS 트랜지스터(5,6)에 각각 상당하는 P채널 MOS 트랜지스터(각각 A,B로 한다)의 소스를, 정전류원(11)에 상당하는 정전류원을 통해 전원과 접속한다. P채널 MOS 트랜지스터 A에 동상 입력단자를 제공한다. P채널 MOS 트랜지스터 B의 역상 입력단자는 차동증폭회로(17)의 P채널 MOS 트랜지스터6의 역상 입력단자에 접속하여 공통으로 한다. P채널 MOS 트랜지스터 A의 드레인은, P채널 MOS 트랜지스터(5,7)의 드레인과 같이, 부하회로(16)중의 N채널 MOS 트랜지스터(9)의 드레인과 접속한다. 한편, P채널 MOS 트랜지스터 B의 드레인은, P채널 MOS 트랜지스터(6,8)의 드레인과 같이, 상기 부하회로(16)중의 N채널 MOS 트랜지스터(10)의 드레인과 접속한다. 차동쌍이 4개 이상인 경우도 동일하게 구성할 수 있다.
예컨대, 차동쌍이 3개인 경우, 각각의 차동쌍(차동증폭회로)의 입력을 VIN1, VIN2, VIN3로 하면 ,
Vout =(VIN1+ VIN2+ VIN3)/3
으로 된다. 단, VIN1, VIN2, VIN3에는 각각 기준전압의 값이 제공된다. 또한, 차동쌍이 4개인 경우, 각각의 차동쌍(차동증폭회로)의 입력을 VIN1, VIN2, VIN3, VIN4으로 하면,
Vout= (VIN1+ VIN2+ VIN3+ VIN4)/4
로 된다. 단, VIN1, VIN2, VIN3, VIN4에는 각각 기준전압의 값이 제공된다. 차동쌍이 5개 이상인 경우도 동일하게 구성할 수 있다.
예컨대, 차동쌍을 4개 제공하고, 일례로서 이하의 각 식에 의해 2개의 기준전압 Vi와 Vj사이를 4등분하는 경우에 대해 고려한다. 즉, 각 차동쌍의 입력 VIN1, VIN2, VIN3, VIN4에 아래와 같이 기준전압 Vi또는 Vj의 어느 것에 입력된다. i와 j는 서로 다르게 한다.
(1) 상기 입력 모두가 Vi일 때에는,
Vout= (Vi+ Vi+ Vi+ Vi)/4
= Vi로 된다. 또한, (2) 상기 입력중, VIN1, VIN2, VIN3가 Vi이고, VIN4가 Vj인 경우에는,
Vout= (Vi+ Vi+ Vi+ Vj)/4
= (3/4)Vi+(1/4)Vj로 된다. 또한, (3) 상기 입력중, VIN1, VIN2가 Vi이고, VIN3, VIN4가 Vj인 경우에는,
Vout= (Vi+ Vi+ Vj+ Vj)/4
= (2/4)Vi+(2/4)Vj로 된다. 또한, (4) 상기 입력중, VIN1이 Vi이고, VIN2, VIN3, VIN4가 Vj인 경우에는,
Vout= (Vi+ Vj+ Vj+ Vj)/4
= (1/4)Vi+(3/4)Vj로 된다. 이와 같이 구성함으로써, 상기 DA 변환기를 예컨대 액정구동회로에 바람직하게 사용할 수 있다.
또한, 얻어지는 출력전압이 모두 다르고, 또한, 이 DA 변환기가 사용되는 각종 장치의 상황에서 전혀 문제가 없는 한, 도1에 도시한 구성에 있어서, 예컨대, 기준전압 V48의 부위와 기준전압 V50부위에 접속되어 있는 배선을 반대로, 즉 V48의 부위에 접속되어 있던 배선을 V50의 부위에 접속하고, V50의 부위에 접속되어 있던 배선을 V40의 부위에 접속해도 된다. 일반적으로는, 기준전압 Vm, Vn의 부위에 접속되어 있는 배선을 각각 Cm, Cn이라 하면, Vm의 부위에 Cn을, Vn의 부위에 Cm을 각각 접속하도록 배선을 새로 해도 좋다. 단, 비트수를 N으로 하면 m=0, 2, 4, …, 2(N-1), n-0, 2, 4,…, 2(N-1), m≠n이고, 본 실시 형태에서 N = 33이다.
또한, 여기에서는, 액정구동회로를 예로 들어 설명하였지만, 본 발명은, 이에 한정되지 않고, N 비트의 디지탈신호로부터 2N개의 아날로그신호로 변환하는 DA 변환기에 있어서, 2(N-1)+ 1의 아날로그신호를 기초로, 이들 아날로그레벨 사이를 보완한 레벨을 사용함으로써, 2N개의 아날로그 레벨을 발생하는 DA 변환기 및 이 DA 변환기를 포함하여 구성되는 표시장치 및 반도체장치 등에 효과적이다.
또, 본원의 DA 변환기를 하기와 같이 구성해도 좋다. 즉, N 비트의 디지탈신호로부터 2N개의 아날로그신호로 변환하는 DA 변환기에 있어서, 2(N-1)+ 1개의 기준전압을 발생하는 기준전압 발생수단과, 상기 디지탈신호에 따라, 상기 2(N-1)+ 1개의 기준전압으로부터, 소정의 제1의 값과 제2의 값을, 중복을 허용하여 출력하는선택수단과, 상기 제1의 값과 상기 제2의 값이 같은 경우에는 같은 값을, 다른 값인 경우에는 그 평균치를 출력하는 출력수단을 구비하고 있다.
상기 구성에 의해, 기준전압 발생수단이, 2(N-1)+ 1개의 서로 다른 기준전압을 발생하면, 선택수단이, 상기 디지탈신호에 따라, 예컨대 스위치를 ON/OFF함으로써, 상기 기준전압의 안에서, 제1의 값과 제2의 값을, 중복을 허용하여 선택한다. 출력수단이, 상기 제1의 값과 상기 제2의 값이 같은 경우는 그 값을, 다른 값의 경우는 그 평균치를, 출력전압으로서 출력한다.
또한, 상기 DA 변환기에 있어서, 예시한 바와 같이, 상기 기준전압 발생수단은, 복수의 저항소자를 서로 접속하여, 이들 저항소자의 사이의 접속부에서 복수의 전압을 발생시키는 저항분압회로로 할 수 있다.
또한, 상기 DA 변환기에 있어서, 예시한 바와 같이, 상기 출력수단은, 제1도전형의 MOS 트랜지스터에 의해 차동쌍을 2개 형성하여, 각각의 차동쌍의 한편은 제1 및 제2 정전류원을 통해 전원에 접속되고, 다른 한편은, 동상 입력단자측들 및 역상 입력단자측들을 각각 접속하여 커런트 미러회로를 통해 접지되고, 이 중, 상기 동상 입력단자측은 또한 제2도전형 MOS 트랜지스터의 게이트에도 접속되고, 상기 제2도전형 MOS 트랜지스터의 일방은, 전원에 접속되는 제3의 정전류원과 상기 역상 입력단자측들을 접속하여 공통으로 한 선과 접속되고, 상기 제2도전형 MOS 트랜지스터의 다른 한편은 접지되며, 상기 2개의 동상 입력단자는, 각각 상기 선택수단의 출력단자와 접속된 구성으로 할 수 있다.
또한, 상기 DA 변환기에 있어서, 예시한 바와 같이, 상기 출력수단은, 제2도전형의 MOS 트랜지스터에 의해 차동쌍을 2개 형성하여, 각각의 차동쌍의 한편은 제1 및 제2 정전류원을 통해 접지되어, 다른 한편은, 동상 입력단자측들 및 역상 입력단자측들을 각각 접속하여 커런트 미러회로를 통해 전원에 접속되고, 이 중, 상기 동상 입력단자측은 제1도전형 MOS 트랜지스터의 게이트에 접속되고, 상기 제1도전형 MOS 트랜지스터의 일방은, 접지된 제3의 정전류원과 상기 역상 입력단자측들을 접속하여 공통으로 한 선과 접속되고, 상기 제1도전형 MOS 트랜지스터의 타방은 전원에 접속되며, 상기 2개의 동상 입력단자는, 각각 상기 선택수단의 출력단자와 접속된 구성으로 할 수 있다.
또한, 상기 DA 변환기에 있어서, 예시한 바와 같이, 상기 출력수단중, 상기커런트 미러회로를 2개의 저항소자로 치환한 구성도 좋다.
또한, 예시한 바와 같이, 상기 DA 변환기를 일부에 포함한 액정표시장치의 구동회로(액정구동회로)를 구성할 수 있다.
상기 구성에 의하면, 복수의 동상 입력단자에 대해, 다른 복수의 전압을 동시에 입력함으로써, 이들 신호의 평균치를 출력단자로부터 출력전압으로서 출력할 수 있다. 또한, 이 출력전압은, 출력수단에 입력된 시프트 전압과 다르다. 한편, 복수의 동상 입력단자에 대해, 동일한 전압을 동시에 입력함으로서, 이 입력전압과 같은 전압을 출력단자로부터 출력전압으로서 출력할 수 있다.
따라서, 상기 DA 변환회로를 사용한 액정구동회로에서는, 기준전압 발생회로에서 발생하고 있는 전압에 더하여, 보완에 의해 발생한 전압도 출력할 수 있다.이 때문에, 기준전압 발생회로에서 발생하는 전압수를, 예컨대, 거의 반감시킴으로서, 필요로 하는 계조출력의 전압수보다도 현저히 감소시킬 수 있다.
이에 의해, 기준전압 발생회로를 구성하는 저항소자수를, 예컨대, 거의 반감시켜, 현저히 감소시킬 수 있다. 또한, 기준전압 발생회로에서 출력되는 전압수가 감소하기 때문에, 이들 전압으로부터 몇개의 전압을 선택하는 선택회로의 스위치의 수도, 종래와 비교하여 현저히 감소시킬 수 있다. 이 선택회로는, 액정구동전압 출력단자의 1개마다 사용하기 때문에, 이러한 회로 감축에 의해, 제조비용의 대폭적인 저감을 실현된다. 또한, 이러한 회로 감축에 의해, 액정구동회로용의 IC 등의 칩 사이즈를 대폭 축소할 수 있다. 액정구동회로용의 IC를 축소할 수 있기 때문에, 이를 탑재하는 액정표시장치를 대폭 소형화할 수 있다. 이와 같이, 금후 보다 강하게 요구되는 화소수 증가에 의한 고분해능화나, 다계조화도 포함하여, 고품위의 표시장치의 실현이나, 이 표시장치의 휴대성면에서 요구되는 소형화에 대응함에 있어서, 본 발명은 현저한 효과를 발휘한다.
본 발명에 관한 DA 변환기에 있어서는, 상기 기준전압 발생수단은, 복수의 저항소자를 서로 접속하고, 이들 저항소자의 사이의 접속부에서 상기 기준전압을 발생시키는 저항분압회로이고, 상기 선택수단은, 쌍으로서, 동일한 기준전압 2개로 이루어지는 2(N-1)개의 쌍, 및, 상기 각 저항소자의 단부의 기준전압들로 이루어지는 2(N-1)개의 쌍을 기억하도록 해도 좋다.
상기 구성에 의해, 상기 기준전압 발생수단은, 복수의 저항소자를 서로 접속하여, 이들 저항소자의 사이의 접속부에서 상기 기준전압을 발생시킨다. 또한, 상기 선택수단은, 쌍으로서, 동일한 기준전압 2개로 이루어지는 2(N-1)개의 쌍 및, 상기 각 저항소자의 단부의 기준전압들로 이루어지는 2(N-1)개의 쌍을 기억한다. 예컨대, 상기 선택수단은, 상기 쌍의 각 값으로서, 그것들이 중복한 값이 아닌 경우에는, 상기 기준전압중, 상기 디지탈신호에 응한 하나의 저항소자의 각 단부의 각 기준전압을 각각 선택한다. 따라서, 상기 기준전압 발생수단이 저항소자에 의한 분할로 어떠한 기준전압을 발생하는 경우라도, 상기 각 평균치가, 다른 쌍의 평균치와 일치하게 될 염려가 없다. 이 때문에, 저항소자의 저항치의 설정의 자유도가 증대한다. 따라, 기준전압의 설정의 자유도를 증대시킬 수 있어, 상기 기준전압 발생수단을 보다 간단한 구성으로 할 수 있다.
한편, 발명의 상세한 설명에 있어서의 구체적인 실시형태 또는 실시예는, 어디까지나 본 발명의 기술적 내용을 밝히는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허청구범위내에서, 여러가지로 변경하여 실시할 수 있다.

Claims (22)

  1. 서로 다른 기준전압을 발생하고, N 비트의 디지탈신호에 따라 상기 기준전압에 따라 2N개의 출력전압을 출력함으로써, 상기 디지탈신호를 아날로그신호로 변환하는 DA 변환기로서, 상기 DA 변환기는,
    2(N-1)+ 1개의 서로 다른 기준전압을 발생하는 기준전압 발생수단;
    기준전압 쌍들중 어느 것도 동일한 평균치를 형성하지 않고 또한 각각의 디지털신호가 상기 기준전압 쌍들중 하나에 대응하도록 미리 상기 기준전압 쌍들을 기억하며; 상기 디지탈신호의 입력을 받으면, 입력된 디지탈신호에 대응하는 기준전압 쌍들중 하나를 선택하고; 상기 선택된 기준전압 쌍을 구성하는 기준전압들을 출력하는 선택수단; 및
    상기 선택수단에 의해 출력된 기준전압이 입력되고, 그 입력된 기준전압의 평균치를 출력전압으로서 출력하는 출력수단을 포함하는 DA 변환기.
  2. 제1항에 있어서, 상기 기준전압 발생수단은, 복수의 저항소자를 서로 접속하고, 이들 저항소자 사이의 접속부에서 상기 기준전압을 발생하는 저항분압회로이고,
    상기 선택수단은, 상기 쌍으로서, 동일한 기준전압 2개로 이루어지는 2(N-1)개의 쌍, 및 상기 각 저항소자의 단부에서 얻어지는 기준전압들로 이루어지는 2(N-1)개의 쌍을 기억하는 DA 변환기.
  3. 제1항에 있어서, 상기 기준전압 발생수단은, 상기 출력수단으로부터의 출력전압을 값이 증가하는 순서로 나열될 때 한 개 걸러 대응하는 전압을 상기 기준전압으로서 발생시키는 DA 변환기.
  4. 제1항에 있어서, 상기 선택수단은, 상기 N 비트의 디지탈신호의 각 비트의 데이터에 따라 2개의 입력신호의 일방을 선택하는 2개의 스위치로 구성되는 스위치쌍을 포함하고 있는 DA 변환기.
  5. 제4항에 있어서, 상기 선택수단의, 하위측으로부터 n번째의 비트에 대한 스위치쌍의 개수를 an으로 할 때,
    a1= 1, a2= 2, an= an-1+ 2(n-3)(3≤n≤N)인 DA 변환기.
  6. 제4항에 있어서, 상기 선택수단의, 하위측으로부터 n번째의 비트에 대한 스위치쌍의 개수를 an으로 할 때,
    a1= 1, a2= 2, an= 1+ 2(n-2)(3≤n≤N)인 DA 변환기.
  7. 제4항에 있어서, 상기 선택수단의, 하위측으로부터 n번째의 비트에 대한 스위치쌍의 개수를 an으로 할 때,
    a1= 1, a2= 2, an= 2an-1-1 (3≤n≤N)인 DA 변환기.
  8. 제4항에 있어서, 상기 선택수단의 각 스위치쌍을 구성하는 2개의 스위치가, 비트가 0일 때에 도통하는 스위치 D와 비트가 1일 때에 도통하는 스위치 U로 이루어지고, 스위치 D의 일단과 스위치 U의 일단이 서로 접속되어 공통단자로 되고,
    임의의 2이상의 정수 n에 대해, 하위측으로부터 n번째의 비트에 대한 스위치쌍의 개수를 an으로 하고, 그 스위치쌍을 SW(n-1)로 총칭할 때,
    스위치쌍 SW(n-1)의 스위치 D의, 공통단자는 반대측의 각 단자 d가, 스위치쌍 SW(n)가 갖는 스위치쌍중 an개의 스위치쌍의 공통단자에 각각 접속됨과 동시에,
    스위치쌍 SW(n-1)의 스위치 U의, 공통단자는 반대측의 각 단자 u가, 스위치쌍 SW(n)가 갖는 스위치쌍중 an개의 스위치쌍의 공통단자에 각각 접속되고,
    스위치쌍 SW(n)의 1개의 스위치쌍에 있어서, 그 공통단자에, 상기 단자 d, u의 양방이 접속되는 DA 변환기.
  9. 제1항에 있어서, 상기 출력수단은 출력부 및 복수의 차동증폭회로를 포함하고,
    상기 각 차동증폭회로는, 상기 선택수단에 의해 출력되는 기준전압이 입력되는 동상 입력단자 및 역상 입력단자를 포함함과 동시에, 동상입력측의 제1도전형의 MOS 트랜지스터 및 역상 입력단자측의 제1도전형의 MOS 트랜지스터를 포함하는 차동쌍을 포함하고, 그 각 차동쌍에 있어서는, 상기 MOS 트랜지스터의 소스는 정전류원을 개재하여 전원에 접속되고, 동상 입력단자측의 상기 MOS 트랜지스터의 드레인은 제1부하소자를 개재하여 접지되고, 동상 입력단자측의 상기 MOS 트랜지스터의 게이트는 상기 동상 입력단자에 접속되고, 역상 입력단자측의 상기 MOS 트랜지스터의 드레인은 제2부하소자를 개재하여 접지되고, 역상 입력단자측의 상기 MOS 트랜지스터의 게이트는 상기 역상 입력단자에 접속되고,
    상기 출력부는, 제2도전형의 MOS 트랜지스터를 포함하고, 그 제2도전형의 MOS 트랜지스터의 게이트는 상기 동상 입력단자측의 MOS 트랜지스터의 드레인에 접속되고, 상기 제2도전형의 MOS 트랜지스터의 소스는 접지되고, 상기 제2도전형의 MOS 트랜지스터의 드레인은, 정전류원을 개재하여 전원에 접속됨과 동시에, 상기 역상 입력단자측의 MOS 트랜지스터의 게이트 및 출력단자에 접속되는 DA 변환기.
  10. 제9항에 있어서, 상기 제1도전형의 MOS 트랜지스터가 P채널 MOS 트랜지스터이고, 상기 제2도전형의 MOS 트랜지스터가 N채널 MOS 트랜지스터인 DA 변환기.
  11. 제9항에 있어서, 상기 제1부하소자 및 상기 제2부하소자가, MOS 트랜지스터에 의한 능동부하인 DA 변환기.
  12. 제11항에 있어서, 상기 능동부하가 커런트 미러회로인 DA 변환기
  13. 제9항에 있어서, 상기 제1부하소자 및 상기 제2부하소자가 각각 저항소자인 DA 변환기.
  14. 제9항에 있어서, 상기 차동쌍이 2개인 DA 변환기.
  15. 제1항에 있어서, 상기 출력수단은 출력부 및 복수의 차동증폭회로를 포함하고,
    상기 각 차동증폭회로는, 상기 선택수단에 의해 출력되는 기준전압이 입력되는 동상 입력단자 및 역상 입력단자를 포함함과 동시에, 동상입력측의 제2도전형의 MOS 트랜지스터 및 역상 입력단자측의 제2도전형의 MOS 트랜지스터를 포함하는 차동쌍을 포함하고, 그 각 차동쌍에 있어서는, 상기 MOS 트랜지스터의 소스는 정전류원을 개재하여 접지되어, 동상 입력단자측의 상기 MOS 트랜지스터의 드레인은 제1부하소자를 개재하여 전원에 접속되어, 동상 입력단자측의 상기 MOS 트랜지스터의 게이트는 상기 동상 입력단자에 접속되어, 역상 입력단자측의 상기 MOS 트랜지스터의 드레인은 제2부하소자를 개재하여 전원에 접속되어, 역상 입력단자측의 상기 MOS 트랜지스터의 게이트는 상기 역상 입력단자에 접속되고,
    상기 출력부는, 제1도전형의 MOS 트랜지스터를 포함하고, 상기 제1도전형의 MOS 트랜지스터의 게이트는 상기 동상 입력단자측의 MOS 트랜지스터의 드레인에 접속되고, 상기 제1도전형의 MOS 트랜지스터의 소스는 전원에 접속되어, 상기 제1도전형의 MOS 트랜지스터의 드레인은, 정전류원을 개재하여 접지되는 동시에, 상기 역상 입력단자측의 MOS 트랜지스터의 게이트 및 출력단자에 접속되어 있는 DA 변환기.
  16. 제15항에 있어서, 상기 제1도전형의 MOS 트랜지스터가 P채널 MOS 트랜지스터이고, 상기 제2도전형의 MOS 트랜지스터가 N채널 MOS 트랜지스터인 DA 변환기.
  17. 제15항에 있어서, 상기 제1부하소자 및 상기 제2부하소자가, MOS 트랜지스터에 의한 능동부하인 DA 변환기.
  18. 제17항에 있어서, 상기 능동부하가 커런트 미러회로인 DA 변환기
  19. 제15항에 있어서, 상기 제1부하소자 및 상기 제2부하소자가 각각 저항소자인 DA 변환기.
  20. 제15항에 있어서, 상기 차동쌍이 2개인 DA 변환기.
  21. 표시데이터를 디지탈-아날로그 변환하여 그 DA 변환된 데이터를 액정구동전압 출력단자를 통해 액정표시소자에 인가하는 액정구동장치로서, 상기 액정구동장치는, 서로 다른 기준전압을 발생하여 N 비트의 디지털신호를 아날로그신호로 변환하여 표시데이터를 변환하고, 상기 디지털 신호에 따라 상기 기준전압에 기초하여 2N개의 출력전압을 출력하는 DA 변환기를 포함하고,
    상기 DA 변환기는,
    2(N-1)+ 1개의 서로 다른 기준전압을 발생하는 기준전압 발생수단;
    기준전압 쌍들중 어느 것도 동일한 평균치를 형성하지 않고 또한 각각의 디지털신호가 상기 기준전압 쌍들중 하나에 대응하도록 미리 상기 기준전압 쌍들을 기억하며; 상기 디지탈신호의 입력을 받으면, 상기 수신된 디지탈신호에 대응하는 기준전압 쌍들중 하나를 선택하고; 상기 선택된 기준전압 쌍을 구성하는 기준전압들을 출력하는 선택수단;
    상기 선택수단에 의해 출력된 기준전압이 입력되고, 그 입력된 기준전압의 평균치를 출력전압으로서 출력하는 출력수단을 포함하고 있는 DA 변환기를 포함하는 액정구동장치.
  22. 제21항에 있어서, 상기 기준전압이 1계조 마다의 액정구동전압에 상당하는 액정구동장치.
KR1019990057990A 1998-12-16 1999-12-15 Ｄａ 변환기 및 이를 사용한 액정구동장치 KR100339807B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35795398A JP3506219B2 (ja) 1998-12-16 1998-12-16 Ｄａ変換器およびそれを用いた液晶駆動装置
JP10-357953 1998-12-16

Publications (2)

Publication Number Publication Date
KR20000048157A KR20000048157A (ko) 2000-07-25
KR100339807B1 true KR100339807B1 (ko) 2002-06-07

Family

ID=18456797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057990A KR100339807B1 (ko) 1998-12-16 1999-12-15 Ｄａ 변환기 및 이를 사용한 액정구동장치

Country Status (4)

Country Link
US (1) US6373419B1 (ko)
JP (1) JP3506219B2 (ko)
KR (1) KR100339807B1 (ko)
TW (1) TW441194B (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4138102B2 (ja) * 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
TW521256B (en) * 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
JP3866011B2 (ja) * 2000-05-30 2007-01-10 株式会社ルネサステクノロジ ドライバ及び液晶ディスプレイ装置
JP3594125B2 (ja) * 2000-07-25 2004-11-24 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
GB0020999D0 (en) * 2000-08-25 2000-10-11 Koninkl Philips Electronics Nv Active matrix display device
JP3779166B2 (ja) 2000-10-27 2006-05-24 シャープ株式会社 階調表示用電圧発生装置、及びそれを備えた階調表示装置
JP2002141803A (ja) 2000-10-31 2002-05-17 Fujitsu Ltd Ｄ／ａ変換装置
JP4104835B2 (ja) * 2001-04-25 2008-06-18 富士通株式会社 Ｄ／ａ変換回路
US6744415B2 (en) * 2001-07-25 2004-06-01 Brillian Corporation System and method for providing voltages for a liquid crystal display
US6670941B2 (en) * 2001-10-22 2003-12-30 Koninklijke Philips Electronics N.V. Slow rate controlled ramp and its use in liquid crystal displays
KR100738182B1 (ko) * 2001-12-31 2007-07-10 매그나칩 반도체 유한회사 액정표시소자의 소오스 드라이버
JP4108360B2 (ja) * 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP3741079B2 (ja) * 2002-05-31 2006-02-01 ソニー株式会社 表示装置および携帯端末
TWI405156B (zh) * 2003-01-06 2013-08-11 Semiconductor Energy Lab 電路、顯示裝置及電子機器
TW578390B (en) * 2003-03-07 2004-03-01 Au Optronics Corp Current-steering/reproducing digital-to-analog current converter
CN1319275C (zh) * 2003-04-01 2007-05-30 友达光电股份有限公司 具有电流存储复制功能的数字模拟电流转换电路
JP4256717B2 (ja) * 2003-05-14 2009-04-22 シャープ株式会社 液晶駆動装置及び液晶表示装置
EP2299429B1 (en) * 2003-05-14 2012-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4328596B2 (ja) 2003-10-27 2009-09-09 日本電気株式会社 差動増幅器
JP2005156621A (ja) * 2003-11-20 2005-06-16 Hitachi Displays Ltd 表示装置
US6999015B2 (en) * 2004-06-03 2006-02-14 E. I. Du Pont De Nemours And Company Electronic device, a digital-to-analog converter, and a method of using the electronic device
JP4397291B2 (ja) 2004-06-29 2010-01-13 Ｏｋｉセミコンダクタ株式会社 表示装置の駆動回路、及び表示装置の駆動方法
KR101256001B1 (ko) * 2004-07-08 2013-04-18 오끼 덴끼 고오교 가부시끼가이샤 액정표시장치의 구동회로
JP4472507B2 (ja) 2004-12-16 2010-06-02 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
JP4645258B2 (ja) * 2005-03-25 2011-03-09 日本電気株式会社 デジタルアナログ変換回路及び表示装置
JP2006303809A (ja) 2005-04-19 2006-11-02 Mitsubishi Electric Corp デコード回路およびこれを用いた表示装置
JP4336895B2 (ja) 2005-04-26 2009-09-30 日本電気株式会社 差動増幅器及び表示装置ならびに差動増幅器の駆動方法
JP4661324B2 (ja) * 2005-04-26 2011-03-30 日本電気株式会社 デジタルアナログ回路とデータドライバ及び表示装置
US7683596B1 (en) * 2005-06-24 2010-03-23 Summit Microelectronics, Inc. Method for regulating an output voltage of a DC/DC converter using an active DC output control circuit
JP2007101630A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd 電圧駆動装置
US7379004B2 (en) * 2006-01-27 2008-05-27 Hannstar Display Corp. Driving circuit and method for increasing effective bits of source drivers
JP2008160782A (ja) * 2006-01-31 2008-07-10 Matsushita Electric Ind Co Ltd デジタル・アナログコンバータ
JP2007232977A (ja) * 2006-02-28 2007-09-13 Toshiba Corp デコーダ回路およびこのデコーダ回路を用いる液晶駆動装置
JP4797734B2 (ja) * 2006-03-23 2011-10-19 日本電気株式会社 差動増幅器とデジタル・アナログ変換器、並びに表示装置
JP4976723B2 (ja) 2006-03-31 2012-07-18 ラピスセミコンダクタ株式会社 デコーダ回路
TWI346316B (en) * 2006-09-25 2011-08-01 Novatek Microelectronics Corp Display apparatus and transmission method of the control signals
US8456463B2 (en) * 2006-10-03 2013-06-04 Analog Devices, Inc. Low voltage driver for high voltage LCD
JP4401378B2 (ja) 2006-11-02 2010-01-20 Ｎｅｃエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
US20080158033A1 (en) * 2006-12-28 2008-07-03 Yasuyuki Doi Driving device for image display system
KR100869858B1 (ko) * 2007-06-27 2008-11-24 (주)엠씨테크놀로지 액정 표시 장치, 그의 구동 장치, 디지털 아날로그 변환기및 출력 전압 증폭 회로
KR101361275B1 (ko) * 2007-08-08 2014-02-11 엘지전자 주식회사 디지털 디스플레이의 디지털 아날로그 변환 장치
US20090046044A1 (en) * 2007-08-14 2009-02-19 Himax Technologies Limited Apparatus for driving a display panel
JP4528819B2 (ja) 2007-09-27 2010-08-25 Ｏｋｉセミコンダクタ株式会社 多入力演算増幅回路、それを用いたデジタル／アナログ変換器、及びそれを用いた表示装置の駆動回路
JP4627078B2 (ja) * 2007-10-25 2011-02-09 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
JP2009171298A (ja) * 2008-01-17 2009-07-30 Panasonic Corp デジタル・アナログコンバータ
JP4540734B2 (ja) 2008-02-07 2010-09-08 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
JP5137686B2 (ja) 2008-05-23 2013-02-06 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
JP2009288526A (ja) * 2008-05-29 2009-12-10 Sharp Corp Ｄａ変換回路、液晶駆動回路、液晶表示装置、およびｄａ変換回路の設計方法
JP4819921B2 (ja) * 2009-05-18 2011-11-24 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
JP5373680B2 (ja) * 2010-03-26 2013-12-18 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
JP5623883B2 (ja) 2010-11-29 2014-11-12 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバ
JP6937331B2 (ja) 2019-03-12 2021-09-22 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路及びデータドライバ
JP7046860B2 (ja) 2019-03-12 2022-04-04 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路及びデータドライバ
JP2022026851A (ja) 2020-07-31 2022-02-10 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路、データドライバ及び表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212009A (en) * 1977-11-16 1980-07-08 Hewlett-Packard Company Smoothing a raster display
US6188395B1 (en) * 1995-01-13 2001-02-13 Seiko Epson Corporation Power source circuit, power source for driving a liquid crystal display, and a liquid crystal display device
KR0171169B1 (ko) * 1996-01-20 1999-03-30 구자홍 엘시디 패널 구동을 위한 다계조 전압 발생 회로
US5926162A (en) * 1996-12-31 1999-07-20 Honeywell, Inc. Common electrode voltage driving circuit for a liquid crystal display
US6100868A (en) * 1997-09-15 2000-08-08 Silicon Image, Inc. High density column drivers for an active matrix display

Also Published As

Publication number Publication date
KR20000048157A (ko) 2000-07-25
JP2000183747A (ja) 2000-06-30
JP3506219B2 (ja) 2004-03-15
US6373419B1 (en) 2002-04-16
TW441194B (en) 2001-06-16

Similar Documents

Publication Publication Date Title
KR100339807B1 (ko) Ｄａ 변환기 및 이를 사용한 액정구동장치
JP3594125B2 (ja) Ｄａ変換器およびそれを用いた液晶駆動装置
KR100375309B1 (ko) 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치
JP4401378B2 (ja) デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
KR100293962B1 (ko) 액정표시패널을구동하는액정구동회로
JP4472507B2 (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
US7250891B2 (en) Gray scale voltage generating circuit
US7006114B2 (en) Display driving apparatus and display apparatus using same
KR100564283B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
US7425941B2 (en) Source driver of liquid crystal display
KR100524443B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
KR101243169B1 (ko) 디지털·아날로그 변환기
KR100424828B1 (ko) 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치
US7656378B2 (en) Drive circuit for display apparatus and display apparatus
KR100366868B1 (ko) 디스플레이 장치의 구동 회로
US8379000B2 (en) Digital-to-analog converting circuit, data driver and display device
JP4661324B2 (ja) デジタルアナログ回路とデータドライバ及び表示装置
JP5607815B2 (ja) デジタルアナログ変換回路及び表示装置のデータドライバ
US20040075633A1 (en) Electronic circuit and liquid crystal display apparatus including same
JP4819921B2 (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
CN117789652A (zh) 数字模拟转换电路、数据驱动器以及显示装置
JP2005181751A (ja) 表示素子駆動装置、及びその表示素子駆動装置を備えた表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 17