JP2004258643A - 表示パネルの電流駆動回路及び電流駆動装置 - Google Patents

Abstract

【課題】表示装置上における表示素子の発光輝度を均一化させることのできる技術が要求されている。
【解決手段】複数の電流駆動回路それぞれの基準抵抗Ｒｒは２端子を通して１つの外付け基準電流源とカスケード接続される。外付け基準電流源が流す基準電流ＩＲＥＦにより基準抵抗Ｒｒに電圧降下ＶＲを生じさせ、この電圧ＶＲを電流駆動回路内の電流調整抵抗の両端に生じさせて、電流駆動回路内に内部基準電流を流す。電流駆動回路は画像信号に従って、この内部基準電流の所望の倍率の電流を表示パネルの発光素子へ出力する。電流駆動回路の電流調整抵抗を変えて電流駆動回路内の内部基準電流を変えることができるので、駆動電流（内部基準電流のある所望の倍率の電流）に高精度にγ補正をかけることが出来る。
【選択図】 図１

Description

本発明は表示パネルの電流駆動回路及び電流駆動装置に係わり、特に表示装置上における表示素子の発光輝度の均一化を改善した表示パネルの電流駆動回路及び電流駆動装置に関する。

近年、半導体素子の微細化技術の進展に伴い、その半導体素子で構成するＬＳＩも大規模化している。例えば、液晶等の表示装置の分野では、駆動回路のデータ線駆動用出力回路が、１画素あたり８ビットのデジタルデータを受け取り、２５６階調の液晶駆動出力電圧を発生し、１，６７７万色表示の液晶パネルを実現する。

すなわち、アナログの画像をデジタル化する際の濃度数を階調で示すのに８ビットまたは１６ビットのビット数が用いられている。モノクロの画像の場合は，最小の階調としては画素の明るさを黒“０”か、白“１”の１ビットの情報で表した２階調の表現となる。

一方、カラーの場合は、周知のように赤色Ｒ，緑色Ｇ，青色Ｂからなる３原色の重ね合わせで実現する。例えば、赤Ｒ，緑Ｇ，青Ｂをそれぞれ２５６階調で表現する場合、全体では２５６×２５６×２５６＝１，６７７万色を表示することが可能となる。

このような表示パネルの駆動回路に用いられる駆動手段は、その一例が特許文献１に記載されている。同公報記載の従来の電流駆動手段は、図１４に示すように複数の電流駆動ＩＣを繋ぐ回路構成となっている。図１４を参照すると、カレントミラーを定電流源に用いた複数の電流駆動ＩＣ（Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ：以下においては電流駆動ＩＣは駆動電流回路とも記載する）１〜４と基準電流源５とを、高電位電源および低電位電源間に挿入し、内蔵するカレントミラーをカスケードに繋いで、それぞれの電流駆動ＩＣ内に均一な電流を供給している。

上述した電流駆動ＩＣ内のカレントミラーをＭＯＳトランジスタで構成した場合、ＭＯＳトランジスタのＶＴばらつき等から電流駆動ＩＣの数が多いほどチップ間の電流ばらつきは増加する。

一方、他の例が特許文献２に記載されており、同公報には、図１５に示す駆動手段が記載されている。図１５を参照すると、この駆動手段は電流出力部２２及びシンク電流調節部２３とを備える。電流出力部２２は、互いに異なるリファレンス電流源Ｉ１，Ｉ２，・・・，Ｉｎと、そのリファレンス電流源Ｉ１，Ｉ２，・・・，Ｉｎをそれぞれ受けるとともに、出力端が共通接続され制御信号Ｄ１，Ｄ２，・・・，Ｄｎで出力レベルが決定される複数のスイッチＳＷ１，ＳＷ２，・・・，ＳＷｎとを有し、リファレンス電流源Ｉ１，Ｉ２，・・・，Ｉｎを組み合わせて特定のレベルの電流を出力する。シンク電流調節部２３は、スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎから出力される特定レベルのリファレンス電流を受けてシンク電流のレベルを調整し、各画素に接続されたデータラインに特定のシンク電流を送出する。

この例は一般的な電流駆動回路であり、例えばｎビット階調であればＩ１〜Ｉｎのバイナリーウェートの定電流を組み合わせることで特定レベルの電流を供給している。

しかし、バイナリーウェートの定電流の電流駆動回路では、隣接する定電流の大きさが２倍異なるため出力電流を単調増加させた場合、単調増加性が悪い。従って、電流値を高分解能で増減させることができず、駆動電流を高階調化するのが難しい。また、この例ではデジタル信号に対応する出力電流にガンマ補正をかけることができない。

さらに他の従来例が特許文献３に記載されている。この画像表示手段は、駆動電流の電流値と電流パルス幅の両方を調整することで、デジタル信号に対応する駆動電流にガンマ補正（γ＝２．０）をかけている。しかし、低階調時は電流パルス幅が小さくなってしまい、発光素子を所望の輝度に駆動できる電流を発光素子に供給できない可能性がある。

特開２００１−４２８２７号公報 特開２００２−２４４６１８号公報 特開２００１−３５０４３９号公報

上述したように従来の表示パネルの駆動手段は、特許文献１の場合、複数の電流駆動ＩＣ１〜ＩＣ４をカレントミラーで繋いで、それぞれの電流駆動ＩＣ内に均一な電流を供給しているが、カレントミラーをＭＯＳトランジスタで構成した場合、ＭＯＳトランジスタのＶＴばらつき等から電流駆動ＩＣの数が多いほどチップ間の電流ばらつきは増加する欠点がある。

また、特許文献２の場合、バイナリーウェートの定電流を組み合わせると出力電流の単調増加性が悪くなるため、特定レベルの電流を高階調化するのが難しい。またデジタル信号に対応する出力電流にγ補正をかけることが出来ない欠点がある。

さらに、特許文献３の場合、駆動電流の電流値と電流パルス幅の両方を調整することで、デジタル信号に対応する駆動電流にγ補正をかけているが、駆動電流が微少となるとＭＯＳトランジスタでは応答速度が低下する欠点がある。

本発明の目的は、上述した従来の欠点に鑑みなされたものであり、表示パネルの複数の電流駆動ＩＣ内に、基準電流源を基準とした均一な電流を取り込み、電流駆動ＩＣから高精度な駆動電流を表示パネルへ出力することが出来、かつ駆動電流にγ補正をかけることが出来る駆動電流装置を提供することにある。

本発明の表示パネルの電流駆動装置は、カスケード接続された複数の電流駆動回路と、前記複数の電流駆動回路に前記複数の電流駆動回路の外部から基準電流を流す基準電流源と、を備え、前記複数の電流駆動回路の各々は、基準抵抗を含み、かつ、前記基準電流に応答して流れる少なくとも一つの内部基準電流を生成する基準電流発生部を有し、前記少なくとも一つの内部基準電流を所望の数だけ合計して表示パネルの表示素子に出力することを特徴とする。さらに、上記表示パネルの電流駆動装置において、前記基準電流発生部はさらに少なくとも一つの電流調整抵抗を含み、前記基準抵抗の両端に生じる基準電圧が前記少なくとも一つの電流調整抵抗の各々に印加されて前記少なくとも一つの内部基準電流を発生させる。

本発明の表示パネルの電流駆動装置の第１適用形態は、前記複数の電流駆動回路の最高電位側の電流駆動回路の基準抵抗が高電位電源に電圧調整抵抗を通して接続され、前記複数の電流駆動回路の最低電位側の電流駆動回路の基準抵抗が前記基準電流源に接続される。

本発明の表示パネルの電流駆動装置の第２適用形態は、前記複数の電流駆動回路の各々は、前記基準抵抗の高電位電源側に接続される電圧調整回路を有し、前記複数の電流駆動回路をバイアスしたときに、前記複数の電流駆動回路のうちの最高電位側の電流駆動回路の電圧調整回路のみが電圧降下を生じ、残りの電流駆動回路は短絡回路となる構成である。

本発明の表示パネルの電流駆動回路は、基準抵抗を含み、かつ、前記基準抵抗に外部から基準電流を流すことにより少なくとも一つの内部基準電流を生成する基準電流発生部を有し、前記少なくとも一つの内部基準電流を所望の数だけ合計して出力する特徴とする。

本発明の表示パネルの電流駆動回路の第１適用形態は、前記基準電流発生部は少なくとも一つの電流調整抵抗を含み、前記基準抵抗の両端に生じる基準電圧を前記少なくとも一つの電流調整抵抗の各々に印加することにより前記少なくとも一つの内部基準電流を発生させ、前記基準電流発生部はさらに、前記基準抵抗の高電位電源側の電圧を出力するボルテージフォロワとしての第１オペアンプと、前記基準抵抗の低電位電源側の電圧を出力するボルテージフォロワとしての複数の第２オペアンプと、を備え、前記基準電流発生部は、前記少なくとも一つの電流調整抵抗の各々の両端に前記第１オペアンプの出力及び前記複数の第２オペアンプの内の該当するものの出力が印加されて前記少なくとも一つの内部基準電流の内の該当する内部基準電流が生成される構成であり、前記基準電流発生部はさらに、前記少なくとも一つの電流調整抵抗の各々と前記低電位電源との間に基準電流部を有し、前記複数の第２のオペアンプの内の該当するものの出力を前記基準電流部に入力することにより前記少なくとも一つの内部基準電流の内の該当するものの内部基準電流を前記低電位電源に流す構成である。

本発明の表示パネルの電流駆動回路の第２適用形態は、さらに少なくとも一つの電流駆動部を備え、前記少なくとも一つの電流駆動部の各々は、前記少なくとも一つの内部基準電流の内の一つの内部基準電流をミラーして複数のミラー電流を生成し、前記複数のミラー電流の内の所望数のミラー電流を合計して出力し、前記少なくとも一つの電流駆動部の各々はさらに前記複数のミラー電流に対応する複数のスイッチを備え、前記複数のスイッチを選択してオン／オフさせることにより、前記所望数のミラー電流を合計し、さらに、前記基準電流発生部はさらに少なくとも一つの電流調整抵抗を含み、前記基準抵抗の両端に生じる基準電圧を前記少なくとも一つの電流調整抵抗の各々に印加することにより前記少なくとも一つの内部基準電流を発生させ、前記少なくとも一つの電流駆動部の各々は前記複数のスイッチを選択してオン／オフさせることにより、前記電流駆動回路が少なくとも一組の前記所望数のミラー電流を合計した電流を合計して出力することができる。

このような構成とすれば、複数の電流駆動回路の各々に含まれる電流調整抵抗の抵抗値を変えることにより、表示パネルの表示素子に流す駆動電流を表示パネルの駆動電流対入力信号特性（ガンマ特性）に近似させることができる。また、本発明の表示パネルの電流駆動装置の第１，２適用形態を用いることにより、複数の電流駆動回路の最高電位側の電流駆動回路に含まれる電流調整抵抗に基準抵抗に生じる基準電圧を確実に印加することができ、複数の電流駆動回路に含まれる電流調整抵抗に生じる電圧間のばらつきを小さくすることができる。

（実施例１）
まず、本発明の概要を述べる。図１は、本発明による電流駆動装置と後述する本発明の電流駆動ＩＣと表示パネルとの関係を示している。図１のように、本発明による電流駆動ＩＣ、ＩＣ１〜ＩＣ４はそれぞれ基準抵抗Ｒｒを有し、これらの抵抗は直列接続され、さらに１つの外付け基準電流源５に接続される。これらの電流駆動ＩＣ、ＩＣ１〜ＩＣ４内の２端子１０１、１０２間にそれぞれ基準抵抗Ｒｒを設けることにより、外付け基準電流源５が流す基準電流ＩＲｅｆにより基準抵抗Ｒｒに電圧降下ＶＲを生じさせて表示装置上における表示素子の発光輝度を均一化させる。

図示しないが、表示パネルの周辺には、例えば液晶表示パネルであれば、液晶パネルを駆動するための駆動装置として、駆動信号をライン毎に出力してソース線を駆動するためのソースドライバと、複数のソース線を時分割で駆動するためにゲート線を駆動するゲートドライバとが配置されている。

本発明の電流駆動装置は、複数の電流駆動ＩＣ、ＩＣ１〜ＩＣ４に含まれている基準抵抗Ｒｒと外付けした基準電流源５とをカスケード接続し、基準電流（リファレンス）ＩＲｅｆを各抵抗Ｒｒに流すことによって各抵抗Ｒｒに電圧降下ＶＲを生じさせる。この電圧降下ＶＲを利用して、各電流駆動ＩＣ１〜ＩＣ４内に基準電流源５を基準とした均一な電流を取り込むことができる。

また、この回路を利用することで、電流駆動ＩＣ１〜ＩＣ４から高精度な駆動電流を表示パネル６へ出力することができ、かつ駆動電流にガンマ補正をかけることができる。

まず、本発明の第１の実施形態を図面を参照しながら説明する。

図２に第１の実施の形態における電流駆動ＩＣの構成を示す。図２を参照すると、本発明の電流駆動装置は、電流駆動ＩＣ１〜ＩＣ４と基準電流源５が高電位電源ＶＤＤおよび低電位電源ＧＮＤ間にカスケードに接続されている。従って、それぞれに内蔵した高精度（相対精度０．５％以下）の基準抵抗Ｒｒ、基準電流源５もカスケード接続となり、電流駆動ＩＣ１〜ＩＣ４の基準抵抗Ｒｒに高電位電源ＶＤＤから基準電流ＩＲｅｆを流している。

図３に電流駆動ＩＣの構成を示す。図３を参照すると、電流駆動ＩＣは、基準抵抗Ｒｒ、オペアンプ１１１，１１２、電流調整抵抗Ｒ、基準ＭＯＳトランジスタ１３、１４（基準電流部を構成する）を備え、これらの素子が基準電流発生部を構成する。基準抵抗Ｒｒは、端子１０１および１０２間に接続されて高電位電源ＶＤＤを分圧する。オペアンプ１１１は、ボルテージフォロワで使用し、基準抵抗Ｒｒの高電位電源側の電圧Ｖ１を非反転入力端子（＋）に入力し、その電圧Ｖ１と等しい電圧を電圧Ｖ３として出力する。出力電圧Ｖ３は、オペアンプ１１１からの内部基準電流Ｉが電流調整抵抗Ｒに流れることにより電圧Ｖ４となる。

オペアンプ１１２は、基準抵抗Ｒｒの低電位電源ＧＮＤ側の電圧Ｖ２を反転入力端子（−）に入力し、その電圧を電流調整抵抗Ｒの低電位側に出力する。従って、電流調整抵抗Ｒの両端には基準抵抗Ｒｒに印加される電圧にほぼ等しい電圧が印加され、内部基準電流Ｉが基準ＭＯＳトランジスタ１３、１４に流れる。

ここで、オペアンプ１１１の非反転入力端子（＋）のＶ１と反転入力端子（−）のＶ３と、オペアンプ１１２の反転入力端子（−）のＶ２と非反転入力端子（＋）のＶ４とは、それぞれイマジナリーショートとなって等しくなる。

よって、Ｖ１＝Ｖ３、Ｖ２＝Ｖ４となり、抵抗Ｒと抵抗Ｒｒの両端にかかる電圧が等しくなるので、
Ｉ＝ＩＲＥＦ×（Ｒｒ／Ｒ）・・・（１）
となる。式（１）より、電流駆動ＩＣ１〜ＩＣ４に基準電流ＩＲｅｆを基準とした内部基準電流Ｉを取り出すことができる。

さらに図３を参照して、抵抗Ｒおよび抵抗Ｒｒの抵抗値の差ΔＲと、オペアンプ１１１およびオペアンプ１１２のオフセット電圧ΔＶｏｓとをそれぞれ考慮すると、電流Ｉの基準電流ＩＲｅｆからのずれΔＩは、

となる。ここではＲ＝ＲｒつまりＩ＝ＩＲｅｆとしている。

Ｉ＝１０μＡ、Ｒ＝２００ｋΩ、ΔＲ＝１ｋΩ、ΔＶｏｓ＝５ｍＶとすると、ΔＩ＝０．０６μＡとなり、電流ばらつきは０．６％となる。

しかし、基準電流ＩＲｅｆに対する電流ばらつきは、どの電流駆動ＩＣでも同じなので、電流駆動ＩＣ１〜ＩＣ４の電流Ｉおよび基準電流ＩＲｅｆの電流ばらつきを同程度にすることができる。

一方、従来の技術で述べた特開２００１−４２８２７号公報では、図１４に示すように、複数の電流駆動ＩＣをカレントミラーで繋いでいるため（カレントミラー比は１：１である）、基準電流源ＩＲＥＦから最も離れている電流駆動ＩＣ４の電流ばらつきΔＩ４が一番大きい。

つまり、ΔＩ１＜ΔＩ２＜ΔＩ３＜ΔＩ４となり、電流駆動ＩＣの数が多いほど電流ばらつきは大きくなる。

また、図３において、オペアンプ１１１、オペアンプ１１２に周知のオフセットキャンセル回路を加えれば、式（２）に示すΔＶＯＳ≒０Ｖとなるため、電流ばらつきΔＩをさらに低減することができる。

さらに、式（２）から、オペアンプ１１１、オペアンプ１１２にオフセットキャンセル回路を追加することで、図３における電圧降下Ｖｒが電流ばらつきΔＩへ影響しなくなる。従って、抵抗Ｒｒを小さくし電圧降下Ｖｒを小さくすることができる。

つまり、図３におけるオペアンプ１１１、オペアンプ１１２にオフセットキャンセル回路を加えることで、抵抗Ｒｒでの電圧降下Ｖｒが小さくでき、より多くの電流駆動ＩＣをカスケード接続することができる。

なお、上述した第１の実施形態の電流駆動装置では、図２における電流駆動ＩＣ１〜ＩＣ４内のオペアンプ１１１、オペアンプ１１２の動作電源を高電位電源ＶＤＤとし、図３における電流駆動ＩＣを図２の電流駆動ＩＣ１〜ＩＣ４に適用するものとする。この場合、図２の電流駆動ＩＣ４におけるＶ１電圧は高電位電源ＶＤＤとなる。

図２の電流駆動ＩＣ４におけるオペアンプ１１１の動作電源は高電位電源ＶＤＤであり、オペアンプ１１の入力端子Ｖ１＝ＶＤＤである。よって、理想的にはＶ３（オペアンプ１１１の出力端子電圧）＝Ｖ１＝ＶＤＤの等式が成り立つ。しかしながら実際には、オペアンプの出力トランジスタに電流を流すことで電流調整抵抗Ｒに電流を供給するので出力トランジスタの電圧降下が生じ、Ｖ３＜ＶＤＤ＝Ｖ１の関係が成立する。従って、等式Ｉ＝ＩＲｅｆは成立しない。ただし、駆動能力の大きい出力トランジスタを有するオペアンプを用いれば、出力トランジスタの電圧降下を非常に小さくすることができるためＶ３≒ＶＤＤ＝Ｖ１とすることも可能である。しかしこの場合にはオペアンプの出力トランジスタが非常に大きくなってしまい、消費電流も大きくなる。

上記の問題を解決するために、図２に示すように高電位電源ＶＤＤと電流駆動ＩＣ４との間のＡ部に抵抗を挿入する。ここでは例えば５００ｍＶ程度の電圧降下が得られればよいので、流れる電流値にもよるが、５０ｋΩ〜１００ｋΩ程度の抵抗値をもつ抵抗を直列接続することでＶ１＜ＶＤＤとなり、図２の電流駆動ＩＣ４においてＶ１＝Ｖ３＜ＶＤＤ、すなわちＩ＝ＩＲｅｆとすることができる。

よって、図２における電流駆動ＩＣ１〜ＩＣ４内のオペアンプ１１の電源が高電位電源ＶＤＤであっても、図２のＡ部に適当な値の抵抗を直列に接続することで、オペアンプ１１１のイマジナリーショートが成り立つよう動作するため、電流駆動ＩＣ１〜ＩＣ４内に電流Ｉ＝ＩＲｅｆを供給することができる。
（実施例２）

次に、第２の実施形態を図面を参照しながら説明する。

上述した第１の実施形態において図２のＡ部に外付け抵抗を付けない場合、電流駆動ＩＣ１〜ＩＣ４のＢ部に電圧降下調整回路７を搭載する必要がある。図４に電圧降下調整回路７の構成を示す。電圧降下調整回路７は、第１のＰチャネル型ＭＯＳトランジスタ７１、定電流源７２、インバータ７３、第２のＰチャネル型ＭＯＳトランジスタ７４、第３のＰチャネル型ＭＯＳトランジスタ７５、及び降圧用抵抗Ｒｖを備える。第１のＰチャネル型ＭＯＳトランジスタ７１および定電流源７２は高電位電源ＶＤＤ及び低電位電源ＧＮＤ間にカスケード接続される。第２のＰチャネル型ＭＯＳトランジスタ７４は、ソースがＰチャネル型ＭＯＳトランジスタ７１のゲートと降圧用電圧入力端子ＶＩＮとに共通接続され、ドレインが降圧電圧出力端子ＶＯＵＴに共通接続されるとともに、ゲートにはＰチャネル型ＭＯＳトランジスタ７１のドレインがインバータ７３を介して接続される。第３のＰチャネル型ＭＯＳトランジスタ７５は、ゲートが高電位電源ＶＤＤに接続される。降圧用抵抗Ｒｖは、降圧用電圧入力端子ＶＩＮおよび降圧電圧出力端子ＶＯＵＴ間に接続される。

次にこの電圧降下調整回路７の動作を説明する。

ＶＩＮ端子の電圧＝ＶＤＤ（＝１０Ｖ）、ＶＯＵＴ端子の電圧＝ＶＤＤ−２Ｖと仮定すると、カスケード接続された電流駆動ＩＣ１〜ＩＣ４のうち電流駆動ＩＣ４は、Ｎチャネル型ＭＯＳトランジスタ７５はオン（導通）せず、Ｐチャネル型ＭＯＳトランジスタ７１もオンしないため、Ｐチャネル型ＭＯＳトランジスタ７３の入力端子は論理レベルのロウレルＬ（０Ｖ）になり、Ｐチャネル型ＭＯＳトランジスタ７４のゲートはハイレベルＨ（ＶＤＤ）になるので、Ｐチャネル型ＭＯＳトランジスタ７４もオンしない。

つまり、電流駆動ＩＣ４ではどのＭＯＳトランジスタもオンしないので電流は抵抗ＲＶを通り、ＶＩＮ端子−ＶＯＵＴ端子間にＲＶ×Ｉの電圧降下が生じる。

電流駆動ＩＣ３になると、ＶＩＮ端子の電圧＝ＶＤＤ−２Ｖ、ＶＯＵＴ端子の電圧＝ＶＤＤ−４ＶとなるのでＰチャネル型ＭＯＳトランジスタ７１がオンし、Ｐチャネル型ＭＯＳトランジスタ７４もオンＯＮするので、Ｐチャネル型ＭＯＳトランジスタ７４のオン抵抗を小さくすれば電流はＰチャネル型ＭＯＳトランジスタ７４を通るため、ＶＩＮ端子−ＶＯＵＴ端子間の電圧降下は非常に小さい。

ここではＮチャネル型ＭＯＳトランジスタ７５は弱オンである。電流駆動ＩＣ２→ＩＣ１になると、ＶＩＮ端子の電圧＝ＶＤＤ−６Ｖ、ＶＯＵＴ端子の電圧＝ＶＤＤ−８Ｖとなるため、Ｐチャネル型ＭＯＳトランジスタ７１、Ｎチャネル型ＭＯＳトランジスタ７５はフルにオン状態になる。

Ｐチャネル型ＭＯＳトランジスタ７４もＯＮするが、ＶＩＮ端子の電圧が低くなっているため弱オン状態となる。つまり、この場合Ｎチャネル型ＭＯＳトランジスタ７５を主に電流Ｉが通過することになり、電流駆動ＩＣ３と同様に、電圧降下は非常に小さい。

ここで図５（ａ）に、図４の電圧降下調整回路７のＶＩＮ電圧とＶＩＮ−ＶＯＵＴ間電圧の関係の電圧特性を示す。図５（ｂ）に示すように、図５（ａ）の特性を得るために電圧降下調整回路７の入力端子VINに０Ｖ〜１０Ｖの電源電圧を印加し、出力端子VOUTに電流源IREFを接続する。図５（ｂ）を参照すると、図２のＢ部に図４に示した電圧降下調整回路７を直列に接続することによって、高電位電源ＶＤＤ端子に最も近い電流駆動ＩＣ４のＢ部のみに電圧降下を生じさせることができることがわかる。

すなわち、図５（ａ）に示す波形は、図２の回路において高電位電源ＶＤＤ＝１０Ｖ、電流駆動ＩＣ１〜ＩＣ４の抵抗Ｒｒにおける電圧降下Ｖｒ＝２Ｖのとき、図４の電圧降下調整回路７が図２の電流駆動ＩＣ４においてのみ電圧降下Ｖｒが起こり、電流駆動ＩＣ１〜３では電圧降下はほぼ０Ｖであることを示している。従って、図２における電流駆動ＩＣ１〜ＩＣ４内に電流Ｉ＝ＩＲＥＦを供給することができる。
（実施例３）

次に、第３の実施形態を説明する。

図６に第３の実施形態における電流駆動ＩＣ内の複数の電流源の構成を示す。電流駆動ＩＣ８は、基準抵抗Ｒｒ、オペアンプ１１１〜１１９、電流調整抵抗Ｒ１〜Ｒ８、基準ＭＯＳトランジスタ１３１〜１３８、１４１〜１４８を備え、これらは全て電流駆動ICの中で基準電流発生部を構成する。基準抵抗Ｒｒは、端子１０１および１０２間に接続され高電位電源ＶＤＤを分圧する。オペアンプ１１１はボルテージフォロワとして使用し、基準抵抗Ｒｒの高電位電源側の電圧Ｖ１を非反転入力端子（＋）に入力し、電圧Ｖ１と等電圧を電圧Ｖ３として出力する。

また、電流調整抵抗Ｒ１〜Ｒ８は、オペアンプ１１１からの出力電流Ｉ１〜Ｉ８をそれぞれ基準ＭＯＳトランジスタ１３１〜１３８に流す。オペアンプ１１２〜１１９は、基準抵抗Ｒｒの低電位電源ＧＮＤ側の電圧Ｖ２を反転入力端子（−）に入力し、その電圧にほぼ等しい電圧を非反転入力端子（＋）に電圧Ｖ４として出力する。電圧Ｖ３と電圧Ｖ４の差電圧が電流調整抵抗Ｒ１〜Ｒ８に印加されて、電流Ｉ１〜Ｉ８を基準ＭＯＳトランジスタ１３１〜１３８，１４１〜１４８に流す。

すなわち、前述した第２の実施形態で使用する、図３に示した電流駆動ＩＣ内の回路を電流駆動ＩＣチップ内に複数設け、Ｒ１〜Ｒ８の値を調整することで、Ｒ１〜Ｒ８に流れる電流Ｉ１〜Ｉ８を調整することができるため、電流駆動ＩＣ内に複数の電流源をつくることができる。

この第３の実施形態においても、図２におけるＡ部に前述したように５０ｋΩ〜１００ｋΩ程度の抵抗値をもつ抵抗を直列接続することでＶ１＜ＶＤＤとなり、図３においてＶ１＝Ｖ３、すなわちＩ＝ＩＲｅｆとなるので、図２における電流駆動ＩＣ１〜ＩＣ４内のオペアンプ１１１の電源が高電位電源ＶＤＤであっても、図２のＡ点に適当な値の抵抗を直列に接続することで、オペアンプ１１１が正常に動作し、電流駆動ＩＣ１〜ＩＣ４内に電流Ｉ＝ＩＲｅｆを供給することができる。

また、図２のＢ部に図４に示した電圧降下調整回路７を直列に接続することによって、高電位電源ＶＤＤ端子に最も近い電流駆動ＩＣ４のＢ部のみに電圧降下を生じさせることが出来る。
（実施例４）

次に、第４の実施形態を説明する。

第４の実施形態の電流駆動回路８はFIG. 8と同じ構成であり、電流駆動回路８のみが電流駆動装置を構成する。第４の実施形態の電流駆動回路８は、基準抵抗Ｒｒ、オペアンプ１１１〜１１９、電流調整抵抗Ｒ１〜Ｒ８、基準ＭＯＳトランジスタ１３１〜１３８、１４１〜１４８を備え、これらの素子が基準電流発生部を構成する。オペアンプ１１１はボルテージフォロワとして使用し、基準抵抗Ｒｒの高電位電源側の電圧Ｖ１を非反転入力端子（＋）に入力し、電圧Ｖ１と等電圧を電圧Ｖ３として出力する。

また、電流調整抵抗Ｒ１〜Ｒ８は、オペアンプ１１１からの出力電流Ｉ１〜Ｉ８をそれぞれ基準ＭＯＳトランジスタ１３１〜１３８に流す。オペアンプ１１２〜１１９は、基準抵抗Ｒｒの低電位電源ＧＮＤ側の電圧Ｖ２を反転入力端子（−）に入力し、その電圧にほぼ等しい電圧を非反転入力端子（＋）に電圧Ｖ４として出力する。電圧Ｖ３と電圧Ｖ４の差電圧が電流調整抵抗Ｒ１〜Ｒ８に印加されて、電流Ｉ１〜Ｉ８を基準ＭＯＳトランジスタ１３１〜１３８，１４１〜１４８に流す。

上述した第３の実施形態では、図２で説明した電流駆動ＩＣ１〜ＩＣ４のように複数の電流駆動ＩＣそれぞれに複数の電流源を設けたが、この第４の実施形態では、この電流駆動ＩＣ８を、携帯電話の表示パネルなどのように小型表示パネル用の電流駆動ＩＣに実装する場合についての形態である。

つまり、小型の表示パネルを対象とする場合は、電流駆動ＩＣと表示パネル間を接続するためのドライバデータ線が少ないため、搭載されるドライバ用の電流駆動ＩＣは１チップが普通である。

よって、本実施形態では複数の電流駆動ＩＣではなく、表示パネルに対して単体の電流駆動ＩＣを搭載した場合でも、その電流駆動ＩＣ内に複数の電流源を設けることができる。

上述した第４の実施形態の構成の変形例を図７に示す。図６では、オペアンプ１１２〜１１９の出力端子は電流調整抵抗Ｒ１〜Ｒ８側にある基準ＭＯＳトランジスタ１３１〜１３８のゲート端子に接続した。図７では、電流駆動ＩＣ５８のオペアンプ１１２〜１１９の出力端子はＧＮＤ側の基準ＭＯＳトランジスタ１６１〜１６８のゲート端子に接続している。

携帯電話等の小型表示パネルに対して単一の電流駆動ＩＣを搭載する場合は、図７の構成でも定電流回路を構成することが出来る。

すなわち、他の実施形態のように、複数の電流駆動ＩＣ１〜４を接続する場合は、端子１０１の電圧Ｖ３および端子１０２の電圧Ｖ４が電流駆動ＩＣ１〜４でそれぞれ異なるため、図７のような構成を他の実施形態に用いることは出来ない。

例えば、上記の回路構成を高電位電源ＶＤＤに近い電流駆動ＩＣ４の配置にした場合、端子１０２の電圧Ｖ４＝ＶＤＤ−２Ｖ〜ＶＤＤ−３Ｖのため、上述した図７の構成を後述する図９の駆動部ＸおよびＹと接続した場合は、図９の駆動部の端子ＯＵＴの電圧範囲が狭くなってしまう。ここで、駆動部Ｘ、Ｙはそれぞれ複数のカレントミラー及びそれに直列接続されるスイッチ群を備え、これらの複数の駆動部Ｘ、Ｙが電流駆動部を構成する。すなわち、電流駆動ＩＣのうち、基準電流発生部を除く部分が電流駆動部となる。

つまり、カレントミラーの２段目のＭＯＳトランジスタのゲート電圧がＶ４＝ＶＤＤ−２Ｖ〜ＶＤＤ−３Ｖであるためである。

従って、単一の電流駆動ＩＣを搭載する場合でも、端子１０２の電圧Ｖ４を出来るだけ低い電圧になるように設定しなければ端子ＯＵＴの電圧範囲が狭くなる。
（実施例５）

次に、第５の実施形態を説明する。

図８に第５の実施形態における電流駆動回路の構成を示す。電流駆動回路９は、上述した第３の実施形態において説明した複数の定電流Ｉ１〜Ｉ８を流す電流駆動ＩＣ８を用いている。また、例えば図６の構成と図８の構成を組み合わせた電流駆動回路の構成を図９に示してある。図示しないが図７の構成と図８の構成を組み合わせてもよい。

図８において、電流駆動回路９は、８ｂｉｔ階調の電流駆動回路であり、図８に示す定電流Ｉ１〜Ｉ８は、前述した図６の複数の電流源によってつくられた電流Ｉ１〜Ｉ８が流れる。

すなわち、電流駆動回路９は、電流出力端子ＯＵＴと２５５個ある電流源Ｉ１〜Ｉ８との間に選択スイッチＳＷ１〜ＳＷ２５５を並列接続して構成され、これらは全て電流駆動ICの中で駆動電流部を構成する。

この場合、図９の電流駆動部Ｘ、Ｙが図８の電流駆動部Ｑ、Ｒに相当する。ここで、図８に示すＩ１〜Ｉ８は８ｂｉｔのバイナリーウェートで重み付けした電流とは異なる。

つまり、バイナリーウェート電流では８ｂｉｔのとき、１２８、６４、３２、１６、８、４、２、１の比率の電流源が８本になる。これらをスイッチングで選択することによって１〜２５５の電流値（１ＬＳＢ＝１でフルスケールは２５５ＬＳＢ）を得ることが出来る（図１５におけるｎ＝８に対応）。

しかし、本発明の場合は、定電流源Ｉ１〜Ｉ８の電流値が１ＬＳＢ分（１階調分）の電流値になり、しかも、定電流源Ｉ１〜Ｉ８までの電流値が異なるので、１ＬＳＢも階調によって異なる。例えば、１〜３２ＬＳＢまでは１ＬＳＢ＝Ｉ１、３３〜６４ＬＳＢまでは１ＬＳＢ＝Ｉ２、同様に、２１６〜２５５ＬＳＢまでは１ＬＳＢ＝Ｉ８という具合である（図８参照）。

このＩ１〜Ｉ８までの定電流源の電流値を調整することにより、後述するガンマ特性図に示すように、入力信号−駆動電流の関係を得ることが出来る。

図８の電流駆動回路において、ＯＵＴ端子から駆動される電流が単調増加する場合、左端から順に並んでいるＳＷ１〜ＳＷ２５５を順次ＯＮすることで駆動電流は単調増加するため、駆動電流の単調増加性は保たれている。

図１０に電流駆動回路のスイッチＳＷ１〜ＳＷ２５５の構成を示す。スイッチＳＷ１〜ＳＷ２５５は８ｂｉｔであるため、図１０に示す回路構成となり、８つのＭＯＳスイッチのドレインとソースを各スイッチに応じた接続にすれば、駆動電流を単調増加させたとき、ＳＷ１からＳＷ２５５まで一つずつＯＮすることになる。

駆動電流が単調増加するとき、図１１のように、定電流Ｉ１〜Ｉ８の重み付けが違うため入力信号−駆動電流の関係はガンマ特性のカーブを示す折れ線グラフになる。

この折れ線グラフは図８の定電流Ｉ１〜Ｉ８の調整、つまり図６の電流調整抵抗Ｒ１〜Ｒ８の調整によってガンマ特性であるγ＝２．２の曲線と近似することができる。よって、図８の電流駆動回路において駆動電流のガンマ補正が可能である。

また、図１０の定電流源Ｉ１〜Ｉ８がカバーするデジタル信号の区分を調整することで（図１１では等間隔になっている）、駆動電流の対デジタル信号特性をよりγ＝２．２の曲線に近似させることができる。

つまり、図１１において、例えば、駆動電流が大きいＩ８の領域ではγ＝２．２に似せているにも関わらず直線性が目立っている。そこで、２１６〜２５５ＬＳＢまでは１ＬＳＢ＝Ｉ８となるところを、定電流源Ｉ８でカバーするデジタル信号の範囲を狭くして２３２〜２５５ＬＳＢにする等の調整をすれば良い。逆に、定電流源の電流値が１ＬＳＢ分の電流値であることから、定電流源Ｉ１でカバーするデジタル信号の範囲を１〜４８ＬＳＢまでにレンジを広げることも当然できる。

さらに、図６における抵抗Ｒ１〜Ｒ８を調整することにより、図８の定電流源Ｉ１〜Ｉ８を調整し、駆動電流値、すなわち、折れ線グラフのγ値を変更することもできる。
（実施例６）

次に、第６の実施形態を説明する。

図１２に第６の実施形態における入力信号に対する駆動電流のパターンがＲＧＢ３種類ある場合の電流源の構成図を示す。電流駆動ＩＣ２１は、基準抵抗Ｒｒ、第１の３原色対応スイッチＳＷＢ１，ＳＷＧ１，ＳＷＲ１、第２の３原色対応スイッチＳＷＢ２，ＳＷＧ２，ＳＷＲ２、オペアンプ１１１，１１２、基準ＭＯＳトランジスタ１３、１４、及び電流調整抵抗ＲＢ，ＲＧ，ＲＲを備え、これらは全て電流駆動ICの中で基準電流発生部を構成する。第１の３原色対応スイッチＳＷＢ２，ＳＷＧ２，ＳＷＲ２、及び第２の３原色対応スイッチＳＷＢ１，ＳＷＧ１，ＳＷＲ１は、駆動電流およびガンマ特性に応じて駆動電流量を選択するために使用する。第２の３原色対応スイッチ手段ＳＷＢ２，ＳＷＧ２，ＳＷＲ２は、オペアンプ１１１の出力端と電流制限抵抗ＲＢ，ＲＧ，ＲＲとの間にそれぞれ設けられ、これら抵抗はオペアンプ１１２の負荷ＭＯＳトランジスタ１３に接続される。

前述した第５の実施形態において、入力信号に対する駆動電流のパターンが複数ある場合で、例えば、表示パネルのＲＧＢ（赤、緑、青）発光素子に対する駆動電流値およびγ特性が異なる場合に適した電流源として、この電流駆動装置２１は、図６に示した電流Ｉ１〜Ｉ８の電流源のうちの１つを示したものである。

この電流駆動装置２１は、表示パネルのＲ（赤）の発光素子に対して電流駆動を行うときは、ＳＷＲ１、ＳＷＲ２のみをオンして、電流源の抵抗ＲＲにＩＲを流す。

表示パネルのＧ（緑）の発光素子に対して電流駆動を行うときは、ＳＷＧ１、ＳＷＧ２のみをオンして、電流源の抵抗ＲＧにＩＧを流す。

表示パネルのＢ（青）の発光素子に対して電流駆動を行うときは、ＳＷＢ１、ＳＷＢ２のみをオンして、電流源の抵抗ＲＢにＩＢを流す。

上述したように、電流駆動装置２１の回路構成によるスイッチの切り替えによって、ＲＧＢに応じて入力信号に対して駆動電流が変化する特性をつくりだすことができる。

このとき、第６の実施形態と前述した第５の実施形態との回路構成の違いは、図１２のスイッチ６つと抵抗ＲＲ、ＲＧ、ＲＢのみである。第６の実施形態の電流駆動回路は、図８で示した電流駆動回路９と全く同じである。よって、回路構成およびチップ面積の若干の変更だけでＲＧＢそれぞれに対応した電流駆動を行う電流駆動ＩＣをつくることができる。

上述したように、本発明の表示パネルの電流駆動装置は、１つの外付け基準電流源と、その外付け基準電流源に流す基準電流による電圧降下を生じさせて表示装置上における表示素子の発光輝度を均一化するために電流駆動ＩＣ内の２端子間に設ける基準抵抗とを有し、複数の電流駆動ＩＣ内それぞれの基準抵抗と１つの外付け基準電流源とがカスケード接続となるように構成した。従って、電流駆動装置から高精度な駆動電流を表示パネルへ出力することができ、かつ駆動電流にガンマ補正をかけることができるので、表示パネルの電流駆動装置の市場における製品差別化に寄与する。

ここで、この技術分野の当業者であれば、本発明は上述の実施形態及び記載に限定されず、添付の請求項の技術思想及び技術範囲を逸脱しない範囲で修正または変更が可能であることが理解されるであろう。

例えば図９では、電流駆動ＩＣ１０が出力端子を通して駆動電流を吸い込む構成となっているが、図１３に示す電流駆動ＩＣ６０のように、出力端子を通して駆動電流を吐き出す構成も可能である。電流駆動ＩＣ６０は、電流駆動ＩＣ１０のオペアンプの反転入力端子と非反転入力端子とを入れ替え、Ｎチャネル型基準ＭＯＳトランジスタをＰチャネル型基準ＭＯＳトランジスタとすることにより構成することができる。また、駆動電流を吐き出す構成の駆動電流装置においては、複数の電流駆動ＩＣ６０をカスケード接続し、外部基準電流源からの基準電流ＩＲＥＦは高電位電源ＶＤＤと最高電位側の電流駆動ＩＣ６０との間に挿入される。

本発明の第１の実施形態における電流駆動ＩＣと表示パネルとの関係を示した図である。 本発明の第１の実施形態における電流駆動ＩＣの構成である。 本発明の第１の実施形態における電流駆動ＩＣ内の電流源の構成である。 本発明の第２の実施形態における電圧降下調整回路図である。 （ａ）は電圧降下調整回路の電圧特性図であり、（ｂ）は電圧降下調整回路の電圧特性を測定したときの電流駆動装置のバイアス状態を示す模式図である。 本発明の第３の実施形態における電流駆動ＩＣ内の複数の電流源を示すための図である。 本発明の第４の実施形態の変形例における電流駆動回路の構成である。 本発明の第５の実施形態における電流駆動回路の構成である。 本発明の第５の実施形態における電流源と電流駆動回路を組み合わせた構成である。 電流駆動回路のスイッチの構成である。 入力信号に対する駆動電流の関係のガンマ特性を示す図である。 本発明の第６の実施形態における入力信号に対する駆動電流が３原色ＲＧＢに対応して３種類ある場合の電流駆動ＩＣの構成である。 本発明の電流駆動装置が、図９の電流吸い込み型の電流駆動ＩＣだけでなく、電流吐き出し型の電流駆動ＩＣも採用できることを示すための電流駆動ＩＣの回路図である。 従来の複数の電流駆動ＩＣを繋ぐ電流駆動装置の構成である。 一般的な電流駆動回路の構成である。

符号の説明

１〜４，８，１０，２１，５８，６０ 電流駆動ＩＣ
５ 基準電流源
６ 表示パネル
７ 電圧降下調整回路
９ 電流駆動回路
１３，１４，１３１〜１３８，１４１〜１４８，１６１〜１６８ 基準ＭＯＳトランジスタ
２２ 電流出力部
２３ シンク電流調節部
７１，７４ Ｐチャネル型ＭＯＳトランジスタ
７２ 定電流源
７３ インバータ
７５ Ｎチャネル型ＭＯＳトランジスタ
１０１，１０２ 端子
１１１，１１２，１１３，１１４，１１５，１１６，１１７，１１８，１１９ オペアンプ
Ｉ 内部基準電流
Ｉ１〜Ｉ８ 定電流源
ＩＲＥＦ 基準電流
Ｒ、Ｒ1、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８ 電流調整抵抗
Ｒｒ 基準抵抗
Ｒｖ 降圧用抵抗
Ｒ１，Ｒ２〜Ｒ８，ＲＢ，ＲＧ，ＲＲ 電流制限抵抗
ＳＷ１〜ＳＷ２５５ 選択スイッチ
ＳＷＢ１，ＳＷＧ１，ＳＷＲ１ 第１の３原色対応スイッチ
ＳＷＢ２，ＳＷＧ２，ＳＷＲ２ 第２の３原色対応スイッチ
ＶＤＤ 高電位電源
ＧＮＤ 低電位電源
Ｖｒ 電圧降下
Ｖ３ 反転入力端子電圧
Ｖ４ 非反転入力端子電圧
ＶＯＵＴ 降圧電圧出力端子
ΔＶｏｓ オフセット電圧
Ｘ、Ｙ、Ｐ、Ｑ 電流駆動部

Claims (24)

1. カスケード接続された複数の電流駆動回路と、
   前記複数の電流駆動回路に前記複数の電流駆動回路の外部から基準電流を流す基準電流源と、を備え、
   前記複数の電流駆動回路の各々は、
   基準抵抗を含み、かつ、前記基準電流に応答して流れる少なくとも一つの内部基準電流を生成する基準電流発生部を有し、前記少なくとも一つの内部基準電流を所望の数だけ合計して表示パネルの表示素子に出力することを特徴とする表示パネルの電流駆動装置。
2. 前記基準電流発生部はさらに少なくとも一つの電流調整抵抗を含み、前記基準抵抗の両端に生じる基準電圧が前記少なくとも一つの電流調整抵抗の各々に印加されて前記少なくとも一つの内部基準電流を発生させる請求項１記載の表示パネルの電流駆動装置。
3. 前記複数の電流駆動回路の最高電位側の電流駆動回路の基準抵抗が高電位電源に電圧調整抵抗を通して接続され、前記複数の電流駆動回路の最低電位側の電流駆動回路の基準抵抗が前記基準電流源に接続される請求項１又は２記載の表示パネルの電流駆動装置。
4. 前記複数の電流駆動回路の各々は、前記基準抵抗の高電位電源側に接続される電圧調整回路を有し、前記複数の電流駆動回路をバイアスしたときに、前記複数の電流駆動回路のうちの最高電位側の電流駆動回路の電圧調整回路のみが電圧降下を生じ、残りの電流駆動回路は短絡回路となる構成である請求項１又は２記載の表示パネルの電流駆動装置。
5. 前記電圧調整回路は高電位端子及び低電位端子と、前記高電位端子及び低電位端子の間に接続される降圧用抵抗と、前記降圧用抵抗と並列接続される導電型の異なる第１及び第２ＭＯＳトランジスタとを有し、前記複数の電流駆動回路は、前記複数の電流駆動回路をバイアスしたときに、前記複数の電流駆動回路のうちの最高電位側の電流駆動回路の電圧調整回路の降圧用抵抗のみに電圧降下を生じ、残りの電流駆動回路の電圧調整回路は前記第１及び第２ＭＯＳトランジスタのうち少なくとも一つがオンして短絡回路となる構成である請求項４記載の表示パネルの電流駆動装置。
6. 前記基準電流発生部は、前記基準抵抗の高電位電源側の電圧を出力するボルテージフォロワとしての第１オペアンプと、前記基準抵抗の低電位電源側の電圧を出力するボルテージフォロワとしての複数の第２オペアンプと、を備え、前記基準電流発生部は、前記少なくとも一つの電流調整抵抗の各々の両端に前記第１オペアンプの出力及び前記複数の第２オペアンプの内の該当するものの出力を印加して前記少なくとも一つの内部基準電流の内の該当する内部基準電流が生成する構成である請求項１乃至５のいずれか一項に記載の表示パネルの電流駆動装置。
7. 前記基準電流発生部はさらに、前記少なくとも一つの電流調整抵抗の各々と前記低電位電源との間に基準電流部を有し、前記複数の第２のオペアンプの内の該当するものの出力を前記基準電流部に入力することにより前記少なくとも一つの内部基準電流の内の該当する内部基準電流を前記低電位電源に流す構成である請求項６記載の表示パネルの電流駆動装置。
8. 前記複数の電流駆動回路の各々はさらに少なくとも一つの電流駆動部を備え、前記少なくとも一つの電流駆動部の各々は、前記少なくとも一つの内部基準電流の内の一つの内部基準電流をミラーして複数のミラー電流を生成し、前記複数のミラー電流の内の所望数のミラー電流を合計して出力する請求項１乃至７のいずれか一項に記載の表示パネルの電流駆動装置。
9. 前記少なくとも一つの電流駆動部の各々はさらに前記複数のミラー電流に対応する複数のスイッチを備え、前記複数のスイッチを選択してオン／オフさせることにより、前記所望数のミラー電流を合計する請求項８記載の表示パネルの電流駆動装置。
10. 前記少なくとも一つの電流駆動部の各々はさらに前記複数のミラー電流に対応する複数のスイッチを備え、前記複数のスイッチを選択してオン／オフさせて前記所望数のミラー電流を合計し、前記複数の電流駆動回路の各々は、少なくとも一組の前記所望数のミラー電流を合計して前記表示素子に出力することにより、前記表示素子が発光する輝度を決定する構成である請求項８記載の表示パネルの電流駆動装置。
11. ３つのサブ抵抗が前記少なくとも一つの電流調整抵抗の各々として３原色に対応するように設けられ、３原色を選択するスイッチ回路が前記３つのサブ抵抗と前記第１オペアンプとの間に設けられる請求項６乃至１０のいずれか一項に記載の表示パネルの電流駆動装置。
12. 前記スイッチ回路は、前記３つのサブ抵抗と前記第１オペアンプの出力との間に設けられる第１のスイッチ群と、前記３つのサブ抵抗と前記第１オペアンプの反転入力端子との間に設けられる第２のスイッチ群とを有する請求項１１記載の表示パネルの電流駆動装置。
13. 基準抵抗を含み、かつ、前記基準抵抗に外部から基準電流を流すことにより少なくとも一つの内部基準電流を生成する基準電流発生部を有し、前記少なくとも一つの内部基準電流を所望の数だけ合計して出力する特徴とする表示パネルの電流駆動回路。
14. 前記基準電流発生部は少なくとも一つの電流調整抵抗を含み、前記基準抵抗の両端に生じる基準電圧を前記少なくとも一つの電流調整抵抗の各々に印加することにより前記少なくとも一つの内部基準電流を発生させる請求項１３記載の表示パネルの電流駆動回路。
15. 前記基準電流発生部はさらに、前記基準抵抗の高電位電源側の電圧を出力するボルテージフォロワとしての第１オペアンプと、前記基準抵抗の低電位電源側の電圧を出力するボルテージフォロワとしての複数の第２オペアンプと、を備え、前記基準電流発生部は、前記少なくとも一つの電流調整抵抗の各々の両端に前記第１オペアンプの出力及び前記複数の第２オペアンプの内の該当するものの出力が印加されて前記少なくとも一つの内部基準電流の内の該当する内部基準電流が生成される構成である請求項１４記載の表示パネルの電流駆動回路。
16. 前記基準電流発生部はさらに、前記少なくとも一つの電流調整抵抗の各々と前記低電位電源との間に基準電流部を有し、前記複数の第２のオペアンプの内の該当するものの出力を前記基準電流部に入力することにより前記少なくとも一つの内部基準電流の内の該当するものの内部基準電流を前記低電位電源に流す構成である請求項１５記載の表示パネルの電流駆動回路。
17. さらに少なくとも一つの電流駆動部を備え、前記少なくとも一つの電流駆動部の各々は、前記少なくとも一つの内部基準電流の内の一つの内部基準電流をミラーして複数のミラー電流を生成し、前記複数のミラー電流の内の所望数のミラー電流を合計して出力する請求項１３乃至１６記載の表示パネルの電流駆動回路。
18. 前記少なくとも一つの電流駆動部の各々はさらに前記複数のミラー電流に対応する複数のスイッチを備え、前記複数のスイッチを選択してオン／オフさせることにより、前記所望数のミラー電流を合計する請求項１７記載の表示パネルの電流駆動回路。
19. 前記基準電流発生部はさらに少なくとも一つの電流調整抵抗を含み、前記基準抵抗の両端に生じる基準電圧を前記少なくとも一つの電流調整抵抗の各々に印加することにより前記少なくとも一つの内部基準電流を発生させ、前記少なくとも一つの電流駆動部の各々は前記複数のスイッチを選択してオン／オフさせることにより、前記電流駆動回路が少なくとも一組の前記所望数のミラー電流を合計した電流を合計して出力することができる請求項１８記載の表示パネルの電流駆動回路。
20. ３つのサブ抵抗が前記少なくとも一つの電流調整抵抗の各々として３原色に対応するように設けられ、３原色を選択するスイッチ回路が前記３つのサブ抵抗と前記第１オペアンプとの間に設けられる請求項１５乃至１９記載の表示パネルの電流駆動回路。
21. 第１端子及び第２端子と、前記第１端子及び前記第２端子との間に接続されて基準電流が入力される第１抵抗と、前記基準電流に応答して第１電流を生成する電流発生回路と、を備えることを特徴とする装置。
22. 前記電流発生回路は、第２抵抗と、前記第１抵抗の一端に現れる電圧に応答し、前記第２抵抗の一端に駆動電圧を印加する電圧印加回路と、前記第１抵抗の他端に現れる電圧に応答し、前記第２抵抗の他端を駆動して前記第１電流を前記第２抵抗に流す第１駆動回路と、を含む請求項２１記載の装置。
23. 前記電流発生回路はさらに、一端に前記駆動電圧が印加される第３抵抗と、前記第１抵抗の他端に現れる前記電圧に応答し、前記第３抵抗を駆動して第２電流を前記第３抵抗に流す第２駆動回路と、を備える請求項２２記載の装置。
24. 出力端子と、起動すると前記第１電流を前記出力端子に供給する第１スイッチと、起動すると前記第２電流を前記出力端子に供給する第２スイッチと、を備える請求項２３記載の装置。

Images