JP2005107076A - バイアス回路及び表示装置駆動回路 - Google Patents

Abstract

【課題】 部品点数を増加させることなく、駆動ＩＣ間で発生するバイアス電圧のばらつきを抑制した表示装置駆動回路を提供する。
【解決手段】 表示装置駆動回路１００は、それぞれバイアス回路１１０を内蔵する、複数の駆動ＩＣ１０１を有する。各バイアス回路１１０は、チップセレクト端子Ｔ２から入力されるチップセレクト信号に基づいて、入力端子Ｔ１から入力する電流、又は、外部抵抗接続端子Ｔ３に接続された抵抗素子１０２に流れる基準電流に応じたバイアス電圧を発生する。第１の駆動ＩＣ１０１（１）のバイアス回路１１０は、抵抗素子１０２に流れる基準電流に応じたバイアス電圧が発生し、第２及び第３の駆動ＩＣ１０１（２）、１０１（３）のバイアス回路１１０は、それぞれ、第１の駆動ＩＣ１０１（１）の出力端子Ｔ４から出力された、基準電流に依存する電流に応じたバイアス電圧を発生する。
【選択図】 図１

Description

本発明はバイアス回路に関し、更に詳しくは、信号線に供給する信号のレベルを定めるバイアス回路に関する。本発明は、更に、バイアス回路を備える駆動ＩＣを複数有する表示装置駆動回路に関する。

一般に、液晶表示装置や有機ＥＬディスプレイ等の表示装置では、マトリクス状に配列される画素の各列に対応してデータ線が配設されており、各データ線は、駆動用ＩＣにより画像信号が供給される。通常、駆動ＩＣには、バイアス回路が設けられており、このバイアス回路が生成するバイアス電圧によって、例えば、同じ階調を表示すべき画素に接続されるデータ線に、同じ信号レベルのデータを供給できるようになっている。

図９は、従来の一般的なバイアス回路を示している。第１ミラー回路２１１は、抵抗素子２１３を流れる基準電流Ｉ２１をリファレンス側として、基準電流Ｉ２１に応じた電流を生成し、生成した電流Ｉ２２を第２ミラー回路２１２に向けて出力する。第２ミラー回路２１２は、第１ミラー回路２１１から入力した電流Ｉ２２をリファレンス側とし、出力側に接続されたｐ−ＭＯＳ２１４に、電流Ｉ２２の大きさに応じた電流Ｉ２３を流す。第２ミラー回路２１２及びｐ−ＭＯＳ２１４のゲートからそれぞれ出力されたバイアス電圧は、駆動ＩＣ内のデータ線に供給する信号のレベルを決定するトランジスタ素子（図示せず）に入力される。

ところで、表示装置では、画像の高精細化が進んでおり、このため、表示装置では、画素数の増加に伴い、データ線を駆動する駆動ＩＣが複数配置されることが多くなっている。通常、複数の駆動ＩＣのうち、垂直回路等とのデータのやり取りを担当する駆動ＩＣはマスタＩＣと呼ばれ、それ以外の駆動ＩＣはスレーブＩＣと呼ばれる。同じ表示装置内に、図９に示すバイアス回路を内蔵する駆動ＩＣが複数個配置される場合には、基準電流Ｉ２１がマスタＩＣとスレーブＩＣの間、又は、複数のスレーブＩＣ間でばらつき、本来、同じ信号レベルが供給されるべきデータ線に供給される信号レベルがばらついて、表示品質が低下することがある。

図９のバイアス回路において、抵抗素子２１３をＩＣ外部に設け、その抵抗素子２１３をそれぞれ高精度な抵抗素子で構成する場合には、基準電流Ｉ２１がＩＣごとにばらつかず、表示品質の低下は抑制できる。しかし、この場合には、駆動ＩＣのそれぞれに外部抵抗素子を接続する必要があり、部品点数が増加し、コストがかさむという問題がある。

ここで、マスタＩＣには、図９に示すような回路構成を有し、基準電流Ｉ２１の大きさに応じた電流を出力するバイアス回路を搭載し、スレーブＩＣには、外部から基準電流Ｉ２１に相当する電流を入力してバイアス電圧を生成するバイアス回路を搭載して、マスタＩＣにおいて生成された基準電流Ｉ２１の大きさに応じた電流をスレーブＩＣに入力する構成を採用する場合には、マスタＩＣで生成されるバイアス電圧と、スレーブＩＣで生成されるバイアス電圧とのばらつきが解消される。しかし、この場合には、マスタＩＣに搭載されるバイアス回路とバイアスＩＣに搭載されるバイアス回路とを異なる回路構成にする必要があり、駆動ＩＣの表示装置への実装に際して、部品管理や部品実装が煩雑になるという問題がある。

駆動ＩＣを複数有する表示装置において、外部抵抗素子をＩＣごとに接続することなく、複数の駆動ＩＣ間で、バイアス電圧のばらつきを解消できる別の技術としては、特許文献１に記載された技術がある。図１０は、特許文献１に記載された、駆動ＩＣに基準電流を供給する基準電流発生回路の構成を示している。特許文献１では、駆動ＩＣの外部に、図９の基準電流Ｉ２１に相当する基準電流を生成する基準電流発生回路を設けている。基準電流発生回路２２０は、電流源Ｉｏｒｇに基づいて生成された基準電流Ｉｒｅｆ１、Ｉｒｅｆ２を、トランジスタＱ２１及びＱ２２から、マスタＩＣ及びスレーブＩＣに向けてそれぞれ出力する。

マスタＩＣ及びスレーブＩＣは、それぞれ基準電流発生回路２２０から基準電流Ｉｒｅｆ１、Ｉｒｅｆ２を入力して、その基準電流に基づいて図９のバイアス電圧に相当する電圧を生成する。これにより、バイアス電圧がＩＣごとにばらつかなくなり、表示品質の低下が抑制される。また、この技術では、スイッチＳＷ２１及びＳＷ２２の選択がそれぞれ交互に切り替えられ、マスタＩＣ及びスレーブＩＣには、基準電流Ｉｒｅｆ１及びＩｒｅｆ２が交互に入力される。このように構成することにより、基準電流Ｉｒｅｆ１、Ｉｒｅｆ２のばらつきによるバイアス電圧のばらつきが更に抑制される。
特開２００３−６６９０３

ところで、特許文献１では、マスタＩＣのバイアス回路とスレーブＩＣのバイアス回路とを同じ回路構成とすることできるものの、基準電流発生回路２２０をＩＣとして構成する場合には、駆動ＩＣとは別個に、基準電流発生回路２２０を構成するＩＣを製造する必要があり、設計及び生産すべきＩＣが増加して、製造コストがかさむという問題が発生する。また、表示装置上に、駆動ＩＣに加えて、基準電流発生回路２２０を構成するＩＣを搭載する必要があり、表示装置に搭載すべきＩＣが１つ増えて、部品管理やＩＣの実装等が煩雑になるという問題を解消することができない。

本発明は、複数の駆動ＩＣ間で発生するバイアス電圧のばらつきを、部品点数を増加させることなく抑制できるバイアス回路、及び、表示装置駆動回路を提供することを目的とする。

上記目的を達成するために、本発明の第１発明のバイアス回路は、駆動用ＩＣに内蔵されてバイアス電圧を発生するバイアス回路において、抵抗接続端子又は内部抵抗に接続されたリファレンス側ラインを有する第１のカレントミラー回路と、選択信号端子に入力される選択信号によって制御される選択スイッチと、前記選択スイッチによって、前記第１のカレントミラー回路の第１出力側ライン又は電流入力端子に選択的に接続されるリファレンス側ラインを有する第２のカレントミラー回路とを備え、前記第１のカレントミラー回路のリファレンス側ラインに入力する電流又は前記電流入力端子から入力する電流の何れかに依存するバイアス電圧を発生することを特徴とする。

本発明の第１発明のバイアス回路では、バイアス電圧が依存すべき電流を、選択信号に応答する選択スイッチによって選択するため、第２のカレントミラー回路に、抵抗接続端子に接続したＩＣ外部の抵抗素子又はバイアス回路内の内部抵抗素子から流れる電流を入力すべき駆動用ＩＣと、電流入力端子から電流を入力すべき駆動用ＩＣとを同じ回路構成の駆動用ＩＣとすることができる。

本発明の第２発明のバイアス回路は、本発明の第１発明のバイアス回路において、前記第１のカレントミラー回路が少なくとも１つの第２出力側ラインを備え、該第２出力側ラインが電流出力端子に接続される。この場合、ある駆動用ＩＣに内蔵されるバイアス回路の第１ミラー回路のリファレンス側ラインを流れる電流に依存した電流を、他の駆動用ＩＣのバイアス回路に向けて出力し、他の駆動用ＩＣでは、その電流入力端子から入力される電流に依存するバイアス電圧を発生させることで、バイアス電圧が依存すべき電流を、駆動用ＩＣ間で統一でき、各駆動用ＩＣのバイアス回路で発生されるバイアス電圧のばらつきを抑制することができる。

本発明の第１の視点の表示装置駆動回路は、上記本発明の第１発明のバイアス回路を内蔵し、該バイアス回路が発生するバイアス電圧に基づいて階調レベルに応じた信号を生成して表示装置を駆動する表示装置駆動用ＩＣを複数備える表示装置駆動回路であって、前記複数の表示装置駆動用ＩＣが、前記第１のカレントミラー回路のリファレンス側ラインに基準電流が入力される第１の表示装置駆動用ＩＣと、前記電流入力端子が前記第１の表示装置駆動用ＩＣの前記電流出力端子に接続される少なくとも１つの第２の表示装置駆動用ＩＣとを含むことを特徴とする。

本発明の第１の視点の表示装置駆動回路では、各表示装置駆動用ＩＣに内蔵されるバイアス回路を同じ回路構成としつつも、第２の表示装置駆動用ＩＣのそれぞれに、第１の表示装置駆動用ＩＣのバイアス回路に入力された基準電流に依存する電流を入力することができ、バイアス電圧が依存すべき電流を、駆動用ＩＣ間で統一できる。このため、部品点数を増加させることなく、複数の表示装置駆動用ＩＣ間で発生するバイアス電圧のばらつきを抑制できる。従って、表示装置において、例えば同じ階調を表示すべき画素に同じ信号レベルの信号を供給することができ、表示品質の低下を抑制することができる。

本発明の第１の視点の表示装置駆動回路では、前記複数の表示装置駆動用ＩＣがそれぞれ前記電流出力端子を複数備え、複数の第２の表示装置駆動用ＩＣの前記電流入力端子が、前記第１の表示装置駆動用ＩＣの対応する電流出力端子にそれぞれ接続される構成を採用することができる。この場合、表示装置駆動用ＩＣが備える電流出力端子数は、同じ表示装置において接続すべき表示装置駆動用ＩＣの数に応じて設計することができる。

本発明の第３発明のバイアス回路は、本発明の第１発明のバイアス回路において、リファレンス側ラインが前記第２のカレントミラー回路の出力側ラインに接続される第３のカレントミラー回路を更に備え、該第３のカレントミラー回路の出力側ラインが電流出力端子に接続される。この場合、バイアス回路は、電流入力端子から入力した電流に依存する電流を外部に出力可能なため、電流出力端子の数によって、接続可能な駆動用ＩＣの数が制限されない。

本発明の第２の視点の表示装置駆動回路は、上記本発明の第３発明のバイアス回路を内蔵し、該バイアス回路が発生するバイアス電圧に基づいて階調レベルに応じた信号を生成して表示装置を駆動する表示装置駆動用ＩＣを複数備える表示装置駆動回路であって、前記複数の表示装置駆動用ＩＣが、前記第１のカレントミラー回路のリファレンス側ラインに基準電流が入力される第１の表示装置駆動用ＩＣと、前記電流入力端子が前記第１の表示装置駆動用ＩＣの前記電流出力端子に接続される第２の表示装置駆動用ＩＣとを含むことを特徴とする。

本発明の第２の視点の表示装置駆動回路では、各表示装置駆動用ＩＣに内蔵されるバイアス回路を同じ回路構成としつつも、第１の表示装置駆動用ＩＣで発生するバイアス電圧と、第２の表示装置駆動用ＩＣで発生するバイアス電圧との双方を、同じ基準電流に依存する電圧とすることができる。このため、表示装置において、例えば同じ階調を表示すべき画素に同じ信号レベルの信号を供給することができ、表示品質の低下を抑制することができる。

本発明の第２の視点の表示装置駆動回路では、前記複数の表示装置駆動用ＩＣが、前記第２の表示装置駆動用ＩＣに順次に後続する複数の第３の表示装置駆動用ＩＣを含み、該第３の表示装置駆動用ＩＣの前記電流入出力端子が、前段の表示装置駆動用ＩＣの電流出力端子に接続される構成を採用することができる。この場合、所望の数の表示装置駆動用ＩＣを順次に接続することができる。

本発明の第４発明のバイアス回路は、本発明の第１発明のバイアス回路において、前記電流入力端子を複数備え、前記選択スイッチは、前記選択信号に応答して、前記第２のカレントミラー回路のリファレンス側ラインを、前記第１のカレントミラー回路の第１出力側ライン又は前記選択信号端子の何れか１つに選択的に接続し、前記選択スイッチが前記電流入力端子の何れかを選択したときに、前記第１のカレントミラー回路の前記リファレンス側ラインを前記抵抗接続端子又は内部抵抗から切り離す切断スイッチを更に有する。この場合、バイアス回路の電流入力端子に入力する電流を、時分割で切り替えることができ、バイアス電圧のばらつきを更に抑制することができる。

本発明の第３の視点の表示装置駆動回路は、上記本発明の第４発明のバイアス回路を内蔵し、該バイアス回路が発生するバイアス電圧に基づいて階調レベルに応じた信号を生成して表示装置を駆動する、前段の表示装置駆動用ＩＣの電流出力端子が後段の表示装置駆動用ＩＣの電流入力端子に順次に接続されたｎ段（ｎ＞３）の表示装置駆動用ＩＣを備える表示装置駆動回路であって、ｎ−１段目の表示装置駆動用ＩＣの電流出力端子が更に初段の表示装置駆動用ＩＣの電流入力端子に接続され、ｎ段目の表示装置駆動用ＩＣの電流出力端子が２段目の表示装置駆動用ＩＣの別の電流入力端子に接続され、初段及びｎ段目の表示装置駆動用ＩＣの第１のカレントミラー回路のリファレンス側ラインに基準電流が時分割で入力されることを特徴とする。

本発明の第３の視点の表示装置駆動回路では、各表示装置駆動用ＩＣで発生されるバイアス電圧を、１段目（初段）の表示装置駆動用ＩＣのバイアス回路の第１ミラー回路のリファレンス側ラインを流れる電流に依存する電圧と、ｎ段目（最終段）の表示装置駆動用ＩＣのバイアス回路の第１ミラー回路のリファレンス側ラインを流れる電流に依存する電圧と時分割で切り替えるため、カレントミラー回路の影響が平均化されて、表示装置において、表示品質の低下を更に抑制することができる。

本発明の第５発明のバイアス回路は、本発明の第１〜第４発明の何れかにおいて、前記第１のカレントミラー回路のリファレンス側ラインと前記抵抗接続端子又は前記内部抵抗との間に接続される定電圧回路を更に備える。この場合、第１のミラー回路のリファレンス側ラインを流れる電流の精度を高めることができる。

本発明の第５発明のバイアス回路では、前記定電圧回路を、前記第１のカレントミラー回路のリファレンス側ラインと前記抵抗接続端子又は前記内部抵抗との間に接続されるＭＯＳトランジスタと、基準電圧を生成する基準電圧生成部と、一方の入力が前記基準電圧生成部の出力に接続され、他方の入力が前記ＭＯＳトランジスタのソースに接続され、出力が前記ＭＯＳトランジスタのゲートに接続されるオペアンプとによって構成することができる。

本発明のバイアス回路では、バイアス電圧が依存する電流を、選択信号に応じて選択するため、第２のカレントミラー回路に、抵抗接続端子に接続したＩＣ外部の抵抗素子又はバイアス回路内の内部抵抗素子に流れる基準電流を入力すべき駆動用ＩＣと、電流入力端子から電流を入力すべき駆動用ＩＣとを同じ回路構成とすることができる。また、本発明の表示装置駆動回路では、各表示装置駆動用ＩＣに内蔵されるバイアス回路を同じ回路構成としつつも、各表示装置駆動用ＩＣで発生されるバイアス電圧を、同じ電流に依存させることができ、複数の表示装置駆動用ＩＣ間で発生するバイアス電圧のばらつきを抑制して、表示品質の低下を抑制することができる。

以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の第１実施形態例の表示装置駆動回路の構成を示している。表示装置駆動回路１００は、複数の駆動ＩＣ１０１（１）〜（３）と、１つの抵抗素子１０２とを備える。駆動ＩＣ１０１（１）〜（３）は、それぞれ、同じ回路構成を有し、バイアス回路１１０と、データ線に信号を供給する回路（図示せず）とを有する。バイアス回路１１０は、所定の電流に基づくバイアス電圧を生成し、そのバイアス電圧を、ＩＣ内のデータ線に信号を供給する回路に供給する。複数の駆動ＩＣ１０１のうち、第１の駆動ＩＣ１０１（１）は、基準電流を生成して、その基準電流の大きさに応じたバイアス電圧を生成するＩＣとして構成され、その他の駆動ＩＣ１０１（２）、１０１（３）は、基準電流を生成する駆動ＩＣ１０１（１）が出力する電流を入力し、入力した電流の大きさに応じたバイアス電圧を生成するＩＣとして構成される。

各駆動ＩＣ１０１は、入力端子Ｔ１、チップセレクト端子Ｔ２、外部抵抗接続端子Ｔ３、及び、２つの出力端子Ｔ４（Ｔ４ａ、Ｔ４ｂ）を有する。複数の駆動ＩＣ１０１のうち、例えばマスタＩＣとして構成される第１の駆動ＩＣ１０１（１）では、その入力端子Ｔ１は開放され、外部抵抗接続端子Ｔ３には、抵抗素子１０２が接続されて、基準電流が生成される。また、例えばスレーブＩＣとして構成される、基準電流を生成する駆動ＩＣ１０１（１）から電流を入力する駆動ＩＣ１０１（２）、１０１（３）では、その外部抵抗接続端子Ｔ３は開放され、入力端子Ｔ１は、基準電流を生成する駆動ＩＣ１０１（１）の出力端子Ｔ４に接続される。各駆動ＩＣ１０１の出力端子Ｔ４の数は、基準電流を生成する駆動ＩＣ１０１（１）から電流を入力する駆動ＩＣ１０１（２）、１０１（３）の数に対応して設計されている。

各駆動ＩＣ１０１では、端子Ｔ１〜Ｔ４は、それぞれバイアス回路１１０に接続される。各駆動ＩＣ１０１のバイアス回路１１０は、それぞれ、自身の外部抵抗接続端子Ｔ３に接続された抵抗素子１０２に流れる電流Ｉ１（基準電流）に応じたバイアス電圧を生成し、或いは、入力端子Ｔ１から入力する電流の大きさに応じたバイアス電圧を生成する。各駆動ＩＣ１０１において、そのバイアス回路１１０が、何れの電流に基づくバイアス電圧を生成するかは、チップセレクト端子Ｔ２から入力されるチップセレクト信号に基づいて決定される。

図２は、バイアス回路１１０の構成を例示している。バイアス回路１１０は、第１ミラー回路（カレントミラー回路）１１１、第２ミラー回路１１２、スイッチＳＷ１、ＳＷ２、及び、ｐ−ＭＯＳトランジスタ１１３を備える。第１ミラー回路１１１は、高電位側の第１電源線１１４と、外部抵抗接続端子Ｔ３及び出力端子Ｔ４ａ、Ｔ４ｂと、スイッチＳＷ１とに接続される。第１ミラー回路１１１は、リファレンス側の外部抵抗接続端子Ｔ３に接続された抵抗素子１０２（図１）を流れる基準電流Ｉ１に応じた電流Ｉ２、Ｉ３を生成する。第１ミラー回路１１１は、生成した電流Ｉ２を出力端子Ｔ４ａ、Ｔ４ｂに向けて出力し、また、生成した電流Ｉ３をスイッチＳＷ１に向けて出力する。

第２ミラー回路１１２は、リファレンス側が、スイッチＳＷ１を介して第１ミラー回路１１１に接続され、スイッチＳＷ２を介して入力端子Ｔ１に接続される。また出力側が、ゲートがドレインに接続されたｐ−ＭＯＳトランジスタ１１３を介して第１電源線１１４に接続される。スイッチＳＷ１、ＳＷ２は、チップセレクト端子Ｔ２から入力されるチップセレクト信号に基づいて、排他的にオンとなり、第２ミラー回路１１２は、第１ミラー回路１１１から入力する電流Ｉ３、又は、入力端子Ｔ１から入力する電流に応じた電流Ｉ４を生成する。第２ミラー回路１１２が生成する電流Ｉ４は、ｐ−ＭＯＳトランジスタ１１３を流れ、第２ミラー回路１１２、及び、ｐ−ＭＯＳトランジスタ１１３のゲートからは、電流Ｉ４に応じた電圧のバイアス電圧が出力される。

図１に戻り、第１の駆動ＩＣ１０１（１）の外部抵抗接続端子Ｔ３と、接地電位を与える第３電源線１０３との間には、基準電流Ｉ１を発生させるための抵抗素子１０２が接続される。また、第１の駆動ＩＣ１０１（１）の出力端子Ｔ４ｂは、第２の駆動ＩＣ１０１（２）の入力端子Ｔ１に接続され、第１の駆動ＩＣ１０１（１）の出力端子Ｔ４ａは、第３の駆動ＩＣ１０１（３）に接続される。このとき、第１の駆動ＩＣ１０１（１）のチップセレクト端子Ｔ２には、スイッチＳＷ１（図２）をオンにさせる旨のチップセレクト信号が入力され、第２及び第３の駆動ＩＣ１０１（２）、（３）のチップセレクト端子Ｔ２には、スイッチＳＷ２をオンにさせる旨のチップセレクト信号がそれぞれ入力される。

第１の駆動ＩＣ１０１（１）では、第１ミラー回路１１１が、抵抗素子１０２を流れる基準電流Ｉ１に応じた電流Ｉ２、Ｉ３を生成し、第２ミラー回路１１２が、第１ミラー回路１１１が生成した電流Ｉ３に応じた電流Ｉ４を生成し、バイアス電圧が生成される。一方、第２の駆動ＩＣ１０１（２）では、その第２ミラー回路１１２が、第１の駆動ＩＣ１０１（１）の第１ミラー回路１１１が生成した電流Ｉ２に応じた電流Ｉ４を生成して、バイアス電圧が生成される。また、第３の駆動ＩＣ１０１（３）では、第２の駆動ＩＣ１０１（２）と同様に、その第２ミラー回路１１２が、第１の駆動ＩＣ１０１（１）の第１ミラー回路１１１が生成した電流Ｉ２に応じた電流Ｉ４を生成して、バイアス電圧が生成される。

本実施形態例では、上記のような動作により、各駆動ＩＣ１０１においてバイアス電圧が生成されるため、各駆動ＩＣ１０１で生成されるバイアス電圧を、第１の駆動ＩＣ１０１（１）の第１ミラー回路１１１のリファレンス側を流れる基準電流Ｉ１に基づく電圧とすることができる。このため、表示装置において、各画素の輝度が、駆動ＩＣごとに異なって、表示品質が低下する事態が発生しない。また、第１の駆動ＩＣ１０１（１）に、高精度な抵抗素子１０２を接続する場合には、各駆動ＩＣ１０１で生成されるバイアス電圧を、高精度に制御することができる。このため、各駆動ＩＣに高精度な外部抵抗素子を接続して、高精度なバイアス電圧を得る場合に比して、部品点数を減少させることができ、表示装置の製造コストを下げることができる。

本実施形態例では、各駆動ＩＣ１０１において、第２ミラー回路１１２のリファレンス側に流す電流を、抵抗素子１０２を流れる電流にするか、或いは、入力端子Ｔ１から入力される電流にするかを、チップセレクト信号に基づいて切り替え可能に構成する。このため、自身に抵抗素子１０２を接続して基準電流Ｉ１を流し、その基準電流Ｉ１に基づくバイアス電圧を生成する駆動ＩＣと、基準電流Ｉ１に応じた電流を他の駆動ＩＣ１０１から入力し、その入力した電流に基づくバイアス電圧を生成する駆動ＩＣとを同じ回路構成とすることができる。従って、表示装置への実装に際して、抵抗素子１０２を接続すべき駆動ＩＣと、他の駆動ＩＣから電流を入力すべき駆動ＩＣとを区別する必要がなく、部品管理や、駆動ＩＣの実装等が煩雑にならない。また、本実施形態例では、駆動ＩＣの外部に基準電流を発生するための回路を必要としないため、特許文献１に比して、部品点数を削減して、コスト増を抑制することができるという効果もある。

図３は、本発明の第２実施形態例の表示装置駆動回路の構成を示している。本実施形態例の表示装置駆動回路１００ａは、第３の駆動ＩＣ１０１ａ（３）の入力端子Ｔ１が、第２の駆動ＩＣ１０１ａ（２）の出力端子Ｔ４に接続される点で、第１実施形態例と相違する。本実施形態例では、第２の駆動ＩＣ１０１ａ（２）は、第１の駆動ＩＣ１０１ａ（１）から入力される電流の大きさに応じたバイアス電圧を生成するとともに、入力した電流の大きさに応じた電流を出力する。第３の駆動ＩＣ１０１ａ（３）は、第２の駆動ＩＣ１０１ａ（２）が出力する電流を入力し、入力した電流の大きさに応じたバイアス電圧を生成する。

図４は、駆動ＩＣ１０１ａに内蔵されるバイアス回路１１０ａの構成例を示している。このバイアス回路１１０ａは、第１ミラー回路１１１、第２ミラー回路１１２、スイッチＳＷ１、ＳＷ２、及び、第３ミラー回路１１６を備える。第１ミラー回路１１１、スイッチＳＷ１、ＳＷ２、及び、第２ミラー回路１１２は、図２のバイアス回路１１０と同様に動作し、第２ミラー回路１１２は、第１ミラー回路１１１が生成した電流Ｉ３、又は、入力端子Ｔ１から入力した電流に応じた電流Ｉ４を生成する。

第３ミラー回路１１６は、第２ミラー回路１１２が生成した電流Ｉ４に応じた電流Ｉ５を生成し、生成した電流Ｉ５を、出力端子Ｔ４に向けて出力する。駆動ＩＣ１０１ａでは、第２ミラー回路１１２及び第３ミラー回路１１６から、ＩＣ内のデータ線を駆動する回路に向けて、電流Ｉ５に応じたバイアス電圧が出力される。

図３に戻り、第１の駆動ＩＣ１０１ａ（１）の外部抵抗接続端子Ｔ３には、抵抗素子１０２が接続される。また、第１の駆動ＩＣ１０１ａ（１）の出力端子Ｔ４は、第２の駆動ＩＣ１０１ａ（２）の入力端子Ｔ１に接続され、第２の駆動ＩＣ１０１ａ（２）の出力端子Ｔ４は、第３の駆動ＩＣ１０１ａ（３）の入力端子に接続される。このとき、第１実施形態例と同様に、第１の駆動ＩＣ１０１（１）のチップセレクト端子Ｔ２には、スイッチＳＷ１（図４）をオンにさせる旨のチップセレクト信号が入力され、第２及び第３の駆動ＩＣ１０１（２）、（３）のチップセレクト端子Ｔ２には、スイッチＳＷ２をオンにさせる旨のチップセレクト信号がそれぞれ入力される。

第１の駆動ＩＣ１０１ａ（１）は、外部抵抗接続端子Ｔ３に接続された抵抗素子１０２に基準電流Ｉ１を流し、その基準電流Ｉ１に応じた電流Ｉ５を出力端子Ｔ４から出力する。これにより、第１の駆動ＩＣ１０１ａ（１）では、基準電流Ｉ１に基づくバイアス電圧が生成される。第２の駆動ＩＣ１０１ａ（２）は、第１の駆動ＩＣ１０１ａ（１）の出力端子Ｔ４から出力される、基準電流Ｉ１に応じた電流を入力し、その入力した電流の大きさに応じた電流を出力端子Ｔ４から出力する。これにより、第２の駆動ＩＣ１０１ａ（２）では、入力した電流に基づくバイアス電圧が生成される。また、第３の駆動ＩＣ１０１ａ（３）は、第２の駆動ＩＣ１０１ａ（２）の出力端子Ｔ４から出力される、基準電流Ｉ１に応じた電流を入力し、第３の駆動ＩＣ１０１ａ（３）では、基準電流Ｉ１に応じた電流に基づくバイアス電圧が生成される。

本実施形態例では、上記のような動作により、各駆動ＩＣ１０１ａで生成されるバイアス電圧を、第１の駆動ＩＣ１０１ａ（１）の第１ミラー回路１１１のリファレンス側を流れる基準電流Ｉ１に基づく電圧とすることができ、第１実施形態例と同様な効果が得られる。第１実施形態例のバイアス回路１１０では、基準電流を生成する駆動ＩＣ１０１に接続する駆動ＩＣ１０１の数に応じて、出力端子Ｔ４をあらかじめ用意しておく必要があるが、本実施形態例では、他の駆動ＩＣ１０１ａから入力した電流を、電流ミラー回路で折り返して、別の他の駆動ＩＣ１０１ａに向けて出力しているため、出力端子Ｔ４の数を減らすことができ、また、出力端子Ｔ４の数によって、表示装置に配置できる駆動ＩＣの数が制限されない。

図５は、本発明の第３実施形態例の表示装置駆動回路の構成を示している。本実施形態例の表示装置駆動回路１００ｂは、基準電流を生成する駆動ＩＣ１０１を時分割で切り替え可能である点で、第２実施形態例の表示装置駆動回路１００ａと相違する。本実施形態例では、第２駆動ＩＣ１０１（２）は、第１の駆動ＩＣ１０１ｂ（１）又は第３の駆動ＩＣ１０１ｂ（３）から入力される電流の大きさに応じたバイアス電圧を生成する。第１の駆動ＩＣ１０１ｂ（１）及び第３の駆動ＩＣ１０１ｂ（３）は、それぞれ、抵抗素子１０２を流れる基準電流Ｉ１、又は、第２の駆動ＩＣ１０１ｂ（２）から入力する電流の大きさに応じたバイアス電圧を生成する。

図６は、駆動ＩＣ１０１ｂに内蔵されるバイアス回路１１０ｂの構成例を示している。このバイアス回路１１０ｂは、第１ミラー回路１１１、第２ミラー回路１１２、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、及び、第３ミラー回路１１６を備える。スイッチＳＷ１、ＳＷ２、ＳＷ３、及びＳＷ４は、それぞれ、チップセレクト端子Ｔ２から入力されるチップセレクト信号に基づいてオン・オフが制御される。スイッチＳＷ１、ＳＷ２、及びＳＷ３は、何れか１つがオンのとき、その他はオフとなるように制御される。スイッチＳＷ４は、スイッチＳＷ１のオン・オフに同期して、そのオン・オフが制御される。

バイアス回路１１０ｂは、２つの入力端子Ｔ１（Ｔ１ａ、Ｔ１ｂ）を備えており、第２ミラー回路１１２は、入力するチップセレクト信号に基づいて、第１ミラー回路１１１が出力する電流Ｉ３、第１入力端子Ｔ１ａから入力する電流、又は、第２入力端子Ｔ１ｂから入力する電流を入力し、入力した電流に応じた電流Ｉ４を生成する。第２ミラー回路１１２が生成した電流Ｉ４は、第３ミラー回路１１６を流れ、第３ミラー回路１１６は、電流Ｉ４に応じた電流Ｉ５を生成し、生成した電流Ｉ５を出力端子Ｔ４に向けて出力する。駆動ＩＣ１０１ｂでは、第２実施形態例のバイアス回路１１０ａと同様に、第２ミラー回路１１２及び第３ミラー回路１１６から、ＩＣ内のデータ線を駆動する回路に向けて、電流Ｉ５の大きさに応じたバイアス電圧が出力される。

図５に戻り、第２の駆動ＩＣ１０１ｂ（２）の第１入力端子Ｔ１ａは、第１の駆動ＩＣ１０１ｂ（１）の出力端子Ｔ４に接続され、第２入力端子Ｔ１ｂは、第３の駆動ＩＣ１０１ｂ（３）の出力端子Ｔ４に接続される。第２の駆動ＩＣ１０１ｂの出力端子Ｔ４は、第１の駆動ＩＣ１０１ｂ（１）の第２入力端子Ｔ１ｂ、及び、第３の駆動ＩＣ１０１ｂ（３）の第１入力端子Ｔ１ａにそれぞれ接続される。また、第１の駆動ＩＣ１０１ｂ（１）の外部抵抗接続端子Ｔ３、及び、第３の駆動ＩＣ１０１ｂ（３）の外部抵抗接続端子Ｔ３には、同じ抵抗素子１０２が接続される。

図７は、表示装置において、各駆動ＩＣ１０１ｂ内のバイアス回路のスイッチのオン・オフの状態をタイミングチャートで示している。第１の駆動ＩＣ１０１ｂ（１）のチップセレクト端子Ｔ２には、スイッチＳＷ１及びスイッチＳＷ４をオンする旨のチップセレクト信号、又は、スイッチＳＷ３をオンにする旨のチップセレクト信号が入力される。第２駆動ＩＣ１０１ｂ（２）のチップセレクト端子Ｔ２には、スイッチＳＷ２をオンにする旨のチップセレクト信号、又は、スイッチＳＷ３をオンにする旨のチップセレクト信号が入力される。また、第３の駆動ＩＣ１０１ｂ（３）のチップセレクト信号端子Ｔ２には、スイッチＳＷ１及びスイッチＳＷ４をオンにする旨のチップセレクト信号、又は、スイッチＳＷ２をオンにする旨のチップセレクト信号が入力される。

第１の駆動ＩＣ１０１ｂ（１）に、スイッチＳＷ１及びスイッチＳＷ４をオンにする旨のチップセレクト信号が入力されるとき、第１の駆動ＩＣ１０１ｂ（１）は、基準電流を生成するＩＣとして構成され、抵抗素子１０２に基準電流Ｉ１を流す。第１の駆動ＩＣ１０１ｂ（１）では、基準電流Ｉ１に応じた電流Ｉ３が第２ミラー回路１１２に入力され、バイアス電圧が生成される。このとき、第２の駆動ＩＣ１０１ｂ（２）及び第３の駆動ＩＣ１０１ｂ（３）には、それぞれ、スイッチＳＷ２をオンにする旨のチップセレクト信号が入力され、第２の駆動ＩＣ１０１ｂ（２）では、第１の駆動ＩＣ１０１ｂ（１）から出力された電流が、第１入力端子Ｔ１ａから第２ミラー回路１１２に入力されてバイアス電圧が生成され、第３の駆動ＩＣ１０１ｂ（３）では、第２の駆動ＩＣ１０１ｂ（２）から出力された電流が、第１入力端子Ｔ１ａから第２ミラー回路１１２に入力されてバイアス電圧が生成される。

一方、第３の駆動ＩＣ１０１ｂ（３）に、スイッチＳＷ１及びスイッチＳＷ４をオンにする旨のチップセレクト信号が入力されるとき、第１の駆動ＩＣ１０１ｂ（３）は、基準電流を生成するＩＣとして構成され、抵抗素子１０２に基準電流Ｉ１を流す。第３の駆動ＩＣ１０１ｂ（３）では、基準電流Ｉ１に応じた電流Ｉ３が第２ミラー回路１１２に入力され、バイアス電圧が生成される。このとき、第１の駆動ＩＣ１０１ｂ（１）及び第２の駆動ＩＣ１０１ｂ（２）には、それぞれ、スイッチＳＷ３をオンにする旨のチップセレクト信号が入力され、第２の駆動ＩＣ１０１ｂ（２）では、第３の駆動ＩＣ１０１ｂ（３）から出力された電流が、第２入力端子Ｔ１ｂから第２ミラー回路１１２に入力されてバイアス電圧が生成され、第１の駆動ＩＣ１０１ｂ（１）では、第２の駆動ＩＣ１０１ｂ（２）から出力された電流が、第２入力端子Ｔ１ｂから第２ミラー回路１１２に入力されてバイアス電圧が生成される。

本実施形態例では、上記のような動作により、各駆動ＩＣ１０１ｂで生成されるバイアス電圧を、第１の駆動ＩＣ１０１ｂ（１）の第１ミラー回路１１１のリファレンス側を流れる基準電流Ｉ１、又は、第３の駆動ＩＣ１０１ｂ（３）の第１ミラー回路１１１のリファレンス側を流れる基準電流Ｉ１に基づく電圧とすることができる。本実施形態例において、第２の駆動ＩＣ１０１ｂ（２）に、第１の駆動ＩＣ１０１ｂ（１）から出力された電流と、第３の駆動ＩＣ１０１ｂ（３）から出力された電流とを時分割で切り替えて入力する構成を採用する場合には、第１実施形態例と同様な効果に加えて、電流ミラー回路の影響が平均化され、各駆動ＩＣ１０１ｂ内で生成されるバイアス電圧のばらつきが相対的に小さくなるという効果が得られる。

なお、第１実施形態例から第３実施形態例のバイアス回路１１０において、外部抵抗接続端子Ｔ３に接続された抵抗素子１０２を流れる電流を更に高精度に制御するために、バンドギャップレギュレータを設ける構成とすることもできる。図８は、バンドギャップレギュレータを有するバイアス回路の構成を示している。このバイアス回路１１０ｃは、バンドギャップレギュレータ１１７、オペアンプ１１８、及び、ＭＯＳトランジスタ１１９を備える点で、図２に示す第１実施形態例のバイアス回路１１０と相違する。

バンドギャップレギュレータ１１７は、第４電源線１２０に接続され、高精度に制御された基準電圧をオペアンプ１１８に出力する。オペアンプ１１８は、一方の入力端子がバンドギャップレギュレータ１１７に接続され、他方の入力端子が外部抵抗接続端子Ｔ３に接続される。また、出力端子Ｔ４が、第１ミラー回路１１１と外部抵抗接続端子Ｔ３の間に挿入されるＭＯＳトランジスタ１１９のゲートに接続される。バイアス回路１１０ｃでは、バンドギャップレギュレータ１１７、オペアンプ１１８、及び、ＭＯＳトランジスタ１１９の働きによって、外部抵抗接続端子Ｔ３の電位が高精度に制御され、抵抗素子１０２（図１）を流れる基準電流Ｉ１の精度が更に向上し、生成されるバイアス電圧を更に高精度に制御することができる。

以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のバイアス回路及び表示装置駆動回路は、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。

本発明の第１実施形態例の表示装置駆動回路の構成を示す回路接続図。 バイアス回路１１０の構成を示す回路図。 本発明の第２実施形態例の表示装置駆動回路の構成を示す回路接続図。 駆動ＩＣ１０１ａに内蔵されるバイアス回路１１０ａの構成を示す回路図。 本発明の第３実施形態例の表示装置駆動回路の構成を示す回路接続図。 駆動ＩＣ１０１ｂに内蔵されるバイアス回路１１０ｂの構成を示す回路図。 表示装置において、各駆動ＩＣ１０１ｂ内のバイアス回路のスイッチのオン・オフの状態を示すタイミングチャート。 バンドギャップレギュレータを有するバイアス回路の構成を示す回路図。 従来の一般的なバイアス回路を示す回路図。 特許文献１に記載された、駆動ＩＣに基準電流を供給する基準電流発生回路の構成を示す回路図。

符号の説明

１００：表示装置駆動回路
１０１：駆動ＩＣ
１０２：抵抗素子
１０３：第３電源線
１１０：バイアス回路
１１１：第１ミラー回路
１１２：第２ミラー回路
１１３：ＭＯＳトランジスタ
１１４：第１電源線
１１５：第２電源線
１１６：第３ミラー回路
１１７：バンドギャップレギュレータ
１１８：オペアンプ
１１９：ＭＯＳトランジスタ
１２０：第４電源線
ＳＷ１、ＳＷ２：スイッチ
Ｔ１：入力端子
Ｔ２：チップセレクト端子
Ｔ３：外部抵抗接続端子
Ｔ４：出力端子

Claims (11)

1. 駆動用ＩＣに内蔵されてバイアス電圧を発生するバイアス回路において、
   抵抗接続端子又は内部抵抗に接続されたリファレンス側ラインを有する第１のカレントミラー回路と、
   選択信号端子に入力される選択信号によって制御される選択スイッチと、
   前記選択スイッチによって、前記第１のカレントミラー回路の第１出力側ライン又は電流入力端子に選択的に接続されるリファレンス側ラインを有する第２のカレントミラー回路とを備え、
   前記第１のカレントミラー回路のリファレンス側ラインに入力する電流又は前記電流入力端子から入力する電流の何れかに依存するバイアス電圧を発生することを特徴とするバイアス回路。
2. 前記第１のカレントミラー回路が少なくとも１つの第２出力側ラインを備え、該第２出力側ラインのそれぞれが対応する電流出力端子に接続される、請求項１に記載のバイアス回路。
3. リファレンス側ラインが前記第２のカレントミラー回路の出力側ラインに接続される第３のカレントミラー回路を更に備え、該第３のカレントミラー回路の出力側ラインが電流出力端子に接続される、請求項１に記載のバイアス回路。
4. 前記電流入力端子を複数備え、前記選択スイッチは、前記選択信号に応答して、前記第２のカレントミラー回路のリファレンス側ラインを、前記第１のカレントミラー回路の第１出力側ライン又は前記選択信号端子の何れか１つに選択的に接続し、
   前記選択スイッチが前記電流入力端子の何れかを選択したときに、前記第１のカレントミラー回路の前記リファレンス側ラインを前記抵抗接続端子又は内部抵抗から切り離す切断スイッチを更に有する、請求項３に記載のバイアス回路。
5. 前記第１のカレントミラー回路のリファレンス側ラインと前記抵抗接続端子又は前記内部抵抗との間に接続される定電圧回路を更に備える、請求項１〜４の何れか一に記載のバイアス回路。
6. 前記定電圧回路は、前記第１のカレントミラー回路のリファレンス側ラインと前記抵抗接続端子又は前記内部抵抗との間に接続されるＭＯＳトランジスタと、基準電圧を生成する基準電圧生成部と、一方の入力が前記基準電圧生成部の出力に接続され、他方の入力が前記ＭＯＳトランジスタのソースに接続され、出力が前記ＭＯＳトランジスタのゲートに接続されるオペアンプとを備える、請求項５に記載のバイアス回路。
7. 請求項２に記載のバイアス回路を内蔵し、該バイアス回路が発生するバイアス電圧に基づいて階調レベルに応じた信号を生成して表示装置を駆動する表示装置駆動用ＩＣを複数備える表示装置駆動回路であって、
   前記複数の表示装置駆動用ＩＣが、前記第１のカレントミラー回路のリファレンス側ラインに基準電流が入力される第１の表示装置駆動用ＩＣと、前記電流入力端子が前記第１の表示装置駆動用ＩＣの前記電流出力端子に接続される少なくとも１つの第２の表示装置駆動用ＩＣとを含むことを特徴とする表示装置駆動回路。
8. 前記複数の表示装置駆動用ＩＣがそれぞれ前記電流出力端子を複数備え、複数の第２の表示装置駆動用ＩＣの前記電流入力端子が、前記第１の表示装置駆動用ＩＣの対応する電流出力端子にそれぞれ接続される、請求項７に記載の表示装置駆動回路。
9. 請求項３に記載のバイアス回路を内蔵し、該バイアス回路が発生するバイアス電圧に基づいて階調レベルに応じた信号を生成して表示装置を駆動する表示装置駆動用ＩＣを複数備える表示装置駆動回路であって、
   前記複数の表示装置駆動用ＩＣが、前記第１のカレントミラー回路のリファレンス側ラインに基準電流が入力される第１の表示装置駆動用ＩＣと、前記電流入力端子が前記第１の表示装置駆動用ＩＣの前記電流出力端子に接続される第２の表示装置駆動用ＩＣとを含むことを特徴とする表示装置駆動回路。
10. 前記複数の表示装置駆動用ＩＣが、前記第２の表示装置駆動用ＩＣに順次に後続する複数の第３の表示装置駆動用ＩＣを含み、該第３の表示装置駆動用ＩＣの前記電流入出力端子が、前段の表示装置駆動用ＩＣの電流出力端子に接続される、請求項９に記載の表示装置駆動回路。
11. 請求項４に記載のバイアス回路を内蔵し、該バイアス回路が発生するバイアス電圧に基づいて階調レベルに応じた信号を生成して表示装置を駆動する、前段の表示装置駆動用ＩＣの電流出力端子が後段の表示装置駆動用ＩＣの電流入力端子に順次に接続されたｎ段（ｎ＞３）の表示装置駆動用ＩＣを複数備える表示装置駆動回路であって、
    ｎ−１段目の表示装置駆動用ＩＣの電流出力端子が更に初段の表示装置駆動用ＩＣの電流入力端子に接続され、ｎ段目の表示装置駆動用ＩＣの電流出力端子が２段目の表示装置駆動用ＩＣの別の電流入力端子に接続され、初段及びｎ段目の表示装置駆動用ＩＣの第１のカレントミラー回路のリファレンス側ラインに基準電流が時分割で入力されることを特徴とする表示装置駆動回路。
    
    

Images