KR20030037333A - 액정표시장치의 계조전압발생회로 - Google Patents

Abstract

본 발명은 액정표시장치의 계조전압발생회로에 관한 것으로, 계조전압발생회로를 구성하는 부품수를 크게 줄임으로써 제조비용과 소비전력을 줄인 액정표시장치의 계조전압발생회로에 관한 것이다. 이를 위한 본 발명의 액정표시장치의 계조전압발생회로는 전원전압과 접지전압 사이에 접속되며, 상기 전원전압을 N+1개의 저항에 의해 분배한 N개의 기준전압을 발생하는 제 1 전압분배부와, 상기 N개의 기준전압을 수신하여 완충된 N개의 전압을 출력하는 버퍼부와, 상기 버퍼부로 부터의 상기 N개의 전압과 전원전압 및 접지전압을 정전압원으로 하여 다수개의 계조 전압을 생성하는 제 2 전압분배부를 구비한 것을 특징으로 한다.

Description

액정표시장치의 계조전압발생회로{CIRCUIT OF GENERATION GRADATION VOLTAGE IN LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치의 계조전압발생회로에 관한 것으로, 보다 구체적으로는 계조전압발생회로를 구성하는 부품수를 크게 줄임으로써 제조비용과 소비전력을 줄인 액정표시장치의 계조전압발생회로에 관한 것이다.

액티브 매트릭스형 액정표시장치에서는 그래픽 제어장치와 같은 그래픽 데이타 발생장치로부터 제공되는 색 신호에 따라 표시 동작이 이루어지고 있다. 이러한 데이타 발생장치는 색 신호로서 디지탈 데이타를 제공하며, 통상, 액정표시장치내의 하나의 화소에는 6비트의 데이타가 할당된다. 즉, R(red), G(green), B(blue), 각 색은 2⁶=64개의 표시 레벨을 가지며, 3개의 화소를 기본 단위로 한다.

상기 64개의 계조를 표현하기 위하여 박막트랜지스터 액정표시장치의 모듈에서는 일반적으로 컬럼드라이버부(Column Drive IC)로 직류전압인 10개의 계조전압을 입력한다.

종래의 방식에서는 10개의 계조 전압을 발생시키기 위하여, 도 1에 도시된 바와 같이, 저항분배부(10)와 이를 통하여 발생된 전압을 안정화 시키기 위한 버퍼부(20)로 구성하였다. 이때, 버퍼부(20)는 연산증폭기를 사용한다.

도 1에 도시된 종래의 액정표시장치의 계조전압발생회로는 전원전압(Vcc)과 접지전압(Vss) 사이에 직렬로 연결된 11개의 저항(R1-R11)에 의해 10개의 분배 전압을 발생하는 저항분배부(10)와, 상기 저항분배부(10)에서 출력된 10개의 분배 전압을 수신하여 완충된 신호를 출력하는 위한 버퍼부(20)로 구성된다. 여기서, 상기 버퍼부(20)는 10개의 분배 전압을 각각 제 1 입력 신호로 수신하고 자신의 출력 신호를 피드백하여 제 2 입력 신호로 수신하는 10개의 버퍼로 구성된다.

또한, 전원전압(Vcc)과 접지전압(Vss) 사이에 직렬로 연결된 2개의 저항(R13, R12)에 의해 분배된 전압을 발생하고, 이 분배된 전압과 출력 신호인 공통 전압(Vcom)을 피드백하여 입력하는 버퍼부(30)를 구비한다.

그러나, 이렇게 구성된 종래의 계조전압발생회로는 공통전압(Vcom)을 포함하여 모두 11개의 연산증폭기가 필요하며, 이를 구현하기 위하여 콰드(Quad) 연산 증폭기 3개를 사용한다. 이로 인해, PCB상에 회로가 차지하는 면적이 커져서 부품배치 및 배선 등의 PCB 설계상 어려움이 있고, 타 부품보다 고가인 콰드(Quad) 연산 증폭기 3개를 사용함에 따라 단순 재료비가 상승하는 문제점이 있었다. 또한, IC 자체 및 공정상의 불량율이 높으며, 불량확인 및 수리가 힘든 문제점도 있었다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 계조전압발생회로를 구성하는 부품수를 크게 줄임으로써 제조비용과 소비전력을 줄인 액정표시장치의 계조전압발생회로를 제공하는데 있다.

도 1은 종래 기술에 따른 액정표시장치의 계조전압발생회로를 나타낸 회로도

도 2는 본 발명에 의한 액정표시장치의 계조전압발생회로를 나타낸 회로도

도 3은 본 발명의 다른 실시예에 의한 액정표시장치의 계조전압발생회로를 나타낸 회로도

* 도면의 주요 부분에 대한 부호 설명 *

100, 1000 : 제1 전압발생회로

200 : 버퍼부

300, 3000 : 제2 전압발생회로

2000 : 버퍼회로

3100 : 저항부

상기 목적을 달성하기 위한 본 발명의 액정표시장치의 계조전압발생회로는 전원전압과 접지전압 사이에 접속되며, 상기 전원전압을 N+1개의 저항에 의해 분배한 N개의 기준전압을 발생하는 제 1 전압분배부와, 상기 N개의 기준전압을 수신하여 완충된 N개의 전압을 출력하는 버퍼부와, 상기 버퍼부로 부터의 상기 N개의 전압과 전원전압 및 접지전압을 정전압원으로 하여 다수개의 계조 전압을 생성하는 제 2 전압분배부를 구비한 것을 특징으로 한다.

상기 제 1 전압분배부에서 발생된 상기 N개의 기준전압은 상기 제 2 전압분배부에서 발생된 상기 다수개의 계조 전압보다 그 수가 적은 것을 특정으로 한다.

상기 버퍼부는 N개의 연산증폭기로 구성된 것을 특징으로 한다.

상기 제 2 전압분배부는 전원전압과 접지전압 사이에 직렬로 연결된 다수개의 저항으로 구성되며, 상기 버퍼부에서 출력된 N개의 전압이 상기 다수개의 저항 사이 사이에 인가되는 것을 특징으로 한다.

상기 제 2 전압분배부는 적어도 8mA 이하의 전류가 흐르도록 상기 다수 개의 저항값을 설정하는 것을 특징으로 한다.

상기 제 2 전압분배부는 전원전압을 수신하여 정전압을 출력하는 제 1 다이오드와, 접지전압을 수신하여 정전압을 출력하는 제 2 다이오드와, 상기 제1 다이오드 및 상기 제 2 다이오드 사이에 접속되며 상기 버퍼부로부터의 정전압을 수신하여 다수 개의 계조전압을 출력하는 저항부를 구비한 것을 특징으로 한다.

상기 저항부는 상기 제 1 및 제 2 다이오드 사이에 직렬로 연결된 다수개의 저항으로 구성된 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 의한 액정표시장치의 계조전압발생회로를 나타낸 회로도로서, 제 1 전압분배부(100), 버퍼부(200) 및 제 2 전압분배부(300)로 구성된다.

상기 제 1 전압분배부(100)는 전원전압(Vcc)과 접지전압(Vss) 사이에 직렬로 연결된 4개의 저항(R1-R4)으로 구성되며, 상기 저항(R1-R4)에 의해 분배된 3개의 기준 전압(S1-S3)를 발생한다. 여기서, 상기 기준 전압(S1)은 저항(R1)과 저항(R2) 사이에서 발생되고, 상기 기준 전압(S2)은 저항(R2)과 저항(R3) 사이에서발생되며, 상기 기준 전압(S3)은 저항(R3)과 저항(R4) 사이에서 발생된다.

상기 버퍼부(200)는 3개의 버퍼회로(OP1-OP3)로 구성되며, 각각의 버퍼회로(OP1-OP3)는 상기 기준 전압(S1-S3)과 그 자신의 출력 신호를 각각 수신한다. 여기서, 버퍼회로(OP1-OP3)는 연산 증폭기로 구성된다.

상기 제 2 전압분배부(300)는 전원전압(Vcc)과 접지전압(Vss) 사이에 직렬로 연결된 11개의 저항(R5-R15)으로 구성되며, 상기 저항(R5-R15)에 의해 분배된 10개의 계조 전압(V1-V10)을 발생한다.

먼저, 1차 기준전압(S1-S3)을 발생하기 위한 1차 저항분배부(100)는 DC/DC 회로에서 발생된 안정화된 전압인 전원전압(Vcc)을 전원으로 하여 각각의 저항을 통하여 발생하는 전압강하를 이용하여 3개의 원하는 전압을 발생시킨다.

여기서, 전체 저항값(Rtotal = R1+R2+R3+R4)은 버퍼부(200)의 연산증폭기(OP1 내지 OP3)의 반전 입력단이 고임피던스 회로이므로 적당히 작은 전류값(Ia)을 갖도록 적절한 값을 선택하여 파워 소모를 줄인다.(Ia << 수 mA)

상기 전체 저항값이 결정되면, 노드(Nda)에서 원하는 전압값을 발생시키기 위한 저항값들은 하기와 같은 전압분배식에 의하여 간단히 구할 수 있다.

,

상기 저항 R2, R3, R4도 위와 같은 동일한 방법으로 구할 수 있다.

다음은 전압 안정화를 위한 버퍼부(200)로, 이를 구현하기 위해 연산증폭기(OP1 내지 OP3)의 비반전 입력단에 제 1 전압분배부(100)에서 발생한 전압을 인가하고, 반전 입력단에 출력전압을 피드백(feedback)시켜서 연산증폭기를 버퍼 회로로 사용한다.

마지막으로, 제 2 전압분배회로는 다수 개의 계조전압, 예를 들면 통상의 64계조를 표현하기 위해 10개의 계조전압을 발생시키기 위한 11 개의 저항(R5 내지 R15)으로 구성된다.

도시된 바와같이 DC/DC 출력의 안정된 전원인 전원전압(Vcc)과 접지전압(Vss)을 기준전압으로 하여 원하는 10개의 계조전압(V1 내지 V10)을 발생시킨다. 이때, 버퍼부(200)의 연산증폭기를 통과한 전원은 로드(load)의 영향을 받지 않는 독립된 전원으로 동작하게 된다. 그러므로 10개의 계조전압을 발생시키기 위해 결과적으로 5개의 독립전원을 사용하는 것과 같은 동일한 효과를 가지게 된다.

따라서, 독립전원들 사이에서 발생되는 계조전압들(V1,V2,V4,V5,V7,V8,V10)은 단순히 2개의 전원(Vcc 및 Vss)을 사용한 저항 분배 회로와 비교하여 좀 더 안정적인 전압을 발생시킬 수 있다.

이때, 독립전원 사이의 저항값들을 결정하는 것이 중요한데, 박막 트랜지스터 LCD를 구동하는 계조 전압은 LCD 구동의 특성상 시간에 따라 변하는 로드(load)를 가지므로 만약, 저항값들을 너무 큰 값으로 결정하면, 드라이버 IC에 인가되는 계조 기준전압이 원하는 일정한 직류 전압값을 가지지 못하고 로드(load)에 따라 변하게 된다.

따라서, 제 2 전압분배부(300)의 저항값은 각 단에 수 mA이상(LCD를 구동하기에 충분한 로드)의 전류를 공급할 수 있고 많은 전원을 소모하지 않도록 적절한 값으로 설계 하는 것이 중요하다.

또한, 본 발명의 계조전압발생회로를 채용하면, 콰드(Quad) 연산 증폭기의 수가 3개에서 1개로 줄일 수 있으므로 2개의 IC 자체에서 소모되는 전원 소모를 줄일 수 있다. 또한, 적당한 저항값을 결정하면 전체 전원 소모가 기존의 회로에 비해 유사하거나 감소하는 안정적인 계조전압을 발생시킬 수 있다.

저항값의 설정은 1차 저항분배회로에서 사용한 식을 이용하면 동일한 방식으로 저항값을 쉽게 구할 수 있다.

실제로, 본 발명의 계조전압발생회로를 채용한 모델(Model)에서는 접지전압(Vss)으로 흐르는 전류(Ib)를 약 8㎃ 정도가 되도록 저항값을 설정하여 회로를 구성한 결과 전원 소모는 기존의 회로를 사용한 모델과 거의 유사한 값을 나타냄을 확인할 수 있었다.

도 3은 본 발명의 다른 실시예에 의한 액정표시장치의 계조전압발생회로를 나타낸 회로도로서, 전원전압을 수신하여 하나의 기준전압을 발생하는 제 1 전압분배부(1000)와, 상기 기준전압을 정전압원으로 안정화하는 버퍼부(2000)와, 상기 버퍼부(2000)로 부터의 신호를 수신하여 다수 개의 계조전압을 발생시키는 제2 전압분배회로(3000)를 구비한다.

상기 제 1 전압분배부(1000)는 전원전압(Vcc)과 접지전압(Vss) 사이에 직렬로 연결된 2개의 저항(R1)(R2)으로 구성되며, 상기 저항(R1)(R2)에 의해 분배된 기준 전압(Vref)을 발생한다.

상기 버퍼부(2000)는 연산 증폭기(OP1)로 구성되며, 상기 기준 전압(Vref)과 그 자신의 출력 신호를 각각 수신한다.

상기 제 2 전압분배부(3000)는 전원전압(Vcc) 공급노드에 접속된 제 1 다이오드(D1)와, 접지전압(Vss) 공급노드에 접속된 제 2 다이오드(D2)와, 상기 제 1 다이오드(D1)와 상기 제 2 다이오드(D2) 사이에 직렬로 연결된 9개의 저항(R3-R11)으로 구성되며 상기 저항(R3-R11)에 의해 분배된 10개의 계조 전압(V1-V10)을 발생하는 저항부(3100)를 구비한다.

여기서, 제1, 제2 다이오드(D1)(D2)는 일반적으로 전류에 상관없이 제품에 따라 일정한 순방향 전압강하(0.2V ~ 0.7V)값을 가지므로 상기 다이오드를 통과하는 전압도 정전압원의 역할을 수행한다.

따라서, 10개의 계조전압을 발생시키기 위해 전원전압(Vcc) 및 그라운드(Ground) 전압을 포함하여 모두 5개의 전원이 사용된 것과 같은 효과가 있다. 이때, 계조전압발생회로의 부품 구성은 공통전압(Vcom)을 발생하기 위한 연산증폭기 1개를 포함한 듀얼(dual) 연산증폭기 1개와, 저항 11개, 및 다이오드 2개를 이용하여 10개의 계조전압을 발생시킬 수 있다. 따라서 계보전압발생회로의 레이아웃(layout) 면적을 확보할 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상술한 본 발명의 액정표시장치의 계조전압발생회로에 의하면, 4개의 연산증폭기가 내장된 칩의 수를 효율적으로 줄여 10개의 계조기준전압을 발생시킴으로써 레이아웃 면적을 확보할 수 있다.

따라서, PCB상의 부품배치나 배선이 간략화되므로 PCB의 활용도를 높이고 설계를 용이하게 할 수 있다. 또한, 전체 제품의 단순재료비를 줄일 수 있고, 제2 전압분배회로의 저항값을 적절히 선택하여 파워 소모를 억제할 수 있다. 아울러, 연산증폭기가 내장된 칩 자체의 불량에 의한 불량율 등의 생산 공정에 의한 불량율을 1/3 이하로 줄일 수 있어 전체 제품생산비를 줄일 수 있다.

Claims (7)

1. 액정표시장치의 계조전압발생회로에 있어서,

   전원전압과 접지전압 사이에 접속되며, 상기 전원전압을 N+1개의 저항에 의해 분배한 N개의 기준전압을 발생하는 제 1 전압분배부와,

   상기 N개의 기준전압을 수신하여 완충된 N개의 전압을 출력하는 버퍼부와,

   상기 버퍼부로 부터의 상기 N개의 전압과 전원전압 및 접지전압을 정전압원으로 하여 다수개의 계조 전압을 생성하는 제 2 전압분배부를 구비한 것을 특징으로 하는 액정표시장치의 계조전압발생회로.
2. 제 1 항에 있어서,

   상기 제 1 전압분배부에서 발생된 상기 N개의 기준전압은 상기 제 2 전압분배부에서 발생된 상기 다수개의 계조 전압보다 그 수가 적은 것을 특정으로 하는 액정표시장치의 계조전압발생회로.
3. 제 3 항에 있어서,

   상기 버퍼부는 N개의 연산증폭기로 구성된 것을 특징으로 하는 액정표시장치의 계조전압발생회로.
4. 제 1 항에 있어서, 상기 제 2 전압분배부는,

   전원전압과 접지전압 사이에 직렬로 연결된 다수개의 저항으로 구성되며, 상기 버퍼부에서 출력된 N개의 전압이 상기 다수개의 저항 사이 사이에 인가되는 것을 특징으로 하는 액정표시장치의 계조전압발생회로.
5. 제 4 항에 있어서,

   상기 제 2 전압분배부는 적어도 8mA 이하의 전류가 흐르도록 상기 다수 개의 저항값을 설정하는 것을 특징으로 하는 액정표시장치의 계조전압발생회로.
6. 제 1 항에 있어서, 상기 제 2 전압분배부는,

   전원전압을 수신하여 정전압을 출력하는 제 1 다이오드와,

   접지전압을 수신하여 정전압을 출력하는 제 2 다이오드와,

   상기 제1 다이오드 및 상기 제 2 다이오드 사이에 접속되며 상기 버퍼부로부터의 정전압을 수신하여 다수 개의 계조전압을 출력하는 저항부를 구비한 것을 특징으로 하는 액정표시장치의 계조전압발생회로.
7. 제 6 항에 있어서,

   상기 저항부는 상기 제 1 및 제 2 다이오드 사이에 직렬로 연결된 다수개의 저항으로 구성된 것을 특징으로 하는 액정표시장치의 계조전압발생회로.