JPH04114217A - 定電流制御回路 - Google Patents
定電流制御回路Info
- Publication number
- JPH04114217A JPH04114217A JP23472090A JP23472090A JPH04114217A JP H04114217 A JPH04114217 A JP H04114217A JP 23472090 A JP23472090 A JP 23472090A JP 23472090 A JP23472090 A JP 23472090A JP H04114217 A JPH04114217 A JP H04114217A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- potential
- transistor
- terminal
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
］産業上の利用分野１
本発明は半導体装置における定電流源に関する。
［従来の技術］
従来の定電流源からの定電流を動作の基準とする電気回
路は、例えば第２図に示すように、定電流源からの定電
流を常に受は入れているような回路構成であった。
路は、例えば第２図に示すように、定電流源からの定電
流を常に受は入れているような回路構成であった。
１発明が解決しようとする課題］
しかし、前述の従来技術では、その電気回路を動作させ
ないときでも、定電流が常に電気回路に流れ続け、余分
な電流を消費してしまうという課題を有する。そこで本
発明は、このような課題を解決するもので、その目的と
するところは、電気回路を使用しないときには、定電流
源からの電流を止め、消費電流を減らすことができる回
路を持つことを特徴とする半導体装置を提供することに
ある。
ないときでも、定電流が常に電気回路に流れ続け、余分
な電流を消費してしまうという課題を有する。そこで本
発明は、このような課題を解決するもので、その目的と
するところは、電気回路を使用しないときには、定電流
源からの電流を止め、消費電流を減らすことができる回
路を持つことを特徴とする半導体装置を提供することに
ある。
３、発明の詳細な説明
［課題を解決するための手段１
第一の定電流源、第二の定電流源、第一の電気的開閉手
段、および前記第一の電気的開閉手段と開閉動作が逆の
第二の電気的開閉手段を有し、前記第二の定電流源の入
力端子は、前記第一の定電流源の出力端子に接続され、
前記第一の定電流源の入力端子は、前記第一および第二
の電気的開閉手段のそれぞれ一端子に接続され、前記第
一の電気的開閉手段の別の端子は、前記第一の定電流源
をオフにする電位に接続され、前記第二の電気的開閉手
段の別の端子は、前記第一の定電流源の出力端子に接続
することを特徴とする。
段、および前記第一の電気的開閉手段と開閉動作が逆の
第二の電気的開閉手段を有し、前記第二の定電流源の入
力端子は、前記第一の定電流源の出力端子に接続され、
前記第一の定電流源の入力端子は、前記第一および第二
の電気的開閉手段のそれぞれ一端子に接続され、前記第
一の電気的開閉手段の別の端子は、前記第一の定電流源
をオフにする電位に接続され、前記第二の電気的開閉手
段の別の端子は、前記第一の定電流源の出力端子に接続
することを特徴とする。
１作用１
本発明の上記構成によれば、定電流源から供給される定
電流をコントロール信号によって任意に止めることがで
きる。
電流をコントロール信号によって任意に止めることがで
きる。
［実施例１
第一図は本発明の定電流制御回路を用いたＣＭＯ８電圧
発生回路の一実施例を示す回路図である。
発生回路の一実施例を示す回路図である。
ＩＣ内部にＩＲＥＦ端子に定電流を供給する定電流源を
持っている。その定電りゆげんの定電流はカットされる
と、定電流源の構造により、その電位は、ＶＤＤの電位
となる。１は基準トランジスタ、２００は動作トランジ
スタ、３および４はスイッチ回路（トランスミッション
ゲートで構成され、Ｃ端子にＬレベル電位を与えること
によりＡ端子Ｂ端子は導通状態となる）、７は抵抗、６
はインバータである。
持っている。その定電りゆげんの定電流はカットされる
と、定電流源の構造により、その電位は、ＶＤＤの電位
となる。１は基準トランジスタ、２００は動作トランジ
スタ、３および４はスイッチ回路（トランスミッション
ゲートで構成され、Ｃ端子にＬレベル電位を与えること
によりＡ端子Ｂ端子は導通状態となる）、７は抵抗、６
はインバータである。
コントロール端子１１にＬレベル電位（ＧＮＤ電位 以
下り電位とする）を与えるとスイッチ回路３が０ＦＦＬ
、スイッチ回路４がＯＮｔ、ＩＲＥＦ端子１０より供給
される定電流が基準トランジスタ１に流れ、そのトラン
ジスタ１のゲート電位が決まり、電流一定により、定電
圧となる。その定電圧は動作トランジスタ２００のゲー
トに供給され、動作トランジスタ２００の電流能力をβ
とすると、そのβに応じてＧＮＤにつながれた抵抗７に
電流が流れ、ＯＵＴ端子１３に電圧が発生する。ただし
、ＯＵＴ端子１３はオープンかハイインピーダンスとす
る。以上の構成により、抵抗７と動作トランジスタ２０
０のβを任意に設定することにより、任意の電圧を出力
する電圧発生器として動作する。
下り電位とする）を与えるとスイッチ回路３が０ＦＦＬ
、スイッチ回路４がＯＮｔ、ＩＲＥＦ端子１０より供給
される定電流が基準トランジスタ１に流れ、そのトラン
ジスタ１のゲート電位が決まり、電流一定により、定電
圧となる。その定電圧は動作トランジスタ２００のゲー
トに供給され、動作トランジスタ２００の電流能力をβ
とすると、そのβに応じてＧＮＤにつながれた抵抗７に
電流が流れ、ＯＵＴ端子１３に電圧が発生する。ただし
、ＯＵＴ端子１３はオープンかハイインピーダンスとす
る。以上の構成により、抵抗７と動作トランジスタ２０
０のβを任意に設定することにより、任意の電圧を出力
する電圧発生器として動作する。
通常動作をしている場合、ＩＲＥＦ端子１０より常に定
電流が供給され、基準トランジスタ１および動作トラン
ジスタ２００は常に定電流を流し続け、本発明の定電流
制御回路を持たない従来の回路では、回路を使用しない
ときでも電流を消費してしまっていた。
電流が供給され、基準トランジスタ１および動作トラン
ジスタ２００は常に定電流を流し続け、本発明の定電流
制御回路を持たない従来の回路では、回路を使用しない
ときでも電流を消費してしまっていた。
しかし、本実施例においては、コントロール端子１１に
Ｈ電位を与えることにより、スイッチ回路３がＯＮＬ、
、スイッチ回路４がＯＦＦすることにより、基準トラン
ジスタｌのゲートにＨレベル電位（ＶＤＤ電源電位 以
下Ｈ電位と呼ぶ）が与えられＯＦＦする。又、定電流源
の構造により、Ｈ電位が動作トランジスタのゲートに与
えられおＦＦする。したがって、ＩＲＥＦ端子１０より
供給される定電流はカットされ、基準トランジスタ１及
び動作トランジスタ２００に電流は流れない。
Ｈ電位を与えることにより、スイッチ回路３がＯＮＬ、
、スイッチ回路４がＯＦＦすることにより、基準トラン
ジスタｌのゲートにＨレベル電位（ＶＤＤ電源電位 以
下Ｈ電位と呼ぶ）が与えられＯＦＦする。又、定電流源
の構造により、Ｈ電位が動作トランジスタのゲートに与
えられおＦＦする。したがって、ＩＲＥＦ端子１０より
供給される定電流はカットされ、基準トランジスタ１及
び動作トランジスタ２００に電流は流れない。
第三図は本発明の定電流制御回路を用いたＣＭ０３４ビ
ットＤ／Ａ変換器の一実施例を示す回路図である。ＩＣ
外部の定電流源より、ＩＲＥＦ端子に定電流の供給を受
ける。その定電流はカットされると、その電位は定電流
源の構造により、ＧＮＤ電位となる。 １は基準トラ
ンジスタ（Ｐチャネル）、２４０〜２４３は動作トラン
ジスタ（Ｐチャネル）、３および４はスイッチ回路（３
はＰチャネルトランジスタ、４はトランスミッションゲ
ート）、５００．５０１〜５３０．５３１は信号スイッ
チトランジスタ（Ｐチャネル）、６はインバータ、７は
抵抗、８はＮＡＮＤゲート、９はｖＤＤ電源入力端子、
１０は定電流（Ｉ ＲＥ Ｆ）入力端子、１１はコント
ロール端子、１２はＧＮＤ端子、１３はアナログ出力端
子、１４０〜１４３はデータ入力端子である。
ットＤ／Ａ変換器の一実施例を示す回路図である。ＩＣ
外部の定電流源より、ＩＲＥＦ端子に定電流の供給を受
ける。その定電流はカットされると、その電位は定電流
源の構造により、ＧＮＤ電位となる。 １は基準トラ
ンジスタ（Ｐチャネル）、２４０〜２４３は動作トラン
ジスタ（Ｐチャネル）、３および４はスイッチ回路（３
はＰチャネルトランジスタ、４はトランスミッションゲ
ート）、５００．５０１〜５３０．５３１は信号スイッ
チトランジスタ（Ｐチャネル）、６はインバータ、７は
抵抗、８はＮＡＮＤゲート、９はｖＤＤ電源入力端子、
１０は定電流（Ｉ ＲＥ Ｆ）入力端子、１１はコント
ロール端子、１２はＧＮＤ端子、１３はアナログ出力端
子、１４０〜１４３はデータ入力端子である。
コントロール端子１１にＬ電位を与えると、スイッチ回
路３（Ｐチャネルトランジスタ）がＯＦＦし、スイッチ
回路４（ＩＲＥＦ側トランスミッジョンゲート）がＯＮ
し、ＩＲＥＦ端子１０より供給される定電流が基準トラ
ンジスタ１に流れ、そのゲート電位が決まり、電流一定
により、定電圧となる。その定電圧は動作トランジスタ
２４０〜２４３に供給される。又、ＮＡＮＤゲート８が
アクティブとなり、データ信号をデータ入力端子に与え
ることにより、本回路は通常動作をする。
路３（Ｐチャネルトランジスタ）がＯＦＦし、スイッチ
回路４（ＩＲＥＦ側トランスミッジョンゲート）がＯＮ
し、ＩＲＥＦ端子１０より供給される定電流が基準トラ
ンジスタ１に流れ、そのゲート電位が決まり、電流一定
により、定電圧となる。その定電圧は動作トランジスタ
２４０〜２４３に供給される。又、ＮＡＮＤゲート８が
アクティブとなり、データ信号をデータ入力端子に与え
ることにより、本回路は通常動作をする。
ＤＯデータ入力端子１４０にはデータ４ビツトの中の最
下位ビットＤＯが割り当てられ、Ｄ１データ入力端子１
４１にはその１つ上位ビットＤ１が、Ｄ２データ入力端
子１４２にはさらに上位のビットＤ２が、Ｄ３データ入
力端子１４３には最上位ビットのＤ３が与えられている
。ＤＯビットを例にとり、ＤＯデータ入力端子１４０に
Ｏ（Ｌ電位）を与えると、ＤＯ信号スイッチトランジス
タ５００のゲートにはＬ電位が与えられＯＮＬ、ＤＯ信
号スイッチトランジスタ５０１のゲートにはＨ電位が与
えられ０ＦＦＬ、ゲートに定電圧の与えられている動作
トランジスタ２４０の出力する定電流は、ＤＯ信号スイ
ッチトランジスタ５００を介し、ＧＮＤ端子１２よりＧ
ＮＤに流れ、ＯＵＴ端子１３は、ＧＮＤにつながれた抵
抗７により、電位はＧＮＤになる。又、ＤＯデータ入力
端子１４０に１（Ｈ電位）を与えると、Ｏ（Ｌ電位）を
与えたときとは反対に、Ｄｏ信号スイッチトランジスタ
５００はＯ’ＦＦｌ、、ＤＯ信号スイッチトランジスタ
５０１はＯＮするため、動作トランジスタ２４０の出力
する定電流は、抵抗７を流れ、オームの法則により、Ｏ
ＵＴ端子１３には、ある電位が出力される。ただし、Ｏ
ＵＴ端子１３はオーブンかハイインピーダンスとする。
下位ビットＤＯが割り当てられ、Ｄ１データ入力端子１
４１にはその１つ上位ビットＤ１が、Ｄ２データ入力端
子１４２にはさらに上位のビットＤ２が、Ｄ３データ入
力端子１４３には最上位ビットのＤ３が与えられている
。ＤＯビットを例にとり、ＤＯデータ入力端子１４０に
Ｏ（Ｌ電位）を与えると、ＤＯ信号スイッチトランジス
タ５００のゲートにはＬ電位が与えられＯＮＬ、ＤＯ信
号スイッチトランジスタ５０１のゲートにはＨ電位が与
えられ０ＦＦＬ、ゲートに定電圧の与えられている動作
トランジスタ２４０の出力する定電流は、ＤＯ信号スイ
ッチトランジスタ５００を介し、ＧＮＤ端子１２よりＧ
ＮＤに流れ、ＯＵＴ端子１３は、ＧＮＤにつながれた抵
抗７により、電位はＧＮＤになる。又、ＤＯデータ入力
端子１４０に１（Ｈ電位）を与えると、Ｏ（Ｌ電位）を
与えたときとは反対に、Ｄｏ信号スイッチトランジスタ
５００はＯ’ＦＦｌ、、ＤＯ信号スイッチトランジスタ
５０１はＯＮするため、動作トランジスタ２４０の出力
する定電流は、抵抗７を流れ、オームの法則により、Ｏ
ＵＴ端子１３には、ある電位が出力される。ただし、Ｏ
ＵＴ端子１３はオーブンかハイインピーダンスとする。
他のビットに関しても同様の動作である。ただし、各ビ
ットの重み付けは、ＤＯ＝１、Ｄ１＝２、Ｄ２＝４、Ｄ
３：８であるので、ＤＯにおける動作トランジスタ２４
０の電流能力をβとすると、他のビットの動作トランジ
スタのβは、その重み付けに準じて、Ｄｌは２β、Ｄ２
は４β、Ｄ３は８βとなっている。又、各々に対応する
、信号スイッチトランジスタ５００．５０１〜５３０．
５３１は、各々の動作トランジスタ２４０〜２４３のβ
と同じである。以上の構成により、抵抗７と各トランジ
スタのβを任意に設定することにより、任意の電圧を出
力するＤ／Ａ変換器として動作する。
ットの重み付けは、ＤＯ＝１、Ｄ１＝２、Ｄ２＝４、Ｄ
３：８であるので、ＤＯにおける動作トランジスタ２４
０の電流能力をβとすると、他のビットの動作トランジ
スタのβは、その重み付けに準じて、Ｄｌは２β、Ｄ２
は４β、Ｄ３は８βとなっている。又、各々に対応する
、信号スイッチトランジスタ５００．５０１〜５３０．
５３１は、各々の動作トランジスタ２４０〜２４３のβ
と同じである。以上の構成により、抵抗７と各トランジ
スタのβを任意に設定することにより、任意の電圧を出
力するＤ／Ａ変換器として動作する。
通常動作をしている場合、ＩＲＥＦ端子１０より常に電
流が流れ、基準トランジスタ１、動作トランジスタ２４
０〜２４３は、常に定電流を流し続け、本発明の定電流
制御回路を持たない従来の回路では、回路を使用しない
ときでも電流を消費してしまっていた。
流が流れ、基準トランジスタ１、動作トランジスタ２４
０〜２４３は、常に定電流を流し続け、本発明の定電流
制御回路を持たない従来の回路では、回路を使用しない
ときでも電流を消費してしまっていた。
しかし、本実施例においては、コントロール端子１１に
Ｈ電位を与えることにより、スイッチ回路３がＯＮＬ、
スイッチ回路４がＯＦＦすることにより、基準トランジ
スタ１のゲートにＨ電位（ＶＤＤ電位）が与えられＯＦ
Ｆする。したがって、ＩＲＥＦ端子１０より供給される
定電流はカットされ、その電位は、定電流源の構造によ
り、Ｌ電位になる。しかし、ＩＲＥＦ端子がどのような
電位になり動作トランジスタにどのような電位が供給さ
れようど、コントロール信号により、ＮＡＮＤゲート８
はすべて０ＦＦＬ、データ入力端子１４０〜１４３にど
のような信号を与えようとも受は付けない。又、すべて
の信号スイッチトランジスタ５００．５０１〜５３０．
５３１のゲートに、Ｈ電位が供給され○ＦＦＬ、、動作
トランジスタ２４０〜２４３が出力する電流は、カット
される。
Ｈ電位を与えることにより、スイッチ回路３がＯＮＬ、
スイッチ回路４がＯＦＦすることにより、基準トランジ
スタ１のゲートにＨ電位（ＶＤＤ電位）が与えられＯＦ
Ｆする。したがって、ＩＲＥＦ端子１０より供給される
定電流はカットされ、その電位は、定電流源の構造によ
り、Ｌ電位になる。しかし、ＩＲＥＦ端子がどのような
電位になり動作トランジスタにどのような電位が供給さ
れようど、コントロール信号により、ＮＡＮＤゲート８
はすべて０ＦＦＬ、データ入力端子１４０〜１４３にど
のような信号を与えようとも受は付けない。又、すべて
の信号スイッチトランジスタ５００．５０１〜５３０．
５３１のゲートに、Ｈ電位が供給され○ＦＦＬ、、動作
トランジスタ２４０〜２４３が出力する電流は、カット
される。
以上により本実施例においては、コントロール端子にＨ
電位を与えることにより、消費電流をＯにすることがで
きる。
電位を与えることにより、消費電流をＯにすることがで
きる。
又、本発明はＣＭＯ３以外のトランジスタを用いても構
成でき、電圧発生回路およびＩ）／Ａコンバータ以外に
も使用できることは言うまでもない。
成でき、電圧発生回路およびＩ）／Ａコンバータ以外に
も使用できることは言うまでもない。
［発明の効果１
以上述べたように発明によれば、定電流を必要としない
ときには定電流をカットすることができるので、消費電
流を抑えることができる。
ときには定電流をカットすることができるので、消費電
流を抑えることができる。
第１図は本発明に係わる電気回路図。第２図は従来例に
係わる図。第３図は実施例に係わる図。 ・基準トランジスタ ・動作トランジスタ ・ＤＣ動作トランジスタ（１β） ・Ｄ１動作トランジスタ（２β） ・Ｄ２動作トランジスタ（４β） ・Ｄ３動作トランジスタ（８β） ・スイッチ回路（ＶＤＤ側） ・スイッチ回路（ＩＲＥＦ側） ・ＤＯ信号スイッチ回路 ・ＤＯ信号スイッチ回路 ・Ｄ１信号スイッチ回路 ・Ｄ１信号スイッチ回路 ・Ｄ２信号スイッチ回路 ・Ｄ２信号スイッチ回路 ・Ｄ３信号スイッチ回路 ・Ｄ３信号スイッチ回路 ・インバータ ・抵抗 ・ＮＡＮＤゲート ・ＶＤＤ端子 ・ＩＲＥＦ端子 ・コントロール端子 ・ＧＮＤ端子 ・アナログ出力端子 ・ＤＯデータ入力端子 ・Ｄ１データ入力端子 ・Ｄ２データ入力端子 ・Ｄ３データ入力端子 以上 出願人セイコーエプソン株式会社 代理人弁理土鈴木喜三部（他１名） 〜ｑ 第１図 第 図
係わる図。第３図は実施例に係わる図。 ・基準トランジスタ ・動作トランジスタ ・ＤＣ動作トランジスタ（１β） ・Ｄ１動作トランジスタ（２β） ・Ｄ２動作トランジスタ（４β） ・Ｄ３動作トランジスタ（８β） ・スイッチ回路（ＶＤＤ側） ・スイッチ回路（ＩＲＥＦ側） ・ＤＯ信号スイッチ回路 ・ＤＯ信号スイッチ回路 ・Ｄ１信号スイッチ回路 ・Ｄ１信号スイッチ回路 ・Ｄ２信号スイッチ回路 ・Ｄ２信号スイッチ回路 ・Ｄ３信号スイッチ回路 ・Ｄ３信号スイッチ回路 ・インバータ ・抵抗 ・ＮＡＮＤゲート ・ＶＤＤ端子 ・ＩＲＥＦ端子 ・コントロール端子 ・ＧＮＤ端子 ・アナログ出力端子 ・ＤＯデータ入力端子 ・Ｄ１データ入力端子 ・Ｄ２データ入力端子 ・Ｄ３データ入力端子 以上 出願人セイコーエプソン株式会社 代理人弁理土鈴木喜三部（他１名） 〜ｑ 第１図 第 図
Claims (1)
- 第一の定電流源、第二の定電流源、第一の電気的開閉手
段、および前記第一の電気的開閉手段と開閉動作が逆の
第二の電気的開閉手段を有し、前記第二の定電流源の入
力端子は、前記第一の定電流源の出力端子に接続され、
前記第一の定電流源の入力端子は、前記第一および第二
の電気的開閉手段のそれぞれ一端子に接続され、前記第
一の電気的開閉手段の別の端子は、前記第一の定電流源
をオフにする電位に接続され、前記第二の電気的開閉手
段の別の端子は、前記第一の定電流源の出力端子に接続
することを特徴とする定電流制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23472090A JP2861337B2 (ja) | 1990-09-05 | 1990-09-05 | 定電流制御回路 |
| JP23746798A JPH11145833A (ja) | 1990-09-05 | 1998-08-24 | Ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23472090A JP2861337B2 (ja) | 1990-09-05 | 1990-09-05 | 定電流制御回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23746798A Division JPH11145833A (ja) | 1990-09-05 | 1998-08-24 | Ｄ／ａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04114217A true JPH04114217A (ja) | 1992-04-15 |
| JP2861337B2 JP2861337B2 (ja) | 1999-02-24 |
Family
ID=16975320
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23472090A Expired - Fee Related JP2861337B2 (ja) | 1990-09-05 | 1990-09-05 | 定電流制御回路 |
| JP23746798A Pending JPH11145833A (ja) | 1990-09-05 | 1998-08-24 | Ｄ／ａ変換回路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23746798A Pending JPH11145833A (ja) | 1990-09-05 | 1998-08-24 | Ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2861337B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037915A (ja) * | 2003-06-25 | 2005-02-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
-
1990
- 1990-09-05 JP JP23472090A patent/JP2861337B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-24 JP JP23746798A patent/JPH11145833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037915A (ja) * | 2003-06-25 | 2005-02-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145833A (ja) | 1999-05-28 |
| JP2861337B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040169973A1 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| US5317254A (en) | Bipolar power supply | |
| JPH0228386A (ja) | 半導体集積回路 | |
| US4045793A (en) | Digital to analog converter | |
| JPH07105706B2 (ja) | 電流切換え式ドライバ回路 | |
| JP2802512B2 (ja) | 高速デジタル・アナログ・コンバータ | |
| JP3400294B2 (ja) | プル・アップ回路及び半導体装置 | |
| US6353365B1 (en) | Current reference circuit | |
| EP0139904B1 (en) | Improved tristate control circuitry for a driver circuit | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| US20030231033A1 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| JPH04114217A (ja) | 定電流制御回路 | |
| JPS6342215A (ja) | 電子機器 | |
| US5815029A (en) | Semiconductor circuit and semiconductor circuit device | |
| US7084669B2 (en) | Reducing swing line driver | |
| WO1999012212A3 (de) | Schaltungsanordnung mit einzelelektron-bauelementen, verfahren zu deren betrieb und anwendung des verfahrens zur addition von binärzahlen | |
| JP2666347B2 (ja) | 出力回路 | |
| JP2003188696A (ja) | 双安定回路 | |
| JPH05283945A (ja) | カレントミラー回路 | |
| JP2004088763A (ja) | 多安定回路 | |
| JP2735835B2 (ja) | 論理集積回路の電源投入リセット回路装置 | |
| JP3296361B2 (ja) | Ｄ／ａ変換回路 | |
| JPH02268516A (ja) | 半導体装置 | |
| JP2663732B2 (ja) | 論理判定回路 | |
| JP2805349B2 (ja) | スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |