KR20230124160A - 화소 및 표시 장치 - Google Patents

화소 및 표시 장치 Download PDF

Info

Publication number
KR20230124160A
KR20230124160A KR1020220021073A KR20220021073A KR20230124160A KR 20230124160 A KR20230124160 A KR 20230124160A KR 1020220021073 A KR1020220021073 A KR 1020220021073A KR 20220021073 A KR20220021073 A KR 20220021073A KR 20230124160 A KR20230124160 A KR 20230124160A
Authority
KR
South Korea
Prior art keywords
transistor
cycle
node
scan
line
Prior art date
Application number
KR1020220021073A
Other languages
English (en)
Inventor
정민재
강장미
김형석
박준현
전무경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220021073A priority Critical patent/KR20230124160A/ko
Priority to US17/970,623 priority patent/US11862072B2/en
Priority to CN202310143633.7A priority patent/CN116612713A/zh
Publication of KR20230124160A publication Critical patent/KR20230124160A/ko
Priority to US18/374,070 priority patent/US20240029641A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

표시 장치의 화소는 발광 소자, 제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 소자와 전기적으로 연결되는 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결되고, 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 상기 제2 노드 사이에 연결되고, 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터 및 상기 제2 노드와 상기 제2 스캔 라인 사이에 연결된 부스팅 커패시터를 포함한다.

Description

화소 및 표시 장치{PIXEL AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 모니터 및 스마트 텔레비전 등의 전자 기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 생성된 영상을 표시 화면을 통해 사용자에게 제공한다.
표시 장치는 복수 개의 화소들 및 복수 개의 화소들을 제어하는 구동 회로들을 포함한다. 복수 개의 화소들 각각은 발광 소자 및 발광 소자를 제어하는 화소 회로를 포함한다. 화소의 구동 회로는 유기적으로 연결된 복수 개의 트랜지스터들을 포함할 수 있다.
표시 장치는 표시 패널로 데이터 신호를 인가하고, 데이터 신호에 대응되는 전류가 발광 소자로 제공됨에 따라 소정의 영상을 표시할 수 있다.
본 발명의 목적은 다양한 구동 주파수에서 동작할 수 있는 화소 및 표시 장치를 제공하는 것이다.
본 발명의 일 특징에 따른 표시 장치는 발광 소자, 제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 소자와 전기적으로 연결되는 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결되고, 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 상기 제2 노드 사이에 연결되고, 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터 및 상기 제2 노드와 상기 제2 스캔 라인 사이에 연결된 부스팅 커패시터를 포함한다.
일 실시예에서, 상기 제1 트랜지스터 및 상기 제3 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제2 트랜지스터는 N-타입 트랜지스터일 수 있다.
일 실시예에서, 상기 화소는 데이터 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터, 상기 제1 트랜지스터의 상기 제1 전극과 제3 노드 사이에 연결되고, 상기 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제5 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터를 더 포함할 수 있다.
일 실시예에서, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제2 트랜지스터 및 제5 트랜지스터는 각각 N-타입 트랜지스터일 수 있다.
일 실시예에서, 상기 화소는 제1 초기화 전압 라인과 상기 제2 노드 사이에 연결되고, 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제6 트랜지스터, 상기 발광 소자와 제2 초기화 전압 라인 사이에 연결되고, 상기 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터, 상기 제1 전압 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제1 발광 제어 라인과 연결된 게이트 전극을 포함하는 제8 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결되고, 제2 발광 제어 라인과 연결된 게이트 전극을 포함하는 제9 트랜지스터 및 상기 제3 노드와 상기 제1 전압 라인 사이에 연결된 제2 커패시터를 더 포함할 수 있다.
일 실시예에서, 초기화 구간동안 상기 제2 트랜지스터 및 상기 제6 트랜지스터가 턴 온되어서 상기 제1 초기화 전압 라인을 통해 수신되는 제1 초기화 전압이 상기 제1 트랜지스터의 상기 제1 게이트 전극으로 전달되고, 상기 초기화 구간동안 상기 제7 트랜지스터가 턴 온되어서 상기 제2 초기화 전압 라인과 상기 발광 소자의 애노드가 전기적으로 연결될 수 있다.
일 실시예에서, 보상 구간동안 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제5 트랜지스터 및 상기 제8 트랜지스터가 턴 온되어서 상기 제1 노드 및 상기 제3 노드에 상기 제1 트랜지스터의 문턱 전압과 상기 제1 구동 전압이 각각 제공될 수 있다.
일 실시예에서, 상기 초기화 구간 및 상기 보상 구간은 번갈아 반복될 수 있다.
일 실시예에서, 데이터 쓰기 구간동안 상기 데이터 라인을 통해 수신되는 신호가 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 통해 상기 제3 노드로 전달되고, 상기 데이터 쓰기 구간은 상기 초기화 구간 및 상기 보상 구간과 중첩하지 않을 수 있다.
일 실시예에서, 제1 프레임은 제1 사이클 및 제2 사이클을 포함하고, 상기 제1 사이클의 상기 데이터 쓰기 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고, 상기 제2 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 상기 스캔 신호는 비활성 레벨로 유지될 수 있다.
일 실시예에서, 제1 프레임 및 제2 프레임 각각은 제1 사이클 및 제2 사이클을 포함하고, 상기 제1 프레임의 상기 제1 사이클의 상기 데이터 쓰기 구간 및 상기 제2 프레임의 상기 제1 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고, 상기 제1 프레임의 상기 제2 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제3 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지될 수 있다.
일 실시예에서, 상기 데이터 쓰기 구간동안 상기 데이터 라인으로 제공되는 신호는 데이터 신호이고, 상기 바이어스 구간동안 상기 데이터 라인으로 제공되는 신호는 바이어스 신호일 수 있다.
일 실시예에서, 상기 제1 프레임의 상기 제2 사이클, 상기 제2 프레임의 상기 제1 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제4 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지될 수 있다.
본 발명의 일 특징에 따른 표시 장치는 화소를 포함하는 표시 패널, 제어 신호 및 입력 영상 신호를 수신하고, 출력 영상 신호, 제1 제어 신호 및 제2 제어 신호를 출력하는 구동 컨트롤러, 상기 출력 영상 신호 및 상기 제1 제어 신호에 응답해서 상기 화소로 데이터 신호를 출력하는 데이터 구동 회로 및 상기 제2 제어 신호에 응답해서 상기 화소로 적어도 하나의 스캔 신호를 출력하는 스캔 구동 회로를 포함한다. 상기 화소는 발광 소자, 제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 소자와 전기적으로 연결되는 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결되고, 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 상기 제2 노드 사이에 연결되고, 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터 및 상기 제2 노드와 상기 제2 스캔 라인 사이에 연결된 부스팅 커패시터를 포함할 수 있다.
일 실시예에서, 상기 제1 트랜지스터 및 상기 제3 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제2 트랜지스터는 N-타입 트랜지스터일 수 있다.
일 실시예에서, 상기 화소는 데이터 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터, 상기 제1 트랜지스터의 상기 제1 전극과 제3 노드 사이에 연결되고, 상기 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제5 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터를 더 포함할 수 있다.
일 실시예에서, 상기 화소는 제1 초기화 전압 라인과 상기 제2 노드 사이에 연결되고, 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제6 트랜지스터, 상기 발광 소자와 제2 초기화 전압 라인 사이에 연결되고, 상기 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터, 상기 제1 전압 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제1 발광 제어 라인과 연결된 게이트 전극을 포함하는 제8 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결되고, 제2 발광 제어 라인과 연결된 게이트 전극을 포함하는 제9 트랜지스터 및 상기 제3 노드와 상기 제1 전압 라인 사이에 연결된 제2 커패시터를 더 포함할 수 있다.
일 실시예에서, 초기화 구간동안 상기 제2 트랜지스터 및 상기 제6 트랜지스터가 턴 온되어서 상기 제1 초기화 전압 라인을 통해 수신되는 제1 초기화 전압이 상기 제1 트랜지스터의 상기 제1 게이트 전극으로 전달되고, 상기 초기화 구간동안 상기 제7 트랜지스터가 턴 온되어서 상기 제2 초기화 전압 라인과 상기 발광 소자의 애노드가 전기적으로 연결될 수 있다.
일 실시예에서, 보상 구간동안 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제5 트랜지스터 및 상기 제8 트랜지스터가 턴 온되어서 상기 제1 노드 및 상기 제3 노드에 상기 제1 트랜지스터의 문턱 전압과 상기 제1 구동 전압이 각각 제공될 수 있다.
일 실시예에서, 상기 초기화 구간 및 상기 보상 구간은 번갈아 반복될 수 있다.
일 실시예에서, 데이터 쓰기 구간동안 상기 데이터 라인을 통해 수신되는 신호가 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 통해 상기 제3 노드로 전달될 수 있다.
일 실시예에서, 제1 프레임은 제1 사이클 및 제2 사이클을 포함하고, 상기 제1 사이클의 상기 데이터 쓰기 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고, 상기 제2 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 상기 스캔 신호는 복수 회 상기 활성 레벨로 천이할 수 있다.
일 실시예에서, 제1 프레임 및 제2 프레임 각각은 제1 사이클 및 제2 사이클을 포함하고, 상기 제1 사이클의 상기 데이터 쓰기 구간 및 상기 제2 프레임의 상기 제1 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고, 상기 제1 프레임의 상기 제2 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제3 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지될 수 있다.
본 발명의 일 특징에 따른 화소는 발광 소자, 제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 소자와 전기적으로 연결되는 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 데이터 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 상기 제1 노드 사이에 연결되고, 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터, 상기 제1 노드와 초기화 전압 라인 사이에 연결되고, 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터, 상기 제1 트랜지스터의 상기 제1 전극과 제2 노드 사이에 연결되고, 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제5 트랜지스터 및 상기 제1 노드와 상기 제2 노드 사이에 연결된 커패시터를 포함한다. 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제3 내지 제5 트랜지스터들 각각은 N-타입 트랜지스터일 수 있다.
일 실시예에서, 제1 프레임 및 제2 프레임 각각은 제1 사이클 및 제2 사이클을 포함하고, 상기 제1 사이클의 데이터 쓰기 구간 및 상기 제2 프레임의 제1 사이클의 바이어스 구간동안 상기 제1 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고, 상기 제1 프레임의 상기 제2 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제1 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지될 수 있다.
일 실시예에서, 상기 제1 프레임의 상기 제2 사이클, 상기 제2 프레임의 상기 제1 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제4 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지될 수 있다.
이와 같은 구성을 갖는 표시 장치의 화소에서 제1 트랜지스터의 문턱 전압을 보상하는 보상 구간과 데이터 신호를 제1 커패시터에 저장하는 데이터 쓰기 구간을 시간적으로 분리될 수 있다. 그러므로 제1 트랜지스터의 문턱 전압 보상 시간이 충분히 확보될 수 있다.
화소는 부스팅 커패시터를 더 포함하여 스캔 신호의 신호 레벨 변화에 따른 제1 트랜지스터의 게이트 전극으로 제공되는 신호의 전압 레벨을 보상할 수 있다. 그러므로 화소에 표시되는 영상의 왜곡을 최소화할 수 있다.
또한 표시 장치가 노말 주파수보다 낮은 저주파수 모드로 동작할 때 제1 트랜지스터의 제1 전극에는 제1 구동 전압과 바이어스 전압이 번갈아 인가될 수 있다. 그러므로 제1 트랜지스터의 히스테리시스 특성에 의한 화질 저하를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 3은 도 2에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 4a 내지 도 4d는 도 2에 도시된 화소의 동작을 설명하기 위한 도면들이다.
도 5는 구동 주파수가 제1 구동 주파수일 때 도 2에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 6은 구동 주파수가 제2 구동 주파수일 때 도 2에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 8은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 9는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 10은 구동 주파수가 제1 구동 주파수일 때 도 9에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 11은 구동 주파수가 제1 구동 주파수일 때 도 9에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200) 및 전압 발생기(300)를 포함한다.
구동 컨트롤러(100)는 입력 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 입력 영상 신호(RGB)의 데이터 포맷을 변환한 출력 영상 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS), 데이터 제어 신호(DCS) 및 발광 구동 제어 신호(ECS)를 출력한다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 출력 영상 신호(DATA)를 수신한다. 데이터 구동 회로(200)는 출력 영상 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 출력 영상 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
이 실시예에서, 데이터 구동 회로(200)는 출력 영상 신호(DATA)에 대응하는 데이터 신호 및 소정의 전압 레벨에 대응하는 바이어스 신호 중 어느 하나를 데이터 라인들(DL1-DLm)에 출력할 수 있다.
전압 발생기(300)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD)(또는 제1 전압), 제2 구동 전압(ELVSS)(또는 제2 전압), 제1 초기화 전압(VINT1)(또는 제3 전압) 및 제2 초기화 전압(VINT2)(또는 제4 전압)을 발생한다. 일 실시예에서, 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)은 서로 다른 전압 레벨일 수 있다. 일 실시예에서, 제1 초기화 전압(VINT1)은 제2 초기화 전압(VINT2)과 동일한 전압 레벨일 수 있다.
표시 패널(DP)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GCCL1-GCCLn), 발광 제어 라인들(EML11-EML21, EML1n-EML2n), 데이터 라인들(DL1-DLm) 및 화소들(PX)을 포함한다. 표시 패널(DP)은 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 더 포함할 수 있다. 일 실시예에서, 스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열된다. 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GCCL1-GCCLn)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장된다.
발광 구동 회로(EDC)는 표시 패널(DP)의 제2 측에 배열된다. 발광 제어 라인들(EML11-EML21, EML1n-EML2n)은 발광 구동 회로(EDC)로부터 제1 방향(DR1)의 반대 방향으로 연장된다.
스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GCCL1-GCCLn) 및 발광 제어 라인들(EML11-EML21, EML1n-EML2n)은 제2 방향(DR2)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
도 1에 도시된 예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 표시 패널(DP)의 제1 측 및 제2 측 중 어느 하나에 서로 인접하게 배치될 수 있다. 일 실시예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 하나의 회로로 구성될 수 있다.
복수의 화소들(PX)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GCCL1-GCCLn), 발광 제어 라인들(EML11-EML21, EML1n-EML2n), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들 및 2개의 발광 제어 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(GIL1, GCL1, GWL1, GCCL1) 및 발광 제어 라인들(EML11, EML21)에 연결될 수 있다. 또한 2 번째 행의 화소들은 스캔 라인들(GIL2, GCL2, GWL2, GCCL2) 및 발광 제어 라인들(EML12, EML22)에 연결될 수 있다.
복수의 화소들(PX) 각각은 발광 소자(ED, 도 2 참조) 및 발광 소자(ED)의 발광을 제어하는 화소 회로를 포함한다. 화소 회로는 1개 이상의 트랜지스터 및 1개 이상의 커패시터를 포함할 수 있다. 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소 회로의 트랜지스터들과 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터의 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 수신한다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GCCL1-GCCLn)로 스캔 신호들을 출력할 수 있다.
발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML11-EML21, EML1n-EML2n)로 발광 제어 신호들을 출력할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러(100)는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 데이터 구동 회로(200), 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 제어할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 2에는 도 1에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GCCL1-GCCLn) 중 j번째 스캔 라인들(GILj, GCLj, GWLj, GCCLj) 그리고 발광 제어 라인들(EML11-EML21, EML1n-EML2n) 중 j번째 발광 제어 라인들(EML1j, EML2j)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 1에 도시된 복수의 화소들(PX) 각각은 도 2에 도시된 화소(PXij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다.
도 2를 참조하면, 일 실시예에 따른 표시 장치의 화소(PXij)는 적어도 하나의 발광 소자(ED) 및 화소 회로를 포함한다. 화소 회로는 제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9), 제1 내지 제3 커패시터들(Cst, Chold, Cb)을 포함할 수 있다. 일 실시예에서, 발광 소자(ED)는 발광 다이오드(light emitting diode), 나노 발광 다이오드(Nano Emitting Diode)일 수 있다.
일 실시예에서, 제1 내지 제9 트랜지스터들(T1-T9) 중 일부는 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이고, 나머지는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수 있다.
일 실시예에서, 제1 내지 제4, 제 6 내지 제8 트랜지스터들(T1-T4, T6-T9) 각각은 P-타입 트랜지스터이고, 제5 트랜지스터(T5) 및 제9 트랜지스터(T9)는 N-타입 트랜지스터이다.
또한 본 발명에 따른 화소(PXij)의 회로 구성은 도 2에 제한되지 않는다. 도 2에 도시된 화소는(PXij)는 하나의 예시에 불과하고 화소(PXij)의 회로 구성은 변형되어 실시될 수 있다.
스캔 라인들(GILj, GCLj, GWLj, GCCLj)은 스캔 신호들(GIj, GCj, GWj, GCCj)을 각각 전달하고, 발광 제어 라인들(EML1j, EML2j)은 발광 제어 신호들(EM1j, EM2j)를 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di) 및 바이어스 신호(Bi) 중 어느 하나를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 1 참조)에 입력되는 입력 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제4 전압 라인들(VL1, VL2, VL3, VL4)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 전달할 수 있다. 제3 전압 라인(VL3) 및 제4 전압 라인(VL4)은 제1 초기화 전압 라인 및 제2 초기화 전압 라인으로 각각 불릴 수 있다.
제1 트랜지스터(T1)는 제8 트랜지스터(T8)를 경유하여 제1 전압 라인(VL1)과 전기적으로 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 소자(ED)의 애노드(anode)와 전기적으로 연결되는 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 스캔 라인(GWLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 스캔 라인(GWLj)을 통해 전달받은 스캔 신호(GWj)에 따라 턴 온되어 데이터 라인(DLi)으로부터의 데이터 신호(Di) 및 바이어스 신호(Bi) 중 어느 하나를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극, 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 스캔 라인(GCLj)을 통해 전달받은 스캔 신호(GCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제2 전극과 제2 노드(N2)를 전기적으로 연결할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 연결된 제1 전극, 제1 초기화 전압(VINT1)이 전달되는 제3 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 스캔 라인(GILj)을 통해 전달받은 스캔 신호(GIj)에 따라 턴 온되어 제1 초기화 전압(VINT1)을 제2 노드(N2)에 전달한다. 제1 초기화 전압(VINT1)은 제5 트랜지스터(T5)를 통해 제1 트랜지스터(T1)의 게이트 전극으로 제공될 수 있다. 제1 초기화 전압(VINT1)은 제1 트랜지스터(T1)의 게이트 전극을 초기화하기 위한 전압일 수 있다.
제5 트랜지스터(T5)는 제1 노드(N1)와 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극, 스캔 라인(GCCLj)과 연결된 게이트 전극을 포함한다. 제5 트랜지스터(T5)는 스캔 라인(GCCLj)을 통해 전달되는 스캔 신호(GIj)에 따라 턴 온되어 제2 노드(N2)와 제1 노드(N1)를 전기적으로 연결한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EML2j)에 연결된 게이트 전극을 포함한다. 제6 트랜지스터(T6)는 발광 제어 라인(EML2j)을 통해 수신되는 발광 제어 신호(EM2j)에 의해 턴 온되어서 제1 트랜지스터(T1)의 제2 전극을 발광 소자(ED)에 전기적으로 연결할 수 있다.
제7 트랜지스터(T7)는 발광 소자(ED)의 애노드에 연결된 제1 전극, 제4 전압 라인(VL4)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제7 트랜지스터(T7)는 스캔 라인(GILj)을 통해 전달받은 스캔 신호(GIj)에 따라 턴 온되어 제4 초기화 전압 라인(VL4)이 발광 소자(ED)의 애노드와 전기적으로 연결된다. 따라서 제7 트랜지스터(T7)가 턴 온될 때 발광 소자(ED)의 애노드는 제2 초기화 전압(VINT2)으로 초기화될 수 있다.
제8 트랜지스터(T8)는 제1 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EML1j)에 연결된 게이트 전극을 포함한다. 제8 트랜지스터(T8)는 발광 제어 라인(EML1j)을 통해 수신되는 발광 제어 신호(EM1j)에 의해 턴 온되어서 제1 구동 전압(ELVDD)을 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제9 트랜지스터(T9)는 제1 트랜지스터(T1)의 제1 전극과 연결된 제1 전극, 제3 노드(N3)와 연결된 제2 전극 및 스캔 라인(GCCLj)과 연결된 게이트 전극을 포함한다. 제9 트랜지스터(T9)는 스캔 라인(GICLj)을 통해 전달받은 스캔 신호(GCCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 제1 전극과 제3 노드(N3)를 전기적으로 연결한다.
제1 커패시터(Cst)는 제3 노드(N3)와 제1 노드(N1) 사이에 연결된다.
제2 커패시터(Chold)는 제1 전압 라인(VL1)과 제3 노드(N3) 사이에 연결된다.
제3 커패시터(Cb)는 제2 노드(N2)와 스캔 라인(GCLj) 사이에 연결된다.
도 3은 도 2에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 3을 참조하면, 제7 트랜지스터(T7)의 게이트 전극으로 제공되는 스캔 신호(GIj)는 제4 트랜지스터(T4)의 게이트 전극으로 제공되는 스캔 신호(GIj)와 동일하거나 다를 수 있다.
일 실시예에서, 제4 트랜지스터(T4)의 게이트 전극으로 제공되는 스캔 신호가 j번째 스캔 신호(GIj)일 때 제7 트랜지스터(T7)의 게이트 전극으로 제공되는 스캔 신호는 j+1번째 스캔 신호(GIj+1)일 수 있다.
도 4a 내지 도 4d는 도 2에 도시된 화소의 동작을 설명하기 위한 도면들이다.
도 2, 도 3, 도 4a 내지 도 4d를 참조하면, 제1 내지 제8 구간들(P1-P8)은 화소(PXij)의 동작 상태 또는 동작 구간을 의미한다. 제1 내지 제6 구간들(P1-P6)동안 발광 제어 신호(EM1j)가 로우 레벨이고, 스캔 신호(GCCj)가 하이 레벨이면, 제5 트랜지스터(T5), 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)가 턴 온 상태로 유지된다.
도 2, 도 3 및 도 4a를 참조하면, 제1 구간(P1), 제3 구간(P3) 및 제5 구간(P5) 각각에서 스캔 신호(GIj)가 로우 레벨이면, 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 턴 온된다. 그러므로 제1 초기화 전압(VINT1)이 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)를 통해 제1 노드(N1) 즉, 제1 트랜지스터(T1)의 게이트 전극으로 전달될 수 있다. 또한 제7 트랜지스터(T7)를 통해 발광 소자(ED)의 애노드가 제2 초기화 전압(VINT2)로 초기화 수 있다.
제1 구간(P1), 제3 구간(P3) 및 제5 구간(P5)은 제1 트랜지스터(T1)의 게이트 전극 및 발광 소자(ED)의 애노드를 초기화하는 초기화 구간일 수 있다.
도 2, 도 3 및 도 4b를 참조하면, 제2 구간(P2), 제4 구간(P4) 및 제6 구간(P6) 각각에서 스캔 신호(GCj)가 로우 레벨이면, 제3 트랜지스터(T3)가 턴 온된다. 그러므로 제1 구동 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth라 칭함)만큼 낮은 전압이 제3 트랜지스터(T3)를 통해 제1 커패시터(Cst)의 일단에 제공될 수 있다. 이때 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)가 턴 온 상태이므로 제1 커패시터(Cst)의 타단에는 제1 구동 전압(ELVDD)이 제공된다. 따라서 제1 커패시터(Cst)의 양단의 전압 차는 제1 트랜지스터(T1)의 문턱 전압(Vth)과 같다.
제2 구간(P2), 제4 구간(P4) 및 제6 구간(P6) 각각은 제1 트랜지스터(T1)의 문턱 전압(Vth)을 보상하는 보상 구간일 수 있다.
제1 트랜지스터(T1)의 게이트 전극 및 발광 소자(ED)의 애노드를 초기화하는 제1 구간(P1), 제3 구간(P3) 및 제5 구간(P5)과 제1 트랜지스터(T1)의 문턱 전압(Vth)을 보상하는 제2 구간(P2), 제4 구간(P4) 및 제6 구간(P6)을 번갈아 반복적으로 수행하는 화소(PXij)는 초기화 및 보상 시간을 충분히 확보할 수 있다. 그러므로 이전 프레임에서의 데이터 신호(Di)가 현재 프레임에 영향을 주는 것을 최소화할 수 있다.
도 3에는 화소(PXij)가 초기화 구간 및 보상 구간을 각각 3회씩 번갈아 수행하는 것으로 도시되었으나, 본 발명은 이에 한정되지 않는다. 초기화 구간 및 보상 구간의 반복 횟수는 다양하게 변경될 수 있다.
초기화 및 보상 동작이 완료되면, 즉, 제6 구간(P6)이 종료되면 발광 제어 신호(EM1j)는 하이 레벨로 천이한다.
도 2, 도 3 및 도 4c를 참조하면, 제7 구간(P7)에서 스캔 신호(GWj)가 로우 레벨로 천이하면, 제2 트랜지스터(T2)가 턴 온된다. 데이터 라인(DLi)의 데이터 신호(Di)에 대응하는 전압 레벨(이하 설명에서 Vdata라 칭함)이 제2 트랜지스터(T2) 및 제9 트랜지스터(T9)를 통해 제3 노드(N3)로 제공될 수 있다.
제3 노드(N3) 즉, 제1 커패시터(Cst)의 일단으로 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)이 제공되면, 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨은(Vdata-Vth)로 변화한다.
제7 구간(P7)은 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)을 제1 커패시터(Cst)의 일단으로 제공하는 쓰기(write) 구간일 수 있다.
제7 구간(P7)이 종료되면, 스캔 신호(GCCj)는 하이 레벨에서 로우 레벨로 천이한다. 즉, 스캔 신호(GCCj)는 제1 내지 제7 구간들(P1-P7)동안 하이 레벨로 유지될 수 있다.
도 2, 도 3 및 도 4d를 참조하면, 제8 구간(P8)에서 발광 제어 신호들(EM1j, EM2j)이 로우 레벨로 천이하면, 제8 트랜지스터(T8), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)를 통해 제1 전압 라인(VL1)부터 발광 소자(ED)까지 전류 경로가 형성될 수 있다.
발광 소자(ED)를 통해 흐르는 전류는 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs라 칭함)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차의 제곱인 (Vgs-Vth)2에 비례한다. 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨이 (Vdata-Vth)이므로, 발광 다이오드(ED)를 통해 흐르는 전류는 제1 구동 전압(ELVDD)과 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)의 차의 제곱인 (ELVDD-Vdata)2에 비례하게 된다. 즉, 제1 트랜지스터(T1)의 문턱 전압(Vth)은 발광 다이오드(ED)를 통해 흐르는 전류에 영향을 주지 않을 수 있다. 제8 구간(P8)은 발광 다이오드(ED)의 발광 구간일 수 있다.
발광 구간인 제8 구간(P8)에서 스캔 신호(GCCj)가 로우 레벨이므로 제5 트랜지스터(T5) 및 제9 트랜지스터(T9)는 턴 오프 상태를 유지한다. 일 실시예에서, 제5 트랜지스터(T5) 및 제9 트랜지스터(T9)는 N-타입 트랜지스터이므로 P-타입 트랜지스터에 비해 누설 전류를 최소화할 수 있다. 그러므로 제1 커패시터(Cst)의 양단의 전압은 발광 구간동안 일정하게 유지될 수 있다.
제1 노드(N1)의 전압 레벨 변화를 살펴보면, 초기화 구간인 제1 구간(P1), 제3 구간(P3) 및 제5 구간(P5)에서 제1 노드(N1)의 전압 레벨은 초기화 전압(VINT1)에 대응할 수 있다. 제2 구간(P2), 제4 구간(P4) 및 제6 구간(P6)에서 스캔 신호(GCj)가 로우 레벨로 천이하면, 제3 트랜지스터(T3)가 턴 온되므로 제1 트랜지스터(T1)의 게이트 전극과 제2 전극이 전기적으로 연결되고, 제1 노드(N1)의 전압 레벨은 제1 구동 전압(ELVDD)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차만큼 상승하게 된다.
즉, 제1 내지 제6 구간들(P1-P6)에서 제1 노드(N1)의 전압 레벨은 스캔 신호들(GIj, GCj)의 천이에 동기해서 변화하게 된다.
제7 구간(P7)에서 스캔 신호(GWj)가 로우 레벨로 천이하면, 제1 노드(N1)의 전압 레벨은 데이터 신호(Di)의 전압 레벨(Vdata)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(Vdata-Vth)만큼 상승하고, 스캔 신호(GCCj)가 하이 레벨에서 로우 레벨로 천이할 때 킥백 전압(Vkb)만큼 낮아진다. 이러한 킥백 전압(Vkb)은 스캔 라인(GCCLj)과 제1 트랜지스터(T1)의 게이트 전극 사이의 기생 커패시턴스(Cp)에 기인한다.
제3 커패시터(Cb)는 제2 노드(N2)와 스캔 라인(GCLj) 사이에 연결된다. 스캔 라인(GCLj)을 통해 전달되는 스캔 신호(GCj)가 로우 레벨에서 하이 레벨로 천이할 때 제2 노드(N2)의 전압은 부스팅될 수 있다. 제1 내지 제7 구간(P1-P7)에서 제5 트랜지스터(T5)가 턴 온 상태이므로, 제2 노드(N2)의 전압은 제1 노드(N1)로 전달될 수 있다. 특히, 제6 구간(P6)의 마지막에 스캔 신호(GCj)가 로우 레벨에서 하이 레벨로 천이할 때 제1 노드(N1)의 전압이 부스팅 레벨로 유지되다가 스캔 신호(GWj)가 로우 레벨로 천이하면, 데이터 신호(Di)의 전압 레벨(Vdata)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(Vdata-Vth)만큼 더 상승하게 된다.
스캔 신호(GCCj)가 하이 레벨에서 로우 레벨로 천이할 때 제1 노드(N1)의 전압은 킥백 전압(Vkb)만큼 낮아지더라도 제3 커패시터(Cb)에 의한 부스팅 전압만큼 보상될 수 있다. 제3 커패시터(Cb)는 부스팅 커패시터일 수 있다.
도 5는 구동 주파수가 제1 구동 주파수일 때 도 2에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 2 및 도 5를 참조하면, 구동 주파수가 제1 구동 주파수(예를 들면, 120Hz)일 때 제1 프레임(F1) 및 제2 프레임(F2) 각각은 제1 사이클(C1) 및 제2 사이클(C2)을 포함할 수 있다. 구동 주파수가 제1 구동 주파수일 때 1주기는 제1 프레임(F1) 및 제2 프레임(F2) 각각을 포함할 수 있다. 즉, 2주기는 제1 프레임(F1) 및 제2 프레임(F2)을 포함한다.
구동 주파수가 제1 구동 주파수일 때 발광 제어 신호들(EM1j, EM2j)은 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 로우 레벨)로 천이할 수 있다. 즉, 한 프레임은 2번의 발광 구간을 포함할 수 있다. 일 실시예에서, 제1 구동 주파수가 120Hz이면, 발광 제어 신호들(EM1j, EM2j) 각각의 주파수는 240Hz일 수 있다.
구동 주파수가 제1 구동 주파수일 때 스캔 신호(GCCj)는 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 하이 레벨)로 천이하고, 스캔 신호들(GIj, GCj)은 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 로우 레벨)로 복수 회(예를 들면, 3번) 천이할 수 있다.
구동 주파수가 제1 구동 주파수일 때 스캔 신호(GWj)는 제1 사이클(C1)에서 활성 레벨(예를 들면, 로우 레벨)로 천이하고, 제2 사이클(C2)에서 비활성 레벨(예를 들면, 하이 레벨)로 유지될 수 있다. 즉, 제1 사이클(C1)은 데이터 신호(Di)가 제공되는 사이클이고, 제2 사이클(C2)은 데이터 신호(Di)가 제공되지 않는 사이클일 수 있다.
제1 사이클(C1)의 제7 구간(P7)에서 스캔 신호(GWj)가 로우 레벨이면 제2 트랜지스터(T2)가 턴 온되어서 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)이 제1 커패시터(Cst)에 저장된다. 이후 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
제2 사이클(C2)에서 스캔 신호(GWj)가 하이 레벨로 유지되므로, 새로운 데이터 신호(Di)가 수신되지 않는다. 제2 사이클(C2)의 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에는 제1 사이클(C1)에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
즉, 구동 주파수가 제1 구동 주파수(예를 들면, 120Hz)일 때 제1 사이클(C1)에 수신된 데이터 신호(Di)에 대응하는 전류가 제1 사이클(C1) 및 제2 사이클(C2) 각각에서 발광 소자(ED)로 제공될 수 있다. 그에 따라 구동 주파수가 제1 구동 주파수(예를 들면, 120Hz)일 때, 데이터 쓰기(write) 동작은 제1 사이클(C1)에만 행해지지만, 제1 사이클(C1) 및 제2 사이클(C2) 각각에서 동일한 데이터 신호(Di)에 따른 발광이 이루어져서 구동 주파수가 240Hz인 효과를 낼 수 있다.
도 6은 구동 주파수가 제2 구동 주파수일 때 도 2에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 2 및 도 6을 참조하면, 구동 주파수가 제2 구동 주파수일 때 제1 프레임(F1) 및 제2 프레임(F2) 각각은 제1 사이클(C1) 및 제2 사이클(C2)을 포함할 수 있다. 구동 주파수가 제2 구동 주파수일 때 1주기는 제1 프레임(F1)과 제2 프레임(F2)을 포함할 수 있다. 제2 구동 주파수는 제1 구동 주파수보다 낮은 주파수일 수 있다. 일 실시예에서, 제1 구동 주파수가 120Hz이고, 제2 구동 주파수가 60Hz일 수 있다.
구동 주파수가 제2 구동 주파수일 때 발광 제어 신호들(EM1j, EM2j)은 제1 프레임(F1) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 로우 레벨)로 천이할 수 있다. 즉, 한 프레임은 2번의 발광 구간을 포함할 수 있다.
구동 주파수가 제2 구동 주파수일 때 스캔 신호(GCCj)는 제1 프레임(F1)의 제1 사이클(C1)에서 활성 레벨(예를 들면, 하이 레벨)로 천이하고, 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, -C2) 각각에서 비활성 레벨(예를 들면, 로우 레벨)로 유지된다. 스캔 신호들(GIj, GCj)은 제1 프레임(F1) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 로우 레벨)로 복수 회(예를 들면, 3번) 천이할 수 있다.
구동 주파수가 제2 구동 주파수일 때 스캔 신호(GWj)는 제1 프레임(F1) 및 제2 프레임(F2) 각각의 제1 사이클(C1)에서 활성 레벨(예를 들면, 로우 레벨)로 천이하고, 제1 프레임(F1) 및 제2 프레임(F2) 각각의 제2 사이클(C2)에서 비활성 레벨(예를 들면, 하이 레벨)로 유지될 수 있다.
제1 프레임(F1)의 제1 사이클(C1)의 제7 구간(P7)에서 스캔 신호(GWj)가 로우 레벨이면 제2 트랜지스터(T2)가 턴 온되어서 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)이 제1 커패시터(Cst)에 저장된다. 이후 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
제1 프레임(F1)의 제2 사이클(C2)에서 스캔 신호(GWj)가 하이 레벨로 유지되므로, 제2 트랜지스터(T2)는 턴 오프 상태를 유지한다. 제1 프레임(F1)의 제2 사이클(C2)에서 스캔 신호(GCCj)가 로우 레벨일 때 발광 제어 신호(EM1j)가 로우 레벨이면 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 제1 전극으로 제공된다. 즉, 제1 프레임(F1)의 제2 사이클(C2)에서 제1 트랜지스터(T1)의 제1 전극에 제1 구동 전압(ELVDD)이 인가될 수 있다.
제2 프레임(F2)의 제1 사이클(C1)에서 스캔 신호(GWj)가 로우 레벨로 천이하면, 제1 트랜지스터(T1)의 제1 전극에는 데이터 라인(DLi)을 통해 제공되는 바이어스 신호(Bi)가 인가될 수 있다. 이때 스캔 신호(GCCj)는 로우 레벨이므로 제9 트랜지스터(T9)가 턴 오프 상태여서 바이어스 신호(Bi)는 제1 커패시터(Cst)에 저장되지 않는다. 제2 프레임(F2)의 제1 사이클(C1)에서 스캔 신호(GWj)가 로우 레벨로 천이하는 제9 구간(P9)은 바이어스 구간으로 불릴 수 있다.
제2 프레임(F2)의 제2 사이클(C2)에서 스캔 신호(GWj)가 하이 레벨로 유지되므로, 제2 트랜지스터(T2)는 턴 오프 상태를 유지한다. 제2 프레임(F2)의 제2 사이클(C2)에서 스캔 신호(GCCj)가 로우 레벨일 때 발광 제어 신호(EM1j)가 로우 레벨이면 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 제1 전극으로 제공된다. 즉, 제2 프레임(F2)의 제2 사이클(C2)에서 제1 트랜지스터(T1)의 제1 전극에 제1 구동 전압(ELVDD)이 인가될 수 있다. 구동 주파수가 제2 구동 주파수일 때 제1 프레임(F1)의 제1 사이클(C1)은 유효한 데이터 신호(Di)가 제공되는 어드레스 스캔(address scan) 사이클로 불릴 수 있다. 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제1 및 제2사이클들(C1, C2) 각각은 유효한 데이터 신호(Di)가 제공되지 않는 셀프 스캔(self-scan) 사이클로 불릴 수 있다.
일 실시예에서, 제2 프레임(F2)의 제1 사이클(C1)은 바이어스 신호(Bi)가 제1 트랜지스터(T1)의 제1 전극에 인가되는 사이클이고, 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제2 사이클(C2) 각각은 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 제1 전극에 인가되는 사이클이다.
제1 트랜지스터(T1)의 제1 전극에는 제1 구동 전압(ELVDD), 바이어스 신호(Bi), 제1 구동 전압(ELVDD)이 번갈아 인가될 수 있다. 제1 트랜지스터(T1)의 제1 전극에 인가되는 전압이 주기적으로 변경됨으로써 제1 트랜지스터(T1)의 히스테리시스 특성에 기인한 휘도 변화를 최소화할 수 있다.
한편, 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제1 및 제2사이클들(C1, C2) 각각에서 스캔 신호(GCCj)가 로우 레벨로 유지되므로, 제5 트랜지스터(T5)는 턴 오프 상태로 유지된다. 그러므로 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 스캔 신호(GCj)가 토글링되더라도 스캔 신호(GCj)에 의해 제1 노드(N1)의 전압 레벨은 변화하지 않는다.
구동 주파수가 제2 구동 주파수(예를 들면, 60Hz)일 때 제1 프레임(F1)의 제2 사이클(C2), 제2 프레임(F2)의 및 제1 및 제2 사이클들(C1, C2) 각각에서 동일한 스캔 신호(GCCj)가 로우 레벨로 유지되므로, 새로운 데이터 신호(Di)가 커패시터(Cst)로 전달되지 않는다. 제1 프레임(F1)의 제2 사이클(C2), 제2 프레임(F2)의 및 제1 및 제2 사이클들(C1, C2) 각각에서 발광 제어 신호들(EM1j, EM2j)은 로우 레벨로 천이하므로, 제6 및 제8 트랜지스터들(T6, T8)이 턴 온될 수 있다. 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에는 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다. 즉, 제1 프레임(F1)의 제1 사이클(C1)에 수신된 데이터 신호(Di)에 대응하는 전류가 제1 프레임(F1)의 제2 사이클(C2), 제2 프레임(F2)의 및 제1 및 제2 사이클들(C1, C2) 각각에서 발광 소자(ED)로 제공될 수 있다.
구동 주파수가 제2 구동 주파수(예를 들면, 60Hz)이면 데이터 쓰기(write) 동작은 제1 프레임(F1)의 제1 사이클(C1)에만 행해지지만, 제1 프레임(F1)의 제2 사이클(C2), 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 동일한 데이터 신호(Di)에 따른 발광이 이루어질 수 있다. 그러므로 구동 주파수가 240Hz인 것과 동일한 효과를 낼 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 7에 도시된 화소(PXAij)는 도 2에 도시된 화소(PXij)와 유사한 구성을 가지므로, 동일한 구성 요소들에 대해서는 동일한 인출 부호를 병기하고 중복되는 설명은 생략한다.
도 7을 참조하면, 화소(PXAij)는 제1 노드(N1)와 스캔 라인(GCLj) 사이에 연결된 제3 커패시터(Cb1)를 포함한다.
스캔 라인(GCLj)을 통해 전달되는 스캔 신호(GCj)가 로우 레벨에서 하이 레벨로 천이할 때 제3 커패시터(Cb1)에 의해서 제1 노드(N1)의 전압은 부스팅될 수 있다. 도 3에 도시된 제6 구간(P6)의 마지막에 스캔 신호(GCj)가 로우 레벨에서 하이 레벨로 천이할 때 제1 노드(N1)의 전압이 부스팅 레벨로 유지되다가 스캔 신호(GWj)가 로우 레벨로 천이하면, 데이터 신호(Di)의 전압 레벨(Vdata)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차(Vdata-Vth)만큼 더 상승하게 된다.
스캔 신호(GCCj)가 하이 레벨에서 로우 레벨로 천이할 때 제1 노드(N1)의 전압이 킥백 전압(Vkb)만큼 낮아지더라도 제3 커패시터(Cb1)에 의한 부스팅 전압만큼 보상될 수 있다. 제3 커패시터(C1b)는 부스팅 커패시터일 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 8에 도시된 화소(PXBij)는 도 2에 도시된 화소(PXij)와 유사한 구성을 가지므로, 동일한 구성 요소들에 대해서는 동일한 인출 부호를 병기하고 중복되는 설명은 생략한다.
도 8을 참조하면, 화소(PXBij)는 제3 노드(N3)와 스캔 라인(GCLj) 사이에 연결된 제3 커패시터(Cb2)를 포함한다.
스캔 라인(GCLj)을 통해 전달되는 스캔 신호(GCj)가 로우 레벨에서 하이 레벨로 천이할 때 제3 커패시터(Cb2)에 의해 제3 노드(N3)의 전압은 부스팅될 수 있다. 도 3에 도시된 제6 구간(P6)의 마지막에 스캔 신호(GCj)가 로우 레벨에서 하이 레벨로 천이할 때 제3 노드(N3)의 전압이 부스팅 레벨로 유지되다가 스캔 신호(GWj)가 로우 레벨로 천이하면, 데이터 신호(Di)의 전압 레벨(Vdata)만큼 더 상승하게 된다.
스캔 신호(GCCj)가 하이 레벨에서 로우 레벨로 천이할 때 제1 노드(N1)의 전압이 킥백 전압(Vkb)만큼 낮아지더라도 제3 커패시터(Cb2)에 의한 부스팅 전압만큼 보상될 수 있다. 제3 커패시터(Cb2)는 부스팅 커패시터일 수 있다.
도 9는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 9에는 도 1에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GCCL1-GCCLn) 중 j번째 스캔 라인들(GILj, GCLj, GWLj, GCCLj) 그리고 발광 제어 라인들(EML11-EML21, EML1n-EML2n) 중 j번째 발광 제어 라인들(EML1j, EML2j)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 1에 도시된 복수의 화소들(PX) 각각은 도 9에 도시된 화소(PXCij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다.
도 9를 참조하면, 일 실시예에 따른 표시 장치의 화소(PXCij)는 적어도 하나의 발광 소자(ED) 및 화소 회로를 포함한다. 화소 회로는 제1 내지 제4, 제6 내지 제9 트랜지스터들(T1-T4, T6-T9), 제1 및 제2 커패시터들(Cst, Chold)을 포함할 수 있다. 일 실시예에서, 발광 소자(ED)는 발광 다이오드(light emitting diode)일 수 있다.
일 실시예에서, 도 9에 도시된 화소(PXCij)는 도 2에 도시된 화소(PXij)의 제5 트랜지스터(T5) 및 제3 커패시터(Cb)를 포함하지 않는다.
일 실시예에서, 제1 내지 제4, 제6 내지 제9 트랜지스터들(T1-T4, T6-T9) 중 일부는 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이고, 나머지는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수 있다.
일 실시예에서, 제1, 제2 제6 내지 제8 트랜지스터들(T1, T2, T6-T9) 각각은 P-타입 트랜지스터이고, 제3, 제4, 제9 트랜지스터들(T3, T4, T9)는 N-타입 트랜지스터이다.
스캔 라인들(GILj, GCLj, GWLj, GCCLj)은 스캔 신호들(GIj, GCj, GWj, GCCj)을 각각 전달하고, 발광 제어 라인들(EML1j, EML2j)은 발광 제어 신호들(EM1j, EM2j)를 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di) 및 바이어스 신호(Bi) 중 어느 하나를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 1 참조)에 입력되는 입력 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제4 전압 라인들(VL1, VL2, VL3, VL4)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 전달할 수 있다. 제3 전압 라인(VL3) 및 제4 전압 라인(VL4)은 제1 초기화 전압 라인 및 제2 초기화 전압 라인으로 각각 불릴 수 있다.
제1 트랜지스터(T1)는 제8 트랜지스터(T8)를 경유하여 제1 전압 라인(VL1)과 전기적으로 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 소자(ED)의 애노드와 전기적으로 연결되는 제2 전극 및 제1 노드(N1)와 연결된 게이트 전극을 포함한다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 스캔 라인(GWLj)과 연결된 게이트 전극을 포함한다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극, 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다.
제4 트랜지스터(T4)는 제1 노드(N1)와 연결된 제1 전극, 제1 초기화 전압(VINT1)이 전달되는 제3 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EML2j)에 연결된 게이트 전극을 포함한다.
제7 트랜지스터(T7)는 발광 소자(ED)의 애노드에 연결된 제1 전극, 제4 전압 라인(VL4)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다.
제8 트랜지스터(T8)는 제1 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EML1j)에 연결된 게이트 전극을 포함한다. 제8 트랜지스터(T8)는 발광 제어 라인(EML1j)을 통해 수신되는 발광 제어 신호(EM1j)에 의해 턴 온되어서 제1 구동 전압(ELVDD)을 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제9 트랜지스터(T9)는 제1 트랜지스터(T1)의 제1 전극과 연결된 제1 전극, 제3 노드(N3)와 연결된 제2 전극 및 스캔 라인(GCCLj)과 연결된 게이트 전극을 포함한다.
제1 커패시터(Cst)는 제3 노드(N3)와 제1 노드(N1) 사이에 연결된다.
제2 커패시터(Chold)는 제1 전압 라인(VL1)과 제3 노드(N3) 사이에 연결된다.
도 10 및 도 11은 도 9에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 10은 구동 주파수가 제1 구동 주파수일 때 도 9에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 2 및 도 5를 참조하면, 구동 주파수가 제1 구동 주파수(예를 들면, 120Hz)일 제1 프레임(F1) 및 제2 프레임(F2) 각각은 제1 사이클(C1) 및 제2 사이클(C2)을 포함할 수 있다.
구동 주파수가 제1 구동 주파수일 때 발광 제어 신호들(EM1j, EM2j)은 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 로우 레벨)로 천이할 수 있다. 즉, 한 프레임은 2번의 발광 구간을 포함할 수 있다. 일 실시예에서, 제1 구동 주파수가 120Hz이면, 발광 제어 신호들(EM1j, EM2j) 각각의 주파수는 240Hz일 수 있다.
구동 주파수가 제1 구동 주파수일 때 스캔 신호(GCCj)는 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 하이 레벨)로 천이하고, 스캔 신호들(GIj, GCj)은 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 하이 레벨)로 복수 회(예를 들면, 2번) 천이할 수 있다.
구동 주파수가 제1 구동 주파수일 때 스캔 신호(GWj)는 제1 사이클(C1)에서 활성 레벨(예를 들면, 로우 레벨)로 천이하고, 제2 사이클(C2)에서 비활성 레벨(예를 들면, 하이 레벨)로 유지될 수 있다. 즉, 제1 사이클(C1)은 데이터 신호(Di)가 제공되는 사이클이고, 제2 사이클(C2)은 데이터 신호(Di)가 제공되지 않는 사이클일 수 있다.
제1 사이클(C1)에서 스캔 신호(GWj)가 로우 레벨이면 제2 트랜지스터(T2)가 턴 온되어서 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)이 제1 커패시터(Cst)에 저장된다. 이후 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
제2 사이클(C2)에서 스캔 신호(GWj)가 하이 레벨로 유지되므로, 새로운 데이터 신호(Di)가 수신되지 않는다. 제2 사이클(C2)의 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에는 제1 사이클(C1)에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
즉, 구동 주파수가 제1 구동 주파수일 때 제1 사이클(C1)에 수신된 데이터 신호(Di)에 대응하는 전류가 제1 사이클(C1) 및 제2 사이클(C2) 각각에서 발광 소자(ED)로 제공될 수 있다.
도 11은 구동 주파수가 제2 구동 주파수일 때 도 9에 도시된 화소의 동작을 설명하기 위한 스캔 신호들 및 발광 제어 신호들의 타이밍도이다.
도 9 및 도 11을 참조하면, 구동 주파수가 제2 구동 주파수일 때 제1 프레임(F1) 및 제2 프레임(F2) 각각은 제1 사이클(C1) 및 제2 사이클(C2)을 포함할 수 있다. 구동 주파수가 제2 구동 주파수일 때 1주기는 제1 프레임(F1)과 제2 프레임(F2)을 포함할 수 있다. 제2 구동 주파수는 제1 구동 주파수보다 낮은 주파수일 수 있다. 일 실시예에서, 제1 구동 주파수가 120Hz이고, 제2 구동 주파수가 60Hz일 수 있다.
구동 주파수가 제2 구동 주파수일 때 발광 제어 신호들(EM1j, EM2j)은 제1 프레임(F1) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 활성 레벨(예를 들면, 로우 레벨)로 천이할 수 있다. 즉, 한 프레임은 2번의 발광 구간을 포함할 수 있다.
구동 주파수가 제2 구동 주파수일 때 스캔 신호(GCCj)는 제1 프레임(F1)의 제1 사이클(C1)에서 활성 레벨(예를 들면, 하이 레벨)로 천이하고, 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 비활성 레벨(예를 들면, 로우 레벨)로 유지된다. 스캔 신호들(GIj, GCj)은 제1 프레임(F1)의 제1 사이클(C1)에서 활성 레벨(예를 들면, 로우 레벨)로 복수 회(예를 들면, 3번) 천이할 수 있다. 스캔 신호들(GIj, GCj)은 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 로우 레벨로 유지될 수 있다.
구동 주파수가 제2 구동 주파수일 때 스캔 신호(GWj)는 제1 프레임(F1) 및 제2 프레임(F2) 각각의 제1 사이클(C1)에서 활성 레벨(예를 들면, 로우 레벨)로 천이하고, 제1 프레임(F1) 및 제2 프레임(F2) 각각의 제2 사이클(C2)에서 비활성 레벨(예를 들면, 하이 레벨)로 유지될 수 있다. 제1 프레임(F1) 및 제2 프레임(F2) 각각의 제1 사이클(C1)에서 스캔 신호(GWj)가 활성 레벨(예를 들면, 로우 레벨)로 유지되는 시간은 발광 제어 신호들(EM1j, M2j)이 모두 하이 레벨로 유지되는 범위 내에서 다양하게 변경될 수 있다.
제1 프레임(F1)의 제1 사이클(C1)에서 스캔 신호(GWj)가 로우 레벨이면 제2 트랜지스터(T2)가 턴 온되어서 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)이 제1 커패시터(Cst)에 저장된다. 이후 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
제1 프레임(F1)의 제2 사이클(C2)에서 스캔 신호(GWj)가 하이 레벨로 유지되므로, 새로운 데이터 신호(Di)가 수신되지 않는다. 제2 사이클(C2)의 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에는 제1 사이클(C1)에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
제2 프레임(F2)의 제1 사이클(C1)에서 스캔 신호(GWj)가 로우 레벨이면 제2 트랜지스터(T2)가 턴 온되고, 바이어스 신호(Bi)가 제1 트랜지스터(T1)의 제1 전극으로 전달될 수 있다. 제1 트랜지스터(T1)의 제1 전극에는 데이터 라인(DLi)을 통해 제공되는 바이어스 신호(Bi)가 인가될 수 있다. 이때 스캔 신호(GCCj)는 로우 레벨이므로 제9 트랜지스터(T9)가 턴 오프 상태여서 바이어스 신호(Bi)는 제1 커패시터(Cst)에 저장되지 않는다. 제2 프레임(F2)의 제1 사이클(C1)의 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에는 제1 사이클(C1)에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
제2 프레임(F2)의 제2 사이클(C2)에서 스캔 신호(GWj)가 하이 레벨로 유지되므로, 새로운 데이터 신호(Di)가 수신되지 않는다. 제2 프레임(F2)의 제2 사이클(C2)의 제6 및 제8 트랜지스터들(T6, T8)이 턴 온되는 발광 구간에는 제1 사이클(C1)에서 커패시터(Cst)에 저장된 전하에 대응하는 전류가 발광 소자(ED)로 제공될 수 있다.
구동 주파수가 제2 구동 주파수일 때 제1 프레임(F1)의 제1 사이클(C1)은 유효한 데이터 신호(Di)가 제공되는 어드레스 스캔(address scan) 사이클로 불릴 수 있고, 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2)은 유효한 데이터 신호(Di)가 제공되지 않는 셀프 스캔(self-scan) 사이클들로 불릴 수 있다.
일 실시예에서, 제2 프레임(F2)의 제1 사이클(C1)은 바이어스 신호(Bi)가 제1 트랜지스터(T1)의 제1 전극에 인가되는 사이클이고, 제1 프레임(F1)의 제2 사이클(C2) 및 제2 프레임(F2)의 제2 사이클(C2) 각각은 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 제1 전극에 인가되는 사이클이다.
제1 트랜지스터(T1)의 제1 전극에는 제1 구동 전압(ELVDD), 바이어스 신호(Bi) 및 제1 구동 전압(ELVDD)이 번갈아 인가될 수 있다. 제1 트랜지스터(T1)의 제1 전극으로 인가되는 전압이 주기적으로 변경됨으로써 제1 트랜지스터(T1)의 히스테리시스 특성에 기인한 휘도 변화를 최소화할 수 있다.
구동 주파수가 제2 구동 주파수(예를 들면, 60Hz)이면 데이터 쓰기 동작은 제1 프레임(F1)의 제1 사이클(C1)에만 행해지지만, 제1 프레임(F1)의 제2 사이클(C2), 제2 프레임(F2)의 제1 및 제2 사이클들(C1, C2) 각각에서 동일한 데이터 신호(Di)에 따른 발광이 이루어질 수 있다. 그러므로 구동 주파수가 240Hz인 것과 동일한 효과를 낼 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
DD: 표시 장치
DP: 표시 패널
100: 구동 컨트롤러
200: 데이터 구동 회로
300: 전압 발생기
SD: 스캔 구동 회로
EDC: 발광 구동 회로
PX: 화소

Claims (26)

  1. 발광 소자;
    제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 소자와 전기적으로 연결되는 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결되고, 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 상기 제2 노드 사이에 연결되고, 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터; 및
    상기 제2 노드와 상기 제2 스캔 라인 사이에 연결된 부스팅 커패시터를 포함하는 화소.
  2. 제 1 항에 있어서,
    상기 제1 트랜지스터 및 상기 제3 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제2 트랜지스터는 N-타입 트랜지스터인 화소.
  3. 제 1 항에 있어서,
    데이터 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제1 트랜지스터의 상기 제1 전극과 제3 노드 사이에 연결되고, 상기 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터를 더 포함하는 화소.
  4. 제 3 항에 있어서,
    상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제2 트랜지스터 및 제5 트랜지스터는 각각 N-타입 트랜지스터인 화소.
  5. 제 3 항에 있어서,
    제1 초기화 전압 라인과 상기 제2 노드 사이에 연결되고, 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제6 트랜지스터;
    상기 발광 소자와 제2 초기화 전압 라인 사이에 연결되고, 상기 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터;
    상기 제1 전압 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제1 발광 제어 라인과 연결된 게이트 전극을 포함하는 제8 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결되고, 제2 발광 제어 라인과 연결된 게이트 전극을 포함하는 제9 트랜지스터; 및
    상기 제3 노드와 상기 제1 전압 라인 사이에 연결된 제2 커패시터를 더 포함하는 화소.
  6. 제 5 항에 있어서,
    초기화 구간동안 상기 제2 트랜지스터 및 상기 제6 트랜지스터가 턴 온되어서 상기 제1 초기화 전압 라인을 통해 수신되는 제1 초기화 전압이 상기 제1 트랜지스터의 상기 제1 게이트 전극으로 전달되고,
    상기 초기화 구간동안 상기 제7 트랜지스터가 턴 온되어서 상기 제2 초기화 전압 라인과 상기 발광 소자의 애노드가 전기적으로 연결되는 화소.
  7. 제 6 항에 있어서,
    보상 구간동안 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제5 트랜지스터 및 상기 제8 트랜지스터가 턴 온되어서 상기 제1 노드 및 상기 제3 노드에 상기 제1 트랜지스터의 문턱 전압과 상기 제1 구동 전압이 각각 제공되는 화소.
  8. 제 7 항에 있어서,
    상기 초기화 구간 및 상기 보상 구간은 번갈아 반복되는 화소.
  9. 제 7 항에 있어서,
    데이터 쓰기 구간동안 상기 데이터 라인을 통해 수신되는 신호가 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 통해 상기 제3 노드로 전달되고,
    상기 데이터 쓰기 구간은 상기 초기화 구간 및 상기 보상 구간과 중첩하지 않은 화소.
  10. 제 9 항에 있어서,
    제1 프레임은 제1 사이클 및 제2 사이클을 포함하고,
    상기 제1 사이클의 상기 데이터 쓰기 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고,
    상기 제2 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 상기 스캔 신호는 비활성 레벨로 유지되는 화소.
  11. 제 9 항에 있어서,
    제1 프레임 및 제2 프레임 각각은 제1 사이클 및 제2 사이클을 포함하고,
    상기 제1 프레임의 상기 제1 사이클의 상기 데이터 쓰기 구간 및 상기 제2 프레임의 상기 제1 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고,
    상기 제1 프레임의 상기 제2 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제3 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지되는 화소.
  12. 제 11 항에 있어서,
    상기 데이터 쓰기 구간동안 상기 데이터 라인으로 제공되는 신호는 데이터 신호이고,
    상기 바이어스 구간동안 상기 데이터 라인으로 제공되는 신호는 바이어스 신호인 화소.
  13. 제 12 항에 있어서,
    상기 제1 프레임의 상기 제2 사이클, 상기 제2 프레임의 상기 제1 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제4 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지되는 화소.
  14. 화소를 포함하는 표시 패널;
    제어 신호 및 입력 영상 신호를 수신하고, 출력 영상 신호, 제1 제어 신호 및 제2 제어 신호를 출력하는 구동 컨트롤러;
    상기 출력 영상 신호 및 상기 제1 제어 신호에 응답해서 상기 화소로 데이터 신호를 출력하는 데이터 구동 회로; 및
    상기 제2 제어 신호에 응답해서 상기 화소로 적어도 하나의 스캔 신호를 출력하는 스캔 구동 회로를 포함하되,
    상기 화소는,
    발광 소자;
    제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 소자와 전기적으로 연결되는 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결되고, 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 상기 제2 노드 사이에 연결되고, 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터; 및
    상기 제2 노드와 상기 제2 스캔 라인 사이에 연결된 부스팅 커패시터를 포함하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 제1 트랜지스터 및 상기 제3 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제2 트랜지스터는 N-타입 트랜지스터인 표시 장치.
  16. 제 14 항에 있어서,
    상기 화소는,
    데이터 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제1 트랜지스터의 상기 제1 전극과 제3 노드 사이에 연결되고, 상기 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 커패시터를 더 포함하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 화소는,
    제1 초기화 전압 라인과 상기 제2 노드 사이에 연결되고, 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제6 트랜지스터;
    상기 발광 소자와 제2 초기화 전압 라인 사이에 연결되고, 상기 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터;
    상기 제1 전압 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제1 발광 제어 라인과 연결된 게이트 전극을 포함하는 제8 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결되고, 제2 발광 제어 라인과 연결된 게이트 전극을 포함하는 제9 트랜지스터; 및
    상기 제3 노드와 상기 제1 전압 라인 사이에 연결된 제2 커패시터를 더 포함하는 표시 장치.
  18. 제 17 항에 있어서,
    초기화 구간동안 상기 제2 트랜지스터 및 상기 제6 트랜지스터가 턴 온되어서 상기 제1 초기화 전압 라인을 통해 수신되는 제1 초기화 전압이 상기 제1 트랜지스터의 상기 제1 게이트 전극으로 전달되고,
    상기 초기화 구간동안 상기 제7 트랜지스터가 턴 온되어서 상기 제2 초기화 전압 라인과 상기 발광 소자의 애노드가 전기적으로 연결되는 표시 장치.
  19. 제 18 항에 있어서,
    보상 구간동안 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제5 트랜지스터 및 상기 제8 트랜지스터가 턴 온되어서 상기 제1 노드 및 상기 제3 노드에 상기 제1 트랜지스터의 문턱 전압과 상기 제1 구동 전압이 각각 제공되는 표시 장치.
  20. 제 19 항에 있어서,
    상기 초기화 구간 및 상기 보상 구간은 번갈아 반복되는 표시 장치.
  21. 제 19 항에 있어서,
    데이터 쓰기 구간동안 상기 데이터 라인을 통해 수신되는 신호가 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 통해 상기 제3 노드로 전달되는 표시 장치.
  22. 제 21 항에 있어서,
    제1 프레임은 제1 사이클 및 제2 사이클을 포함하고,
    상기 제1 사이클의 상기 데이터 쓰기 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고,
    상기 제2 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 상기 스캔 신호는 복수 회 상기 활성 레벨로 천이하는 표시 장치.
  23. 제 21 항에 있어서,
    제1 프레임 및 제2 프레임 각각은 제1 사이클 및 제2 사이클을 포함하고,
    상기 제1 사이클의 상기 데이터 쓰기 구간 및 상기 제2 프레임의 상기 제1 사이클의 바이어스 구간동안 상기 제3 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고,
    상기 제1 프레임의 상기 제2 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제3 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지되는 표시 장치.
  24. 발광 소자;
    제1 전압을 수신하는 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 소자와 전기적으로 연결되는 제2 전극 및 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    데이터 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 상기 제1 노드 사이에 연결되고, 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제1 노드와 초기화 전압 라인 사이에 연결되고, 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제1 트랜지스터의 상기 제1 전극과 제2 노드 사이에 연결되고, 제4 스캔 라인과 연결된 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 노드와 상기 제2 노드 사이에 연결된 커패시터를 포함하되,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 각각 P-타입 트랜지스터이고, 상기 제3 내지 제5 트랜지스터들 각각은 N-타입 트랜지스터인 화소.
  25. 제 24 항에 있어서,
    제1 프레임 및 제2 프레임 각각은 제1 사이클 및 제2 사이클을 포함하고,
    상기 제1 사이클의 데이터 쓰기 구간 및 상기 제2 프레임의 제1 사이클의 바이어스 구간동안 상기 제1 스캔 라인으로 제공되는 스캔 신호는 활성 레벨로 천이하고,
    상기 제1 프레임의 상기 제2 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제1 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지되는 화소.
  26. 제 25 항에 있어서,
    상기 제1 프레임의 상기 제2 사이클, 상기 제2 프레임의 상기 제1 사이클 및 상기 제2 프레임의 상기 제2 사이클 각각에서 상기 제4 스캔 라인으로 제공되는 스캔 신호는 비활성 레벨로 유지되는 화소.
KR1020220021073A 2022-02-17 2022-02-17 화소 및 표시 장치 KR20230124160A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220021073A KR20230124160A (ko) 2022-02-17 2022-02-17 화소 및 표시 장치
US17/970,623 US11862072B2 (en) 2022-02-17 2022-10-21 Pixel and display device
CN202310143633.7A CN116612713A (zh) 2022-02-17 2023-02-07 像素和显示装置
US18/374,070 US20240029641A1 (en) 2022-02-17 2023-09-28 Pixel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220021073A KR20230124160A (ko) 2022-02-17 2022-02-17 화소 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20230124160A true KR20230124160A (ko) 2023-08-25

Family

ID=87680621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220021073A KR20230124160A (ko) 2022-02-17 2022-02-17 화소 및 표시 장치

Country Status (3)

Country Link
US (2) US11862072B2 (ko)
KR (1) KR20230124160A (ko)
CN (1) CN116612713A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR100658616B1 (ko) * 2004-05-31 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100846984B1 (ko) * 2007-02-27 2008-07-17 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR101982074B1 (ko) * 2012-10-08 2019-08-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102045546B1 (ko) 2012-11-12 2019-12-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
US20190295469A1 (en) * 2017-08-01 2019-09-26 Sharp Kabushiki Kaisha Display device
US10679558B2 (en) * 2017-09-25 2020-06-09 Sharp Kabushiki Kaisha Display device
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR20210013460A (ko) 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20230274690A1 (en) 2023-08-31
US20240029641A1 (en) 2024-01-25
CN116612713A (zh) 2023-08-18
US11862072B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
CN111048041B (zh) 像素电路及其驱动方法、显示面板和显示装置
WO2021238470A1 (zh) 像素电路及其驱动方法、显示面板
WO2019233120A1 (zh) 像素电路及其驱动方法、显示面板
WO2020192278A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
US11615738B2 (en) Pixel driving circuit and driving method therefor, display panel, and display apparatus
KR102653575B1 (ko) 표시 장치
WO2021082970A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US11620939B2 (en) Pixel driving circuit and driving method therefor, display panel, and display apparatus
US20230086572A1 (en) Display device and driving method thereof
CN114120919A (zh) 显示装置
CN110867162B (zh) 像素驱动电路及其驱动方法、显示面板
CN117649822A (zh) 像素、显示装置和像素的驱动方法
CN112470210A (zh) 时钟及电压生成电路和包括时钟及电压生成电路的显示装置
KR20230124160A (ko) 화소 및 표시 장치
KR20230007609A (ko) 표시 장치
KR20230049176A (ko) 표시 장치
KR20220030514A (ko) 표시 장치 및 그것의 구동 방법
US20230419882A1 (en) Display device
US11948498B2 (en) Display device and driving method thereof
US20220238076A1 (en) Display device and method for driving the same
KR20230016744A (ko) 표시 장치 및 그것의 구동 방법
KR20230172075A (ko) 표시 장치 및 표시 장치 구동 방법
KR20240051384A (ko) 인버터 회로, 스캔 구동 회로 및 표시 장치
KR20220082178A (ko) 화소 및 표시 장치
KR20230116984A (ko) 표시 장치 및 그것의 구동 방법