CN117649822A - 像素、显示装置和像素的驱动方法 - Google Patents

像素、显示装置和像素的驱动方法 Download PDF

Info

Publication number
CN117649822A
CN117649822A CN202311116817.0A CN202311116817A CN117649822A CN 117649822 A CN117649822 A CN 117649822A CN 202311116817 A CN202311116817 A CN 202311116817A CN 117649822 A CN117649822 A CN 117649822A
Authority
CN
China
Prior art keywords
transistor
line
scan
pixel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311116817.0A
Other languages
English (en)
Inventor
梁珍旭
金裕澈
李栋揆
林栽瑾
全宰贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117649822A publication Critical patent/CN117649822A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及像素、显示装置和像素的驱动方法。所述像素连接到第一扫描线和第一驱动电压线，所述像素包括：发光元件，包括阳极和阴极；第一晶体管，包括第一电极、第二电极以及连接到第一节点的栅极电极；第一电容器，连接在第一节点和第二节点之间；第二晶体管，连接在第一晶体管的第二电极和第一节点之间并且包括连接到第一扫描线的栅极电极；第三晶体管，包括第一电极、连接到第二节点的第二电极以及连接到第一扫描线的栅极电极；以及第四晶体管，包括连接到第一驱动电压线的第一电极、连接到第一晶体管的第一电极的第二电极以及连接到第一扫描线的栅极电极。

Description

像素、显示装置和像素的驱动方法
相关申请的交叉引用
本申请要求于2022年9月2日提交的韩国专利申请第10-2022-0111180号的优先权及从其获取的所有权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
在本文中描述的本公开的实施例涉及一种显示装置。
背景技术
一种显示装置包括连接到相应数据线和相应扫描线的像素。一般地说，像素中的每一者包括发光元件和用于控制流向发光元件的电流的像素电路。响应于数据信号，像素电路可以控制经由发光元件从被施加有第一驱动电压的端子流向被施加有第二驱动电压的端子的电流。这时，可以响应于流过发光元件的电流产生具有预定亮度的光。
发明内容
本公开的实施例提供了能够以相对高的操作频率操作的像素和显示装置。
在实施例中，连接到第一扫描线和第一驱动电压线的像素包括：发光元件，包括阳极和阴极；第一晶体管，包括第一电极、第二电极以及连接到第一节点的栅极电极；第一电容器，连接在所述第一节点和第二节点之间；第二晶体管，连接在所述第一晶体管的所述第二电极和所述第一节点之间，并且包括连接到所述第一扫描线的栅极电极；第三晶体管，包括第一电极、连接到所述第二节点的第二电极以及连接到所述第一扫描线的栅极电极；以及第四晶体管，包括连接到所述第一驱动电压线的第一电极、连接到所述第一晶体管的所述第一电极的第二电极以及连接到所述第一扫描线的栅极电极。
在实施例中，当被提供到所述第一扫描线的第一扫描信号在补偿时段期间处于激活电平时，来自所述第一驱动电压线的第一驱动电压可以经由所述第四晶体管、所述第一晶体管和所述第二晶体管被传输到所述第一节点。
在实施例中，所述第三晶体管的所述第一电极可以连接到所述第一驱动电压线。当所述第一扫描信号在所述补偿时段期间处于激活电平时，来自所述第一驱动电压线的所述第一驱动电压可以经由所述第三晶体管被传输到所述第二节点。
在实施例中，所述像素可以进一步连接到第二扫描线，并且还可以包括：第五晶体管，连接在所述第一节点和所述第二驱动电压线之间，并且包括连接到第二扫描线的栅极电极。当被提供到所述第二扫描线的第二扫描信号在初始化时段期间处于激活电平时，来自所述第二驱动电压线的第二驱动电压可以经由所述第五晶体管被传输到所述第一节点。
在实施例中，所述初始化时段和所述补偿时段交替地重复多次。
在实施例中，所述像素可以进一步连接到第三扫描线和第三驱动电压线，并且还可以包括：第六晶体管，连接在所述第二驱动电压线和所述发光元件的所述阳极之间，并且包括连接到所述第三扫描线的栅极电极；以及第七晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间，并且包括连接到所述第三扫描线的栅极电极。
在实施例中，所述像素可以进一步连接到发射线，并且还可以包括：第八晶体管，连接在所述第一驱动电压线和所述第一晶体管的所述第一电极之间，并且包括连接到所述发射线的栅极电极；以及第九晶体管，连接在所述第一晶体管的所述第二电极和所述发光元件的所述阳极之间，并且包括连接到所述发射线的栅极电极。
在实施例中，所述像素可以进一步连接到数据线和第四扫描线，并且还可以包括：第十晶体管，连接在所述数据线和所述第二节点之间，并且包括连接到所述第四扫描线的栅极电极。
在实施例中，所述像素可以进一步连接到第三驱动电压线、第四驱动电压线和第三扫描线，并且还可以包括：第十一晶体管，连接在所述第四驱动电压线和所述发光元件的所述阳极之间，并且包括连接到所述第三扫描线的栅极电极；以及第十二晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间，并且包括连接到所述第三扫描线的栅极电极。
在实施例中，所述像素可以进一步连接到第五电压线，并且所述第三晶体管的所述第一电极可以连接到所述第五电压线，并且接收基准电压。
在实施例中，所述像素可以进一步连接到第三扫描线、第三驱动电压线和第四驱动电压线，并且还可以包括：第十三晶体管，连接在所述第四驱动电压线和所述发光元件的所述阳极之间，并且包括连接到所述第三扫描线的栅极电极；以及第十四晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间，并且包括连接到所述第三扫描线的栅极电极。
在实施例中，所述第三晶体管的所述第一电极可以连接到所述第四晶体管的所述第二电极。
在实施例中，所述像素可以进一步连接到第三扫描线、第三驱动电压线和第四驱动电压线，并且还可以包括：第十五晶体管，连接在所述第四驱动电压线和所述发光元件的所述阳极之间，并且包括连接到所述第三扫描线的栅极电极；以及第十六晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间，并且包括连接到所述第三扫描线的栅极电极。
在实施例中，一种显示装置包括：显示面板，包括连接到多条扫描线、发射线和数据线的像素；驱动电路，响应于扫描控制信号，驱动所述多条扫描线和所述发射线；驱动控制器，输出所述扫描控制信号；以及电压发生器，产生多个驱动电压。所述像素包括：发光元件，包括阳极和阴极；第一晶体管，包括第一电极、第二电极以及连接到第一节点的栅极电极；第一电容器，连接在所述第一节点和第二节点之间；第二晶体管，连接在所述第一晶体管的所述第二电极和所述第一节点之间，并且包括连接到所述多条扫描线之中的第一扫描线的栅极电极；第三晶体管，包括第一电极、连接到所述第二节点的第二电极以及连接到所述第一扫描线的栅极电极；以及第四晶体管，包括连接到传输所述多个驱动电压之中的第一驱动电压的第一驱动电压线的第一电极、连接到所述第一晶体管的所述第一电极的第二电极以及连接到所述第一扫描线的栅极电极。当被提供到所述第一扫描线的第一扫描信号处于激活电平时，所述第一驱动电压可以经由所述第四晶体管、所述第一晶体管和所述第二晶体管被传输到所述第一节点。
在实施例中，所述第三晶体管的所述第一电极可以连接到所述第一驱动电压线。当所述第一扫描信号处于激活电平时，所述第一驱动电压可以经由所述第三晶体管被传输到所述第二节点。
在实施例中，所述像素还可以包括：第五晶体管，连接在所述第一驱动电压线和所述第一晶体管的所述第一电极之间，并且包括连接到传输发射信号的所述发射线的栅极电极；以及第六晶体管，连接在所述第一晶体管的所述第二电极和所述发光元件的所述阳极之间，并且包括连接到所述发射线的栅极电极。
在实施例中，所述第三晶体管的所述第一电极可以连接到所述第四晶体管的所述第二电极。
在实施例中，所述像素还可以包括：第七晶体管，连接在所述数据线和所述第二节点之间，并且包括连接到所述多条扫描线之中的第二扫描线的栅极电极；第八晶体管，连接在所述第一节点和第二驱动电压线之间并且包括连接到所述多条扫描线之中的第三扫描线的栅极电极；第九晶体管，连接在所述第二驱动电压线和所述发光元件的所述阳极之间，并且包括连接到所述多条扫描线之中的第四扫描线的栅极电极；以及第十晶体管，连接在第三驱动电压线和所述第一晶体管的所述第一电极之间，并且包括连接到所述第四扫描线的栅极电极。
在实施例中，所述驱动电路可以包括：发射驱动电路，响应于所述扫描控制信号将所述发射信号输出到所述发射线；第一扫描驱动电路，响应于所述扫描控制信号输出所述第一扫描信号；第二扫描驱动电路，响应于所述扫描控制信号将第二扫描信号和第三扫描信号分别输出到所述第二扫描线和所述第三扫描线；以及第三扫描驱动电路，响应于所述扫描控制信号将第四扫描信号输出到所述第四扫描线。
在实施例中，一种像素的驱动方法，所述像素包括：第一晶体管，包括第一电极、连接到第一节点的第二电极和栅极电极；以及电容器，连接在所述第一节点和第二节点之间，所述方法包括：输出处于激活电平的第一扫描信号使得初始化电压被传输到所述第一节点的初始化操作；以及输出处于激活电平的第二扫描信号使得第一驱动电压被传输到所述第一节点和所述第二节点的补偿操作。在所述补偿操作中，第二晶体管导通，所述第二晶体管包括连接到传输所述第一驱动电压的第一驱动电压线的第一电极、连接到所述第一晶体管的所述第一电极的第二电极以及接收所述第一扫描信号的栅极电极。
在实施例中，在所述补偿操作中，连接在所述第一驱动电压线和所述第二节点之间的第三晶体管可以导通。
在实施例中，在所述补偿操作中，连接在所述第二晶体管的所述第二电极和所述第二节点之间的第四晶体管可以导通。
在实施例中，在所述补偿操作中，连接在用于传输基准电压的第二驱动电压线和所述第二节点之间的第五晶体管可以导通。
附图说明
通过参照附图详细描述本公开的实施例，本公开的以上和其它实施例、优点和特征将变得明显。
图1是根据本公开的显示装置的实施例的框图。
图2是根据本公开的像素的实施例的电路图。
图3A和图3B是用于描述显示装置的操作的时序图。
图4A是用于描述像素的在写入时段期间的操作的时序图。
图4B是用于描述像素的在保持时段期间的操作的时序图。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H是用于描述像素的操作的图。
图6是示出图1中所示的第一驱动电路的框图。
图7是示出图1中所示的第二驱动电路的框图。
图8是根据本公开的像素的实施例的电路图。
图9是根据本公开的像素的实施例的电路图。
图10是根据本公开的像素的实施例的电路图。
图11是根据本公开的像素的实施例的电路图。
图12是根据本公开的像素的实施例的电路图。
具体实施方式
在说明书中，表述第一组件(或区、层、部件等)“在”第二组件“上”、“与”第二组件“连接”或“耦接”表示第一组件直接在第二组件上、第一组件与第二组件直接连接或直接耦接，或者表示第三组件介于第一组件和第二组件之间。
同样的附图标记指示同样的组件。术语“和/或”包括相关联所列项的一个或多个组合。
尽管术语“第一”、“第二”等可以用于描述各种组件，但是这些组件不应被解释为受这些术语的限制。这些术语仅用于将一个组件与另一组件区分开。例如，在不脱离本公开的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。冠词“一”、“一个(者/种)”和“所述(该)”是单数的，因为它们具有单个指示物，但是在说明书中使用单数形式不应排除多于一个指示物的存在。
将理解的是，术语“包括”、“包含”、“具有”等说明在说明书中描述的特征、数字、步骤、操作、元件或组件或者它们的组合的存在，但不排除一个或多个其他特征、数字、步骤、操作、元件或组件或它们的组合的存在或附加可能性。
除非另外定义，否则在说明书中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员所通常理解的含义相同的含义。此外，除非在本文中明确地定义，否则术语(诸如在通用词典中定义的术语)应当被解释为具有与在相关技术的背景中的含义相一致的含义，并且不应当以理想化的或过于形式化的含义来解释。
在下文中，将参照附图描述本公开的实施例。
图1是根据本公开的显示装置DD的实施例的框图。
参照图1，显示装置DD包括显示面板DP、驱动控制器100、数据驱动电路200和电压发生器500。在本公开的实施例中的显示装置DD可以是诸如平板个人计算机(“PC”)、智能电话、个人数字助理(“PDA”)、便携式多媒体播放器(“PMP”)、游戏机或腕表式电子装置等便携式终端。然而，本公开不限于此。除了诸如电视机或户外广告牌的大型电子设备之外，在本公开的实施例中的显示装置DD可以用于诸如个人计算机、笔记本计算机、自助式信息亭(kiosk)、汽车导航单元和照相机的中小型电子装置。仅在实施例中提供以上示例，并且明显的是，在不脱离本公开的构思的情况下，显示装置DD可以被应用于任何其他电子装置。
驱动控制器100接收包括输入图像信号RGB和控制信号CTRL的输入信号。驱动控制器100通过将输入图像信号RGB的数据格式转换为与数据驱动电路200的接口规格相匹配来产生输出图像信号DS。驱动控制器100可以输出用于控制待在显示面板DP上显示的图像被显示的第一扫描控制信号SCS1、第二扫描控制信号SCS2和数据控制信号DCS。
数据驱动电路200从驱动控制器100接收数据控制信号DCS和输出图像信号DS。数据驱动电路200将输出图像信号DS转换为数据信号并且将数据信号输出到稍后将要描述的多条数据线DL1至DLm(例如，数据线DL1、DL2、……和DLm)(m是大于0的自然数)。数据信号指与输出图像信号DS的灰度级值对应的模拟电压。
电压发生器500产生被期望用于操作显示面板DP的电压。在实施例中，电压发生器500产生第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压(在权利要求中，也被称为第二驱动电压)VINT以及偏置电压Vbias。
显示面板DP包括扫描线GIL1至GILn、GCL1至GCLn和GWL1至GWLn以及EBL1至EBLn、发射线EML1至EMLn、数据线DL1至DLm以及像素PX。这里，n是大于0的自然数。显示面板DP可以包括第一驱动电路300和第二驱动电路400。在实施例中，第一驱动电路300布置在显示面板DP的第一侧，并且第二驱动电路400布置在显示面板DP的第二侧。扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn和EBL1至EBLn以及发射线EML1至EMLn可以电连接到第一驱动电路300和第二驱动电路400。在实施例中，像素PX可以设置在显示面板DP的显示区域DA中，并且第一驱动电路300和第二驱动电路400可以设置在显示面板DP的非显示区域NDA中。
扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn和EBL1至EBLn以及发射线EML1至EMLn布置为在第二方向DR2上彼此间隔开。数据线DL1至DLm在与第二方向DR2相反的方向上从数据驱动电路200延伸，并且布置为在第一方向DR1上彼此间隔开。
在图1中所示的示例中，第一驱动电路300和第二驱动电路400布置为彼此面对，像素PX介于第一驱动电路300和第二驱动电路400之间，但本公开不限于此。在实施例中，显示面板DP可以仅包括第一驱动电路300和第二驱动电路400中的一者。
多个像素PX电连接到扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn和EBL1至EBLn、发射线EML1至EMLn以及数据线DL1至DLm。多个像素PX中的每一者可以电连接到四条扫描线和一条发射线。在实施例中，如图1中所示，第一行的像素PX可以连接到扫描线GIL1、GCL1、GWL1和EBL1以及发射线EML1。此外，第i行(i是大于0且等于或小于n的自然数)的像素PX可以连接到扫描线GILi、GCLi、GWLi和EBLi以及发射线EMLi。
多个像素PX中的每一者包括发光元件ED(参见图2)和用于控制发光元件ED的发射的像素电路。像素电路可以包括一个或多个晶体管和一个或多个电容器。第一驱动电路300和第二驱动电路400可以包括与像素电路中的晶体管通过相同的工艺形成的晶体管。
多个像素PX中的每一者接收第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT和偏置电压Vbias。
第一驱动电路300从驱动控制器100接收第一扫描控制信号SCS1。响应于第一扫描控制信号SCS1，第一驱动电路300可以将扫描信号输出到扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn和EBL1至EBLn，并且可以将发射信号输出到发射线EML1至EMLn。
第二驱动电路400从驱动控制器100接收第二扫描控制信号SCS2。响应于第二扫描控制信号SCS2，第二驱动电路400可以将扫描信号输出到扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn和EBL1至EBLn并且可以将发射信号输出到发射线EML1至EMLn。
在实施例中，从第一驱动电路300输出到扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn和EBL1至EBLn的扫描信号以及输出到发射线EML1至EMLn的发射信号与从第二驱动电路400输出到扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn和EBL1至EBLn的扫描信号以及输出到发射线EML1至EMLn的发射信号基本相同。
在实施例中，显示面板DP可以仅包括第一驱动电路300和第二驱动电路400中的一者。
图2是根据本公开的像素PXij的实施例的电路图。
图2示出了连接到第j数据线DLj(也称为“数据线DLj”)、第i扫描线GILi、GCLi、GWLi和EBLi(也称为“扫描线GILi、GCLi、GWLi和EBLi”)以及第i发射线EMLi(也称为“发射线EMLi”)的像素PXij。这里，j是大于0且等于或小于m的自然数。
参照图1和图2，图1中所示的多个像素PX中的每一者可以具有与图2中所示的像素PXij的电路配置相同的电路配置。在实施例中，像素PXij包括发光元件ED和像素电路。在实施例中，发光元件ED可以是发光二极管。在实施例中，像素PXij的像素电路包括十个晶体管T1至T10、第一电容器Cst和第二电容器Chold。本公开的像素PXij的电路配置不限于图2中的实施例。被包括在像素PXij中的晶体管的数量和/或电容器的数量以及它们的连接关系可以以各种方式修改。
在实施例中，第一晶体管T1至第十晶体管T10中的每一者是具有低温多晶硅(“LTPS”)半导体层的P型晶体管。然而，本公开不限于此。在实施例中，通过使用氧化物半导体作为半导体层，第一晶体管T1至第十晶体管T10可以是N型晶体管。在实施例中，第一晶体管T1至第十晶体管T10中的至少一者可以是N型晶体管，并且第一晶体管T1至第十晶体管T10中的其他晶体管可以是P型晶体管。
扫描线GILi、GCLi、GWLi和EBLi可以分别传输扫描信号GIi、GCi、GWi和EBi。发射线EMLi可以传输发射信号EMi。数据线DLj传输数据信号Dj。数据信号Dj可以具有与被输入到显示装置DD的输入图像信号RGB对应的电压电平。第一驱动电压线VL1、第二驱动电压线VL2、第三驱动电压线VL3和第四驱动电压线VL4可以分别传输第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT和偏置电压Vbias。
第一晶体管T1包括经由第八晶体管T8连接到第一驱动电压线VL1的第一电极、经由第六晶体管T6电连接到发光元件ED的阳极的第二电极以及连接到第一节点N1的栅极电极。
第二晶体管(在权利要求中，也被称为第十晶体管)T2包括连接到数据线DLj的第一电极、连接到第二节点N2的第二电极以及连接到扫描线(在权利要求中，也被称为第四扫描线)GWLi的栅极电极。第二晶体管T2可以响应于经由扫描线GWLi接收的扫描信号(在权利要求中，也被称为第四扫描信号)GWi而导通，并且可以将从数据线DLj接收的数据信号Dj传输到第二节点N2。
第三晶体管(在权利要求中，也被称为第二晶体管)T3包括连接到第一晶体管T1的第二电极的第一电极、连接到第一节点N1的第二电极以及连接到扫描线(在权利要求中，也被称为第一扫描线)GCLi的栅极电极。第三晶体管T3可以响应于经由扫描线GCLi接收的扫描信号(在权利要求中，也被称为第一扫描信号)GCi而导通，以连接第一节点N1(即，第一晶体管T1的栅极电极)和第一晶体管T1的第二电极。
第四晶体管(在权利要求中，也被称为第五晶体管)T4包括连接到第一节点N1的第一电极、连接到第三驱动电压线(在权利要求中，也被称为第二驱动电压线)VL3的第二电极以及连接到扫描线(在权利要求中，也被称为第二扫描线)GILi的栅极电极。第四晶体管T4可以响应于经由扫描线GILi接收的扫描信号(在权利要求中，也被称为第二扫描信号)GIi而导通，以将第一初始化电压VINT传输到第一节点N1(即，第一晶体管T1的栅极电极)。
第五晶体管(在权利要求中，也被称为第三晶体管)T5包括连接到第一驱动电压线VL1的第一电极、连接到第二节点N2的第二电极以及连接到扫描线GCLi的栅极电极。第五晶体管T5可以响应于经由扫描线GCLi接收的扫描信号GCi而导通，以将第一驱动电压ELVDD传输到第二节点N2。
第六晶体管(在权利要求中，也被称为第九晶体管)T6包括与第一晶体管T1的第二电极连接的第一电极、与发光元件ED的阳极连接的第二电极以及连接到发射线EMLi的栅极电极。
第七晶体管(在权利要求中，也被称为第六晶体管)T7包括连接到发光元件ED的阳极的第一电极、连接到第三驱动电压线VL3的第二电极以及连接到扫描线(在权利要求中，也被称为第三扫描线)EBLi的栅极电极。第七晶体管T7可以响应于经由扫描线EBLi接收的扫描信号(在权利要求中，也被称为第三扫描信号)EBi而导通，以将发光元件ED的阳极初始化为第三驱动电压线VL3的第一初始化电压VINT。
第八晶体管T8包括连接到第一驱动电压线VL1的第一电极、连接到第一晶体管T1的第一电极的第二电极以及连接到发射线EMLi的栅极电极。
第六晶体管T6和第八晶体管T8中的每一者可以响应于经由发射线EMLi接收的发射信号EMi而同时导通。当第六晶体管T6和第八晶体管T8导通时，可以经由第八晶体管T8、第一晶体管T1和第六晶体管T6在第一驱动电压线VL1和发光元件ED之间形成电流路径。
第九晶体管(在权利要求中，也被称为第七晶体管)T9包括连接到第四驱动电压线(在权利要求中，也被称为第三驱动电压线)VL4的第一电极、连接到第一晶体管T1的第一电极的第二电极以及连接到扫描线EBLi的栅极电极。第九晶体管T9响应于经由扫描线EBLi接收的扫描信号EBi而导通，以将偏置电压Vbias传输到第一晶体管T1的第一电极。
第十晶体管(在权利要求中，也被称为第四晶体管)T10包括连接到第一驱动电压线VL1的第一电极、连接到第一晶体管T1的第一电极的第二电极以及连接到扫描线GCLi的栅极电极。第十晶体管T10可以响应于经由扫描线GCLi接收的扫描信号GCi而导通，以将第一驱动电压ELVDD传输到第一晶体管T1的第一电极。
第一电容器Cst连接在第一节点N1和第二节点N2之间。第二电容器Chold连接在第一驱动电压线VL1和第二节点N2之间。
图3A和图3B是用于描述显示装置DD(参见图1)的操作的时序图。
参照图1、图2、图3A和图3B，在以下描述中，描述了显示装置DD以第一操作频率(例如，240赫兹(Hz))和第二操作频率(例如，120Hz)操作。然而，本公开不限于此。显示装置DD的操作频率可以以各种方式改变。在实施例中，显示装置DD的操作频率可以被选择为第一操作频率和第二操作频率中的一者。另外，显示装置DD可以在其中在操作期间操作频率频繁改变而不将操作频率固定为预定频率的可变频率模式下操作。在实施例中，可以依据输入图像信号RGB和/或控制信号CTRL的频率来确定显示装置DD的操作频率。
驱动控制器100响应于控制信号CTRL将第一扫描控制信号SCS1和第二扫描控制信号SCS2分别提供到第一驱动电路300和第二驱动电路400。控制信号CTRL可以包括同步信号V_SYNC。第一驱动电路300和第二驱动电路400可以分别响应于第一扫描控制信号SCS1和第二扫描控制信号SCS2而输出与操作频率对应的扫描信号。
图3A和图3B中所示的扫描信号GW1至GWn可以被分别提供到图1中所示的扫描线GWL1至GWLn。图3A和图3B中所示的扫描信号EB1至EBn可以被分别提供到图1中所示的扫描线EBL1至EBLn。
图3A是当显示装置DD的操作频率是第一操作频率(例如，240Hz)时的起始信号和扫描信号的时序图。
参照图1和图3A，当操作频率是第一操作频率(例如，240Hz)时，帧F11和F12中的每一者可以包括一个写入时段WP和一个保持时段HP。同步信号V_SYNC可以是指示写入时段WP和保持时段HP中的每一者的开始的信号。
在帧F11和F12中的每一者中的写入时段WP期间，第一驱动电路300和第二驱动电路400将扫描信号GW1至GWn(例如，扫描信号GW1、GW2、……和GWn)顺序地激活为激活电平(例如，相对低的电平)，并且将扫描信号EB1至EBn(例如，扫描信号EB1、EB2、……和EBn)顺序地激活为相对低的电平。图3A只示出了扫描信号GW1至GWn以及扫描信号EB1至EBn。然而，由扫描线GCL1至GCLn和GIL1至GILn提供的扫描信号以及由发射线EML1至EMLn提供的发射信号可以在帧F11和F12中的每一者中的写入时段WP期间被顺序地激活。
在保持时段HP期间，第一驱动电路300和第二驱动电路400可以将扫描信号GW1至GWn保持处于非激活电平(例如，相对高的电平)，并且可以顺序地激活扫描信号EB1至EBn。尽管在图3A中未示出，但正如在以上对扫描信号GW1至GWn的描述中，在保持时段HP期间，第一驱动电路300和第二驱动电路400可以将被提供到扫描线GCL1至GCLn和GIL1至GILn的扫描信号以及被提供到发射线EML1至EMLn的发射信号保持为非激活电平(例如，相对高的电平)。
在保持时段HP期间，第一驱动电路300和第二驱动电路400可以顺序地激活扫描信号EB1至EBn。换句话说，在帧F11和F12中的每一者的保持时段HP期间，仅扫描信号EB1至EBn可以被顺序地激活，并且其他扫描信号和发射信号可以被保持处于非激活电平。
图3B是当显示装置DD的操作频率是第二操作频率(例如，120Hz)时的起始信号和扫描信号的时序图。
参照图1和图3B，当操作频率是第二操作频率(例如，120Hz)时，帧F21的时段(或持续时间)可以是图3A中所示的帧F11和F12中的每一者的时段的两倍。帧F21可以包括一个写入时段WP和三个保持时段HP。在帧F21的写入时段WP期间，第一驱动电路300和第二驱动电路400将扫描信号GW1至GWn顺序地激活为相对低的电平，并且将扫描信号EB1至EBn顺序地激活为相对低的电平。图3B只示出了扫描信号GW1至GWn以及扫描信号EB1至EBn。然而，在帧F11和F12中的每一者中的写入时段WP期间，由扫描线GCL1至GCLn和GIL1至GILn提供的扫描信号以及由发射线EML1至EMLn提供的发射信号也可以被顺序地激活。
在保持时段HP期间，第一驱动电路300和第二驱动电路400可以将扫描信号GW1至GWn保持处于非激活电平(例如，相对高的电平)，并且可以顺序地激活扫描信号EB1至EBn。尽管在图3B中未示出，但正如以上对扫描信号GW1至GWn的描述中，在保持时段HP期间，第一驱动电路300和第二驱动电路400可以将被提供到扫描线GCL1至GCLn和GIL1至GILn的扫描信号以及被提供到发射线EML1至EMLn的发射信号保持为非激活电平(例如，相对高的电平)。
在保持时段HP期间，第一驱动电路300和第二驱动电路400可以顺序地激活扫描信号EB1至EBn。换句话说，在帧F21的三个保持时段HP中的每一者期间，仅扫描信号EB1至EBn可以被顺序地激活，并且其他扫描信号和发射信号可以被保持处于非激活电平。
图4A是用于描述像素PXij的在写入时段WP期间的操作的时序图。
图4B是用于描述像素PXij的在保持时段HP期间的操作的时序图。
如图4A中所示，写入时段WP可以包括第一时段P1、第二时段P2、第三时段P3、第四时段P4、第五时段P5、第六时段P6和第七时段P7。如图4B中所示，保持时段HP可以包括第八时段P8。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H是用于描述像素PXij的操作的图。
参照图4A和图5A，在写入时段WP的第一时段P1期间，扫描信号GCi、GWi和EBi以及发射信号EMi处于非激活电平(例如，相对高的电平)，并且扫描信号GIi处于激活电平(例如，相对低的电平)。第四晶体管T4响应于激活电平的扫描信号GIi而导通。因此，在第一时段P1期间，初始化电压VINT可以经由第四晶体管T4传输到第一节点N1。第一时段P1可以是用于将第一节点N1(即，第一晶体管T1的栅极电极)初始化为初始化电压VINT的第一初始化时段。
参照图4A和图5B，在写入时段WP的第二时段P2期间，扫描信号GIi、GWi和EBi以及发射信号EMi处于非激活电平(例如，相对高的电平)，并且扫描信号GCi处于激活电平(例如，相对低的电平)。响应于激活电平的扫描信号GCi，第三晶体管T3、第五晶体管T5和第十晶体管T10导通。
随着第三晶体管T3和第十晶体管T10导通，第一驱动电压ELVDD可以经由第十晶体管T10、第一晶体管T1和第三晶体管T3传输到第一节点N1。被提供到第一晶体管T1的栅极电极的电压可以是通过从第一驱动电压ELVDD减去第一晶体管T1的阈值电压(在下文中被称为“阈值电压(Vth)”或“Vth”)而得到的电压(ELVDD-Vth)。
第二时段P2可以是用于补偿第一晶体管T1的阈值电压(Vth)的第一补偿时段。
同时，随着第五晶体管T5导通，第一驱动电压ELVDD可以经由第五晶体管T5被传输到第二节点N2。
第二节点N2的电压Va从前一帧中被提供到数据线DLj的数据信号Dj的电压(也被称为“电压(Vdata)”或“Vdata”)改变为第一驱动电压ELVDD。第二节点N2的电压Va的变化量可以通过第一电容器Cst的耦合被传输到第一节点N1。也就是说，第一节点N1的电压电平可以受到前一帧中的数据信号Dj的电压(Vdata)的影响。
参照图4A和图5C，在写入时段WP的第三时段P3期间，扫描信号GCi、GWi和EBi以及发射信号EMi处于非激活电平(例如，相对高的电平)，并且扫描信号GIi处于激活电平(例如，相对低的电平)。第四晶体管T4响应于激活电平的扫描信号GIi而导通。因此，在第三时段P3期间，初始化电压VINT可以经由第四晶体管T4被传输到第一节点N1。第三时段P3可以是用于将第一节点N1(即，第一晶体管T1的栅极电极)初始化为初始化电压VINT的第二初始化时段。
参照图4A和图5D，在写入时段WP的第四时段P4期间，扫描信号GIi、GWi和EBi以及发射信号EMi处于非激活电平(例如，相对高的电平)，并且扫描信号GCi处于激活电平(例如，相对低的电平)。响应于激活电平的扫描信号GCi，第三晶体管T3、第五晶体管T5和第十晶体管T10导通。
随着第三晶体管T3和第十晶体管T10导通，第一驱动电压ELVDD可以经由第十晶体管T10、第一晶体管T1和第三晶体管T3被传输到第一节点N1。被提供到第一晶体管T1的栅极电极的电压可以是通过从第一驱动电压ELVDD减去第一晶体管T1的阈值电压(Vth)而得到的电压(ELVDD-Vth)。
第四时段P4可以是用于补偿第一晶体管T1的阈值电压(Vth)的第二补偿时段。
同时，随着第五晶体管T5导通，第一驱动电压ELVDD可以经由第五晶体管T5被传输到第二节点N2。
在第二时段P2期间，第二节点N2的电压Va是第一驱动电压ELVDD，并且然后在第四时段P4期间，第一驱动电压ELVDD经由第五晶体管T5再次被供应。因此，第二节点N2的电压Va的电压电平没有变化。
这样，通过在第二时段P2和第四时段P4期间将第一驱动电压ELVDD提供到第二节点N2两次，可以消除前一帧中的数据信号Dj的电压(Vdata)对第一节点N1的影响。
参照图4A和图5E，在写入时段WP的第五时段P5期间，仅扫描信号GWi处于激活电平。当第二晶体管T2响应于激活电平的扫描信号GWi而导通时，来自数据线DLj的数据信号Dj可以被传输到第二节点N2。
第二节点N2的电压从第一驱动电压ELVDD改变为数据信号Dj的电压(Vdata)。第二节点N2的电压变化量“Vdata-ELVDD”可以通过第一电容器Cst的耦合被传输到第一节点N1。
第一节点N1的在第四时段P4期间的电压是“ELVDD-Vth”，并且因此第一节点N1(即，第一晶体管T1的栅极电极)的在第五时段P5期间的电压变为“ELVDD-Vth+(Vdata-ELVDD)”。
第五时段P5可以是其中与数据信号Dj对应的电压被存储在第一电容器Cst中的数据写入时段。
参照图4A和图5F，在写入时段WP的第六时段P6期间，扫描信号GIi、GCi和GWi以及发射信号EMi处于非激活电平，并且扫描信号EBi处于激活电平。
第七晶体管T7和第九晶体管T9可以通过激活电平的扫描信号EBi而导通。初始化电压VINT经由第七晶体管T7被提供到发光元件ED的阳极。偏置电压Vbias经由第九晶体管T9被提供到第一晶体管T1的第一电极。
通过将偏置电压Vbias提供到第一晶体管T1的第一电极，可以最小化由于第一晶体管T1的阈值电压(Vth)的特性变化而引起的滞后效应。
第六时段P6可以是用于初始化发光元件ED的阳极和第一晶体管T1的第一电极的阳极初始化和偏置时段。
参照图4A和图5G，在写入时段WP的第七时段P7期间，所有的扫描信号GIi、GCi、GWi和EBi处于非激活电平，并且发射信号EMi处于激活电平。第六晶体管T6和第八晶体管T8可以通过激活电平的发射信号EMi而导通。
当第六晶体管T6和第八晶体管T8导通时，可以经由第八晶体管T8、第一晶体管T1和第六晶体管T6在第一驱动电压线VL1和发光元件ED之间形成电流路径。
在这种情况下，可以依据第一节点N1(即，第一晶体管T1的栅极电极)的电压电平来确定被传输到发光元件ED的电流的量。在第五时段P5期间，第一晶体管T1的栅极电极的电压是“ELVDD-Vth+(Vdata-ELVDD)”。
流经第一晶体管T1的电流与“(Vgs-Vth)2”成比例，“(Vgs-Vth)2”是电压(Vgs)与第一晶体管T1的阈值电压(Vth)之间的电压差的平方。电压(Vgs)被定义为第一晶体管T1的第一电极和栅极电极之间的电压差。
第一晶体管T1的第一电极的电压是第一驱动电压ELVDD，并且第一晶体管T1的栅极电极的电压是“ELVDD-Vth+(Vdata-ELVDD)”。因此，第一晶体管T1的第一电极和栅极电极之间的电压差(Vgs)是“ELVDD-(ELVDD-Vth+(Vdata-ELVDD))”。
因此，流经第一晶体管T1的电流与“((ELVDD-(ELVDD-Vth+(Vdata-ELVDD)))-Vth)2”成比例。也就是说，流经第一晶体管T1的电流与“(ELVDD-Vdata)2”成比例。
因此，消除了第一晶体管T1的阈值电压(Vth)的影响，并且与数据信号Dj的电压(Vdata)成比例的电流可以被提供到发光元件ED。第七时段P7可以是其中发光元件ED发射光的发射时段。
参照图4B和图5H，在保持时段HP的第八时段P8期间，扫描信号GIi、GCi和GWi以及发射信号EMi处于非激活电平，并且扫描信号EBi处于激活电平。
第七晶体管T7和第九晶体管T9可以通过激活电平的扫描信号EBi导通。初始化电压VINT经由第七晶体管T7被提供到发光元件ED的阳极。偏置电压Vbias经由第九晶体管T9被提供到第一晶体管T1的第一电极。
通过将偏置电压Vbias提供到第一晶体管T1的第一电极，可以最小化由于第一晶体管T1的阈值电压(Vth)的特性变化而引起的滞后效应。
如图3A中所示，当显示装置DD的操作频率是第一操作频率时，帧F11和F12中的每一者包括一个保持时段HP。
如图3B中所示，当显示装置DD的操作频率是第二操作频率时，帧F21包括三个保持时段HP。在保持时段HP期间，可以不提供数据信号Dj，并且因此当一帧中的保持时段HP的数量增加时，第一晶体管T1的阈值电压(Vth)的特性可能改变。
如图4B和图5H中所示，通过将偏置电压Vbias提供到第一晶体管T1的第一电极，可以最小化由于第一晶体管T1的阈值电压(Vth)的特性变化而引起的滞后效应。
第八时段P8可以是用于补偿第一晶体管T1的滞后特性的滞后补偿时段。
在实施例中，图4A中所示的第五时段P5可以是一个水平时段。一个水平时段可以是用于将数据信号Dj提供到显示面板DP(参见图1)中的一行像素PX(参见图1)的时间。图4A中所示的第二时段P2和第四时段P4(即，第一补偿时段和第二补偿时段)中的每一者可以比一个水平时段长。因为第二时段P2和第四时段P4中的每一者比一个水平时段长，所以即使显示装置DD的操作频率变高，也可以确保充足的时间来补偿第一晶体管T1的阈值电压(Vth)。因此，像素PXij可以以相对高的操作频率稳定地操作。
像素PXij包括十个晶体管T1至T10以及两个电容器Cst和Chold。通过最小化像素PXij中的晶体管的数量，可以最小化像素PXij的电路区域。像素PXij包括用于分别接收第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT和偏置电压Vbias的第一驱动电压线VL1、第二驱动电压线VL2、第三驱动电压线VL3和第四驱动电压线VL4。此外，像素PXij响应于四个扫描信号GIi、GCi、GWi和EBi以及一个发射信号EMi而操作。像素PXij的电路区域可以通过最小化连接到像素PXij的电压线的数量、连接到像素PXij的扫描线的数量以及连接到像素PXij的发射线的数量而被减少。
图6是示出图1中所示的第一驱动电路300的框图。
参照图6，第一驱动电路300包括发射驱动电路310、第一扫描驱动电路320、第二扫描驱动电路330以及第三扫描驱动电路340。
响应于第一扫描控制信号SCS1，发射驱动电路310输出将要被提供到图1中所示的发射控制线EML1至EMLn的发射信号EM1至EMn。
响应于第一扫描控制信号SCS1，第一扫描驱动电路320输出将要被提供到图1中所示的扫描线GIL1至GILn的扫描信号GI1至GIn以及将要被提供到图1中所示的扫描线GCL1至GCLn的扫描信号GC1至GCn。扫描信号GI1至GIn中的一些信号可以与扫描信号GC1至GCn中的一些信号相同。在实施例中，例如，扫描信号GI2与扫描信号GC1相同，并且扫描信号GIn与扫描信号GCn-1相同。
响应于第一扫描控制信号SCS1，第二扫描驱动电路330输出将要被提供到图1中所示的扫描线GWL1至GWLn的扫描信号GW1至GWn。
响应于第一扫描控制信号SCS1，第三扫描驱动电路340输出将要被提供到图1中所示的扫描线EBL1至EBLn的扫描信号EB1至EBn。
图7是示出图1中所示的第二驱动电路400的框图。
参照图7，第二驱动电路400包括发射驱动电路410、第一扫描驱动电路420、第二扫描驱动电路430以及第三扫描驱动电路440。
响应于第二扫描控制信号SCS2，发射驱动电路410输出将要被提供到图1中所示的发射控制线EML1至EMLn的发射信号EM1至EMn。
响应于第二扫描控制信号SCS2，第一扫描驱动电路420输出将要被提供到图1中所示的扫描线GIL1至GILn的扫描信号GI1至GIn以及将要被提供到图1中所示的扫描线GCL1至GCLn的扫描信号GC1至GCn。扫描信号GI1至GIn中的一些信号可以与扫描信号GC1至GCn中的一些信号相同。在实施例中，例如，扫描信号GI2与扫描信号GC1相同，并且扫描信号GIn与扫描信号GCn-1相同。
响应于第二扫描控制信号SCS2，第二扫描驱动电路430输出将要被提供到图1中所示的扫描线GWL1至GWLn的扫描信号GW1至GWn。
响应于第二扫描控制信号SCS2，第三扫描驱动电路440输出将要被提供到图1中所示的扫描线EBL1至EBLn的扫描信号EB1至EBn。
图8是根据本公开的像素PXaij的实施例的电路图。
图8中所示的像素PXaij包括与图2中所示的像素PXij的电路配置类似的电路配置。因此，相同的附图标记用于与图2中所示的像素PXij的组件相同的组件，并且省略了额外的描述以避免冗余。
参照图8，像素PXaij的第七晶体管(在权利要求中，也被称为第十一晶体管)T7a包括连接到发光元件ED的阳极的第一电极、连接到第五驱动电压线(在权利要求中，也被称为第四驱动电压线)VL5的第二电极以及连接到扫描线EBLi的栅极电极。第七晶体管T7a可以响应于经由扫描线EBLi接收的扫描信号EBi而导通，以将发光元件ED的阳极初始化为第五驱动电压线VL5的第二初始化电压VAINT。在实施例中，第二初始化电压VAINT可以具有与第一初始化电压VINT的电压电平不同的电压电平。在实施例中，第二初始化电压VAINT可以通过图1中所示的电压发生器500产生。在实施例中，第九晶体管T9在权利要求中也可以被称为第十二晶体管。
图9是根据本公开的像素PXbij的实施例的电路图。
图9中所示的像素PXbij包括与图2中所示的像素PXij的电路配置类似的电路配置。因此，相同的附图标记用于与图2中所示的像素PXij的组件相同的组件，并且省略了额外的描述以避免冗余。
参照图9，像素PXbij的第五晶体管T5a包括连接到第六驱动电压线VL6的第一电极、连接到第二节点N2的第二电极以及连接到扫描线GCLi的栅极电极。第五晶体管T5a可以响应于经由扫描线GCLi接收的扫描信号GCi而导通，以将第六驱动电压线VL6的基准电压VREF传输到第二节点N2。
图10是根据本公开的像素PXcij的实施例的电路图。
图10中所示的像素PXcij包括与图2中所示的像素PXij的电路配置类似的电路配置。因此，相同的附图标记用于与图2中所示的像素PXij的组件相同的组件，并且省略了额外的描述以避免冗余。
参照图4A和图10，像素PXcij的第七晶体管(在权利要求中，也被称为第十三晶体管)T7a包括连接到发光元件ED的阳极的第一电极、连接到第五驱动电压线VL5的第二电极以及连接到扫描线EBLi的栅极电极。第七晶体管T7a可以响应于经由扫描线EBLi接收的扫描信号EBi而导通，以将发光元件ED的阳极初始化为第五驱动电压线VL5的第二初始化电压VAINT。在实施例中，第二初始化电压VAINT可以具有与第一初始化电压VINT的电压电平不同的电压电平。在实施例中，第九晶体管T9在权利要求中也可以被称为第十四晶体管。
像素PXcij的第五晶体管T5a包括连接到第六驱动电压线VL6的第一电极、连接到第二节点N2的第二电极以及连接到扫描线GCLi的栅极电极。第五晶体管T5a可以响应于经由扫描线GCLi接收的扫描信号GCi而导通，以将第六驱动电压线(在权利要求中，也被称为第五电压线)VL6的基准电压VREF传输到第二节点N2。
当扫描信号GCi在图4A中所示的第四时段P4期间处于激活电平时，基准电压VREF经由因此导通的第五晶体管T5a被传输到第二节点N2。
在第五时段P5期间，第二节点N2的电压从基准电压VREF改变为数据信号Dj的电压(Vdata)。第二节点N2的电压变化量“Vdata-VREF”可以通过第一电容器Cst的耦合被传输到第一节点N1。
在第四时段P4期间，第一节点N1的电压是“ELVDD-Vth”，并且因此在第五时段P5期间，第一节点N1(即，第一晶体管T1的栅极电极)的电压变为“ELVDD-Vth+(Vdata-VREF)”。
在第七时段P7期间，流经第一晶体管T1的电流与“(Vgs-Vth)2”成比例，“(Vgs-Vth)2”是电压(Vgs)和第一晶体管T1的阈值电压(Vth)之间的电压差的平方。电压(Vgs)被定义为第一晶体管T1的第一电极和栅极电极之间的电压差。
第一晶体管T1的第一电极的电压是第一驱动电压ELVDD并且第一晶体管T1的栅极电极的电压是“ELVDD-Vth+(Vdata-VREF)”。因此，第一晶体管T1的第一电极和栅极电极之间的电压差(Vgs)(也称为“电压差(Vgs)”)是“ELVDD-(ELVDD-Vth+(Vdata-VREF))”。
因此，流经第一晶体管T1的电流与“((ELVDD-(ELVDD-Vth+(Vdata-VREF)))-Vth)2”成比例。也就是说，流经第一晶体管T1的电流与“(VREF-Vdata)2”成比例。
因此，消除了第一晶体管T1的阈值电压(Vth)的影响，并且与数据信号Dj的电压(Vdata)成比例的电流可以被提供到发光元件ED。第七时段P7可以是其中发光元件ED发射光的发射时段。
图11是根据本公开的像素PXdij的实施例的电路图。
图11中所示的像素PXdij包括与图2中所示的像素PXij的电路配置类似的电路配置。因此，相同的附图标记用于与图2中所示的像素PXij的组件相同的组件，并且省略了额外的描述以避免冗余。
参照图11，像素PXdij的第五晶体管T5b包括连接到第十晶体管T10的第二电极的第一电极、连接到第二节点N2的第二电极以及连接到扫描线GCLi的栅极电极。第五晶体管T5b可以响应于经由扫描线GCLi接收的扫描信号GCi而导通，以将第十晶体管T10的第二电极连接到第二节点N2。
第五晶体管T5b的栅极电极和第十晶体管T10的栅极电极两者都连接到扫描线GCLi，并且因此第五晶体管T5b和第十晶体管T10可以响应于扫描信号GCi而同时导通。当第十晶体管T10和第五晶体管T5b在图4A中所示的第二时段P2和第四时段P4中的每一者期间响应于激活电平的扫描信号GCi而导通时，第一驱动电压ELVDD可以经由第十晶体管T10和第五晶体管T5b传输到第二节点N2。
同时，当扫描信号GCi在第二时段P2和第四时段P4中的每一者期间处于激活电平时，第三晶体管T3也可以导通。随着第三晶体管T3和第十晶体管T10导通，第一驱动电压ELVDD可以经由第十晶体管T10、第一晶体管T1和第三晶体管T3被传输到第一节点N1。
图12是根据本公开的像素PXeij的实施例的电路图。
图12中所示的像素PXeij包括与图2中所示的像素PXij的电路配置类似的电路配置。因此，相同的附图标记用于与图2中所示的像素PXij的组件相同的组件，并且省略了额外的描述以避免冗余。
参照图12，像素PXeij的第五晶体管T5b包括连接到第十晶体管T10的第二电极的第一电极、连接到第二节点N2的第二电极以及连接到扫描线GCLi的栅极电极。第五晶体管T5b可以响应于经由扫描线GCLi接收的扫描信号GCi而导通，以将第十晶体管T10的第二电极连接到第二节点N2。
像素PXeij的第七晶体管(在权利要求中，也被称为第十五晶体管)T7a包括连接到发光元件ED的阳极的第一电极、连接到第五驱动电压线VL5的第二电极以及连接到扫描线EBLi的栅极电极。第七晶体管T7a可以响应于经由扫描线EBLi接收的扫描信号EBi而导通，以将发光元件ED的阳极初始化为第五驱动电压线VL5的第二初始化电压VAINT。在实施例中，第二初始化电压VAINT可以具有与第一初始化电压VINT的电压电平不同的电压电平。在实施例中，第二初始化电压VAINT可以由图1中所示的电压发生器500产生。在实施例中，第九晶体管T9在权利要求中也可以被称为第十六晶体管。
尽管已经为了说明目的描述了本公开的实施例，但本领域的技术人员将理解的是，在不脱离如在附图中公开的本公开的范围和精神的情况下，各种修改和替换是可能的。因此，本公开的技术范围不限于本说明书的详细描述，而应由权利要求来限定。
具有这种配置的像素可以充分保证第一晶体管的补偿时间，并且因此像素可以以相对高的操作频率操作。而且，通过最小化像素中的晶体管的数量，可以最小化像素的电路区域。像素响应于四个扫描信号和一个发射信号而操作。通过最小化连接到像素的扫描线和发射线的数量，可以进一步最小化像素的电路区域。
虽然已经参照本公开的实施例描述了本公开，但对于本领域的普通技术人员而言明显的是，可以在不脱离如所附权利要求中所阐述的本公开的精神和范围的情况下对本公开进行各种改变和修改。

Claims (20)

1.一种像素，连接到第一扫描线和第一驱动电压线，其中，所述像素包括：
发光元件，包括阳极和阴极；
第一晶体管，包括第一电极、第二电极以及连接到第一节点的栅极电极；
第一电容器，连接在所述第一节点和第二节点之间；
第二晶体管，连接在所述第一晶体管的所述第二电极和所述第一节点之间并且包括连接到所述第一扫描线的栅极电极；
第三晶体管，包括第一电极、连接到所述第二节点的第二电极以及连接到所述第一扫描线的栅极电极；以及
第四晶体管，包括连接到所述第一驱动电压线的第一电极、连接到所述第一晶体管的所述第一电极的第二电极以及连接到所述第一扫描线的栅极电极。
2.根据权利要求1所述的像素，其中，当被提供到所述第一扫描线的第一扫描信号在补偿时段期间处于激活电平时，来自所述第一驱动电压线的第一驱动电压经由所述第四晶体管、所述第一晶体管和所述第二晶体管被传输到所述第一节点。
3.根据权利要求2所述的像素，其中，所述第三晶体管的所述第一电极连接到所述第一驱动电压线，并且
其中，当所述第一扫描信号在所述补偿时段期间处于激活电平时，来自所述第一驱动电压线的所述第一驱动电压经由所述第三晶体管被传输到所述第二节点。
4.根据权利要求3所述的像素，其中，所述像素进一步连接到第二扫描线，并且所述像素还包括：
第五晶体管，连接在所述第一节点和第二驱动电压线之间并且包括连接到所述第二扫描线的栅极电极，并且
其中，当被提供到所述第二扫描线的第二扫描信号在初始化时段期间处于激活电平时，来自所述第二驱动电压线的第二驱动电压经由所述第五晶体管被传输到所述第一节点。
5.根据权利要求4所述的像素，其中，所述初始化时段和所述补偿时段交替地重复多次。
6.根据权利要求4所述的像素，其中，所述像素进一步连接到第三扫描线和第三驱动电压线，并且所述像素还包括：
第六晶体管，连接在所述第二驱动电压线和所述发光元件的所述阳极之间并且包括连接到所述第三扫描线的栅极电极；以及
第七晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间并且包括连接到所述第三扫描线的栅极电极。
7.根据权利要求1所述的像素，其中，所述像素进一步连接到发射线，并且所述像素还包括：
第八晶体管，连接在所述第一驱动电压线和所述第一晶体管的所述第一电极之间并且包括连接到所述发射线的栅极电极；以及
第九晶体管，连接在所述第一晶体管的所述第二电极和所述发光元件的所述阳极之间并且包括连接到所述发射线的栅极电极。
8.根据权利要求1所述的像素，其中，所述像素进一步连接到数据线和第四扫描线，并且所述像素还包括：
第十晶体管，连接在所述数据线和所述第二节点之间并且包括连接到所述第四扫描线的栅极电极。
9.根据权利要求1所述的像素，其中，所述像素进一步连接到第三驱动电压线、第四驱动电压线和第三扫描线，并且所述像素还包括：
第十一晶体管，连接在所述第四驱动电压线和所述发光元件的所述阳极之间并且包括连接到所述第三扫描线的栅极电极；以及
第十二晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间并且包括连接到所述第三扫描线的栅极电极。
10.根据权利要求1所述的像素，其中，所述像素进一步连接到第五电压线，并且
所述第三晶体管的所述第一电极连接到所述第五电压线，并且接收基准电压。
11.根据权利要求10所述的像素，其中，所述像素进一步连接到第三扫描线、第三驱动电压线和第四驱动电压线，并且所述像素还包括：
第十三晶体管，连接在所述第四驱动电压线和所述发光元件的所述阳极之间并且包括连接到所述第三扫描线的栅极电极；以及
第十四晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间并且包括连接到所述第三扫描线的栅极电极。
12.根据权利要求1所述的像素，其中，所述第三晶体管的所述第一电极连接到所述第四晶体管的所述第二电极。
13.根据权利要求12所述的像素，其中，所述像素进一步连接到第三扫描线、第三驱动电压线和第四驱动电压线，并且所述像素还包括：
第十五晶体管，连接在所述第四驱动电压线和所述发光元件的所述阳极之间并且包括连接到所述第三扫描线的栅极电极；以及
第十六晶体管，连接在所述第三驱动电压线和所述第一晶体管的所述第一电极之间并且包括连接到所述第三扫描线的栅极电极。
14.一种显示装置，其中，所述显示装置包括：
显示面板，包括连接到多条扫描线、发射线和数据线的像素；
驱动电路，响应于扫描控制信号驱动所述多条扫描线和所述发射线；
驱动控制器，输出所述扫描控制信号；以及
电压发生器，产生多个驱动电压，
其中，所述像素包括：
发光元件，包括阳极和阴极；
第一晶体管，包括第一电极、第二电极以及连接到第一节点的栅极电极；
第一电容器，连接在所述第一节点和第二节点之间；
第二晶体管，连接在所述第一晶体管的所述第二电极和所述第一节点之间并且包括连接到所述多条扫描线之中的第一扫描线的栅极电极；
第三晶体管，包括第一电极、连接到所述第二节点的第二电极以及连接到所述第一扫描线的栅极电极；以及
第四晶体管，包括连接到传输所述多个驱动电压之中的第一驱动电压的第一驱动电压线的第一电极、连接到所述第一晶体管的所述第一电极的第二电极以及连接到所述第一扫描线的栅极电极，并且
其中，当被提供到所述第一扫描线的第一扫描信号处于激活电平时，所述第一驱动电压经由所述第四晶体管、所述第一晶体管和所述第二晶体管被传输到所述第一节点。
15.根据权利要求14所述的显示装置，其中，所述第三晶体管的所述第一电极连接到所述第一驱动电压线，并且
其中，当所述第一扫描信号处于激活电平时，所述第一驱动电压经由所述第三晶体管被传输到所述第二节点。
16.根据权利要求14所述的显示装置，其中，所述像素还包括：
第五晶体管，连接在所述第一驱动电压线和所述第一晶体管的所述第一电极之间并且包括连接到传输发射信号的所述发射线的栅极电极；以及
第六晶体管，连接在所述第一晶体管的所述第二电极和所述发光元件的所述阳极之间并且包括连接到所述发射线的栅极电极。
17.一种像素的驱动方法，所述像素包括：第一晶体管，包括第一电极、连接到第一节点的第二电极以及栅极电极；以及电容器，连接在所述第一节点和第二节点之间，其中，所述驱动方法包括：
输出处于激活电平的第一扫描信号使得初始化电压被传输到所述第一节点的初始化操作；以及
输出处于激活电平的第二扫描信号使得第一驱动电压被传输到所述第一节点和所述第二节点的补偿操作，
其中，在所述补偿操作中，第二晶体管导通，所述第二晶体管包括连接到传输所述第一驱动电压的第一驱动电压线的第一电极、连接到所述第一晶体管的所述第一电极的第二电极以及接收所述第一扫描信号的栅极电极。
18.根据权利要求17所述的驱动方法，其中，在所述补偿操作中，连接在所述第一驱动电压线和所述第二节点之间的第三晶体管导通。
19.根据权利要求18所述的驱动方法，其中，在所述补偿操作中，连接在所述第二晶体管的所述第二电极和所述第二节点之间的第四晶体管导通。
20.根据权利要求17所述的驱动方法，其中，在所述补偿操作中，连接在传输基准电压的第二驱动电压线和所述第二节点之间的第五晶体管导通。
CN202311116817.0A 2022-09-02 2023-09-01 像素、显示装置和像素的驱动方法 Pending CN117649822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220111180A KR20240033711A (ko) 2022-09-02 2022-09-02 화소 및 표시 장치
KR10-2022-0111180 2022-09-02

Publications (1)

Publication Number Publication Date
CN117649822A true CN117649822A (zh) 2024-03-05

Family

ID=87863425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311116817.0A Pending CN117649822A (zh) 2022-09-02 2023-09-01 像素、显示装置和像素的驱动方法

Country Status (4)

Country Link
US (2) US11961463B2 (zh)
EP (1) EP4332952A1 (zh)
KR (1) KR20240033711A (zh)
CN (1) CN117649822A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190161B1 (ko) * 2014-06-23 2020-12-14 삼성디스플레이 주식회사 화소, 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102309599B1 (ko) * 2017-04-11 2021-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102527847B1 (ko) * 2018-06-18 2023-05-03 삼성디스플레이 주식회사 표시 장치
KR102501659B1 (ko) * 2018-10-02 2023-02-21 삼성디스플레이 주식회사 플리커 정량화 시스템 및 이의 구동 방법
KR102665185B1 (ko) 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR102591507B1 (ko) * 2019-07-22 2023-10-23 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102657133B1 (ko) * 2019-07-22 2024-04-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20210013509A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR102668850B1 (ko) 2019-08-12 2024-05-24 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR20210148538A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치
KR20210149267A (ko) 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20240212588A1 (en) 2024-06-27
KR20240033711A (ko) 2024-03-13
EP4332952A1 (en) 2024-03-06
US11961463B2 (en) 2024-04-16
US20240078963A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
CN108231007B (zh) 显示装置及其驱动方法
KR20190027057A (ko) 표시 장치 및 화소
US11948498B2 (en) Display device and driving method thereof
US20240212588A1 (en) Pixel and display device
CN113129838A (zh) 栅极驱动电路以及使用该栅极驱动电路的显示器件
US11640797B2 (en) Display driver IC for low voltage signal conversion and electronic device comprising the same
CN114446231A (zh) 显示装置及其驱动方法
KR20220030514A (ko) 표시 장치 및 그것의 구동 방법
US11875736B2 (en) Driving controller, display device including the same and operating method of display device
CN114530101A (zh) 显示设备
KR101939233B1 (ko) 영상표시장치 및 그 구동방법
US12008952B2 (en) Pixel, display device including pixel, and pixel driving method
CN113066445B (zh) 移位寄存器电路和包括该移位寄存器电路的发光显示装置
KR20200123334A (ko) 화소 구동 장치 및 이를 포함하는 표시 장치
US11862072B2 (en) Pixel and display device
US20230026979A1 (en) Display device and driving method thereof
US11705074B2 (en) Display device and method for driving the same
US12033568B2 (en) Display device operated in single frequency mode and multi-frequency mode
US20230419882A1 (en) Display device
US11217170B2 (en) Pixel-driving circuit and driving method, a display panel and apparatus
US20240062702A1 (en) Gate driver and display device having the same
CN116416898A (zh) 电源、发光显示装置及其驱动方法
KR20230088534A (ko) 표시장치 및 이의 구동방법
KR20240078787A (ko) 디스플레이 장치 및 구동 회로
CN115620673A (zh) 像素和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication