KR20230088534A - 표시장치 및 이의 구동방법 - Google Patents

표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20230088534A
KR20230088534A KR1020210176232A KR20210176232A KR20230088534A KR 20230088534 A KR20230088534 A KR 20230088534A KR 1020210176232 A KR1020210176232 A KR 1020210176232A KR 20210176232 A KR20210176232 A KR 20210176232A KR 20230088534 A KR20230088534 A KR 20230088534A
Authority
KR
South Korea
Prior art keywords
signal
display area
mode
partial
display
Prior art date
Application number
KR1020210176232A
Other languages
English (en)
Inventor
김태훈
권상안
김순동
남희
윤은실
윤창노
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210176232A priority Critical patent/KR20230088534A/ko
Priority to US17/982,889 priority patent/US11854470B2/en
Priority to CN202211452166.8A priority patent/CN116259269A/zh
Publication of KR20230088534A publication Critical patent/KR20230088534A/ko
Priority to US18/234,477 priority patent/US20230395017A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 표시장치는 표시패널, 데이터 드라이버, 스캔 드라이버 및 구동 컨트롤러를 포함한다. 표시패널은 제1 표시 영역 및 제2 표시 영역을 포함한다. 상기 표시패널은 제1 모드에서 상기 제1 및 제2 표시 영역에 제1 영상을 표시하고, 제2 모드에서 상기 제1 표시 영역에 제2 영상을 표시한다. 발광 드라이버는 제1 모드에서 상기 제1 및 제2 표시 영역에 인가되는 상기 발광 제어 신호들을 순차적으로 활성화시킨다. 발광 드라이버는, 상기 제2 모드의 적어도 하나의 제1 부분 프레임 동안 상기 제1 및 제2 표시 영역에 인가되는 상기 발광 제어 신호들을 순차적으로 활성화시키며, 상기 제2 모드의 복수의 제2 부분 프레임 동안 상기 제2 표시 영역에 인가되는 발광 제어 신호들을 비활성화 상태로 유지시킨다.

Description

표시장치 및 이의 구동방법{DISPLAY DEVICE AND METHOF OF DRIVING THE SAME}
본 발명은 표시장치 및 이의 구동방법에 관한 것으로, 상세하게는 소비 전력 저감이 가능하며 표시 품질을 개선할 수 있는 표시장치 및 표시장치의 구동방법에 관한 것이다.
표시장치 중 발광형 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드(Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 발광형 표시장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
표시장치는 영상을 표시하는 표시패널, 표시패널에 구비된 스캔 라인들에 순차적으로 스캔 신호를 공급하는 스캔 드라이버 및 표시패널에 구비된 데이터 라인들에 데이터 신호들을 공급하는 데이터 드라이버를 포함한다.
본 발명은 소비 전력 저감이 가능하며 표시 품질을 개선할 수 있는 표시장치를 제공하는 것을 목적으로 한다.
본 발명은 상기 표시장치를 구동하는데 적용되는 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 표시장치는 표시패널, 데이터 드라이버, 스캔 드라이버 및 구동 컨트롤러를 포함한다.
상기 표시패널은 복수의 데이터 라인들과 복수의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하고, 멀티 주파수 모드에서 서로 다른 주파수로 동작하는 제1 및 제2 표시 영역을 포함한다. 상기 데이터 드라이버는 상기 복수의 데이터 라인들을 구동하고, 상기 스캔 드라이버는 상기 복수의 스캔 라인들을 구동한다. 상기 구동 컨트롤러는 상기 데이터 드라이버 및 상기 스캔 드라이버의 구동을 제어한다.
상기 구동 컨트롤러는, 상기 멀티 주파수 모드에서 상기 제1 표시 영역 중 상기 제2 표시 영역과 인접한 경계 영역에 대응하여 입력된 경계 영상 신호들을 보상하여 경계 보상 데이터를 생성하고, 상기 경계 보상 데이터를 포함한 보상 영상 신호에 기초하여 상기 데이터 드라이버를 구동시킨다.
본 발명의 일 특징에 따른 표시장치는 멀티 주파수 모드에서 서로 다른 주파수로 동작하는 제1 및 제2 표시 영역을 포함한다. 상기 표시장치의 구동방법은, 상기 제1 표시 영역 중 상기 제2 표시 영역과 인접한 경계 영역에 대응하는 경계 영상 신호를 수신하는 단계, 상기 경계 영상 신호를 보상하여 경계 보상 데이터를 생성하는 단계, 및 상기 경계 보상 데이터를 포함한 보상 영상 신호에 기초하여 상기 제1 및 제2 표시 영역을 구동시키는 단계를 포함한다.
본 발명에 따르면, 경계 영역에 대응하는 경계 영상 신호를 보상함으로써, 경계 영역과 비경계 영역 사이에서 발생하는 휘도 편차로 인해 경계 영역에 암선이 시인되는 현상을 방지하거나 개선할 수 있다. 따라서, 멀티 주파수 모드에서 표시장치의 전체적인 표시 품질을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시장치의 인-폴딩 상태를 나타낸 사시도이다.
도 2b는 본 발명의 일 실시예에 따른 표시장치의 아웃-폴딩 상태를 나타낸 사시도이다.
도 3a는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이다.
도 3b는 도 3a에 도시된 표시장치의 폴딩 상태를 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 6은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 7은 도 6에 도시된 화소의 동작을 설명하기 위한 타이밍도이다.
도 8a는 본 발명의 일 실시예에 따른 발광 드라이버의 블럭도이다.
도 8b는 도 8a에 도시된 캐리 회로의 회로도이다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 제1 및 제2 모드에서의 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도들이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 제2 모드에서의 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도들이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 표시장치의 동작을 설명하기 위한 도면들이다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 동작을 설명하기 위한 도면이다.
도 13a는 도 12에 도시된 제2 부분 프레임에서 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도이다.
도 13b는 도 12에 도시된 제3 부분 프레임에서 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도이다.
도 13c는 도 12에 도시된 제4 부분 프레임에서 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도이다.
도 14는 본 발명의 일 실시예에 따른 표시장치의 동작을 설명하기 위한 도면이다.
도 15a 내지 도 15c는 본 발명의 실시예들에 따른 표시장치의 평면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “상에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이고, 도 2a는 본 발명의 일 실시예에 따른 표시장치의 인-폴딩 상태를 나타낸 사시도이며, 도 2b는 본 발명의 일 실시예에 따른 표시장치의 아웃-폴딩 상태를 나타낸 사시도이다.
도 1을 참조하면, 표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 스마트폰, 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
표시장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면을 포함하고, 표시면에 영상을 표시할 수 있다. 표시면은 표시장치(DD)의 전면(front surface)과 대응될 수 있다.
표시장치(DD)의 표시면은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 실질적으로 영상이 표시되는 영역일 수 있다. 사용자는 표시 영역(DA)을 통해 영상을 시인한다. 본 실시예에서, 표시 영역(DA)이 사각 형상으로 도시되었으나, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 비표시 영역(NDA)은 소정의 컬러를 가질 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 이에 따라, 표시 영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1, 도 2a 및 도 2b를 참조하면, 표시장치(DD)는 폴딩 가능한 표시장치일 수 있다. 표시장치(DD)의 표시 영역(DA)은 폴딩축(FX)을 기준으로 분리되는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 폴딩축(FX)은 제2 방향(DR2)과 평행할 수 있다. 이 경우, 제1 및 제2 표시 영역(DA1, DA2)은 제2 방향(DR2)과 수직한 제1 방향(DR1)을 따라 배열될 수 있다. 폴딩축(FX)이 제1 방향(DR1)과 평행할 경우, 제1 및 제2 표시 영역(DA1, DA2)은 제2 방향(DR2)을 따라 배열될 수 있다.
표시장치(DD)는 도 2a와 같이 제1 및 제2 표시 영역(DA1, DA2)이 서로 마주하도록 인-폴딩(inner-folding)될 수 있다. 다른 일 예로, 표시장치(DD)는 도 2b와 같이 제1 및 제2 표시 영역(DA1, DA2)이 외부로 노출되도록 아웃-폴딩(inner-folding)될 수 있다.
표시장치(DD)는 제1 및 제2 표시 영역(DA1, DA2)을 모두 활용하여 영상을 표시하는 제1 모드로 동작할 수 있고, 제1 및 제2 표시 영역(DA1, DA2) 중 어느 하나의 영역만을 활용하여 영상을 표시하는 제2 모드로 동작할 수 있다. 예를 들어, 표시장치(DD)는 펼쳐진 상태에서 제1 모드로 동작할 수 있고, 폴딩 상태에서 제2 모드로 동작할 수 있다.
도 2a 및 도 2b에 도시된 표시장치(DD)는 제2 모드로 동작하는 것을 예시적으로 도시한 것이다. 이 경우, 제2 모드에서 제1 표시 영역(DA1)은 영상을 표시하는데 활용되는 반면, 제2 표시 영역(DA2)은 영상을 표시하는데 활용되지 않는다. 여기서, 영상은 사용자에게 제공하기 위한 정보를 포함하는 영상으로 정의될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이고, 도 3b는 도 3a에 도시된 표시장치의 폴딩 상태를 나타낸 사시도이다.
도 3a 및 도 3b를 참조하면, 표시장치(DDa)는 제1 폴딩축(FX1) 및 제2 폴딩축(FX2)에 의해 폴딩될 수 있다.
표시장치(DD)의 표시 영역(DAa)은 제1 및 제2 폴딩축(FX1, FX2)을 기준으로 분리되는 제1 표시 영역(DA1a), 제2 표시 영역(DA2a) 및 제3 표시 영역(DA3a)을 포함할 수 있다. 제1 및 제2 폴딩축(FX1, FX2) 각각은 제2 방향(DR2)과 평행할 수 있다. 이 경우, 제1 내지 제3 표시 영역(DA1a, DA2a, DA3a)은 제2 방향(DR2)과 수직한 제1 방향(DR1)을 따라 배열될 수 있다. 제1 및 제2 폴딩축(FX1, FX2)이 제1 방향(DR1)과 평행할 경우, 제1 내지 제3 표시 영역(DA1a, DA2a, DA3a)은 제2 방향(DR2)을 따라 배열될 수 있다.
표시장치(DDa)는 제1 내지 제3 표시 영역(DA1a, DA2a, DA3a)을 모두 활용하여 영상을 표시하는 제1 모드로 동작할 수 있고, 제1 내지 제3 표시 영역(DA1a, DA2a, DA3a) 중 한 개 또는 두 개의 영역만을 활용하여 영상을 표시하는 제2 모드로 동작할 수 있다. 예를 들어, 표시장치(DDa)는 펼쳐진 상태에서 제1 모드로 동작할 수 있고, 폴딩 상태에서 제2 모드로 동작할 수 있다.
도 3b는 제2 모드로 동작하는 표시장치(DDa)를 예시적으로 도시하였다. 이 경우, 제2 모드에서 제1 표시 영역(DA1a)은 영상을 표시하는데 활용되는 반면, 제2 및 제3 표시 영역(DA2a, DA3a)은 영상을 표시하는데 활용되지 않는다. 여기서, 영상은 사용자에게 제공하기 위한 정보를 포함하는 영상으로 정의될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 표시장치(DD)는 제1 모드 또는 제2 모드로 동작할 수 있다. 제1 모드는 제1 및 제2 표시 영역(DA1, DA2)이 모두 정상적으로 동작하는 노멀 모드일 수 있다. 제2 모드는 제1 및 제2 표시 영역(DA1, DA2) 중 하나의 영역만 정상적으로 동작하는 부분 동작 모드일 수 있다. 여기서, 정상적으로 동작한다는 것은 사용자에게 제공하기 위한 정보를 포함하는 영상을 표시하는 동작이 실행되는 것을 의미할 수 있다.
제1 모드에서, 표시장치(DD)는 제1 표시 영역(DA1)과 상기 제2 표시 영역(DA2)이 모두 구동되는 풀(full) 프레임 단위로 동작할 수 있다. 도 4에서는 설명의 편의를 위하여, 두 개의 풀 프레임(즉, 제1 및 제2 풀 프레임(FF1, FF2))을 도시하였다. 제2 모드에서, 표시장치(DD)는 제1 표시 영역(DA1)만이 구동되는 부분 프레임 단위로 동작할 수 있다. 도 4에서는 설명의 편의를 위하여, p 개의 부분 프레임(즉, 제1 내지 제p 부분 프레임(HF1~HFp))을 도시하였다. 여기서, p는 1 이상의 정수일 수 있다.
제1 모드와 제2 모드의 동작 주파수가 동일한 경우, 제1 및 제2 풀 프레임들(FF1, FF2) 각각의 지속 시간은 제1 내지 제p 부분 프레임들(HF1~HFp) 각각의 지속 시간과 동일할 수 있다. 제1 모드와 제2 모드의 동작 주파수가 서로 상이한 경우, 제1 및 제2 풀 프레임들(FF1, FF2) 각각의 지속 시간은 제1 내지 제p 부분 프레임들(HF1~HFp) 각각의 지속 시간과 상이할 수 있다.
제1 모드에서 표시장치(DD)는 제1 및 제2 표시 영역(DA1, DA2)을 활용하여 영상을 표시하며, 제1 모드에서 제1 및 제2 표시 영역(DA1, DA2)에 표시되는 영상을 제1 영상(IM1)으로 지칭한다. 제2 모드에서 표시장치(DD)는 제1 및 제2 표시 영역(DA1, DA2) 중 하나의 표시 영역만을 활용하여 영상을 표시하며, 제2 모드에서 하나의 표시 영역에 표시되는 영상을 제2 영상(IM2)으로 지칭한다. 본 발명의 일 예로, 제2 모드에서 제1 표시 영역(DA1)이 제2 영상(IM2)을 표시할 수 있다.
제2 모드에서 제2 표시 영역(DA2)은 적어도 하나의 부분 프레임 동안 특정 계조를 갖는 영상(BIM)(예를 들어, 블랙 계조를 갖는 블랙 영상)을 표시할 수 있다. 여기서, 블랙 영상(BIM)은 블랙 계조를 갖는 블랙 데이터 신호에 의해 표시되는 영상으로 정의될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 블랙 영상(BIM)은 특정 계조(예를 들어, 저계조)를 갖는 저계조 데이터 신호에 의해 표시되는 영상으로 정의될 수 있다. 블랙 데이터 신호 및 저계조 데이터 신호를 통칭하여 바이어스 데이터 신호로 지칭할 수 있다.
본 발명의 일 예로, 제2 모드로 진입한 후 첫 번째 부분 프레임(HF1) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있고, 제2 모드를 종료하기 직전의 마지막 부분 프레임(HFp)(즉, 제p 부분 프레임) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있다. 제1 부분 프레임(HF1) 및 제p 부분 프레임(HFp) 동안 블랙 영상(BIM)을 표시하기 위해, 제2 표시 영역(DA2)에 배치된 화소들(PX, 도 5 참조)의 발광 소자(ED, 도 6 참조)는 턴-온(ED_ON)될 수 있다. 도 4에서는 제1 및 제p 부분 프레임(HF1, HFp) 동안 블랙 영상(BIM)을 표시하는 경우를 도시하였으나, 블랙 영상(BIM)을 표시하는 프레임은 이에 한정되지 않는다. 예를 들어, 제1 부분 프레임(HF1) 동안만 블랙 영상(BIM)을 표시할 수도 있고, 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 하나의 부분 프레임 동안에도 블랙 영상(BIM)을 더 표시할 수 있다.
제2 모드에서 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들에는 비고정 데이터 신호가 기입될 수 있다. 비고정 데이터 신호는 복수의 특정 영상 중 하나에 대응하는 데이터 신호일 수 있다. 본 발명의 일 예로, 제2 부분 프레임(HF2) 동안 제2 표시 영역(DA2)의 화소들에는 복수의 특정 영상 중 하나에 대응하는 제1 비고정 데이터 신호(Dnf1)가 기입될 수 있다. 제3 부분 프레임(HF3) 동안 제2 표시 영역(DA2)의 화소들에는 복수의 특정 영상 중 하나에 대응하는 제2 비고정 데이터 신호(Dnf2)가 기입될 수 있다. 제p-1 부분 프레임(HFp-1) 동안 제2 표시 영역(DA2)의 화소들에는 복수의 특정 영상 중 하나에 대응하는 제p-2 비고정 데이터 신호(Dnfp-2)가 기입될 수 있다. 즉, 제2 내지 제p-1 부분 프레임 각각의 동안에는 복수의 비고정 데이터 신호들이 랜덤하게 제2 표시 영역(DA2)의 화소들에 기입될 수 있다. 제1, 제2 및 제p-2 비고정 데이터 신호들(Dnf1, Dnf2, Dnfp-2)는 서로 같거나 다른 데이터 신호일 수 있다. 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 동안 비고정 데이터 신호들(Dnf1, Dnf2, Dnfp-2)이 기입될 때, 제2 표시 영역(DA2)에 배치된 화소들(PX)의 발광 소자(ED)는 턴-오프(ED_OFF)될 수 있다. 따라서, 비고정 데이터 신호들(Dnf1, Dnf2, Dnfp-2)은 제2 표시 영역(DA2)에 영상으로써 표시되지 않는다.
제2 모드에서 발광 소자(ED)의 동작에 대해서는 이후 도 8 내지 도 14를 참조하여 구체적으로 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 표시장치의 블록도이고, 도 6은 본 발명의 일 실시예에 따른 화소의 회로도이며, 도 7은 도 6에 도시된 화소의 동작을 설명하기 위한 타이밍도이다.
도 5 및 도 6을 참조하면, 표시장치(DD)는 표시패널(DP), 표시패널(DP)을 구동하기 위한 패널 드라이버, 및 패널 드라이버의 동작을 제어하기 위한 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350) 및 전압 발생기(400)를 포함한다.
구동 컨트롤러(100)는 입력 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 입력 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터(DATA)를 생성한다. 구동 컨트롤러(100)는 제어 신호(CTRL)에 기초하여 제1 구동 제어 신호(SCS), 제2 구동 제어 신호(DCS) 및 제3 구동 제어 신호(ECS)를 생성한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제2 구동 제어 신호(DCS) 및 영상 데이터(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터(DATA)의 계조 값에 대응하는 아날로그 전압들이다. 도 4에 도시된 비고정 데이터 신호들(Dnf1, Dnf2, Dnfp-2)이 역시 데이터 드라이버(200)로부터 출력된 신호들일 수 있다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 구동 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 구동 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT) 및 제2 초기화 전압(AINT)을 발생한다.
표시패널(DP)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 화소들(PX)을 포함한다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 화소들(PX)은 표시 영역(DA)에 중첩할 수 있다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1) 및 발광 제어 라인들(EML1~EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1) 및 발광 제어 라인들(EML1~EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1~DLm)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn+1), 발광 제어 라인들(EML1~EMLn), 그리고 데이터 라인들(DL1~DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 첫 번째 행의 화소들은 제1 초기화 스캔 라인(SIL1), 제1 보상 스캔 라인(SCL1), 제1 및 제2 기입 스캔 라인(SWL1, SWL2)에 연결될 수 있다. 또한, 두 번째 행의 화소들은 제2 초기화 스캔 라인(SIL2), 제2 보상 스캔 라인(SCL2), 제2 및 제3 기입 스캔 라인(SWL2, SWL3)에 연결될 수 있다.
스캔 드라이버(300)는 표시패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 구동 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 구동 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1~SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1~SCLn)로 보상 스캔 신호들을 출력하며, 기입 스캔 라인들(SWL1~SWLn+1)로 기입 스캔 신호들을 출력할 수 있다. 스캔 드라이버(300)의 회로 구성 및 동작은 추후 상세히 설명된다.
발광 드라이버(350)는 구동 컨트롤러(100)로부터 제3 구동 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제3 구동 제어 신호(ECS)에 응답하여 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다. 다른 실시예에서, 스캔 드라이버(300)가 발광 제어 라인들(EML1~EMLn)에 연결될 수 있다. 이 경우, 스캔 드라이버(300)는 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED) 및 발광 다이오드(ED)의 발광을 제어하는 화소 회로부(PXC)를 포함한다. 화소 회로부(PXC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 스캔 드라이버(300) 및 발광 드라이버(350)는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(400)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT) 및 제2 초기화 전압(AINT)을 수신한다.
도 6에는 도 5에 도시된 복수의 화소 중 하나의 화소(PXij)의 등가 회로도가 예시적으로 도시된다. 복수의 화소들 각각은 동일한 회로 구조를 가지므로, 상기 화소(PXij)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다. 상기 화소(PXij)는 데이터 라인들(DL1~DLm) 중 i번째 데이터 라인(DLi)(이하, 데이터 라인이라 함), 초기화 스캔 라인들(SIL1~SILn) 중 j번째 초기화 스캔 라인(SILj)(이하, 초기화 스캔 라인이라 함), 보상 스캔 라인들(SCL1~SCLn) 중 j번째 보상 스캔 라인(SCLj)(이하, 보상 스캔 라인이라 함), 기입 스캔 라인들(SWL1~SWLn) 중 j번째 및 j+1번째 스캔 라인(SWLj, SWLj+1)(이하, 제1 및 제2 기입 스캔 라인이라 함), 발광 제어 라인들(EML1~EMLn) 중 j번째 발광 제어 라인(EMLj)(이하, 발광 제어 라인이라 함)에 접속된다.
화소(PXij)는 발광 다이오드(ED) 및 화소 회로부(PXC)를 포함한다. 화소 회로부(PXC)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 하나의 커패시터(Cst)를 포함한다. 제1 내지 제7 트랜지스터들(T1~T7) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제7 트랜지스터들(T1~T7)은 모두 P-타입 트랜지스터일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 일 예로, 제1 내지 제7 트랜지스터들(T1~T7)은 모두 N-타입 트랜지스터일 수 있다. 다른 일 예로, 제1 내지 제7 트랜지스터들(T1~T7) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1~T7) 중 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5 내지 T7)는 P-타입 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수 있다. 그러나, 본 발명에 따른 회로 회로부(PXC)의 구성은 도 6에 도시된 실시예에 제한되지 않는다. 도 6에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하고 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1~T7) 모두가 P-타입 트랜지스터이거나 N-타입 트랜지스터일 수 있다.
초기화 스캔 라인(SILj), 보상 스캔 라인(SCLj), 제1 및 제2 기입 스캔 라인(SWLj, SWLj+1) 및 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj, 이하, 초기화 스캔 신호라 함), j번째 보상 스캔 신호(SCj, 이하, 보상 스캔 신호라 함), j번째 및 j+1번째 기입 스캔 신호(SWj 및 SWj+1, 이하, 제1 및 제2 기입 스캔 신호라 함) 및 j번째 발광 제어 신호(EMj, 이하, 발광 제어 신호라 함)를 화소(PXij)로 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 화소(PXij)로 전달한다. 데이터 신호(Di)는 표시장치(DD, 도 5 참조)에 입력되는 영상 신호(RGB) 중 대응하는 영상신호의 계조에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제4 구동 전압 라인들(VL1, VL2, VL3, VL4)은 각각 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT), 및 제2 초기화 전압(AINT)을 화소(PXij)로 전달할 수 있다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)이 전달하는 데이터 신호(Di)를 전달받아 발광 다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 제1 기입 스캔 라인(SWLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 제1 기입 스캔 라인(SWLj)을 통해 전달받은 제1 기입 스캔 신호(SWj)에 따라 턴 온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 게이트 전극과 연결된 제2 전극, 보상 스캔 라인(SCLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 보상 스캔 라인(SCLj)을 통해 전달받은 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 초기화 전압(VINT)이 전달되는 제3 전압 라인(VL3)과 연결된 제2 전극 및 초기화 스캔 라인(SILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 초기화 스캔 라인(SILj)을 통해 전달받은 초기화 스캔 신호(SIj)에 따라 턴 온되어 제1 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 라인(EMLj)을 통해 전달받은 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제5 트랜지스터(T5)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 발광 다이오드(ED)에 전달될 수 있다.
제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 제2 전극과 연결된 제1 전극, 제2 초기화 전압(AINT)이 전달되는 제4 전압 라인(VL4)과 연결된 제2 전극 및 제2 기입 스캔 라인(SWLj+1)과 연결된 게이트 전극을 포함한다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 다이오드(ED)의 캐소드(cathode)는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다.
도 6 및 도 7을 참조하면, 한 프레임(F1)의 초기화 기간 동안 초기화 스캔 라인(SILj)을 통해 로우 레벨의 초기화 스캔 신호(SIj)가 제공되면, 로우 레벨의 초기화 스캔 신호(SIj)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 제1 초기화 전압(VINT)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 게이트 전극에 전달되고, 제1 초기화 전압(VINT)에 의해 제1 트랜지스터(T1)의 게이트 전극이 초기화된다.
다음, 한 프레임(F1)의 보상 기간 동안 보상 스캔 라인(SCLj)을 통해 로우 레벨의 보상 스캔 신호(SCj)가 공급되면 제3 트랜지스터(T3)가 턴-온된다. 보상 기간은 초기화 구간과 비중첩할 수 있다. 보상 스캔 신호(SCj)의 활성화 구간은 보상 스캔 신호(SCj)가 로우 레벨을 갖는 구간으로 정의되고, 초기화 스캔 신호(SIj)의 활성화 구간은 초기화 스캔 신호(SIj)가 로우 레벨을 갖는 구간으로 정의된다. 보상 스캔 신호(SCj)의 활성화 구간은 초기화 스캔 신호(SIj)의 활성화 구간과 비중첩할 수 있다. 초기화 스캔 신호(SIj)의 활성화 구간은 보상 스캔 신호(SCj)의 활성화 구간보다 선행할 수 있다.
보상 기간 동안 제1 트랜지스터(T1)는 턴-온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 또한, 보상 기간은 제1 기입 스캔 신호(SWj)가 로우 레벨로 발생되는 데이터 기입 구간을 포함할 수 있다. 데이터 기입 구간동안 로우 레벨의 제1 기입 스캔 신호(SWj)에 의해 제2 트랜지스터(T2)가 턴-온된다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압("Di-Vth")이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극의 전위는 보상 전압("Di-Vth")이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압("Di-Vth")이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
한편, 제7 트랜지스터(T7)는 제2 기입 스캔 라인(SWLj+1)을 통해 로우 레벨의 제2 기입 스캔 신호(SWLj+1)를 공급받아 턴-온된다. 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
화소(PXij)가 블랙 영상을 표시하는 경우, 제1 트랜지스터(T1)의 최소 구동 전류가 구동 전류(Id)로 흐르더라도 발광 다이오드(ED)가 발광하게 된다면, 화소(PXij)는 정상적으로 블랙 영상을 표시할 수 없다. 따라서, 본 발명의 일 실시예에 따른 화소(PXij) 내 제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 최소 구동 전류의 일부를 바이패스 전류(Ibp)로서 발광 다이오드(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 구동 전류란 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서 제1 트랜지스터(T1)로 흐르는 전류를 의미한다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서 제1 트랜지스터(T1)로 흐르는 최소 구동 전류(예를 들어 10pA 이하의 전류)가 발광 다이오드(ED)에 전달되어 블랙 계조의 영상이 표시된다. 화소(PXij)가 블랙 영상을 표시하는 경우, 최소 구동 전류에 대한 바이패스 전류(Ibp)의 영향이 상대적으로 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 경우, 구동 전류(Id)에 대한 바이패스 전류(Ibp)의 영향은 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 경우, 구동 전류(Id)로부터 제7 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 전류(즉, 발광 전류(Ied))가 발광 다이오드(ED)로 제공되어 블랙 영상을 확실하게 표현할 수 있다. 따라서, 화소(PXij)는 제7 트랜지스터(T7)를 이용하여 정확한 블랙 계조 영상을 구현할 수 있고, 그 결과 콘트라스트비를 향상시킬 수 있다.
다음, 발광 제어 라인(EMLj)으로부터 공급되는 발광 제어 신호(EMj)가 하이 레벨에서 로우 레벨로 변경된다. 로우 레벨의 발광 제어 신호(EMj)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 다이오드(ED)에 공급되어 발광 다이오드(ED)에 발광 전류(Ied)가 흐른다.
도 8a는 본 발명의 일 실시예에 따른 발광 드라이버의 블럭도이고, 도 8b는 도 8a에 도시된 캐리 회로의 회로도이다.
도 8a를 참조하면, 발광 드라이버(350)는 복수의 스테이지(SR1~SRn) 및 캐리 회로(CRk-1)를 포함한다.
스테이지들(SR1~SRn) 각각은 도 5에 도시된 구동 컨트롤러(100)로부터 제3 구동 제어 신호(ECS)를 수신한다. 제3 구동 제어 신호(ECS)는 시작 신호(FLM), 클럭 신호, 및 마스킹 인에이블(MS_EN)를 포함할 수 있다. 스테이지들(SR1~SRn) 각각은 제1 전압(VGH) 및 제2 전압(VGL)을 더 수신한다. 제1 전압(VGH) 및 제2 전압(VGL)은 도 4에 도시된 전압 발생기(400)로부터 제공될 수 있다.
복수의 스테이지(SR1~SRn)는 복수의 발광 제어 라인(EML1~EMLn)에 각각 연결될 수 있다. 복수의 스테이지(SR1~SRn)는 복수의 발광 제어 신호(EM1~EMn)를 각각 출력하고, 출력된 복수의 발광 제어 신호(EM1~EMn)는 복수의 발광 제어 라인(EML1~EMLn)에 각각 인가될 수 있다.
복수의 스테이지(SR1~SRn)는 서로 종속적으로 연결될 수 있다. 복수의 스테이지(SR1~SRn) 중 일부는 이전 스테이지로부터 출력된 발광 제어 신호를 캐리 신호로써 수신할 수 있고, 복수의 스테이지(SR1~SRn) 중 나머지 일부는 캐리 회로(CRk-1)로부터 출력된 캐리 신호를 수신할 수 있다.
복수의 발광 제어 라인(EML1~EMLn) 중 일부(EML1~EMLk-1)는 제1 표시 영역(DA1)에 배치되고, 나머지 일부(EMLk~EMLn)는 제2 표시 영역(DA2)에 배치될 수 있다. 본 발명의 일 예로, 복수의 발광 제어 라인(EML1~EMLn) 중 제1 내지 제k-1 발광 제어 라인(EML1~EMLk-1)이 제1 표시 영역(DA1)에 배치된다. 여기서, k는 2 이상의 정수일 수 있다. 복수의 발광 제어 라인(EML1~EMLn) 중 제k 내지 제n 발광 제어 라인(EMLk~EMLn)이 제2 표시 영역(DA2)에 배치된다. 여기서, k는 n보다 작은 정수일 수 있다.
복수의 스테이지(SR1~SRn) 중 제k-1 스테이지(SRk-1)는 캐리 회로(CRk-1)로 캐리 제어 신호(CCSk-1)를 제공할 수 있다. 캐리 회로(CRk-1)는 캐리 제어 신호(CCSk-1)에 응답하여 캐리 신호(CSk-1)를 출력할 수 있다. 캐리 회로(CRk-1)는 제1 전압(VGH) 및 마스킹 인에이블 신호(MS_EN)를 수신할 수 있다. 캐리 신호(CSk-1)는 제1 전압(VGH) 또는 마스킹 인에이블 신호(MS_EN)에 대응하는 전위를 가질 수 있다.
도 8b를 참조하면, 캐리 회로(CRk-1)는 제1 및 제2 캐리 트랜지스터(C_TR1, C_TR2)를 포함할 수 있다. 캐리 제어 신호(CCSk-1)는 제1 캐리 트랜지스터(C_TR1)로 제공되는 제1 캐리 제어 신호(CCSk-1a) 및 제2 캐리 트랜지스터(C_TR2)로 제공되는 제2 캐리 제어 신호(CCSk-1b)를 포함할 수 있다. 제1 캐리 제어 신호(CCSk-1)는 제2 캐리 제어 신호(CCSk-1b)와 반전된 위상을 가질 수 있다. 제1 캐리 제어 신호(CCSk-1a)에 응답하여 제1 캐리 트랜지스터(C_TR1)가 턴-온되면, 제2 캐리 트랜지스터(C_TR2)는 제2 캐리 제어 신호(CCSk-1b)에 응답하여 턴-오프된다. 반대로, 제1 캐리 제어 신호(CCSk-1a)에 응답하여 제1 캐리 트랜지스터(C_TR1)가 턴-오프되면, 제2 캐리 트랜지스터(C_TR2)는 제2 캐리 제어 신호(CCSk-1b)에 응답하여 턴-온된다.
제1 캐리 트랜지스터(C_TR1)가 턴-온되고, 제2 캐리 트랜지스터(C_TR2)가 턴-오프되면, 캐리 회로(CRk-1)는 제1 전압(VGH)을 캐리 신호(CSk-1)로써 출력한다. 제1 캐리 트랜지스터(C_TR1)가 턴-오프되고, 제2 캐리 트랜지스터(C_TR2)가 턴-온되면, 캐리 회로(CRk-1)는 마스킹 인에이블 신호(MS_EN)를 캐리 신호(CSk-1)로써 출력한다. 캐리 신호(CSk-1)가 제1 전압(VGH)과 동일한 전압 레벨을 갖는 경우, 캐리 신호(CSk-1)는 비활성화되고, 캐리 신호(CSk-1)가 제2 전압(VGL)과 동일한 전압 레벨을 갖는 경우 캐리 신호(CSk-1)는 활성화된다. 여기서, 마스킹 인에이블 신호(MS_EN)의 전압 레벨을 조절함으로써, 제2 모드에서 캐리 신호(CSk-1)를 활성화시키거나 비활성화시킬 수 있다.
다시 도 8a를 참조하면, 복수의 스테이지(SR1~SRn) 중 제k 스테이지(SRk)는 캐리 회로(CRk-1)로부터 캐리 신호(CSk-1)를 수신할 수 있다. 제k 스테이지(SRk)로 공급되는 캐리 신호(CSk-1)가 활성화되면, 제k 스테이지(SRk)는 활성화된 캐리 신호(CSk-1)에 응답하여 제k 발광 제어 신호(EMk)를 활성화시킬 수 있다. 그러나, 캐리 신호(CSk-1)가 비활성화되면, 제k 스테이지(SRk)는 비활성화된 캐리 신호(CSk-1)에 응답하여 제k 발광 제어 신호(EMk)를 비활성화 상태로 유지시킬 수 있다. 제k 발광 제어 신호(EMk)가 비활성화 상태로 유지되면, 제k+1 스테이지(SRk+1) 내지 제n 스테이지(SRn)로부터 각각 출력되는 제k+1 내지 제n 발광 제어 신호들(EMk+1~EMn) 역시 활성화되지 않는다.
도 9a는 도 4에 도시된 제1 풀 프레임에서 발광 드라이버와 스캔 드라이버의 동작을 설명하기 위한 파형도이다. 도 9b는 도 4에 도시된 제1 부분 프레임에서 발광 드라이버와 스캔 드라이버의 동작을 설명하기 위한 파형도이다. 도 9c는 도 4에 도시된 제p-1 부분 프레임에서 발광 드라이버와 스캔 드라이버의 동작을 설명하기 위한 파형도이다. 도 9d는 도 4에 도시된 제p 부분 프레임에서 발광 드라이버와 스캔 드라이버의 동작을 설명하기 위한 파형도이다.
이하, 도 9a 내지 도 9d를 참조하여, 제1 및 제2 모드의 동작을 구체적으로 설명한다. 도 9a 내지 도 9d에서는, k번째행에 배치된 화소들로 인가되는 제k 초기화 스캔 신호(SIk), 제k 보상 스캔 신호(SCk), 제k 기입 스캔 신호(SWk), 및 제k 발광 제어 신호(EMk)를 도시하였다. 또한, 도 9a 내지 도 9d에서는, 제k-1 스테이지(SRk-1)(도 8a 참조) 및 캐리 회로(CRk-1)(도 8a 참조)로부터 출력되는 제k-1 발광 제어 신호(EMk-1) 및 캐리 신호(CSk-1)와 캐리 회로(CRk-1)로 공급되는 마스킹 인에이블 신호(MS_EN)를 도시하였다.
도 4, 도 8a, 도 8b 및 도 9a를 참조하면, 제1 풀 프레임(FF1) 동안 제2 표시 영역(DA2)에 배치된 k번째행의 화소들은 활성화된 제k 초기화 스캔 신호(SIk), 제k 보상 스캔 신호(SCk), 제k 기입 스캔 신호(SWk), 및 제k 발광 제어 신호(EMk)에 의해 제1 영상(IM1)을 표시할 수 있다. 여기서, k번째행의 화소들에는 제1 영상(IM1)에 대응하는 데이터 신호들(Dim1)이 공급될 수 있다.
제1 풀 프레임(FF1)은 실질적으로 데이터 신호들(Dim1)이 공급되는 유효 구간(AP) 및 데이터 신호들(Dim1)이 공급되지 않는 포치 구간을 포함할 수 있다. 포치 구간은 유효 구간(AP)에 선행하는 프론트 포치 구간(FPP) 및 유효 구간(AP)에 후행하는 백 포치 구간(BPP)을 포함할 수 있다. 제k 초기화 스캔 신호(SIk), 제k 보상 스캔 신호(SCk) 및 제k 기입 스캔 신호(SWk)의 활성화 구간은 유효 구간(AP)과 중첩할 수 있다.
제k 스테이지(SRk)는 캐리 신호(CSk-1)에 응답하여 제k 발광 제어 신호(EMk)를 활성화 또는 비활성화시킬 수 있다. 캐리 신호(CSk-1)는 캐리 회로(CRk-1)로부터 공급되는 신호이고, 제1 풀 프레임(FF1) 동안 제k-1 발광 제어 신호(EMk-1)와 동일한 위상을 갖고 발생될 수 있다. 즉, 제1 모드에서 캐리 신호(CSk-1)는 제k-1 발광 제어 신호(EMk-1)와 동일한 위상을 가질 수 있다.
제1 풀 프레임(FF1) 동안 캐리 회로(CRk-1)로 공급되는 마스킹 인에이블 신호(MS_EN)는 제2 전압(VGL)과 동일한 레벨을 가질 수 있다. 캐리 회로(CRk-1)로 제1 캐리 제어 신호(CCSk-1a)가 인가되어 캐리 신호(CSk-1)가 제1 전압(VGH)에 대응하는 전압 레벨을 갖는 경우, 제k 발광 제어 신호(EMk)는 비활성화 구간에 진입할 수 있다. 이후, 캐리 회로(CRk-1)로 제2 캐리 제어 신호(CCSk-1b)가 인가되어 캐리 신호(CSk-1)가 마스킹 인에이블 신호(MS_EN)에 대응하는 전압 레벨(즉, 제2 전압(VGL)에 대응하는 전압 레벨)을 갖는 경우, 제k 발광 제어 신호(EMk)는 활성화 구간에 진입할 수 있다. 따라서, 제1 모드에서 제2 표시 영역(DA2)에 배치된 화소들에 포함된 발광 소자들(ED, 도 6 참조)이 턴-온 됨으로써, 제1 영상(IM1)을 표시할 수 있다.
도 4, 도 8a, 도 8b 및 도 9b를 참조하면, 제1 부분 프레임(HF1) 동안 제2 표시 영역(DA2)에 배치된 k번째행의 화소들은 활성화된 제k 초기화 스캔 신호(SIk), 제k 보상 스캔 신호(SCk), 제k 기입 스캔 신호(SWk), 및 제k 발광 제어 신호(EMk)에 의해 블랙 영상(BIM)을 표시할 수 있다. 여기서, k번째행의 화소들에는 블랙 계조를 갖는 블랙 데이터 신호(Db)가 공급될 수 있다.
제1 부분 프레임(HF1) 동안 캐리 회로(CRk-1)로 공급되는 마스킹 인에이블 신호(MS_EN)는 제2 전압(VGL)과 동일한 레벨을 가질 수 있다. 캐리 회로(CRk-1)로 제1 캐리 제어 신호(CCSk-1a)가 인가되어 캐리 신호(CSk-1)가 제1 전압(VGH)에 대응하는 전압 레벨을 갖는 경우, 제k 발광 제어 신호(EMk)는 비활성화 구간에 진입할 수 있다. 이후, 캐리 회로(CRk-1)로 제2 캐리 제어 신호(CCSk-1b)가 인가되어 캐리 신호(CSk-1)가 마스킹 인에이블 신호(MS_EN)에 대응하는 전압 레벨(즉, 제2 전압(VGL)에 대응하는 전압 레벨)을 갖는 경우, 제k 발광 제어 신호(EMk)는 활성화 구간에 진입할 수 있다. 따라서, 제1 부분 프레임(HF1) 동안 제2 표시 영역(DA2)에 배치된 화소들에 포함된 발광 소자들(ED, 도 6 참조)이 턴-온(ED_ON) 됨으로써, 블랙 데이터 신호(Db)에 대응하는 블랙 영상(BIM)을 표시할 수 있다.
제2 부분 프레임(HF2)이 개시되기 전, 제1 부분 프레임(HF1)의 백 포치 구간(BPP)에서 마스킹 인에이블 신호(MS_EN)가 제1 전압(VGH)에 대응하는 레벨로 변경될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 마스킹 인에이블 신호(MS_EN)는 제2 부분 프레임(HF2)의 프론트 포치 구간(FPP)에서 제1 전압(VGH)에 대응하는 레벨로 변경될 수 있다.
도 4, 도 8a, 도 8b 및 도 9c를 참조하면, 제p-1 부분 프레임(HFp-1) 동안 제2 표시 영역(DA2)에 배치된 화소들은 영상을 표시하지 않을 수 있다. 제p-1 부분 프레임(HFp-1) 동안 제2 표시 영역(DA2)에 배치된 화소들에는 제p-2 비고정 데이터 신호(Dnfp-2)가 공급될 수 있다.
제p-1 부분 프레임(HFp-1) 동안 캐리 회로(CRk-1)로 공급되는 마스킹 인에이블 신호(MS_EN)는 제1 전압(VGH)과 동일한 레벨을 갖는다. 따라서, 캐리 회로(CRk-1)로 제2 캐리 제어 신호(CCSk-1b)가 인가되어 제2 캐리 트랜지스터(C_TR2)가 턴-온되더라도 캐리 신호(CSk-1)는 마스킹 인에이블 신호(MS_EN)에 대응하는 전압 레벨(즉, 제1 전압(VGH)에 대응하는 전압 레벨)을 갖는다. 즉, 캐리 신호(CSk-1)가 비활성화 상태로 유지됨에 따라 제k 발광 제어 신호(EMk)가 활성화되지 않고, 그로 인해, k번째행의 화소들에 포함된 발광 소자들(ED, 도 6 참조)은 턴-오프(ED_OFF) 상태를 유지한다. 따라서, k번째행의 화소들에 제p-2 비고정 데이터 신호(Dnfp-2)가 공급되더라도 제2 표시 영역(DA2)에는 제p-2 비고정 데이터 신호(Dnfp-2)에 대응하는 영상이 표시되지 않는다.
다만, 제2 표시 영역(DA2)에 배치된 화소들에 블랙 데이터 신호(Db)와 상이한 비고정 데이터 신호들(Dnf1, Dnf2, Dnfp-2)이 부분 프레임들(HF2~HFp-1) 동안 인가됨에 따라, 각 화소의 제1 트랜지스터(T1, 도 6 참조)의 제1 및 제2 전극 사이의 전위차가 일정한 값으로 고정되는 것을 방지할 수 있다. 비고정 데이터 신호들(Dnf1, Dnf2, Dnfp-2)이 적어도 한 부분 프레임 단위로 변경됨에 따라, 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 동안 각 화소의 제1 트랜지스터(T1)의 제1 및 제2 전극 사이의 전위차가 일정한 값으로 고정되지 않을 수 있다.
따라서, 제2 모드에서 제2 표시 영역(DA2)의 화소들에 구비된 제1 트랜지스터(T1)가 히스테리시스 특성 변화를 일으키는 것을 방지할 수 있다. 이로써, 제2 모드에서 제1 모드로 전환된 이후에 제2 표시 영역(DA2)에 표시되는 영상이 왜곡되는 현상을 방지할 수 있다.
제p 부분 프레임(HFp)이 개시되기 전, 제p-1 부분 프레임(HFp-1)의 백 포치 구간(BPP)에서 마스킹 인에이블 신호(MS_EN)가 제2 전압(VGL)에 대응하는 레벨로 변경될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 마스킹 인에이블 신호(MS_EN)는 제p 부분 프레임(HFp)의 프론트 포치 구간(FPP)에서 제2 전압(VGL)에 대응하는 레벨로 변경될 수 있다.
도 4, 도 8a, 도 8b 및 도 9d를 참조하면, 제p 부분 프레임(HFp) 동안 제2 표시 영역(DA2)에 배치된 화소들은 영상을 표시하지 않을 수 있다. 제p 부분 프레임(HFp) 동안 제2 표시 영역(DA2)에 배치된 화소들에는 블랙 데이터 신호(Db)가 공급될 수 있다.
제p 부분 프레임(HFp)의 유효 구간(AP)이 개시되기 전, 이미 마스킹 인에이블 신호(MS_EN)는 제1 전압(VGH)에서 제2 전압(VGL)으로 전환된다. 따라서, 캐리 회로(CRk-1)로 제2 캐리 제어 신호(CCSk-1b)가 인가되어 제2 캐리 트랜지스터(C_TR2)가 턴-온되면, 캐리 신호(CSk-1)는 마스킹 인에이블 신호(MS_EN)에 대응하는 전압 레벨(즉, 제2 전압(VGL)에 대응하는 전압 레벨)을 갖는다. 즉, 캐리 신호(CSk-1)가 활성화 상태로 전환됨에 따라 제k 발광 제어 신호(EMk)가 활성화될 수 있다. 그로 인해, 제2 표시 영역(DA2)에 배치된 화소들에 포함된 발광 소자들(ED, 도 6 참조)이 턴-온(ED_ON)될 수 있다. 따라서, 제2 표시 영역(DA2)에는 블랙 데이터 신호(Db)에 대응하는 블랙 영상(BIM)이 표시될 수 있다.
이처럼, 제1 및 제p 부분 프레임(HF1, HFp) 동안 블랙 영상(BIM)이 표시됨에 따라 제2 내지 제p-1 부분 프레임(HF2~HFp-1)에서 발광 소자들(ED)이 턴-오프되는 동작이 시인되지 않을 수 있다.
도 10a는 본 발명의 일 실시예에 따른 제1 부분 프레임에서 발광 드라이버와 스캔 드라이버의 동작을 설명하기 위한 파형도이고, 도 10b는 본 발명의 일 실시예에 따른 제p 부분 프레임에서 발광 드라이버와 스캔 드라이버의 동작을 설명하기 위한 파형도이다.
도 4, 도 10a 및 도 10b를 참조하면, 제1 및 제p 부분 프레임(HF1, HFp) 중 적어도 하나의 프레임동안 제2 표시 영역(DA2)의 화소들에는 비고정 데이터 신호가 기입될 수 있다. 즉, 제2 모드로 진입하는 첫번째 부분 프레임(HF1) 또는 제2 모드를 종료하기 직전 마지막 부분 프레임(HFp)에서 블랙 영상(BIM)을 표시할 필요 없는 경우, 블랙 데이터 신호(Db)를 대신하여 비고정 데이터 신호(Dnf0, Dnfp)가 제2 표시 영역(DA2)의 화소들에 공급될 수 있다.
도 10a를 참조하면, 제1 부분 프레임(HF1) 동안 k번째행의 화소들에는 비고정 데이터 신호(Dnf0)가 공급될 수 있다.
캐리 회로(CRk-1)로 공급되는 마스킹 인에이블 신호(MS_EN)는 캐리 신호(CSk-1)가 비활성화되는 시점(t1)에서 제1 전압(VGH)으로 변경될 수 있다. 따라서, 캐리 회로(CRk-1)로 제2 캐리 제어 신호(CCSk-1b)가 인가되어 마스킹 인에이블 신호(MS_EN)가 캐리 신호(CSk-1)로써 출력되더라도, 캐리 신호(CSk-1)는 제1 전압(VGH)으로 유지된다. 즉, 마스킹 인에이블 신호(MS_EN)에 의해 캐리 신호(CSk-1)가 비활성화 상태로 유지되기 때문에, 제1 부분 프레임(HF1) 동안 제2 표시 영역(DA2)에 배치된 화소들에 포함된 발광 소자들(ED, 도 6 참조)은 턴-오프(ED_OFF) 될 수 있다. 따라서, 제1 부분 프레임(HF1) 동안 비고정 데이터 신호(Dnf0)가 제2 표시 영역(DA2)의 화소들로 공급되더라도 제2 표시 영역(DA2)에 영상이 표시되지 않을 수 있다.
도 10b를 참조하면, 제p 부분 프레임(HFp) 동안 k번째행의 화소들에는 비고정 데이터 신호(Dnfp)가 공급될 수 있다.
캐리 회로(CRk-1)로 공급되는 마스킹 인에이블 신호(MS_EN)는 제k-1 발광 제어 신호(EMk-1)가 활성화되는 시점(t2)에서 제2 전압(VGL)으로 변경될 수 있다. 따라서, 캐리 회로(CRk-1)로 제2 캐리 제어 신호(CCSk-1b)가 인가되어 마스킹 인에이블 신호(MS_EN)가 캐리 신호(CSk-1)로써 출력되면, 캐리 신호(CSk-1)는 제2 전압(VGL)에 대응하는 레벨을 가질 수 있다. 즉, t2 시점에서 마스킹 인에이블 신호(MS_EN)에 의해 캐리 신호(CSk-1)가 활성화 상태로 전환된다. 그러나, 본 발명은 이에 한정되지 않는다. 마스킹 인에이블 신호(MS_EN)는 제p 부분 프레임(HFp)의 백 포치 구간(BPP)에서 제2 전압(VGL)으로 변경될 수 있다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 표시장치의 동작을 설명하기 위한 도면들이다. 단, 도 11a 및 도 11b에 도시된 구성 요소 중 도 4에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 11a를 참조하면, 제1 모드에서 제2 모드로 전환되고, 첫 번째 부분 프레임(HF1) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있고, 제2 모드를 종료하기 직전의 마지막 부분 프레임(HFp)(즉, 제p 부분 프레임) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있다.
제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들에는 비고정 데이터 신호가 공급될 수 있다. 비고정 데이터 신호는 복수의 특정 영상 중 하나에 대응하는 데이터 신호일 수 있다. 본 발명의 일 예로, 제2 모드에서 제2 부분 프레임(HF2) 동안 제2 표시 영역(DA2)의 화소들에는 복수의 특정 영상 중 하나에 대응하는 제1 비고정 데이터 신호(Dnf1)가 공급되고, 제p-1 부분 프레임(HFp-1) 동안 제2 표시 영역(DA2)의 화소들에는 복수의 특정 영상 중 하나에 대응하는 제p-2 비고정 데이터 신호(Dnfp-2)가 공급된다. 제2 및 제p-1 부분 프레임(HF2, HFp-1) 동안 제2 표시 영역(DA2)에 배치된 화소들(PX)의 발광 소자(ED)는 턴-오프(ED_OFF)될 수 있다. 따라서, 제2 및 제p-1 부분 프레임(HF2, HFp-1) 동안 제2 표시 영역(DA2)에는 제1 비고정 데이터 신호(Dnf1) 및 제p-2 비고정 데이터 신호(Dnfp-2)에 대응하는 영상이 표시되지 않을 수 있다.
한편, 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들에는 블랙 데이터 신호(Db)가 공급될 수 있다. 본 발명의 일 예로, 제3 부분 프레임(HF3) 동안 제2 표시 영역(DA2)의 화소들에는 블랙 데이터 신호(Db)가 공급될 수 있다. 제3 부분 프레임(HF3) 동안 제2 표시 영역(DA2)에 배치된 화소들(PX)의 발광 소자(ED)는 턴-오프(ED_OFF)될 수 있다. 따라서, 제3 부분 프레임(HF3) 동안 제2 표시 영역(DA2)에는 블랙 데이터 신호(Db)에 대응하는 영상이 표시되지 않을 수 있다.
이처럼, 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 동안 제2 표시 영역(DA2)의 화소들(PX)에 비고정 데이터 신호(Dnf1, Dnfp-2) 및 블랙 데이터 신호(Db)가 교번하여 인가됨에 따라, 각 화소에 구비된 제1 트랜지스터(T1, 도 6 참조)가 히스테리시스 특성 변화를 일으키는 것을 방지할 수 있다. 이로써, 제2 모드에서 제1 모드로 전환된 이후에 제2 표시 영역(DA2)에 표시되는 영상이 왜곡되는 현상을 방지할 수 있다.
도 11b를 참조하면, 제2 모드로 진입한 후 첫 번째 부분 프레임(HF1) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있고, 제2 모드를 종료하기 직전의 마지막 부분 프레임(HFp)(즉, 제p 부분 프레임) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있다.
제2 모드에서 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들(PX)에는 비고정 데이터 신호(Dnf1, Dnfp-2)가 공급될 수 있다. 제2 모드에서 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들(PX)에는 블랙 데이터 신호(Db)가 공급될 수 있다. 제2 모드에서 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들(PX)에는 화이트 데이터 신호(Dw)가 공급될 수 있다. 블랙 데이터 신호(Db)는 블랙 계조를 갖고, 화이트 데이터 신호(Dw)는 화이트 계조를 가질 수 있다.
본 발명의 일 예로, 제3 부분 프레임(HF3) 동안 제2 표시 영역(DA2)의 화소들(PX)에는 블랙 데이터 신호(Db)를 수신하고, 제4 부분 프레임(HF4) 동안 제2 표시 영역(DA2)의 화소들(PX)에는 화이트 데이터 신호(Dw)를 수신할 수 있다. 블랙 데이터 신호(Db)가 인가되는 부분 프레임과 화이트 데이터 신호(Dw)가 인가되는 부분 프레임은 서로 인접하여 배치될 수 있다. 제3 및 제4 부분 프레임(HF3, HF4) 동안 제2 표시 영역(DA2)에 배치된 화소들(PX)의 발광 소자(ED)는 턴-오프(ED_OFF)될 수 있다. 따라서, 제3 부분 프레임(HF3) 동안 제2 표시 영역(DA2)에는 블랙 데이터 신호(Db)에 대응하는 영상이 표시되지 않고, 제4 부분 프레임(HF4) 동안 제2 표시 영역(DA2)에는 화이트 데이터 신호(Dw)에 대응하는 영상이 표시되지 않는다.
이처럼, 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 동안 제2 표시 영역(DA2)의 화소들(PX)에 비고정 데이터 신호(Dnf1, Dnfp-2), 블랙 데이터 신호(Db) 및 화이트 데이터 신호(Dw)가 교번하여 인가됨에 따라, 각 화소에 구비된 제1 트랜지스터(T1, 도 6 참조)가 히스테리시스 특성 변화를 일으키는 것을 방지할 수 있다. 이로써, 제2 모드에서 제1 모드로 전환된 이후에 제2 표시 영역(DA2)에 표시되는 영상이 왜곡되는 현상을 방지할 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 동작을 설명하기 위한 도면이다. 도 13a는 도 12에 도시된 제2 부분 프레임에서 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도이다. 도 13b는 도 12에 도시된 제3 부분 프레임에서 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도이다. 도 13c는 도 12에 도시된 제4 부분 프레임에서 발광 드라이버 및 스캔 드라이버의 동작을 설명하기 위한 파형도이다.
단, 도 12에 도시된 구성 요소 중 도 11b에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 12를 참조하면, 제2 모드로 진입한 후 첫 번째 부분 프레임(HF1) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있고, 제2 모드를 종료하기 직전의 마지막 부분 프레임(HFp)(즉, 제p 부분 프레임) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있다.
제2 모드에서 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들(PX)에는 데이터 신호가 기입되지 않을 수 있다. 본 발명의 일 예로, 제2 모드에서 제2 부분 프레임(HF2) 동안 제2 표시 영역(DA2)의 화소들(PX)에는 데이터 신호가 기입되지 않고, 제p-1 부분 프레임(HFp-1) 동안 제2 표시 영역(DA2)의 화소들(PX)에는 데이터 신호가 기입되지 않는다. 제2 및 제p-1 부분 프레임(HF2, HFp-1) 동안 제2 표시 영역(DA2)에 배치된 화소들(PX)의 발광 소자(ED)가 턴-오프(ED_OFF)될 뿐만 아니라, 제2 표시 영역(DA2)에 배치된 화소들(PX)의 제2 트랜지스터(T2, 도 6 참조)도 턴-오프(SW_OFF)될 수 있다.
도 12 및 도 13a를 참조하면, 제2 부분 프레임(HF2) 동안 제k 기입 스캔 신호(SWk)는 활성화되지 않을 수 있다. 제k 기입 스캔 신호(SWk)가 활성화되지 않으면, 제2 트랜지스터(T2, 도 6 참조)도 가 턴-온될 수 없으므로, 제2 표시 영역(DA2)의 화소들(PX)에는 데이터 신호가 기입될 수 없다.
도 12, 도 13b 및 도 13c를 참조하면, 제2 모드에서 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)의 화소들(PX)에는 블랙 데이터 신호(Db) 또는 화이트 데이터 신호(Dw)가 기입될 수 있다. 본 발명의 일 예로, 제3 부분 프레임(HF3) 동안 제2 표시 영역(DA2)의 화소들(PX)에는 블랙 데이터 신호(Db)가 기입되고, 제4 부분 프레임(HF4) 동안 제2 표시 영역(DA2)의 화소들(PX)에는 화이트 데이터 신호(Dw)가 기입될 수 있다. 제3 및 제4 부분 프레임(HF3, HF4) 동안 제k 기입 스캔 신호(SWk)가 활성화되므로, 제2 트랜지스터(T2, 도 6 참조)도 가 턴-온(SW_ON)된다. 따라서, 제3 및 제4 부분 프레임(HF3, HF4) 동안 제2 표시 영역(DA2)의 화소들(PX)에는 블랙 및 화이트 데이터 신호(Db, Dw)가 각각 기입될 수 있다. 그러나, 제3 및 제4 부분 프레임(HF3, HF4) 동안 제2 표시 영역(DA2)에 배치된 화소들(PX)의 발광 소자(ED)가 턴-오프(ED_OFF)되므로, 기입된 블랙 및 화이트 데이터 신호들(Db, Dw)은 영상으로 표시될 수 없다.
이처럼, 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 블랙 데이터 신호(Db) 및 화이트 데이터 신호(Dw)가 교번하여 인가됨에 따라, 각 화소에 구비된 제1 트랜지스터(T1, 도 6 참조)가 히스테리시스 특성 변화를 일으키는 것을 방지할 수 있다. 이로써, 제2 모드에서 제1 모드로 전환된 이후에 제2 표시 영역(DA2)에 표시되는 영상이 왜곡되는 현상을 방지할 수 있다.
도 14는 본 발명의 일 실시예에 따른 표시장치의 동작을 설명하기 위한 도면이다. 단, 도 14에 도시된 구성 요소 중 도 4에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 14를 참조하면, 제2 모드로 진입한 후 첫 번째 부분 프레임(HF1) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있고, 제2 모드를 종료하기 직전의 마지막 부분 프레임(HFp)(즉, 제p 부분 프레임) 동안 제2 표시 영역(DA2)은 블랙 영상(BIM)을 표시할 수 있다.
제2 모드에서 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 중 적어도 하나의 부분 프레임 동안 제2 표시 영역(DA2)은 비고정 데이터 신호(Dnfa)를 수신할 수 있다. 비고정 데이터 신호(Dnfa)는 제1 표시 영역(DA1)에 표시되는 영상에 대응하는 데이터 신호일 수 있다. 즉, 제2 표시 영역(DA2)에는 제1 표시 영역(DA1)으로 인가되는 데이터 신호가 그대로 복사되어 비고정 데이터 신호(Dnfa)로써 기입될 수 있다. 이 경우, 제1 표시 영역(DA1)으로 인가되는 데이터 신호를 저장하기 위한 메모리가 추가될 수 있다. 제2 및 제p-1 부분 프레임(HF2, HFp-1) 동안 제2 표시 영역(DA2)에 배치된 화소들(PX)의 발광 소자(ED)는 턴-오프(ED_OFF)될 수 있다. 따라서, 비고정 데이터 신호(Dnfa)가 제2 표시 영역(DA2)에 기입되더라도 영상으로 표시되지 않을 수 있다.
제1 표시 영역(DA1)에 표시되는 영상이 계속적으로 변경되는 것에 의해 제2 표시 영역(DA2)에 화소들(PX)에는 고정되지 않은 데이터 신호들이 기입되는 효과를 가질 수 있다.
이처럼, 제2 내지 제p-1 부분 프레임(HF2~HFp-1) 동안 비고정 데이터 신호(Dnfa)가 인가됨에 따라, 각 화소에 구비된 제1 트랜지스터(T1, 도 6 참조)가 히스테리시스 특성 변화를 일으키는 것을 방지할 수 있다. 이로써, 제2 모드에서 제1 모드로 전환된 이후에 제2 표시 영역(DA2)에 표시되는 영상이 왜곡되는 현상을 방지할 수 있다.
도 15a 내지 도 15c는 본 발명의 실시예들에 따른 표시장치의 평면도들이다.
도 4 및 도 15a를 참조하면, 표시장치(DDb)는 표시패널(DP) 및 발광 드라이버(350a)를 포함할 수 있다. 발광 드라이버(350a)는 제1 표시 영역(DA1)에 대응하여 배치되는 제1 발광 드라이버(351) 및 제2 표시 영역(DA2)에 대응하여 배치되는 제2 발광 드라이버(352)를 포함할 수 있다. 제1 발광 드라이버(351)는 종속적으로 연결된 복수의 제1 서브 스테이지를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제1 발광 드라이버(351)는 복수의 칩을 포함할 수 있다. 제1 발광 드라이버(351)는 도 5에 도시된 구동 컨트롤러(100)로부터 제1 시작 신호(FLM1)를 수신할 수 있다.
제2 발광 드라이버(352)는 종속적으로 연결된 복수의 제2 서브 스테이지를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제2 발광 드라이버(352)는 복수의 칩을 포함할 수 있다. 제2 발광 드라이버(352)는 도 5에 도시된 구동 컨트롤러(100)로부터 제2 시작 신호(FLM2)를 수신할 수 있다.
제1 모드에서 제1 및 제2 시작 신호(FLM1, FLM2)는 모두 활성화될 수 있다. 제1 시작 신호(FLM1)는 제2 모드에서 활성화될 수 있다. 그러나, 제2 모드에서 제1 내지 제p 부분 프레임(HF1~HFp) 중 적어도 하나의 부분 프레임 동안 제2 시작 신호(FLM2)는 비활성화될 수 있다. 본 발명의 일 예로, 발광 소자가 턴-온(ED_ON)되는 제1 및 제p 부분 프레임(HF1~HFp)에서 제2 시작 신호(FLM2)는 활성화되는 반면, 발광 소자가 턴-오프(ED_OFF)되는 제2 내지 제p-1 부분 프레임(HF2~HFp-1)에서 제2 시작 신호(FLM)는 비활성화 상태로 유지될 수 있다.
도 4 및 도 15b를 참조하면, 표시장치(DDc)는 표시패널(DP) 및 발광 드라이버(350b)를 포함할 수 있다. 발광 드라이버(350b)는 제1 표시 영역(DA1)에 대응하여 배치되는 제1 및 제2 칩(355a, 355b)을 포함하고, 제2 표시 영역(DA2)에 대응하여 배치되는 제3 및 제4 칩(355c, 355d)을 포함할 수 있다. 제1 표시 영역(DA1)에 대응하여 배치되는 칩의 개수는 이에 한정되지 않으며, 제2 표시 영역(DA2)에 대응하여 배치되는 칩의 개수도 이에 한정되지 않는다. 칩의 개수는 대응하는 표시 영역의 사이즈에 따라 달라질 수 있다.
제1 내지 제4 칩(355a, 355b, 355c, 355d)은 제1 내지 제4 인에이블 신호(ENa, ENb, ENc, ENd)를 각각 수신할 수 있다. 제1 내지 제4 인에이블 신호(ENa, ENb, ENc, ENd)에 따라 제1 내지 제4 칩(355a, 355b, 355c, 355d) 각각이 활성화 또는 비활성화 될 수 있다. 제1 내지 제4 인에이블 신호(ENa, ENb, ENc, ENd) 각각이 활성화 코드를 포함하면, 대응하는 칩이 활성화될 수 있고, 비활성화 코드를 포함하면 대응하는 칩이 비활성화될 수 있다. 제1 내지 제4 칩 각각은 대응하는 인에이블 신호의 코드를 디코딩하기 위한 디코더를 더 포함할 수 있다.
제1 모드에서 제1 내지 제4 칩(355a, 355b, 355c, 355d)은 활성화될 수 있다. 제2 모드에서 제1 및 제2 칩(355a, 355b)은 활성화될 수 있다. 그러나, 제2 모드에서 제1 내지 제p 부분 프레임(HF1~HFp) 중 적어도 하나의 부분 프레임 동안 제3 및 제4 칩(355c, 355d)은 비활성화될 수 있다. 본 발명의 일 예로, 발광 소자가 턴-온(ED_ON)되는 제1 및 제p 부분 프레임(HF1~HFp)에서 제3 및 제4 칩(355c, 355d)이 활성화되는 반면, 발광 소자가 턴-오프(ED_OFF)되는 제2 내지 제p-1 부분 프레임(HF2~HFp-1)에서 제3 및 제4 칩(355c, 355d)은 비활성화 상태로 유지될 수 있다.
도 4 및 도 15b를 참조하면, 표시장치(DDd)는 표시패널(DP) 및 발광 드라이버(350c)를 포함할 수 있다. 발광 드라이버(350c)는 쉬프트 레지스터를 구성하는 복수의 플립플롭을 포함할 수 있다. 본 발명의 일 예로, 발광 드라이버(350c)는 제1 내지 제n 플립플롭(FIF1~FIFn)을 포함한다. 여기서, 제1 내지 제k-1 플립플롭(FIF1~FIFk-1)은 제1 표시영역(DA1)에 대응하여 배치되고, 제k 내지 제n 플립플롭(FIFk~FIFn)은 제2 표시영역(DA2)에 대응하여 배치된다.
제1 내지 제n 플립플롭(FIF1~FIFn) 각각은 제1 내지 제n 발광 제어 신호(EM1~EMn)를 출력할 수 있다. 또한, 제1 내지 제n 발광 제어 신호(EM1~EMn) 각각은 다음 플립플롭의 입력 신호로써 제공될 수 있다.
제1 내지 제n 플립플롭(FIF1~FIFn) 각각은 도 5에 도시된 구동 컨트롤러(100)로부터 클럭 신호(CLK) 및 클리어 신호(CLA)를 수신할 수 있다. 클리어 신호(CLA)에 따라 제1 내지 제n 플립플롭(FIF1~FIFn)의 출력이 0이 될지 1이 될지 결정될 수 있다. 제1 모드에서 클리어 신호(CLA)는 1로 유지될 수 있다. 제2 모드의 제1 내지 제p 부분 프레임(HF1~HFp) 중 적어도 하나의 부분 프레임에서 클리어 신호(CLA)는 0으로 전환될 수 있다. 본 발명의 일 예로, 제1 및 제p 부분 프레임(HF1, HFp)에서 클리어 신호(CLA)는 1로 유지될 수 있다. 제2 내지 제p-1 부분 프레임(HF2~HFp-1)에서 클리어 신호(CLA)는 제k 플립플롭(FIFk)이 동작할 시점에서 0으로 전환될 수 있다. 클리어 신호(CLA)가 0인 경우, 제k 내지 제n 플립플롭(FIFk~FIFn)의 출력은 0으로 유지될 수 있다. 따라서, 제2 내지 제p-1 부분 프레임(HF2~HFp-1)에서 제2 표시 영역(DA2)의 화소들에 포함된 발광 소자들은 턴-오프(ED_OFF)될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위 상에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 DA1: 제1 표시 영역
DA2: 제2 표시 영역 DP: 표시패널
350: 발광 드라이버 100: 구동 컨트롤러
200: 데이터 드라이버 300: 스캔 드라이버
SR1~SRn: 복수의 스테이지 CRk-1: 캐리 회로
FF1, FF2: 제1 및 제2 풀 프레임 HF1~HPp: 제1 내지 제p 부분 프레임
MS_EN: 마스킹 인에이블 신호

Claims (20)

  1. 제1 표시 영역 및 제2 표시 영역을 포함하는 표시 패널;
    상기 표시패널에 데이터 신호들을 출력하는 데이터 드라이버;
    상기 표시패널에 스캔 신호들을 출력하는 스캔 드라이버; 및
    상기 표시패널에 발광 제어 신호들을 출력하는 발광 드라이버를 포함하고,
    상기 표시패널은 제1 모드에서 상기 제1 및 제2 표시 영역에 제1 영상을 표시하고, 제2 모드에서 상기 제1 표시 영역에 제2 영상을 표시하며,
    상기 발광 드라이버는,
    상기 제1 모드에서 상기 제1 및 제2 표시 영역에 인가되는 상기 발광 제어 신호들을 활성화시키고,
    상기 제2 모드의 적어도 하나의 제1 부분 프레임 동안 상기 제2 표시 영역에 인가되는 상기 발광 제어 신호들을 활성화시키며,
    상기 제2 모드의 복수의 제2 부분 프레임 동안 상기 제2 표시 영역에 인가되는 발광 제어 신호들을 비활성화 상태로 유지시키는 표시장치.
  2. 제1항에 있어서, 상기 데이터 드라이버는,
    상기 제1 부분 프레임 동안 상기 제2 표시 영역에 바이어스 데이터 신호를 공급하고,
    상기 복수의 제2 부분 프레임 중 적어도 하나의 부분 프레임 동안 상기 제2 표시 영역에 상기 바이어스 데이터 신호와 다른 비고정 데이터 신호를 공급하는 표시장치.
  3. 제2항에 있어서, 상기 바이어스 데이터 신호는 블랙 계조를 갖는 블랙 데이터 신호인 표시장치.
  4. 제2항에 있어서, 상기 비고정 데이터 신호는 특정 영상에 대응하는 데이터 신호인 표시장치.
  5. 제2항에 있어서, 상기 복수의 제2 부분 프레임은,
    특정 영상에 대응하는 데이터 신호가 공급되는 복수의 제1 중간 부분 프레임; 및
    상기 복수의 제1 중간 프레임 중 적어도 하나와 인접하고, 특정 계조를 갖는 계조 데이터 신호가 공급되는 적어도 하나의 제2 중간 부분 프레임을 포함하는 표시장치.
  6. 제5항에 있어서, 상기 적어도 하나의 제2 중간 부분 프레임은,
    제1 계조를 갖는 제1 계조 데이터 신호가 공급되는 제1 계조 부분 프레임; 및
    상기 제1 계조와 다른 제2 계조를 갖는 제2 계조 데이터 신호가 공급되는 제2 계조 부분 프레임을 포함하는 표시장치.
  7. 제2항에 있어서, 상기 복수의 제2 부분 프레임은,
    제1 계조를 갖는 제1 계조 데이터 신호가 공급되는 복수의 제1 계조 부분 프레임; 및
    상기 제1 계조와 다른 제2 계조를 갖는 제2 계조 데이터 신호가 공급되는 복수의 제2 계조 부분 프레임을 포함하는 표시장치.
  8. 제7항에 있어서, 상기 복수의 제1 계조 부분 프레임 및 복수의 제2 계조 부분 프레임은 교번적으로 배치되는 표시장치.
  9. 제7항에 있어서, 상기 복수의 제2 부분 프레임은,
    상기 데이터 드라이버로부터 상기 제2 표시 영역으로 데이터가 공급되지 안는 않는 중간 부분 프레임을 더 포함하는 표시장치.
  10. 제9항에 있어서, 상기 스캔 드라이버는,
    상기 제1 및 제2 계조 부분 프레임들 동안 상기 제2 표시 영역에 인가되는 상기 스캔 신호를 활성화시키고,
    상기 중간 부분 프레임 동안 상기 제2 표시 영역에 인가되는 상기 스캔 신호를 비활성화시키는 표시장치.
  11. 제2항에 있어서, 상기 비고정 데이터 신호는 상기 제1 표시 영역에 인가되는 영상 데이터 신호와 동일한 데이터 신호인 표시장치.
  12. 제2항에 있어서, 상기 적어도 하나의 제1 부분 프레임은,
    상기 제2 모드에서 첫 번째로 동작하는 시작 부분 프레임; 및
    상기 제2 모드에서 마지막으로 동작하는 마지막 부분 프레임을 포함하는 표시장치.
  13. 제2항에 있어서,
    상기 적어도 하나의 제1 부분 프레임은 상기 제2 모드에서 첫 번째로 동작하는 시작 부분 프레임인 표시장치.
  14. 제1항에 있어서, 상기 발광 드라이버는,
    상기 발광 제어 신호들을 각각 출력하는 복수의 스테이지; 및
    상기 복수의 스테이지 중 k-1번째 스테이지에 연결되고, 캐리 신호를 출력하는 캐리 회로를 포함하고,
    상기 캐리 회로는 k번째 스테이지로 상기 캐리 신호를 공급하고,
    여기서, k는 2 이상의 정수인 표시장치.
  15. 제14항에 있어서, 상기 캐리 회로는,
    마스킹 인에이블 신호를 수신하고,
    상기 마스킹 인에이블 신호는,
    상기 제1 모드 및 상기 제1 프레임에서 제1 레벨을 갖고, 상기 제2 프레임에서 상기 제1 레벨과 다른 제2 레벨을 갖는 표시장치.
  16. 제15항에 있어서, 상기 제1 레벨은 상기 발광 제어 신호들 각각의 활성화 구간의 레벨과 동일하고,
    상기 제2 레벨은 상기 발광 제어 신호들 각각의 비활성화 구간의 레벨과 동일한 표시장치.
  17. 제15항에 있어서, 상기 제1 및 제2 부분 프레임 각각은,
    유효 구간;
    상기 유효 구간에 선행하는 프론트 포치 구간; 및
    상기 유효 구간에 후행하는 백 포치 구간을 포함하고,
    상기 마스킹 인에이블 신호는,
    상기 프론트 포치 구간 또는 상기 백 포치 구간에서 레벨이 변환되는 표시장치.
  18. 제15항에 있어서, 상기 마스킹 인에이블 신호는,
    상기 복수의 제2 부분 프레임 중 첫번째 동작하는 시작 부분 프레임에서 상기 복수의 스테이지 중 k-1번째 스테이지로부터 출력된 k-1번째 발광 제어 신호가 비활성화되는 시점에 동기하여 상기 제1 레벨에서 상기 제2 레벨로 변환되고,
    상기 복수의 제2 프레임 중 마지막으로 동작하는 마지막 부분 프레임에서 상기 복수의 스테이지 중 k-1번째 스테이지로부터 출력된 k-1번째 발광 제어 신호가 활성화되는 시점에 동기하여 상기 제2 레벨에서 상기 제1 레벨로 변환되는 표시장치.
  19. 제1항에 있어서, 상기 발광 드라이버는,
    상기 제1 표시 영역에 대응하여 배치되고, 제1 시작 신호에 응답하여 동작을 개시하는 제1 발광 드라이버; 및
    상기 제2 표시 영역에 대응하여 배치되고, 제2 시작 신호에 응답하여 동작을 개시하는 제2 발광 드라이버를 포함하고,
    상기 제1 시작 신호는 상기 제1 모드 및 상기 제2 모드에서 활성화되고,
    상기 제2 시작 신호는 상기 제1 모드 및 상기 제1 프레임 동안 활성화되고, 상기 제2 프레임 동안 비활성화되는 표시장치.
  20. 제1항에 있어서, 상기 발광 드라이버는,
    상기 제1 표시 영역에 대응하여 배치되고, 제1 인에이블 신호에 응답하여 활성화되는 적어도 하나의 제1 칩; 및
    상기 제2 표시 영역에 대응하여 배치되고, 제2 인에이블 신호에 응답하여 활성화되는 적어도 하나의 제2 칩을 포함하고,
    상기 제1 인에이블 신호는 상기 제1 모드 및 상기 제2 모드에서 활성화 코드를 포함하고,
    상기 제2 인에이블 신호는 상기 제1 모드 및 상기 제1 프레임 동안 활성화 코드를 포함하고, 상기 복수의 제2 프레임 동안 비활성화 코드를 포함하는 표시장치.
KR1020210176232A 2021-12-10 2021-12-10 표시장치 및 이의 구동방법 KR20230088534A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210176232A KR20230088534A (ko) 2021-12-10 2021-12-10 표시장치 및 이의 구동방법
US17/982,889 US11854470B2 (en) 2021-12-10 2022-11-08 Display device
CN202211452166.8A CN116259269A (zh) 2021-12-10 2022-11-21 显示装置
US18/234,477 US20230395017A1 (en) 2021-12-10 2023-08-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210176232A KR20230088534A (ko) 2021-12-10 2021-12-10 표시장치 및 이의 구동방법

Publications (1)

Publication Number Publication Date
KR20230088534A true KR20230088534A (ko) 2023-06-20

Family

ID=86678165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210176232A KR20230088534A (ko) 2021-12-10 2021-12-10 표시장치 및 이의 구동방법

Country Status (3)

Country Link
US (2) US11854470B2 (ko)
KR (1) KR20230088534A (ko)
CN (1) CN116259269A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160063922A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
KR102546774B1 (ko) * 2016-07-22 2023-06-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10529063B2 (en) * 2016-08-22 2020-01-07 Magic Leap, Inc. Virtual, augmented, and mixed reality systems and methods
KR102350724B1 (ko) * 2017-08-21 2022-01-13 삼성전자주식회사 디스플레이의 동작 모드를 전환하는 방법 및 이를 수행하는 전자 장치
KR20200131926A (ko) * 2019-05-14 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200144632A (ko) 2019-06-18 2020-12-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200145966A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210038766A (ko) * 2019-09-30 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
EP4022596A4 (en) * 2019-11-25 2022-10-26 Samsung Electronics Co., Ltd. INDICATOR
KR20210077340A (ko) 2019-12-17 2021-06-25 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11854470B2 (en) 2023-12-26
CN116259269A (zh) 2023-06-13
US20230186833A1 (en) 2023-06-15
US20230395017A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
US11217177B2 (en) Emission driver and display device including the same
US11373597B2 (en) Organic light emitting diode display device and method of driving the same
KR102215244B1 (ko) 화소 회로, 구동 방법, 및 이를 포함하는 표시 장치
KR20080089206A (ko) 표시 장치 및 그 구동 방법
KR102480481B1 (ko) 표시 장치 및 그 구동 방법
US11600231B2 (en) Scan driving circuit and display device including the same
JP2012047894A (ja) 表示装置
KR20220089325A (ko) 표시 장치
KR20050049347A (ko) 화소 회로, 전기 광학 장치 및 전자 기기
KR20190136396A (ko) 표시 장치
US11715419B2 (en) Display device
KR20230088534A (ko) 표시장치 및 이의 구동방법
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR102498990B1 (ko) 표시 장치
CN113129838A (zh) 栅极驱动电路以及使用该栅极驱动电路的显示器件
KR20220008950A (ko) 표시 장치
CN221040501U (zh) 扫描驱动器以及包括其的显示装置
US20220335888A1 (en) Display device
US11929026B2 (en) Display device comprising pixel driving circuit
US11910662B2 (en) Display device using a simultaneous light emitting method and driving method thereof
KR102485956B1 (ko) 표시 장치
CN116386506A (zh) 包括像素驱动电路的显示设备
CN117133216A (zh) 显示装置
KR20230099423A (ko) 표시장치와 그 구동방법
CN115775522A (zh) 显示装置及其驱动方法