KR20050042029A - 신호선 구동회로, 발광장치 및 그 구동방법 - Google Patents

신호선 구동회로, 발광장치 및 그 구동방법 Download PDF

Info

Publication number
KR20050042029A
KR20050042029A KR1020047006499A KR20047006499A KR20050042029A KR 20050042029 A KR20050042029 A KR 20050042029A KR 1020047006499 A KR1020047006499 A KR 1020047006499A KR 20047006499 A KR20047006499 A KR 20047006499A KR 20050042029 A KR20050042029 A KR 20050042029A
Authority
KR
South Korea
Prior art keywords
current source
current
circuit
source circuit
signal line
Prior art date
Application number
KR1020047006499A
Other languages
English (en)
Other versions
KR100939735B1 (ko
Inventor
키무라하지메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050042029A publication Critical patent/KR20050042029A/ko
Application granted granted Critical
Publication of KR100939735B1 publication Critical patent/KR100939735B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

트랜지스터의 특성에는 변동이 생겨 버린다. 본 발명은, 복수의 배선의 각각에 대응한 복수의 전류원회로를 갖는 신호선 구동회로에 있어서, 상기 복수의 전류원회로의 각각은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하는 용량수단과, 상기 변환된 전압에 따른 전류를 공급하는 공급수단을 갖는 것을 특징으로 한다.

Description

신호선 구동회로, 발광장치 및 그 구동방법{SIGNAL LINE DRIVE CIRCUIT, LIGHT EMITTING DEVICE, AND ITS DRIVE METHOD}
본 발명은 신호선 구동회로의 기술에 관한 것이다. 또한 상기 신호선 구동회로를 갖는 발광장치의 기술에 관한 것이다
최근, 화상의 표시를 행하는 표시장치의 개발이 진행되어 있다. 표시장치로서는, 액정소자를 사용하여 화상의 표시를 행하는 액정표시장치가, 고화질, 박형, 경량 등의 이점을 살려 폭넓게 사용되어 있다.
한편, 자발광소자인 발광소자를 사용한 발광장치의 개발도 최근 진행되어 있다. 발광장치는, 기존의 액정표시장치가 갖는 이점에 더하여, 동작 화상표시에 적합한 빠른 응답속도, 저전압, 저소비전력 등의 특징을 가지며, 차세대 디스플레이로서 크게 주목되어 있다.
발광장치에 다계조의 화상을 표시할 때의 계조표현방법으로서는, 아날로그 계조방식과 디지털 계조방식을 들 수 있다. 전자의 아날로그 계조방식은, 발광소자에 흐르는 전류의 크기를 아날로그적으로 제어하여 계조를 얻는다는 방식이다. 또한 후자의 디지털 계조방식은, 발광소자가 온상태(휘도가 거의 100%인 상태)와, 오프상태(휘도가 거의 0%인 상태)의 2개의 상태만에 의해 구동한다는 방식이다. 디지털 계조방식에 있어서는, 이대로는 2계조밖에 표시할 수 없기 때문에, 다른 방식과 조합하여 다계조의 화상을 표시하는 방법이 제안되어 있다.
또한 화소의 구동방법으로서는, 화소에 입력하는 신호의 종류로 분류하면, 입력방식과 전류입력방식을 들 수 있다. 전자의 전압입력방식은, 화소에 입력하는 비디오신호(전압)를 구동용 소자의 게이트전극에 입력하여, 그 구동용 소자를 사용하여 발광소자의 휘도를 제어하는 방식이다. 또한 후자의 전류입력방식에서는, 설정된 신호전류를 발광소자에 흐르게 함으로써, 그 발광소자의 휘도를 제어하는 방식이다.
여기서, 전압입력방식을 적용한 발광장치에서의 화소의 회로의 일례와 그 구동방법에 대하여, 도 16a를 사용하여 간단히 설명한다. 도 16a에 나타낸 화소는, 신호선(501), 주사선(502), 스위칭용 TFT(503), 구동용 TFT(504), 용량소자(505), 발광소자(506), 전원(507, 508)을 갖는다.
주사선 502의 전위가 변화되어 스위칭용 TFT 503이 온하면, 신호선 501에 입력되어 있는 비디오신호는, 구동용 TFT 504의 게이트전극으로 입력된다. 입력된 비디오신호의 전위에 따라, 구동용 TFT 504의 게이트·소스 사이 전압이 결정되고, 구동용 TFT 504의 소스·드레인 사이를 흐르는 전류가 결정한다. 이 전류는 발광소자 506에 공급되고, 그 발광소자 506은 발광한다. 발광소자를 구동하는 반도체소자로서는, 폴리실리콘 트랜지스터가 사용된다. 그러나, 폴리실리콘 트랜지스터는, 결정입계에서의 결함에 기인하여, 임계치나 온전류 등의 전기적특성에 변동이 생기기 쉽다. 도 16a에 나타낸 화소에 있어서, 구동용 TFT 504의 특성이 화소마다 변동하면, 동일한 비디오신호를 입력한 경우에도, 그것에 따른 구동용 TFT 504의 드레인전류의 크기가 다르기 때문에, 발광소자 506의 휘도는 변동한다.
상기 문제를 해결하기 위해서는, 발광소자를 구동하는 TFT의 특성에 좌우되지 않고, 원하는 전류를 발광소자에 공급하면 된다. 이 관점으로부터, TFT의 특성에 좌우되지 않고 발광소자에 공급하는 전류의 크기를 제어할 수 있는 전류입력방식이 제안되어 있다.
이어서, 전류입력방식을 적용한 발광장치에서의 화소의 회로의 일례와 그 구동방법에 대하여, 도 16b, 17을 사용하여 간단히 설명한다. 도 16b에 나타낸 화소는, 신호선(601), 제1∼제3 주사선(602∼604), 전류선(605), TFT(606∼609), 용량소자(610), 발광소자(611)를 갖는다. 전류원회로(612)는, 각 신호선(각 열)에 배치된다.
도 17을 사용하여, 비디오신호의 기록으로부터 발광까지의 동작에 대하여 설명한다. 도 17에서, 각부를 나타내는 도면번은, 도 16에 준한다. 도 17a∼17c는, 전류의 경로를 모식적으로 나타내고 있다. 도 17d는, 비디오신호의 기록시에서의 각 경로를 흐르는 전류의 관계를 나타내고, 도 17e는, 동일하게 비디오신호의 기록시에 용량소자 610에 축적되는 전압, 요컨대 TFT 608의 게이트·소스 사이 전압을 나타낸다.
우선, 제1 및 제2 주사선 602, 603에 펄스가 입력되고, TFT 606, 607이 온한다. 이때, 신호선 601을 흐르는 전류는 신호전류를 Idata로 표기한다. 신호선 601에는, 신호전류 Idata가 흐르고 있으므로, 도 17a에 나타내는 바와 같이, 화소 내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이들 관계를 도 17d에 나타내지만, Idata=I1+12인 것은 말할 필요도 없다.
TFT 606이 온한 순간에는, 아직 용량소자 610에는 전하가 유지되어 있지 않기 때문에, TFT 608은 오프이다. 따라서, I2=0이 되고, Idata=I1이 된다. 이 동안에는, 용량소자 610의 양쪽 전극 사이에 전류가 흘러, 그 용량소자 610에서 전하의 축적이 행해지고 있다.
그리고 서서히 용량소자 610에 전하가 축적되고, 양쪽 전극 사이에 전위차가 생기기 시작한다(도 17e). 양쪽 전극의 전위차가 Vth가 되면(도 17e, A점), TFT 608이 온하여, I2가 생긴다. 전술한 바와 같이, Idata=I1+I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있고, 용량소자 610에는 더욱 전하의 축적이 행해진다.
용량소자 610에서는, 그 양쪽 전극의 전위차, 요컨대 TFT 608의 게이트·소스 사이 전압이 원하는 전압이 될 때까지 전하의 축적이 계속된다. 요컨대 TFT 608이 Idata의 전류를 흐르게 할 수 있는 만큼의 전압이 될 때까지 전하의 축적이 계속된다. 이윽고 전하의 축적이 종료하면(도 17e, B점), 전류 I1은 흐르지 않게 된다. 또한, TFT 608은 완전히 온하고 있으므로, Idata=I2가 된다(도 17b). 이상의 동작에 의해, 화소에 대한 신호의 기록동작이 완료된다. 마지막으로 제1 및 제2 주사선 602, 603의 선택이 종료하고, TFT 606, 607이 오프한다.
계속해서, 제3 주사선 604에 펄스가 입력되고, TFT 609가 온한다. 용량소자 610에는, 조금 전에 기록한 VGS가 유지되어 있기 때문에, TFT 608은 온되어 있고, 전류선 605로부터 Idata와 같은 전류가 흐른다. 이에 따라 발광소자 611이 발광한다. 이때, TFT 608이 포화영역에서 동작하도록 해 두면, TFT 608의 소스·드레인 사이 전압이 변화되었다고 해도, 발광소자 611에 흐르는 발광전류 IEL은 변함 없이 흐른다.
이와 같이 전류입력방식이란, TFT 609의 드레인전류가 전류원회로 612에서 설정된 신호전류 Idlata와 같은 전류값이 되도록 설정하고, 이 드레인전류에 따른 휘도로 발광소자 611이 발광을 행하는 방식을 말한다. 상기 구성의 화소를 사용함으로써, 화소를 구성하는 TFT의 특성변동의 영향을 억제하여, 원하는 전류를 발광소자에 공급할 수 있다.
단, 전류입력방식을 적용한 발광장치에서는, 비디오신호에 따른 신호전류를 정확하게 화소에 입력해야 한다. 그러나, 신호전류를 화소에 입력하는 역할을 담당하는 신호선 구동회로(도 16에서는 전류원회로 612에 해당)를 폴리실리콘 트랜지스터로 형성하면, 그 특성에 변동이 생기기 때문에, 그 신호전류에도 변동이 생겨 버린다.
요컨대 전류입력방식을 적용한 발광장치에서는, 화소 및 신호선 구동회로를 구성하는 TFT의 특성변동의 영향을 억제해야 한다. 그러나 도 16b에 나타내는 구성의 화소를 사용함으로써, 화소를 구성하는 TFT의 특성변동의 영향을 억제하는 것은 할 수 있지만, 신호선 구동회로를 구성하는 TFT의 특성변동의 영향을 억제하는 것은 곤란하게 된다.
그래서, 전류입력방식의 화소를 구동하는 신호선 구동회로에 배치되는 전류원회로의 구성과 그 동작에 대하여 도 18을 사용하여 간단히 설명한다.
도 18a, 18b에서의 전류원회로 612는, 도 16b에서 나타낸 전류원회로 612에 해당한다. 전류원회로 612는, 정전류원 555∼558을 갖는다.
정전류원 555∼558은, 단자 551∼554를 통해 입력되는 신호에 의해 제어된다. 정전류원 555∼558로부터 공급되는 전류의 크기는 각각 다르고, 그 비는 1:2:4:8이 되도록 설정되어 있다.
도 18b는 전류원회로 612의 회로구성을 나타낸 도면이고, 도면에서의 정전류원 555∼558은 트랜지스터에 해당한다. 트랜지스터 555∼558의 온전류는, L(게이트길이)/W(게이트폭)값의 비(1:2:4:8)에 기인하여 1:2:4:8이 된다. 그렇게 하면 전류원회로 612는, 24=16단계에서 전류의 크기를 제어할 수 있다. 요컨대 4비트의 디지털 비디오신호에 대하여, 16계조의 아날로그값을 갖는 전류를 출력할 수 있다. 이때, 이 전류원회로 612는, 폴리실리콘 트랜지스터로 형성되고, 화소부와 동일기판 상에 일체형성된다.
이와 같이, 종래에 있어서, 전류원회로를 내장한 신호선 구동회로는 제안되어 있다. (예를 들면, 비특허문헌 1, 2 참조)
또한, 디지털 계조방식에 있어서는, 다계조의 화상을 표현하기 위해 디지털계조방식과 면적계조방식을 조합한 방식(이하 면적계조방식으로 표기)이나 디지털계조방식과 시간계조방식을 조합한 방식(이하 시간계조방식으로 표기)이 있다. 면적계조방식이란, 일화소를 복수의 부화소로 분할하고, 각각의 부화소에서 발광, 또는 비발광을 선택함으로써, 일화소에 있어서 발광하고 있는 면적과, 그 이외의 면적과의 차이를 갖아 계조를 표현하는 방식이다. 또한 시간계조방식이란, 발광소자가 발광하고 있는 시간을 제어함으로써, 계조표현을 행하는 방식이다. 구체적으로는, 1프레임기간을 길이가 다른 복수의 서브프레임기간으로 분할하고, 각 기간에서의 발광소자의 발광, 또는 비발광을 선택함으로써, 1프레임기간 내에서 발광한 시간의 길이의 차이를 갖고 계조를 표현한다. 디지털 계조방식에 있어서는, 다계조의 화상을 표현하기 위해 디지털 계조방식과 시간계조방식을 조합한 방식(이하 시간계조방식으로 표기)이 제안되어 있다. (예를 들면, 특허문헌 1 참조)
[비특허문헌 1]
핫토리레이지, 외 3명, 「신학기보」, ED2001-8, 전류지정형 폴리실리콘 TFT 액티브 매트릭스 구동 유기 LED 디스플레이의 회로시뮬레이션, p. 7-14
[비특허문헌 2]
Reiji H et a1.,「AM-LCD01」, OLED-4, p. 223-226
[특허문헌 1]
일본특허공개 2001-5426호 공보.
(발명의 개시)
전술한 전류원회로 612는, L/W 값을 설계함으로써, 트랜지스터의 온전류를 1:2:4:8이 되도록 설정하고 있다. 그러나 트랜지스터 555~558은, 제작공정이나 사용하는 기판의 상위에 따라 생기는 게이트길이, 게이트폭 및 게이트 절연막의 막두께의 변동의 요인이 겹쳐, 임계치나 이동도에 변동이 생겨 버린다. 그 때문에, 트랜지스터 555∼558의 온전류를 설계대로 정확히 1:2:4:8로 하는 것은 곤란하다. 요컨대 열(列)에 의해, 화소에 공급하는 전류값에 변동이 생겨 버린다.
트랜지스터 555∼558의 온전류를 설계대로 정확히 1:2:4:8로 하기 위해서는, 모든 열에 있는 전류원회로의 특성을, 모두 동일하게 할 필요가 있다. 요컨대, 신호선 구동회로가 갖는 전류원회로의 트랜지스터의 특성을, 모두 동일하게 할 필요가 있지만, 그 실현은 매우 곤란하다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, TFT의 특성변동의 영향을 억제하여, 원하는 신호전류를 화소에 공급할 수 있는 신호선 구동회로를 제공한다. 또한 본 발명은, TFT의 특성변동의 영향을 억제한 회로구성의 화소를 사용함으로써, 화소 및 구동회로의 양쪽을 구성하는 TFT의 특성변동의 영향을 억제하여, 원하는 신호전류를 발광소자에 공급할 수 있는 발광장치를 제공한다.
본 발명은, TFT의 특성변동의 영향을 억제하여, 원하는 일정전류를 흐르게 하는 전기회로(본 명세서에서는 전류원회로라 부름)를 설치한 새로운 구성의 신호선 구동회로를 제공한다. 또한 본 발명은, 상기 신호선 구동회로를 구비한 발광장치를 제공한다.
본 발명은 각 열(각 신호선 등)에 전류원회로가 배치된 신호선 구동회로를 제공한다.
본 발명의 신호선 구동회로에서는, 신호선 구동회로가 갖는 각 신호선(각 열)에 배치된 전류원회로에 있어서, 레퍼런스용 정전류원을 사용하여, 소정의 신호전류를 공급하도록 설정된다. 신호전류가 설정된 전류원회로에서는, 레퍼런스용 정전류원에 비례한 전류를 공급하는 능력을 갖는다. 그 결과, 상기 전류원회로를 사용함으로써, 신호선 구동회로를 구성하는 TFT의 특성변동의 영향을 억제할 수 있다. 그리고, 설정된 신호전류를 전류원회로로부터 화소에 공급하는지 아닌지를 결정하는 스위치는, 비디오신호에 의해 제어된다.
요컨대, 비디오신호에 비례한 신호전류를 신호선에 흐르게 할 필요가 있는 경우는, 전류원회로로부터 신호선 구동회로에 신호전류를 공급하는지 아닌지를 결정하는 스위치가 배치되고, 그 스위치는 비디오신호에 의해 제어된다. 여기서는, 전류원회로로부터 신호선 구동회로에 신호전류를 공급하는지 아닌지를 결정하는 스위치인 것을 신호전류 제어스위치라 부른다.
이때, 레퍼런스용 정전류원은, 기판 상에 신호선 구동회로와 일체형성해도 된다. 또는 기판의 외부에 IC 등을 배치하여, 레퍼런스용 전류로서 일정한 전류를 입력해도 된다.
본 발명의 신호선 구동회로의 개략에 대하여 도 1, 2를 사용하여 설명한다. 도 1, 2에는, i열번째로부터 (i+2)열번째의 3개의 신호선의 주변의 신호선 구동회로가 표시되어 있다.
우선, 신호선에 비디오신호에 비례한 신호전류를 흐르게 할 필요가 있는 경우에 대하여 기술한다.
도 1에서, 신호선 구동회로 403에는, 각 신호선(각 열)에 전류원회로가 420이 배치되어 있다. 전류원회로 420은, 단자 a, 단자 b 및 단자 c를 갖는다. 단자 a에는 설정신호가 입력된다. 단자 b에는 전류선에 접속된 레퍼런스용 정전류원 109로부터 전류(레퍼런스용 전류)가 공급된다. 또한 단자 c는, 전류원회로 420에 유지된 신호를 스위치 101(신호전류 제어스위치)을 통해 출력한다. 요컨대 전류원회로 420은, 단자 a로부터 입력되는 설정신호에 의해 제어되고, 단자 b로부터 전류(레퍼런스용 전류)가 공급되며, 단자 c로부터 그 전류 (레퍼런스용 전류)에 비례한 전류(신호전류)가 출력된다. 스위치 101(신호전류 제어스위치)은, 전류원회로 420과 신호선에 접속된 화소와의 사이에 배치되고, 상기 스위치 101(신호전류 제어스위치)의 온 또는 오프는, 비디오신호에 의해 제어된다.
이어서 도 1과는 다른 구성의 본 발명의 신호선 구동회로에 대하여 도 2를 사용하여 설명한다. 도 2에서, 신호선 구동회로 403은, 각각의 신호선마다(각 열) 2개 이상의 전류원회로가 배치되어 있다. 그리고 전류원회로 420은 복수의 전류원회로를 갖는다. 그리고 여기서는 가령 2개의 전류원회로가 배치되어 있다고 하고, 전류원회로 420은, 제1 전류원회로 421 및 제2 전류원회로 422를 갖는다고 한다. 제1 전류원회로 421 및 제2 전류원회로 422는, 단자 a, 단자 b, 단자 c 및 단자 d를 갖는다. 단자 a에는 설정신호가 입력된다. 단자 b에는 전류선에 접속된 레퍼런스용 정전류원 109로부터 전류(레퍼런스용 전류)가 공급된다. 또한 단자 c는, 스위치 101(신호전류 제어스위치)을 통해 제1 전류원회로 421 및 제2 전류원회로 422에 유지된 신호(신호전류)를 스위치 101(신호전류 제어스위치)을 통해 출력한다. 단자 d로부터는, 제어신호가 입력된다. 요컨대 전류원회로 420은, 단자 a로부터 입력되는 설정신호 및 단자 d로부터 입력되는 제어신호에 의해 제어되고, 단자 b로부터 전류(레퍼런스용 전류)가 공급되며, 단자 c로부터 그 전류(레퍼런스용 전류)에 비례한 전류(신호전류)가 출력된다. 스위치 101(신호전류 제어스위치)은, 전류원회로 420과 화소의 사이에 배치되고, 상기 스위치 101(신호전류 제어스위치)의 온 또는 오프는, 비디오신호에 의해 제어된다.
전류원회로 420에 대하여 신호전류의 기록을 종료시키는(신호전류를 설정하는, 레퍼런스용 전류에 의해 신호전류를 설정하는, 전류원회로 420이 신호전류를 출력할 수 있도록 정함)동작을 설정동작이라 부르고, 신호전류를 화소에 입력하는 동작(전류원회로 420이 신호전류를 출력하는 동작)을 입력동작이라 부르는 것으로 한다. 도 2에서, 도 2에서, 제1 전류원회로 421 및 제2 전류원회로 422에 입력되는 제어신호는 서로 다르기 때문에, 제1 전류원회로 421 및 제2 전류원회로 422는, 한쪽은 설정동작을 행하고, 다른쪽은 입력동작을 행한다. 이에 따라 동시에 2개의 동작을 행하는 것을 할 수 있다.
이때 전류원회로의 설정동작은 임의의 시간에 임의의 타이밍으로 임의의 회수만 행하면 된다. 또한 도 1, 2에 나타낸 신호선 구동회로에서는, 비디오신호에 비례한 신호전류를 신호선에 공급하는 경우에 대하여 기술하였다. 단, 본 발명은 이것에 한정되지 않는다. 예를 들면, 신호선과는 다른 별도의 배선에 전류를 공급해야 한다. 이 경우에는 스위치 101(신호전류 제어스위치)을 배치할 필요는 없다. 이 스위치를 배치하지 않은 경우에 대하여, 도 1에 대해서는 도 34, 도 2에 대해서는 도 35에 나타낸다. 이 경우에는, 전류는 화소용 전류선에 출력된다. 신호선에는 비디오신호가 출력된다.
본 발명에서는, 1개의 시프트 레지스터가 2개의 역할을 갖는다. 1개의 역할은 전류원회로를 제어하는 역할이다. 이미 1개의 역할은 비디오신호를 제어하는 회로, 요컨대 화상을 표시하기 위해 동작하는 회로를 제어하는 역할이고, 예를 들면 래치회로, 샘플링 스위치 및 스위치 101(신호전류 제어스위치) 등을 제어하는 역할이다. 상기 구성의 본 발명에서는, 전류원회로를 제어하는 회로와, 비디오신호를 제어하는 회로의 각각의 회로의 배치가 불필요하게 되기 때문에, 배치하는 회로의 소자수를 삭감하는 것이 가능해져, 더욱 소자수를 삭감할 수 있기 때문에, 레이아웃면적을 축소할 수 있다. 그렇다면, 제작공정에서의 수율이 향상하여, 비용절감을 실현할 수 있다. 또한 레이아웃면적을 작게 할 수 있으면, 좁게 액자화할 수 있기 때문에, 외관 케이스의 소형화를 실현할 수 있다.
이때 시프트 레지스터는 플립플롭회로나 디코더회로 등에 의해 구성된다. 시프트 레지스터가 플립플롭회로에 의해 구성되는 경우에는, 통상 복수의 배선은 1열번째로부터 마지막열번째까지 순차로 선택된다. 한편, 시프트 레지스터가 디코더회로 등에 의해 구성되는 경우에는, 복수의 배선은 1열번째로부터 마지막열번째까지 순차로 선택되거나 또는 랜덤하게 선택된다. 시프트 레지스터는, 그 용도에 따라, 복수의 배선을 순차로 선택할수 있는 기능을 갖는 구성, 또는 랜덤하게 선택할 수 있는 기능을 갖는 구성 중 어느 쪽인지 하나를 선택하면 된다.
단, 복수의 배선을 랜덤하게 선택할 수 있는 기능을 갖는 구성을 선택한 경우에는, 전류원회로에 공급하는 설정신호도 랜덤하게 출력할 수 있다. 따라서, 전류원회로의 설정동작도, 1열번째로부터 마지막열번째까지 순차로 행하는 것은 아니며, 랜덤하게 행할 수 있다. 그렇다면, 전류원회로가 설정동작을 행하는 기간을 자유롭게 설정할 수 있다. 또한, 전류원회로의 용량소자에 유지된 전하의 누설의 영향을 눈에 띠지 않게 할 수 있다. 이와 같이, 전류원회로의 설정동작을 랜덤하게 행할 수 있으면, 전류원회로의 설정동작에 따른 문제가 있었던 경우, 그 문제를 눈에 띠지 않게 할 수 있다.
이때, 본 발명에 있어서, TFT는 통상의 단결정을 사용한 트랜지스터나, SOI를 사용한 트랜지스터, 유기트랜지스터 등으로 대체하여 적용할 수 있다.
본 발명은 상기한 바와 같은 전류원회로를 갖는 신호선 구동회로를 제공한다. 또한 본 발명은, TFT의 특성변동의 영향을 억제한 회로구성의 화소를 사용함으로써, 화소 및 구동회로의 양쪽을 구성하는 TFT의 특성변동의 영향을 억제하고, 또한 원하는 신호전류를 발광소자에 공급할 수 있는 발광장치를 제공한다.
도 1은, 신호선 구동회로의 도면.
도 2는, 신호선 구동회로의 도면.
도 3은, 신호선 구동회로의 도면(1비트).
도 4는, 신호선 구동회로의 도면(1비트).
도 5는, 신호선 구동회로의 도면(1비트).
도 6은, 신호선 구동회로의 도면(1비트).
도 7은, 신호선 구동회로의 도면(3비트).
도 8은, 신호선 구동회로의 도면(3비트).
도 9는, 타이밍 차트를 나타내는 도면.
도 10은, 타이밍 차트를 나타내는 도면.
도 11은, 타이밍 차트를 나타내는 도면.
도 12는, 발광장치의 외관을 나타내는 도면.
도 13은, 발광장치의 화소의 회로도.
도 14는, 본 발명의 구동방법을 설명하는 도면.
도 15는, 본 발명의 발광장치를 나타내는 도면.
도 16은, 발광장치의 화소의 회로도.
도 17은, 발광장치의 화소의 동작을 설명하는 도면.
도 18은, 전류원회로의 도면.
도 19는, 전류원회로의 동작을 설명하는 도면.
도 20은, 전류원회로의 동작을 설명하는 도면.
도 21은, 전류원회로의 동작을 설명하는 도면.
도 22는, 본 발명이 적용되는 전자기기를 나타내는 도면.
도 23은, 전류원회로의 회로도.
도 24는, 전류원회로의 회로도.
도 25는, 전류원회로의 회로도.
도 26은, 신호선 구동회로의 도면(3비트).
도 27은, 신호선 구동회로의 도면(3비트).
도 28은, 전류원회로의 구동방법을 설명하는 타이밍 차트.
도 29는, 신호선 구동회로의 도면(3비트).
도 30은, 레퍼런스용 정전류원의 회로도.
도 31은, 레퍼런스용 정전류원의 회로도.
도 32는, 레퍼런스용 정전류원의 회로도.
도 33은, 레퍼런스용 정전류원의 회로도.
도 34는, 신호선 구동회로의 도면.
도 35는, 신호선 구동회로의 도면.
도 36은, 전류원회로의 회로도.
도 37은, 전류원회로의 회로도.
도 38은, 전류원회로의 회로도.
도 39는, 전류원회로의 회로도.
도 40은, 전류원회로의 회로도.
도 41은, 전류원회로의 회로도
도 42는, 신호선 구동회로의 도면.
도 43은, 시프트 레지스터의 도면.
도 44는, 시프트 레지스터와 타이밍 차트의 도면.
도 45는, 타이밍 차트를 나타내는 도면.
도 46은, 시프트 레지스터의 도면.
도 47은, 신호선 구동회로의 도면.
도 48은, 신호선 구동회로의 도면.
도 49는, 신호선 구동회로의 도면.
도 55는, 신호선 구동회로의 도면.
도 56은, 신호선 구동회로의 도면.
도 52는, 신호선 구동회로의 도면.
도 53은, 신호선 구동회로의 도면.
도 54는, 신호선 구동회로의 도면
도 55는, 신호선 구동회로의 도면.
도 56은, 신호선 구동회로의 도면.
도 57은, 신호선 구동회로의 도면.
도 58은, 신호선 구동회로의 도면.
도 59는, 신호선 구동회로의 도면.
도 60은, 신호선 구동회로의 도면.
도 61은, 신호선 구동회로의 도면.
도 62는, 신호선 구동회로의 도면.
도 63은, 신호선 구동회로의 도면.
도 64는, 신호선 구동회로의 도면.
도 65는, 신호선 구동회로의 도면.
도 66은, 신호선 구동회로의 도면.
도 67은, 신호선 구동회로의 도면.
도 68은, 신호선 구동회로의 도면.
도 69는, 신호선 구동회로의 도면.
도 70은, 신호선 구동회로의 도면.
도 71은, 화소의 회로도.
도 72는, 타이밍 차트를 나타내는 도면.
도 73은, 타이밍 차트를 나타내는 도면.
도 74는, 타이밍 차트를 나타내는 도면.
도 75는, 타이밍 차트를 나타내는 도면.
도 76은, 타이밍 차트를 나타내는 도면.
도 77은, 타이밍 차트를 나타내는 도면.
도 78은, 타이밍 차트를 나타내는 도면.
도 79는, 타이밍 차트를 나타내는 도면.
도 80은, 타이밍 차트를 나타내는 도면.
도 81은, 타이밍 차트를 나타내는 도면.
도 82는, 타이밍 차트를 나타내는 도면.
도 83은, 타이밍 차트를 나타내는 도면.
도 84는, 타이밍 차트를 나타내는 도면.
도 85는, 타이밍 차트를 나타내는 도면.
도 86은, 타이밍 차트를 나타내는 도면.
도 87은, 전류원회로의 레이아웃도.
도 88은, 전류원회로의 회로도.
(발명을 실시하기 위한 최선의 형태)
(실시형태 1)
본 실시형태에서는, 본 발명의 신호선 구동회로에 구비되는 전류원회로의 구성과 그 동작에 대하여 설명한다.
본 발명에서는, 단자 a로부터 입력되는 신호란, 시프트 레지스터로부터 공급되는 샘플링펄스에 해당한다. 그러나 전류원회로의 구성이나 구동방식 등에 따라서는, 샘플링펄스는 직접입력되지 않고, 설정제어선(도 1에는 도시하지 않음)에 접속된 논리연산자의 출력단자로부터 공급되는 신호가 입력된다. 상기 논리연산자의 2개의 입력단자는, 한쪽은 샘플링펄스, 다른쪽은 설정제어선으로부터 공급되는 신호가 입력된다. 요컨대 전류원회로 420의 설정은, 샘플링펄스, 또는 설정제어선에 접속된 논리연산자의 출력단자로부터 공급되는 신호의 타이밍에 따라 행해진다.
이때 시프트 레지스터란, 플립플롭회로(FF) 등을 복수열 사용한 구성을 갖는 것이다. 그리고 상기 시프트 레지스터에 클록신호(S-CLK), 스타트펄스(S-SP) 및 클록반전신호(S-CLKb)가 입력되어, 이들 신호의 타이밍에 따라, 순차 출력되는 신호를 샘플링펄스라 부른다.
또한 상기 논리연산자의 2개의 입력단자에는, 한쪽은 샘플링펄스가 입력되고, 다른쪽은 설정제어선으로부터 공급되는 신호가 입력된다. 논리연산자에서는, 입력된 2개의 신호의 논리연산을 행하여, 출력단자로부터 신호를 출력한다. 가령 논리연산자가 NAND이라고 하면, 도 14c에 나타내는 타이밍 차트에 있어서, 기간 Tb에서는, 제어선으로부터 High의 신호를 NAND에 입력하고, 그 밖의 기간에 있어서는, 제어선으로부터 Low의 신호를 NAND에 입력하면 된다.
시프트 레지스터는 플립플롭회로나 디코더회로 등에 의해 구성된다. 시프트 레지스터가 플립플롭회로에 의해 구성되는 경우에는, 통상 복수의 배선은 1열번째로부터 마지막열번째까지 순차로 선택된다. 한편, 시프트 레지스터가 디코더회로 등에 의해 구성되는 경우에는, 복수의 배선은 1열번째로부터 마지막열번째까지 순차로 선택되거나 또는 랜덤하게 선택된다. 시프트 레지스터는, 그 용도에 따라, 복수의 배선을 순차로 선택할 수 있는 기능을 갖는 구성, 또는 랜덤하게 선택할 수 있는 기능을 갖는 구성 중 어느 하나를 선택하면 된다.
도 23a에서, 스위치 104, 105a, 116과, 트랜지스터 102(n채널형)와, 그 트랜지스터 102의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 103을 갖는 회로가 전류원회로 420에 해당한다.
도 23a에 나타내는 전류원회로에서는, 단자 a를 통해 입력되는 샘플링펄스에 의해 스위치 104, 스위치 105a가 온이 된다. 그렇다면, 전류선에 접속된 레퍼런스용 정전류원 109(이하 정전류원 109로 표기)로부터, 단자 b를 통해 전류(레퍼런스용 전류)가 공급되고, 용량소자 103에 소정의 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 전류(레퍼런스용 전류)가 트랜지스터 102의 드레인전류와 같아질 때까지, 용량소자 103에 전하가 유지된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 104, 105a가 오프가 된다. 그렇다면, 용량소자 103에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 102는 전류(레퍼런스용 전류)에 따른 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101(신호전류 제어스위치), 116이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이것은, 트랜지스터 102의 게이트전압은 용량소자 103에 의해 소정의 게이트전압으로 설정되어 있고, 그 트랜지스터 102의 드레인영역에는 전류(레퍼런스용 전류)에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때, 스위치 101(신호전류 제어스위치)이 배치되어 있지 않은 경우에는, 스위치 116이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 공급된다.
이때 스위치 104, 105a의 접속구성은 도 23a에 나타내는 구성에 한정되지 않는다. 예를 들면, 스위치 104의 한쪽을 단자 b에 접속하고, 다른쪽을 트랜지스터 102의 게이트전극에 접속하며, 또한 스위치 105a의 한쪽을 스위치 104를 통해 단자 b에 접속하고, 다른쪽을 스위치 116에 접속하는 구성이어도 된다.
혹은, 스위치 104는 단자 b와 트랜지스터 102의 게이트전극의 사이에 배치하고, 스위치 105a는 단자 b와 스위치 116의 사이에 배치해도 된다. 요컨대, 전류원회로에 배치하는 스위치의 개수, 배선의 개수 및 그 접속은 특히 한정되지 않는다. 단, 도 36a를 참조하면, 설정동작시에는 도 36a1과 같이 접속되고, 입력동작시에는 도 36a2와 같이 접속되도록 스위치를 배치하면 된다.
이때 도 23a에 나타내는 전류원회로에서는, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 행하는 것은 할 수 없다.
도 23b에서, 스위치 124, 스위치 125와, 트랜지스터 122(n채널형)와, 그 트랜지스터 122의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 123과, 트랜지스터 126(n채널형)을 갖는 회로가 전류원회로 420에 해당한다.
트랜지스터 126은 스위치 또는 전류원용 트랜지스터의 일부 중 어느쪽으로서 기능한다.
도 23b에 나타내는 전류원회로에서는, 단자 a를 통해 입력되는 샘플링펄스에 의해 스위치 124, 스위치 125가 온이 된다. 그렇다면, 전류선에 접속된 정전류원 109로부터, 단자 b를 통해 전류(레퍼런스용 전류)가 공급되며, 용량소자 123에 소정의 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 전류(레퍼런스용 전류)가 트랜지스터 122의 드레인전류와 같아질 때까지, 용량소자 123에 전하가 유지된다. 이때 스위치 124가 온이 되면, 트랜지스터 126의 게이트·소스 사이 전압 VGS가 0V가 되므로, 트랜지스터 126은 오프가 된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 124, 125가 오프가 된다. 그렇다면, 용량소자 123에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 122는 전류(레퍼런스용 전류)에 따른 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101(신호전류 제어스위치)이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 공급된다. 이것은, 트랜지스터 122의 게이트전압은, 용량소자 123에 의해 소정의 게이트전압으로 설정되어 있고, 그 트랜지스터 122의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐르기 때문이다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때 스위치 124, 125가 오프하면, 트랜지스터 126의 게이트와 소스는 동전위가 아니게 된다. 그 결과, 용량소자 123에 유지된 전하가 트랜지스터 126 쪽에도 분배되고, 트랜지스터 126이 자동적으로 온이 된다. 여기서, 트랜지스터 122, 126은 직렬로 접속되고, 또한 서로의 게이트가 접속되어 있다. 따라서, 트랜지스터 122, 126은 멀티게이트의 트랜지스터로서 동작한다. 요컨대, 설정동작시와 입력동작시에서는 트랜지스터의 게이트길이 L이 다른 것으로 된다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게 하는 것을 할 수 있다. 그 때문에, 단자 b와 레퍼런스용 정전류원과의 사이에 배치된 여러가지 부하(배선저항, 교차용량 등)를, 보다 빠르게 충전할 수 있다. 따라서, 설정동작을 아주 빠르게 완료시킬 수 있다. 이때, 스위치 101(신호전류 제어스위치)이 배치되어 있지 않은 경우는, 트랜지스터 126이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
또한, 전류원회로에 배치하는 스위치의 개수, 배선의 개수 및 그 접속은 특히 한정되지 않는다. 요컨대, 도 36b를 참조하면, 설정동작시에는 도 36(B1)과 같이 접속되어, 입력동작시에는 도 36b2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 특히, 도 36b2에서는, 용량소자 107에 유지된 전하가 누설되지 않게 되어 있으면 된다.
이때 도 23b에 나타내는 전류원회로에서는, 전류원회로가 신호전류를 흐르게 하는 능력을 갖도록 설정하는 설정동작과, 그 신호전류를 화소에 공급하는 입력동작(화소로의 전류의 출력)을 동시에 행하는 것은 할 수 없다.
도 23c에서, 스위치 108, 스위치 110, 트랜지스터 105b, 106(n채널형), 그 트랜지스터 105b, 106의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 107을 갖는 회로가 전류원회로 420에 해당한다.
도 23c에 나타내는 전류원회로에서는, 단자 a를 통해 입력되는 샘플링펄스에 의해 스위치 108, 스위치 110이 온이 된다. 그렇다면 전류선에 접속된 정전류원 109로부터, 단자 b를 통해 전류(레퍼런스용 전류)가 공급되고, 용량소자 107에 소정의 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 전류(레퍼런스용 전류)가 트랜지스터 105b의 드레인전류와 같아질 때까지, 용량소자 107에 전하가 유지된다. 이때, 트랜지스터 105b 및 트랜지스터 106의 게이트전극은 서로 접속되어 있으므로, 트랜지스터 105b 및 트랜지스터 106의 게이트전압은, 용량소자 107에 의해 유지되어 있다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 108, 110이 오프가 된다. 이때, 용량소자 107에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 106은 전류(레퍼런스용 전류)에 따른 크기의 전류를 흐르게 하는 능력을 갖는다. 그리고 가령 스위치 101(신호전류 제어스위치)이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 공급된다. 이것은, 트랜지스터 106의 게이트전압은, 용량소자 107에 의해 소정의 게이트전압으로 설정되어 있고, 그 트랜지스터 106의 드레인영역에는 전류(레퍼런스용 전류)에 따른 드레인전류가 흐르기 때문이다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때, 스위치 101(신호전류 제어스위치)이 배치되어 있지 않은 경우는, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
이때, 트랜지스터 106의 드레인영역에 신호전류에 따른 드레인전류를 정확하게 흐르게 하기 위해서는, 트랜지스터 105b 및 106의 특성이 동일한 것이 필요하게 된다. 보다 자세히는, 트랜지스터 105b 및 106의 이동도, 임계치 등의 값이 동일한 것이 필요하게 된다. 또한 도 23c에서는, 트랜지스터 105b 및 106의 W/L의 값을 임의로 설정하여, 정전류원 109로부터 공급되는 전류에 비례한 전류를 화소에 공급하도록 해도 된다.
또한 트랜지스터 105b 및 106 중, 정전류원 109에 접속된 트랜지스터의 W/L을 크게 설정함으로써, 그 정전류원 109로부터 대전류를 공급하여, 기록속도를 빠르게 할 수 있다.
이때 도 23c에 나타내는 전류원회로에서는, 전류원회로가 신호전류를 흐르게 하는 능력을 갖도록 설정하는 설정동작과, 그 신호전류를 화소에 입력하는 입력동작을 동시에 행할 수 있다.
도 23d, 23e에 나타내는 전류원회로는, 스위치 110의 접속이 다른 이외는, 도 23c의 전류원회로와 동일한 구성을 갖는다. 또한 도 23d, 23e에 나타내는 전류원회로 420의 동작은, 도 23c의 전류원회로 420의 동작에 준하므로, 여기서는 설명을 생략한다.
이때, 전류원회로에 배치하는 스위치의 개수, 배선의 개수 및 그 접속은 특히 한정되지 않는다. 요컨대, 도 36c를 참조하면, 설정동작시에는 도 36c1과 같이 접속되고, 입력동작시에는 도 36c2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 특히, 도 36c2에서는, 용량소자 107에 유지된 전하가 누설되지 않게 되어 있으면 된다.
도 37a에서, 스위치 195b, 195c, 195d, 195f, 트랜지스터 195a, 용량소자 195e를 갖는 회로가 전류원회로에 해당한다. 도 37a에 나타내는 전류원회로에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 195b, c, d, f가 온이 된다. 그렇다면, 단자 b를 통해, 전류선에 접속된 정전류원 109로부터 전류가 공급되고, 정전류원 109로부터 공급되는 신호전류와 트랜지스터 195a의 드레인전류가 같아질 때까지, 용량소자 195e에 소정의 전하가 유지된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 195b, 195c, 195d, 195f가 오프가 된다. 이때, 용량소자 195e에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 195a는 신호전류에 따른 크기의 전류를 흐르게 하는 능력을 갖는다. 이것은, 트랜지스터 195a의 게이트전압은, 용량소자 195e에 의해 소정의 게이트전압으로 설정되어 있고, 그 트랜지스터 195a의 드레인영역에는 전류(레퍼런스용 전류)에 따른 드레인전류가 흐르기 때문이다. 이 상태에 있어서, 단자 c를 통해 외부에 전류가 공급된다. 이때 도 37a에 나타내는 전류원회로에서는, 전류원회로가 신호전류를 흐르게 하는 능력을 갖도록 설정하는 설정동작과, 그 신호전류를 화소에 입력하는 입력동작을 동시에 행하는 것은 할 수 없다. 단, 단자 a를 통해 입력되는 신호에 의해 제어되는 스위치가 온이고, 또한 단자 c로부터 전류가 흐르지 않게 되어 있을 때는, 단자 c와 다른 전위의 배선을 접속해야 한다. 그 배선의 전위를 Va로 하면, 그 Va는, 단자 b로부터 흘러가는 전류를 그대로 흐르게 하는 전위이면, 어떠한 값이어도 된다. 일례로서는, 전원전압 Vdd 등이어도 된다.
이때 스위치의 개수, 배선의 개수 및 그 접속은 특히 한정되지 않는다. 요컨대, 도 37b, 37c를 참조하면, 설정동작시에는 도 37b1, 37c1과 같이 접속되고, 입력동작시에는 도 37b2, 37c2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다.
이때 도 23a, 23c∼23e의 전류원회로 420에서, 전류가 흐르는 방향(화소로부터 신호선 구동회로로의 방향)은 동일하고, 트랜지스터 102, 105b, 106의 도전형을 p채널형으로 해도 된다.
그래서 도 24a에는, 전류가 흐르는 방향(화소로부터 신호선 구동회로로의 방향)은 동일하고, 도 23a에 나타내는 트랜지스터 102를 p채널형으로 하였을 때의 회로도를 나타낸다. 도 23a에서는, 용량소자를 게이트·소스 사이에 배치함으로써, 소스의 전위는 변화되어도, 게이트·소스 사이 전압은 유지할 수 있다. 또한 도 24b∼24d에는, 전류가 흐르는 방향(화소로부터 신호선 구동회로로의 방향)은 동일하고, 도 23c∼23e에 나타내는 트랜지스터 105b, 106을 p채널형으로 한 회로도를 나타낸다.
도 38a에는, 도 37에 나타낸 구성에 있어서, 트랜지스터 195a를 p채널형으로 한 경우를 나타낸다. 도 38b에는, 23b에 나타낸 구성에 있어서, 트랜지스터 122, 126을 p채널형으로 한 경우를 나타낸다.
도 40에서, 스위치 104, 116, 트랜지스터 102, 용량소자 103 등을 갖는 회로가 전류원회로에 해당한다.
도 40a는, 도 23a의 일부를 변경한 회로에 해당한다. 도 40a에 나타내는 전류원회로에서는, 전류원의 설정동작시와 입력동작시에서, 트랜지스터의 게이트폭 W가 다르다. 요컨대, 설정동작시에는 도 40b와 같이 접속되고, 한편, 입력동작시에는 도 40c와 같이 접속되며, 게이트폭 W가 다르다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게 할 수 있다. 그 때문에, 단자 b와 레퍼런스용 정전류원과의 사이에 배치된 여러가지 부하(배선저항, 교차용량 등)를, 보다 빠르게 충전할 수 있다. 따라서, 설정동작을 아주 빠르게 완료시킬 수 있다. 이때, 도 40에서는, 도 23a의 일부를 변경한 회로에 대하여 나타내었다. 그러나, 도 23의 다른 회로나 도 24, 도 37, 도 39, 도 38 등의 회로에도, 용이하게 적용할 수 있다.
이때, 도 23, 도 24, 도 37에 나타낸 전류원회로에서는, 전류는 화소로부터 신호선 구동회로의 방향으로 흐른다. 그러나 전류는 화소로부터 신호선 구동회로의 방향으로 흐를 뿐만 아니라, 신호선 구동회로에서 화소의 방향으로 흐르는 경우도 있다. 전류가 어느쪽의 방향으로 흐르는지는, 화소의 구성에 의존한다. 전류가 신호선 구동회로로부터 화소의 방향으로 흐르는 경우에는, 도 23에서, Vss(저전위전원)를 Vdd(고전위전원)로 변경하여, 트랜지스터 102, 105b, 106, 122, 126을 p채널형으로 하면 된다. 또한 도 24에서, Vss를 Vdd로 변경하여, 트랜지스터 102, 105b, 106을 n채널형으로 하면 된다.
이때, 상기한 모든 전류원회로에 있어서, 배치되어 있는 용량소자는, 트랜지스터의 게이트용량 등을 대용함으로써, 배치하지 않아도 된다.
도 23a∼23e, 도 38a, 38b의 회로는, 설정동작시에는 도 39a1∼39d1과 같이 접속되어, 입력동작시에는 도 39a2∼39d2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 스위치의 개수나 배선의 개수는 특히 한정되지 않는다.
이하에는, 도 23a 및 도 24a, 도 23c∼23e 및 도 24b∼24d의 전류원회로의 동작에 대하여 자세히 설명한다. 우선, 도 23a 및 도 24a의 전류원회로의 동작에 대하여 도 19를 사용하여 설명한다.
도 19a∼19c는, 전류가 회로소자 사이를 흘러가는 경로를 모식적으로 나타내고 있다. 도 19d는 신호전류를 전류원회로에 기록할 때의 각 경로를 흐르는 전류와 시간의 관계, 도 19e는 신호전류를 전류원회로에 기록할 때에 용량소자 16에 축적되는 전압, 요컨대 트랜지스터 15의 게이트·소스 사이 전압과 시간의 관계를 나타내고 있다. 도 19a∼19c에 나타내는 회로도에 있어서, 11은 레퍼런스용 정전류원(이하 정전류원으로 표기), 스위치 12∼14는 스위칭기능을 갖는 소자, 15는 트랜지스터, 16은 용량소자, 17은 화소이다. 그리고, 스위치 14, 트랜지스터 15, 용량소자 16을 갖는 회로가 전류원회로 20에 해당한다.
트랜지스터 15의 소스영역은 Vss, 드레인영역은 정전류원 11에 접속된다. 용량소자 16의 한쪽의 전극은 Vss(트랜지스터 15의 소스), 다른쪽의 전극은 스위치 14(트랜지스터 15의 게이트)에 접속된다. 용량소자 16은, 트랜지스터 15의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
화소 17은, 발광소자나 트랜지스터 등에 의해 구성된다. 발광소자는, 양극 및 음극 및 상기 양극과 상기 음극과의 사이에 끼워진 발광층을 갖는다. 발광층은, 공지의 발광재료를 사용하여 작성되고, 또한, 발광층은 단층구조와 적층구조의 2개의 구조가 있지만, 어느쪽의 구조를 사용해도 된다. 또한 발광층에서의 루미네센스에는, 일중항여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과, 3중항여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 있지만, 한쪽 또는 양쪽의 발광을 사용해도 된다. 또한 발광층은, 유기재료나 무기재료 등의 공지의 재료로 구성된다.
실제로는, 전류원회로 20은 신호선 구동회로에 설치되어 있고, 그 신호선구동회로에 설치된 전류원회로 20으로부터, 신호선이나 화소가 갖는 회로소자 등을 통해 발광소자에 신호전류에 따른 전류가 공급된다. 그러나 도 19에서는, 정전류원 11, 전류원회로 20 및 화소 17의 관계를 간단히 설명하는 관계상, 자세한 구성의 도시는 생략한다.
우선 전류원회로 20이 신호전류 Idata를 유지하는 동작(설정동작)에 대하여 도 19a, 19b를 사용하여 설명한다. 도 19a에서, 스위치 12, 14는 온, 스위치 13은 오프로 한다. 정전류원 11로부터는 신호전류가 공급되고, 그 정전류원 11로부터 전류원회로 20의 방향으로 전류가 흘러간다. 이때, 도 19a에 나타내는 바와 같이, 전류원회로 20 내에서는 전류의 경로는 I1과 I2로 나누어진다. 이 관계를 도 19d에 나타내고 있지만, 신호전류 Idata=I1+I2의 관계인 것은 말할 필요도 없다.
정전류원 11로부터 전류가 흐르기 시작한 순간에는, 용량소자 16에 전하는 유지되어 있지 않기 때문에, 트랜지스터 15는 오프되어 있다. 따라서, I2=0이 되어, Idata=I1이 된다.
그리고, 서서히 용량소자 16에 전하가 축적되어, 용량소자 16의 양쪽 전극 사이에 전위차가 생기기 시작한다(도 19e). 양쪽 전극 사이의 전위차가 Vth가 되면(도 19e A점), 트랜지스터 15가 온하여, I2>0이 된다. 전술한 바와 같이 Idata=I1+I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있다. 용량소자 16에는, 더욱 전하의 축적이 행해진다.
용량소자 16의 양쪽 전극 사이의 전위차는, 트랜지스터 15의 게이트·소스 사이 전압이 된다. 그 때문에, 트랜지스터 15의 게이트·소스 사이 전압이 원하는 전압, 요컨대 트랜지스터 15가 Idata의 전류를 흐르게 하는 것을 할 수 있는 만큼의 게이트·소스 사이 전압이 될 때까지, 용량소자 16에서의 전하의 축적은 계속된다. 전하의 축적이 종료하면(도 19e B점), 전류 I2는 흐르지 않게 되고, 또한 트랜지스터 15는 완전히 온되어 있으므로, Idata=I2가 된다(도 19b).
이어서, 화소에 신호전류 Idata를 입력하는 동작(입력동작)에 대하여 도 19c를 사용하여 설명한다. 도 19c에서, 스위치 13은 온, 스위치 12, 14는 오프로 한다. 용량소자 16에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 15는 온되어 있고, 신호전류에 따른 전류가, 스위치 13 및 트랜지스터 15를 통해 Vss의 방향으로 흐르고, 화소에 소정의 신호전류가 공급된다. 이때, 트랜지스터 15를 포화영역에서 동작하도록 하면, 그 트랜지스터 15의 소스·드레인 사이 전압이 변화되었다고 해도, 발광소자에는 일정한 전류가 공급된다.
도 19에 나타내는 전류원회로 20에서는, 도 19a∼도 19c에 나타내는 바와 같이, 우선 전류원회로 20에 대하여 신호전류 Idata의 기록을 종료시키는 동작(설정동작, 도 19a, 19b에 해당)과, 화소에 신호전류 Idata를 입력하는 동작(입력동작, 도 19c에 해당)으로 나누어진다. 그리고 화소에서는 입력된 신호전류 Idata에 근거하여, 발광소자로의 전류의 공급이 행해진다.
도 19에 나타내는 전류원회로 20에서는, 설정동작과 입력동작을 동시에 행하는 것은 할 수 없다. 따라서, 설정동작과 입력동작을 동시에 행할 필요가 있는 경우에는, 화소가 복수개 접속되어 있는 신호선에 있어서, 또한 화소부에 복수개 배치되어 있는 신호선의 각각에는, 적어도 2개의 전류원회로를 설치하는 것이 바람직하다. 단, 신호전류 Idata를 화소에 입력하지 않고 있는 기간 내에, 설정동작을 행하는 것이 가능하면, 신호선마다(각 열에) 1개의 전류원회로를 설치하는 것이어도 된다.
또한 도 19a∼19c의 트랜지스터 15는 n채널형이지만, 물론 트랜지스터 15를 p채널형으로 해도 된다. 트랜지스터 15가 p채널형인 경우의 회로도를 도 19f에 나타낸다. 도 19f에서, 31은 레퍼런스용 정전류원, 스위치 32∼34는 스위칭기능을 갖는 소자, 35는 트랜지스터, 36은 용량소자, 37은 화소이다. 스위치 34, 트랜지스터 35, 용량소자 36을 갖는 회로가 전류원회로 24에 해당한다.
트랜지스터 35는 p채널형이고, 트랜지스터 35의 소스영역 및 드레인영역은, 한쪽은 Vdd에 접속되고, 다른쪽은 정전류원 31에 접속되어 있다. 그리고 용량소자 36의 한쪽의 전극은 Vdd에 접속되고, 다른쪽의 전극은 스위치 36에 접속되어 있다. 용량소자 36은, 트랜지스터 35의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
도 19f에 나타내는 전류원회로 24의 동작은, 전류가 흐르는 방향이 다른 이외는, 상기한 전류원회로 20과 같은 동작을 행하므로 여기서는 설명을 생략한다. 이때 전류가 흐르는 방향을 변경하지 않고, 트랜지스터 15의 극성을 변경한 전류원회로를 설계하는 경우에는, 도 23에 나타내는 회로도를 참고로 하면 된다.
이때 도 41에서, 전류가 흐르는 방향은 도 19f와 같고, 트랜지스터 35를 n채널형으로 하고 있다. 용량소자 36은, 트랜지스터 35의 게이트·소스 사이에 접속한다. 트랜지스터 35의 소스의 전위는, 설정동작시와 입력동작시로 다르다. 그러나, 트랜지스터 35의 소스의 전위가 변화되어도, 게이트·소스·사이 전압은 유지되어 있기 때문에, 정상적으로 동작한다.
계속해서, 도 23c∼23e 및 도 24b∼24d의 전류원회로의 동작에 대하여 도 20, 21을 사용하여 설명한다. 도 20a∼20c는, 전류가 회로소자 사이를 흘러가는 경로를 모식적으로 나타내고 있다. 도 20d는 신호전류를 전류원회로에 기록할 때의 각 경로를 흐르는 전류와 시간의 관계를 나타내고 있고, 도 20e는 신호전류를 전류원회로에 기록할 때에 용량소자 46에 축적되는 전압, 요컨대 트랜지스터 43, 44의 게이트·소스 사이 전압과 시간의 관계를 나타내고 있다. 또한 도 20a∼20c에 나타내는 회로도에 있어서, 41은 레퍼런스용 정전류원(이하 정전류원 41로 표기), 스위치 42는 스위칭기능을 갖는 소자, 43, 44는 트랜지스터, 46은 용량소자, 47은 화소이다. 스위치 42, 트랜지스터 43, 44, 용량소자 46을 갖는 회로가 전류원회로에 해당한다.
n채널형의 트랜지스터 43의 소스영역은 Vss에 접속되고, 드레인영역은 정전류원 41에 접속되어 있다. n채널형의 트랜지스터 44의 소스영역은 Vss에 접속되고, 드레인영역은 화소 47의 단자 48에 접속되어 있다. 그리고 용량소자 46의 한쪽의 전극은 Vss(트랜지스터 43 및 44의 소스)에 접속되고, 다른쪽의 전극은 트랜지스터 43 및 트랜지스터 44의 게이트전극에 접속되어 있다. 용량소자 46은, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
이때 실제로는, 전류원회로 25는 신호선 구동회로에 설치되어 있고, 그 신호선 구동회로에 설치된 전류원회로 25로부터, 신호선이나 화소가 갖는 회로소자 등을 통해 발광소자에 신호전류에 따른 전류가 흐른다. 그러나 도 20에서는, 정전류원 41, 전류원회로 25 및 화소 47의 관계를 간단히 설명하는 관계상, 자세한 구성의 도시는 생략한다.
도 20의 전류원회로 25에서는, 트랜지스터 43 및 트랜지스터 44의 사이즈가 중요하게 된다. 그래서 트랜지스터 43 및 트랜지스터 44의 사이즈가, 동일한 경우와 다른 경우에 대하여, 부호를 나누어 설명한다. 도 20a∼도 20c에서, 트랜지스터 43 및 트랜지스터 44의 사이즈가 동일한 경우에는, 신호전류 Idata를 사용하여 설명한다. 그리고 트랜지스터 43 및 트랜지스터 44의 사이즈가 다른 경우에는, 신호전류 Idata1과 신호전류 Idata2를 사용하여 설명한다. 이때 트랜지스터 43 및 트랜지스터 44의 사이즈는, 각각의 트랜지스터의 W(게이트폭)/L(게이트길이)의 값을 사용하여 판단된다.
처음에, 트랜지스터 43 및 트랜지스터 44의 사이즈가 동일한 경우에 대하여 설명한다. 그리고 우선 신호전류 Idata를 전류원회로 20에 유지하는 동작을 도 20a, 20b를 사용하여 설명한다. 도 20a에서, 스위치 42가 온이 되면, 레퍼런스용 정전류원 41에서 신호전류 Idata가 설정되고, 정전류원 41로부터 전류원회로 25의 방향으로 전류가 흘러간다. 이때, 레퍼런스용 정전류원 41로부터는 신호전류 Idata가 흐르고 있으므로, 도 20a에 나타내는 바와 같이 전류원회로 25 내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이때의 관계를 도 20에 나타내고 있지만, 신호전류 Idata=I1+I2의 관계인 것은 말할 필요도 없다.
정전류원 41로부터 전류가 흐르기 시작한 순간에는, 용량소자 46에 전하는 유지되어 있지 않기 때문에, 트랜지스터 43 및 트랜지스터 44는 오프되어 있다. 따라서, I2=0이 되고, Idata=I1이 된다.
그리고, 서서히 용량소자 46에 전하가 축적되어, 용량소자 46의 양쪽 전극 사이에 전위차가 생기기 시작한다(도 20e). 양쪽 전극 사이의 전위차가 Vth가 되면(도 20e A점), 트랜지스터 43 및 트랜지스터 44가 온하여, I2>0이 된다. 전술한 바와 같이 Idata=I1+I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있다. 용량소자 46에는, 더욱 전하의 축적이 행해진다.
용량소자 46의 양쪽 전극 사이의 전위차는, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압이 된다. 그 때문에, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압이 원하는 전압, 요컨대 트랜지스터 44가 Idata의 전류를 흐르게 하는 것을 할 수 있는 만큼의 전압(VGS)이 될 때까지, 용량소자 46에서의 전하의 축적은 계속 할 수 있다. 그리고 전하의 축적이 종료하면(도 20e B점), 전류 I1은 흐르지 않게 되고, 또한 트랜지스터 43 및 트랜지스터 44는 온되어 있으므로, Idata=I2가 된다(도 20b).
이어서, 화소에 신호전류 Idata를 입력하는 동작을 도 20c를 사용하여 설명한다. 우선, 스위치 42를 오프로 한다. 용량소자 46에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 43 및 트랜지스터 44는 온되어 있고, 화소 47로부터 신호전류 Idlata와 같은 전류가 흐른다. 이에 따라, 화소에 신호전류 Idata가 입력된다. 이때, 트랜지스터 44를 포화영역에서 동작하도록 해 두면, 트랜지스터 44의 소스·드레인 사이 전압이 변화되었다고 해도, 화소에 있어서 흐르는 전류는 변함이 없이 흐를 수 있다.
이때 도 20c와 같은 커렌트미러회로의 경우에는, 스위치 42를 오프로 하지 않아도, 정전류원 41로부터 공급되는 전류를 사용하여 화소 47에 전류를 흐르게 하는 것도 할 수 있다. 요컨대 전류원회로 20에 대하여 신호를 설정하는 동작을 설정동작과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 행하는 것을 할 수 있다.
이어서, 트랜지스터 43 및 트랜지스터 44의 사이즈가 다른 경우에 대하여 설명한다. 전류원회로 25에서의 동작은, 전술한 동작과 동일하므로 여기서는 설명을 생략한다. 트랜지스터 43 및 트랜지스터 44의 사이즈가 다르면, 필연적으로 레퍼런스용 정전류원 41에서 설정되는 신호전류 Idata1과 화소 47에 흐르는 신호전류 Idata2와는 다르다. 양자의 상위점은, 트랜지스터 43 및 트랜지스터 44의 W(게이트폭)/L(게이트길이)의 값의 상위점에 의존한다.
통상은 트랜지스터 43의 W/L 값을, 트랜지스터 44의 W/L 값보다도 크게 하는 것이 바람직하다. 이것은, 트랜지스터43의 W/L 값을 크게 하면, 신호전류 Idata1을 크게 할 수 있기 때문이다. 이 경우, 신호전류 Idata1로 전류원회로 i를 설정할 때, 부하(교차용량, 배선저항)를 충전할 수 있기 때문에, 아주 빠르게 설정동작을 행하는 것이 가능하게 된다.
도 20a∼도 20c에 나타낸 전류원회로 25의 트랜지스터 43 및 트랜지스터 44는 n채널형이지만, 물론 전류원회로 25의 트랜지스터 43 및 트랜지스터 44를 p채널형으로 해도 된다. 여기서, 트랜지스터 43 및 트랜지스터 44가 p채널형인 경우의 회로도를 도 21에 나타낸다.
도 21에서, 41은 정전류원, 스위치 42는 스위칭기능을 갖는 반도체소자, 43, 44는 트랜지스터(p채널형), 46은 용량소자, 47은 화소이다. 본 실시형태에서는, 스위치 42와, 트랜지스터 43, 44와, 용량소자 46이 전류원회로 26에 해당하는 전기회로로 한다.
p채널형의 트랜지스터 43의 소스영역은 Vdd에 접속되고, 드레인영역은 정전류원 41에 접속되어 있다. p채널형의 트랜지스터 44의 소스영역은 Vdd에 접속되고, 드레인영역은 발광소자 47의 단자 48에 접속되어 있다. 그리고 용량소자 46의 한쪽의 전극은(소스)에 접속되고, 다른쪽의 전극은 트랜지스터 43 및 트랜지스터 44의 게이트전극에 접속되어 있다. 용량소자 46은, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
도 21에 나타내는 전류원회로 24의 동작은, 전류가 흐르는 방향이 다른 이외는, 도 20a∼도 20c와 같은 동작을 행하므로 여기서는 설명을 생략한다. 이때 전류가 흐르는 방향을 변경하지 않고, 트랜지스터 43, 트랜지스터 44의 극성을 바꾼 전류원회로를 설계하는 경우에는, 도 23에 나타내는 회로도를 참고로 하면 된다.
또한, 전류가 흐르는 방향을 바꾸지 않고, 트랜지스터의 극성을 바꾸는 것도 가능하다. 그것은, 도 43의 동작에 준하므로, 여기서는 설명을 생략한다.
이상을 정리하면, 도 19의 전류원회로에서는, 전류원에서 설정되는 신호전류 Idata와 같은 크기의 전류가 화소에 흐른다. 바꿔 말하면, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류는 값이 동일하고, 전류원회로에 설치된 트랜지스터의 특성변동의 영향은 받지 않는다.
또한, 도 19의 전류원회로 및 도 6b의 전류원회로에서는, 설정동작을 행하는 기간에 있어서는, 전류원회로로부터 화소에 신호전류 Idata를 출력하는 것은 할 수 없다. 그 때문에, 1개의 신호선마다 2개의 전류원회로를 설치하고, 한쪽의 전류원회로에 신호를 설정하는 동작(설정동작)을 행하며, 다른쪽의 전류원회로를 사용하여 화소에 Idata를 입력하는 동작(입력동작)을 행하는 것이 바람직하다.
단, 설정동작과 입력동작을 동시에 행하지 않은 경우는, 각 열에 1개의 전류원회로를 설치하는 것만이어도 된다. 이때, 도 37a, 도 38a의 전류원회로와 도 19의 전류원회로와는, 접속이나 전류가 흐르는 경로가 다른 것 이외는, 동일한 구성이다. 도 40a의 전류원회로와 도 19의 전류원회로는, 정전류원으로부터 공급되는 전류와 전류원회로로부터 흐르는 전류의 크기가 다른 것 이외는, 동일한 구성이다. 또한, 도 23b 및 도 38b의 전류원회로와 도 19의 전류원회로는, 정전류원으로부터 공급되는 전류와, 전류원회로로부터 흐르는 전류의 크기가 다른 것 이외는, 동일한 구성이다. 요컨대, 도 40a의 구성에서는, 트랜지스터의 게이트폭 W가 설정동작시와 입력동작시로 다르고, 도 23b 및 도 38b의 구성에서는, 트랜지스터의 게이트길이 L이 설정동작시와 입력동작시로 다를 뿐이며, 그 이외는 도 19의 전류원회로와 동일한 구성이다.
한편, 도 20, 21의 전류원회로에서는, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류의 값은, 전류원회로에 설치된 2개의 트랜지스터의 사이즈에 의존한다. 요컨대 전류원회로에 설치된 2개의 트랜지스터의 사이즈(W(게이트폭)/L(게이트길이))를 임의로 설계하여, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류를 임의로 바꾸는 것을 할 수 있다. 단, 2개의 트랜지스터의 임계치나 이동도 등의 특성에 편차가 생기고 있는 경우에는, 정확한 신호전류 Idata를 화소에 출력하는 것이 어렵다.
또한, 도 20, 21의 전류원회로에서는, 설정동작을 행하는 기간에 화소에 신호를 입력하는 것은 가능하다. 요컨대, 신호를 설정하는 동작을 설정동작과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 행하는 것을 할 수 있다. 그 때문에, 도 19의 전류원회로와 같이, 1개의 신호선에 2개의 전류원회로를 설치할 필요는 없다.
상기 구성을 갖는 본 발명은, TFT의 특성변동의 영향을 억제하여, 원하는 전류를 외부에 공급할 수 있다.
(실시형태 2)
도 19(및 도 40a, 도 23b, 도 38b 등)에 나타낸 전류원회로에서는, 1개의 신호선마다(각 열) 2개의 전류원회로를 설치하여, 한쪽의 전류원회로에서 설정동작을 행하고, 다른쪽의 전류원회로에서 입력동작(화소로의 전류의 출력)을 행하도록 설정하는 것이 바람직한 것은 전술하였다. 이것은, 설정동작과 입력동작을 동시에 행하는 것을 할 수 없는 것에 의한다. 본 실시형태에서는, 도 2에 나타낸 제1 전류원회로 421 또는 제2 전류원회로 422의 구성과 그 동작에 대하여 도 25를 사용하여 설명한다.
이때 신호선 구동회로는, 전류원회로 420, 시프트 레지스터 및 래치회로 등을 갖는다.
본 발명에서는 단자 a로부터 입력되는 설정신호란, 시프트 레지스터로부터의 샘플링펄스를 나타낸다. 요컨대 도 2에서의 설정신호란, 시프트 레지스터로부터의 샘플링펄스에 해당한다. 그리고 본 발명에서는, 시프트 레지스터로부터의 샘플링펄스의 타이밍에 맞추어, 전류원회로 420의 설정을 행한다.
그러나, 전류원회로의 구성이나 구동방식 등에 따라서는, 샘플링펄스는 직접입력되지 않고, 설정제어선(도 2에는 도시하지 않음)에 접속된 논리연산자의 출력단자로부터 공급되는 신호가 입력된다. 상기 논리연산자의 2개의 입력단자는, 한쪽은 샘플링펄스, 다른쪽은 설정제어선으로부터 공급되는 신호가 입력된다.
전류원회로 420은, 단자 a를 통해 입력되는 설정신호에 의해 제어되고, 단자 b로부터 전류(레퍼런스용 전류)가 공급되며, 그 전류(레퍼런스용 전류)에 비례한 전류를 단자 c로부터 출력한다.
도 25a에서, 스위치 134∼스위치 139와, 트랜지스터 132(n채널형)와, 그 트랜지스터 132의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 133을 갖는 회로가 제1 전류원회로 421 또는 제2 전류원회로 422에 해당한다.
제1 전류원회로 421 또는 제2 전류원회로 422에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 134, 스위치 136이 온이 된다. 또한 단자 d를 통해 제어선으로부터 입력되는 신호에 의해 스위치 135, 스위치 137이 온이 된다. 그렇다면, 전류선에 접속된 레퍼런스용 정전류원 109로부터 단자 b를 통해 전류(레퍼런스용 전류)가 공급되며, 용량소자 133에 소정의 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 전류(레퍼런스용 전류)가 트랜지스터 132의 드레인전류와 같아질 때까지, 용량소자 133에 전하가 유지된다.
이어서, 단자 a, d를 통해 입력되는 신호에 의해, 스위치 134∼스위치 137을 오프로 한다. 그렇다면, 용량소자 133에 소정의 전하가 유지되어 있기 때문에, 트랜지스터 132는, 신호전류 Idata에 따른 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101(신호전류 제어스위치), 스위치 138, 스위치 139가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터 132의 게이트전압은, 용량소자 133에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터 132의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고, 화소에 있어서 흐르는 전류의 크기를 제어할 수 있다.
이때, 스위치 101(신호전류 제어스위치)이 배치되어 있지 않은 경우는, 스위치 138, 139가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
도 25b에서, 스위치 144∼스위치 147과, 트랜지스터 142(n채널형)와, 그 트랜지스터 142의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 143과, 트랜지스터 148(n채널형)을 갖는 회로가 제1 전류원회로 421 또는 제2 전류원회로 422에 해당한다.
제1 전류원회로 421 또는 제2 전류원회로 422에서는, 단자 a를 통해 입력·되는 신호에 의해 스위치 144, 스위치 146이 온이 된다. 또한 단자 d를 통해 제어선으로부터 입력되는 신호에 의해 스위치 145, 스위치 147이 온이 된다. 그렇다면, 전류선에 접속된 정전류원 109로부터, 단자 b를 통해 전류(레퍼런스용 전류)가 공급되고, 용량소자 143에 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 전류(레퍼런스용 전류)가 트랜지스터 142의 드레인전류와 같아질 때까지, 용량소자 143에 전하가 유지된다. 이때 스위치 144, 스위치 145가 온이 되면, 트랜지스터 148의 게이트·소스 사이 전압 VGS가 0V가 되므로, 트랜지스터 148은 자동적으로 오프가 된다.
이어서, 단자 a, d를 통해 입력되는 신호에 의해, 스위치 144∼147이 오프가 된다. 그렇다면, 용량소자 143에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 142는 신호전류에 따른 크기의 전류를 흐르게 하는 능력을 갖는다. 그리고 가령 스위치 101(신호전류 제어스위치)이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 공급된다. 이것은, 트랜지스터 142의 게이트전압은 용량소자 143에 의해 소정의 게이트전압으로 설정되어 있고, 그 트랜지스터 142의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고, 화소에 있어서 흐르는 전류의 크기를 제어할 수 있다.
이때 스위치 144, 145가 오프되면, 트랜지스터 142의 게이트와 소스는 동전위가 아니게 된다. 그 결과, 용량소자 143에 유지된 전하가 트랜지스터 148 쪽에도 분배되고, 트랜지스터 148이 자동적으로 온이 된다. 여기서, 트랜지스터 142, 148은 직렬로 접속되고, 또한 서로의 게이트가 접속되어 있다. 따라서, 트랜지스터 142, 148은 멀티게이트의 트랜지스터로서 동작한다. 요컨대, 설정동작시와 입력동작에서는 트랜지스터의 게이트길이 L이 다른 것으로 된다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게 할 수 있다. 그 때문에, 단자·b와 레퍼런스용 정전류원과의 사이에 배치된 여러가지 부하(배선저항, 교차용량 등)를, 보다 빠르게 충전할 수 있다. 따라서, 설정동작을 아주 빠르게 완료시킬 수 있다. 이때, 스위치 101(신호전류 제어스위치)이 배치되어 있지 않은 경우는, 스위치 144, 145가 오프가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
여기서, 도 25a는, 도 23a의 구성에 단자 d를 추가한 구성에 해당한다. 도 25b는, 도 23b의 구성에 단자 d를 추가한 구성에 해당한다. 이와 같이, 도 23a, 23b의 구성에 스위치를 직렬로 추가하여 수정함으로써, 단자 d를 추가한 도 25a, 25b의 구성으로 변형하고 있다. 이대, 제1 전류원회로 421 또는 제2 전류원회로 422에는, 2개의 스위치를 직렬로 배치함으로써, 도 23, 도 24, 도 38, 도 37, 도 40 등에 나타낸 전류원회로의 구성을 임의로 사용할 수 있다.
이때 도 2에서는, 1개의 신호선마다 제1 전류원회로 421 및 제2 전류원회로 422의 2개의 전류원회로를 갖는 전류원회로 420을 설치한 구성을 나타내었지만, 본 발명은 이것에 한정되지 않는다. 1개의 신호선마다 전류원회로의 개수는 특히 한정되지 않고, 임의로 설정할 수 있다. 복수의 전류원회로는, 각각에 대응한 정전류원을 설치하도록 설정하여, 그 정전류원으로부터 전류원회로에 신호전류를 설정하도록 해도 된다. 예를 들면, 1개의 신호선마다 3개의 전류원회로 420을 설치해도 된다. 그리고 각 전류원회로 420에는 다른 레퍼런스용 정전류원 109로부터 신호전류를 설정하도록 해도 된다. 예를 들면, 1개의 전류원회로 420에는, 1비트용의 레퍼런스용 정전류원을 사용하여 신호전류를 설정하고, 1개의 전류원회로 420에는, 2비트용의 레퍼런스용 정전류원을 사용하여 신호전류를 설정하며, 1개의 전류원회로 420에는, 3비트용의 레퍼런스용 정전류원을 사용하여 신호전류를 설정하도록 해도 된다. 그렇다면, 3비트표시를 행하는 것을 할 수 있다.
상기 구성을 갖는 본 발명은, TFT의 특성변동의 영향을 억제하여, 원하는 전류를 외부에 공급할 수 있다.
본 실시형태는, 실시형태 1과 임의로 조합하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는, 본 발명의 신호선 구동회로가 구비되는 발광장치의 구성에 대하여 도 15를 사용하여 설명한다.
도 15a에서, 발광장치는 기판 401 상에, 복수의 화소가 매트릭스형으로 배치된 화소부 402를 갖고, 화소부 402의 주변에는, 신호선 구동회로 403, 제1 및 제2 주사선 구동회로 404, 405를 갖는다. 도 15a에서는, 신호선 구동회로 403과, 2쌍의 주사선 구동회로 404, 405를 가지고 있지만, 본 발명은 이것에 한정되지 않는다. 구동회로의 개수는, 화소의 구성에 따라 임의로 설계할 수 있다. 신호선 구동회로 403과, 제1 및 제2 주사선 구동회로 404, 405에는, FPC 406을 통해 외부로부터 신호가 공급된다.
제1 및 제2 주사선 구동회로 404, 405의 구성과 그 동작에 대하여 도 15b를 사용하여 설명한다. 제1 및 제2 주사선 구동회로 404, 405는, 시프트 레지스터 407, 버퍼 408을 갖는다. 시프트 레지스터 407은, 클록신호(G-CLK), 스타트펄스(S-SP) 및 클록반전신호(G-CLKb)에 따라, 순차 샘플링펄스를 출력한다. 그 후 버퍼 408에서 증폭된 샘플링펄스는, 주사선에 입력되어 1행씩 선택상태로 해나간다. 그리고 선택된 주사선에 의해 제어되는 화소에는, 순차로 신호선으로부터 신호가 기록된다.
이때, 시프트 레지스터 407과 버퍼 408의 사이에 레벨시프터회로를 배치한 구성으로 해도 된다. 레벨시프터회로를 배치함으로써, 전압진폭을 크게 할 수 있다.
본 실시형태는, 실시형태 1, 2와 임의로 조합하는 것이 가능하다.
(실시형태 4)
본 실시형태에서는, 도 15a에 나타낸 신호선 구동회로 403의 상세한 구성과 그 동작에 대하여 설명한다. 본 실시형태에서는, 1비트의 디지털계조표시를 행하는 경우에 사용하는 신호선 구동회로 403에 대하여 설명한다.
우선 도 1에 대응한 경우에 대하여 기술한다. 또한 여기서는 선순차 구동의 경우에 대하여 기술한다.
도 6a에는, 1비트의 디지털계조표시를 행하는 경우에서의 신호선 구동회로 403의 개략도를 나타낸다. 신호선 구동회로 403은, 시프트 레지스터 411, 제1 래치회로 412, 제2 래치회로 413, 정전류회로 414를 갖는다.
동작을 간단히 설명하면, 시프트 레지스터 411은, 플립플롭회로(FF) 등을 복수열 사용하여 구성되고, 클록신호(S-CLK), 스타트펄스(S-SP), 클록반전신호(S-CLKb)의 타이밍에 따라, 순차 샘플링펄스를 출력한다.
시프트 레지스터 411로부터 출력된 샘플링펄스는, 제1 래치회로 412에 입력된다. 제1 래치회로 412에는, 디지털 비디오신호가 입력되어 있고, 샘플링펄스가 입력되는 타이밍에 따라 각 열에서 비디오신호를 유지한다.
제1 래치회로 412에서, 마지막열까지 비디오신호의 유지가 완료되면, 수평귀선기간 중에, 제2 래치회로 413에 래치펄스가 입력되고, 제1 래치회로 412에 유지되어 있던 비디오신호는, 일제히 제2 래치회로 413에 전송된다. 그렇게 하니, 제2 래치회로 413에 유지된 비디오신호는, 1행만큼이 동시에 정전류회로 414에 공급된다.
제2 래치회로 413에 유지된 비디오신호가 정전류회로 414에 공급되어 있는 동안, 시프트 레지스터 411에서는 다시 샘플링펄스가 출력된다. 이후 이 동작을 반복하고, 1프레임만큼의 비디오신호의 처리를 행한다. 이때 정전류회로 414는, 디지털신호를 아날로그신호로 변환하는 역할을 갖는 경우도 있다.
그리고 본 발명에서는, 시프트 레지스터 411로부터 출력된 샘플링펄스는, 정전류회로 414에 입력된다.
또한 정전류회로 414는, 전류원회로 420이 복수설치된다. 도 6b에는, i열번째로부터 (i+2)열번째의 3개의 신호선에 관한 신호선 구동회로의 개략을 나타낸다.
전류선회로 420은, 단자 a를 통해 입력되는 신호에 제어된다. 또한, 단자 b를 통해, 전류선에 접속된 레퍼런스용 정전류원 109로부터 전류가 공급된다. 전류원회로 420과 신호선 Sn에 접속된 화소와의 사이에는 스위치 101(신호전류 제어스위치)이 설치되고, 상기 스위치 101(신호전류 제어스위치)은 비디오신호에 의해 제어된다. 비디오신호가 명(明)신호인 경우, 전류원회로 420으로부터 화소에 전류가 공급된다. 반대로 비디오신호가 암(暗)신호인 경우, 스위치 101(신호전류 제어스위치)이 제어되어 화소에 전류는 공급되지 않는다. 요컨대 전류원회로 420은, 소정의 전류를 흐르게 하는 능력을 갖고, 그 전류를 화소에 공급하는지 아닌지는 스위치 101(신호전류 제어스위치)에 의해 제어된다.
본 발명에서는 단자 a를 통해 전류원회로 420에 입력되는 신호란, 시프트 레지스터로부터 공급되는 샘플링펄스에 해당한다. 전류원회로의 구성이나 구동방식 등에 따라서는, 샘플링펄스는 직접입력되지 않고, 설정제어선(도 6에는 도시하지 않음)에 접속된 논리연산자의 출력단자로부터 공급되는 신호가 입력된다.
또한 상기 논리연산자의 2개의 입력단자는, 한쪽은 샘플링펄스, 다른쪽은 설정제어선으로부터 공급되는 신호가 입력된다. 요컨대 전류원회로 420의 설정은, 샘플링펄스, 또는 설정제어선에 접속된 논리연산자의 출력단자로부터 공급되는 신호의 타이밍에 따라 행해진다.
이때, 설정제어선과 논리연산자를 갖는 경우의 신호선 구동회로를 도 42에 나타낸다. 도 42에 나타내는 구성에 있어서, 논리연산자 대신에, 스위치 등을 배치해도 된다.
또한 전류원회로 420의 구성은, 도 23, 도 24, 도 38, 도 37, 도 40 등에 나타낸 전류원회로 420의 구성을 임의로 사용하는 것을 할 수 있다.
더욱이 전류원회로 420에는, 1개의 구성을 채용할 뿐만 아니며, 복수를 채용해도 된다. 이때 전류원회로 420에, 도 23a, 24a에 나타낸 구성을 사용하는 경우, 입력동작을 행하고 있는 기간에는, 설정동작을 행하는 것을 할 수 없다. 따라서, 입력동작을 행하고 있지 않은 기간에 설정동작을 행할 필요가 있다. 단, 1프레임 중에는, 입력동작을 행하고 있지 않은 기간이 점재하는 경우가 있기 때문에, 그와 같은 경우에는 각 열을 순차로 선택하는 것은 아니며, 임의의 열을 선택할 수 있도록 하는 것이 바람직하다. 따라서, 시프트 레지스터로서, 랜덤하게 선택할 수 있는 디코더회로 등을 사용하는 것이 바람직하다. 일례로서 도 43에는, 디코더회로를 나타낸다. 도 43에 나타낸 디코더회로를 사용하면, 전류원회로의 설정동작도, 1열번째로부터 마지막열번째까지 순차로 행하는 것은 아니며, 랜덤하게 행할 수 있게 된다. 그렇다면, 설정동작을 행하는 시간의 길이를, 자유롭게 길게 취할 수 있게 된다.
상기한 디코더회로 이외에, 도 44a에 나타내는 회로를 사용해도 된다. 도 44a에서는, 시프트 레지스터로부터 출력되는 펄스와, 출력제어선(제1∼제3 출력제어선)으로부터 공급되는 신호가 논리연산자에 입력된다. 도 44b에 나타내는 바와 같이, 각 출력제어선의 펄스를 제어함으로써, 1열번째로부터 마지막열번째까지 순차로 샘플링펄스를 출력할 수 있다. 요컨대, 종래와 동일한 파형을 출력할 수 있다.
또한, 종래와 다른 동작을 시키고자 할 때는, 도 45a에 나타내는 바와 같이, 제1 출력제어선을 선택상태로 한 상태로, 제2 및 제3 출력제어선을 비선택상태로 하면, 1열번째의 샘플링펄스가, 종래부터도 긴 기간으로 출력된다. 따라서, 1열번째에 샘플링펄스가 출력된 후에는, 4열번째의 샘플링펄스가 출력된다. 마찬가지로, 도 45b와 같이, 제2 출력제어선을 선택상태로 한 상태로, 제1 및 제3 출력제어선을 비선택상태로 한다. 그렇게 하면, 2열번째의 샘플링펄스가, 종래부터도 긴 기간으로 출력된다. 그리고, 2열번째에 샘플링펄스가 출력된 후에는, 5열번째의 샘플링펄스가 출력된다. 상기 구성에서는, 1열번째로부터 마지막열번째까지 완전히 랜덤하게 선택을 행하는 것은 아니지만, 어떤 특정한 열만을 통상보다도 긴 기간에 걸쳐 선택하는 것이 가능해진다. 따라서, 전류원회로의 설정동작을 보다 자유롭게 행할 수 있다.
더욱이, 도 46에 나타내는 회로를 사용해도 된다. 도 46에서는, 제어 1과 제어 2에 의해, 그 동작이 제어된다. 제어 1과 제어 2를 선택상태로 하면, 제1 시프트 레지스터와 제2 시프트 레지스터 사이에 배치되어 있는 스위치가 도통상태가 되고, 제2 시프트 레지스터와 제3 시프트 레지스터의 사이에 배치되어 있는 스위치가 도통상태가 된다. 요컨대, 제1 시프트 레지스터와 제2 시프트 레지스터와 제3 시프트 레지스터가, 연결되는 상태가 된다. 그와 같은 상태로, 스타트펄스신호가 SP에 입력되면, 제1 시프트 레지스터로부터의 펄스가 제2 시프트 레지스터에 시프트하고, 제2 시프트 레지스터로부터의 펄스가 제3 시프트 레지스터에 시프트해 간다. 요컨대, 종래와 동일한 파형을 출력할 수 있다. 그리고, 종래와는 별도의 동작을 시키고자 할 때는, 제어 1을 비선택상태로 한다. 그렇게 하면, 제1 시프트 레지스터와 제2 시프트 레지스터의 사이에 배치되어 있는 스위치가 비도통상태가 되고, 제2 시프트 레지스터와 SP1의 사이에 배치되어 있는 스위치가 도통상태가 된다. 그리고, 스타트펄스신호를 SP가 아니라, SP1에 입력한다. 그렇게 하면, 제2 시프트 레지스터로부터. 샘플링펄스를 출력한다. 요컨대, 1열번째로부터 마지막열번째 중, 도중의 열로부터, 샘플링펄스를 출력하기 시작한다. 또한, 더욱이 별도의 동작을 시키고자 할 때는, 제어 2를 비선택상태로 한다. 그렇게 하면, 제2 시프트 레지스터와 제3 시프트 레지스터의 사이에 배치되어 있는 스위치가 비도통상태가 되고, 제3 시프트 레지스터와 SP2의 사이에 배치되어 있는 스위치가 도통상태가 된다. 그리고, 스타트펄스신호를 SP2에 입력한다. 그렇게 하면, 제3 시프트 레지스터로부터 샘플링펄스를 출력하기 시작한다. 이와 같이, 도 46의 구성에서는, 1열번째로부터 마지막열번째까지 완전히 랜덤하게 선택하는 것은 아니지만, 어떤 특정한 범위의 열만을, 선택하는 것이 가능하게 된다. 이때, 클록신호의 주파수를 낮게 함으로써, 종래부터도 긴 기간에 걸쳐 선택하는 것이 가능해진다. 따라서, 전류원회로의 설정동작을 보다 자유롭게 행할 수 있다.
이와 같이, 랜덤하게, 또는, 어느 정도 자유롭게, 열 또는 전류원회로를 선택하고, 전류원회로의 설정동작을 행할 수 있으면, 여러가지 이점이 생긴다. 예를 들면, 설정동작을 행할 수 있는 기간이, 1프레임 중에 점재하고 있는 경우는, 임의의 열을 선택할 수 있으면, 자유도가 올라가, 설정동작의 기간을 길게 취할 수 있다. 그 밖의 이점으로서는, 전류원회로 420 중에 있는 용량소자(예를 들면 도 23a에서는 용량소자 103, 도 23b에서는 용량소자 123, 도 23b에서는 용량소자 107 등에 해당함)에서의 전하의 누설의 영향을 눈에 띄지 않게 할 수 있게 된다.
전류원회로 420에는, 용량소자가 배치되어 있다. 단, 용량소자를 트랜지스터의 게이트용량 등으로 대용해도 된다. 그 용량소자에는, 전류원회로의 설정동작에 의해, 전하가 축적된다. 이상적으로는, 전류원회로의 설정동작은, 전원을 입력했을 때에 1회만 행하면 된다. 요컨대, 신호선 구동회로를 동작시킬 때, 그 동작을 행하는 처음 기간에, 1회만 행하면 된다. 왜냐하면, 용량소자에 축적되는 전하량은, 동작상태나 시간 등에 의해 변화시킬 필요가 없고, 또한, 변화하지 않기 때문이다. 그렇지만, 현실적으로는, 용량소자에는, 여러가지 노이즈가 들어가거나, 용량소자와 접속되어 있는 트랜지스터의 누설전류가 흐르거나 한다. 그 결과, 용량소자에 축적되는 전하량이, 시간과 동시에 변화되어 버리는 경우가 있다. 전하량이 변화되면, 전류원회로로부터 출력되는 전류, 즉, 화소에 입력되는 전류도, 변화되어 버린다. 그 결과, 화소의 휘도도 변화되어 버린다. 그래서, 용량소자에 축적된 전하를 변동시키지 않도록 하기 위해, 전류원회로의 설정동작을, 어떤 주기로 정기적으로 행하고, 전하를 리플래시시켜, 변화된 전하를 다시 원래로 되돌려, 정확한 양의 전하를 보존하여 새로 고칠 필요가 생긴다.
가령, 용량소자의 전하의 변동량이 큰 경우, 전류원회로의 설정동작을 행하여 그 전하를 리플래시시켜, 변화된 전하를 다시 원래로 되돌려, 정확한 양의 전하를 보존하여 새로 충전하도록 하면, 그에 따라, 전류원회로가 출력하는 전류량의 변동도 커진다. 그 때문에, 1열번째로부터 순차로 설정동작을 행하면, 전류원회로가 출력하는 전류량의 변동이, 눈으로 확인할 수 있는 정도의 표시방해가 생기는 경우가 있다. 요컨대, 1열번째로부터 순차로 생기는 화소의 휘도의 변화를 눈으로 확인할 수 있는 정도의 표시방해가 생기는 경우가 있다. 이 경우, 1열번째로부터 순차로 설정동작을 행하는 것은 아니며, 랜덤하게 설정동작을 행하면, 전류원회로가 출력하는 전류량의 변동을 눈에 띄지 않게 할 수 있다. 이와 같이, 복수의 배선을 랜덤하게 선택함으로써, 여러가지 이점이 생긴다.
한편, 전류원회로 420에, 도 23c∼23e에 나타낸 구성을 사용하는 경우, 설정동작과 입력동작을 동시에 행하는 것을 할 수 있다. 그러나, 설정동작과 입력동작을 동시에 행하는 것을 할 수 있는 전류원회로를 사용하는 경우에 있어서도, 전류원회로가 출력하는 전류량의 변동을, 눈에 띄지 않게 하거나, 설정동작을 행하는 기간을 길게 취하거나 하는 것이 가능해지기 때문에, 랜덤하게 선택할 수 있는 것은 매우 유효하다.
또한 도 6b에서는, 1열씩 설정동작을 행하고 있지만, 이것에 한정되지 않는다. 도 47에 나타내는 바와 같이, 동시에 복수열에서 설정동작을 행해도 된다. 여기서, 동시에 복수열로 설정동작을 행하는 것을 다상화라 부른다. 이때 도 47에는, 레퍼런스용 정전류원 109가 2개 배치되어 있지만, 이 2개의 레퍼런스용 정전류원에 대해서도 별도로 배치한 레퍼런스용 정전류원으로부터 설정동작을 행해도 된다.
이하에는, 도 6b에 나타낸 정전류회로 414의 자세한 구성과 그 동작에 대하여 설명한다.
여기서, 도 5는, 전류원회로의 부분에 도 23c의 구성을 적용한 경우의 회로를 나타낸다. 도 48은, 전류원회로의 부분에 도 23a의 구성을 적용한 경우의 회로를 나타낸다. 도 3, 4는, 도 2에 나타내는 바와 같이, 1열에 복수개(2개)의 전류원회로가 배치된 회로이고, 상기 전류원회로의 부분에 도 23a의 구성을 적용한 경우의 회로를 나타낸다. 우선, 도 3, 4에 나타낸 구성에 대하여 설명한다.
처음에, 도 6a에 나타내는 구성의 전류원회로를 갖는 정전류회로 414에 대하여 설명한다. 이때 도 6a에 나타내는 구성에서는, 전류원회로에 신호를 유지하는 설정동작과, 전류원회로로부터 화소로 신호를 입력하는 동작(입력동작)을 동시에 행하는 것은 할 수 없다. 그 때문에, 1개의 신호선마다 2개의 전류원회로를 설치하고, 한쪽의 전류원회로에서 설정동작을 행하고, 다른쪽의 전류원회로에서 입력동작을 행하는 것이 바람직하다.
도 3, 4의 각 열에 설치된 전류원회로 420에서는, 신호선 Si(1≤i≤n)에 소정의 신호전류의 출력을 하는지 아닌지는, 제2 래치회로 413으로부터 입력되는 디지털 비디오신호가 갖는 정보에 의해 제어된다.
도 3에서, 전류원회로 420은, 제1 전류원회로 421과 제2 전류원회로 422를 갖는다. 그리고 제1 전류원회로 421 및 제2 전류원회로 422는, 한쪽에서는 설정동작을 행하고, 다른쪽에서는 입력동작을 행한다. 제1 전류원회로 421 및 제2 전류원회로 422는, 복수의 회로소자를 갖는다. 제1 전류원회로 421은, NAND 70, 인버터 71, 인버터 72, 아날로그 스위치 73, 아날로그 스위치 74, 트랜지스터 75∼77 및 용량소자 78을 갖는다. 그리고 제2 전류원회로 422는, NAND 80, 인버터 81, 인버터 82, 인버터 89, 아날로그 스위치 83, 아날로그 스위치 84, 트랜지스터 85∼87 및 용량소자 88을 갖는다. 본 실시형태에서는, 트랜지스터 75∼77, 트랜지스터 85∼87은 모두 n채널형으로 한다.
제1 전류원회로 421에서, NAND 70의 입력단자는, 시프트 레지스터 411과 제어선 92에 접속되고, NAND 70의 출력단자는, 인버터 71의 입력단자에 접속되어 있다. 인버터 71의 출력단자는, 트랜지스터 75 및 트랜지스터 76의 게이트전극에 접속되어 있다.
아날로그 스위치는, 4개의 단자를 갖는다. 그리고 4개의 단자 내의 2개의 단자에 입력되는 신호에 의해, 나머지의 2개의 단자 사이가 도통 또는 비도통이 된다.
아날로그 스위치 73은, NAND 70의 출력단자로부터 입력되는 신호와, 인버터 71의 출력단자로부터 입력되는 신호에 의해 도통 또는 비도통이 선택된다. 인버터 72의 입력단자는, 제어선 92에 접속되어 있다. 그리고 아날로그 스위치 74는, 제어선 92와 인버터 72의 출력단자로부터 입력되는 신호에 의해 도통 또는 비도통이 선택된다.
트랜지스터 75의 소스영역과 드레인영역은, 한쪽은 전류선 93에 접속되고, 다른쪽은 트랜지스터 77의 소스영역과 드레인영역의 한쪽에 접속되어 있다. 트랜지스터 76의 소스영역과 드레인영역은, 한쪽은 전류선 93에 접속되고, 다른쪽은 용량소자 78의 한쪽의 단자와 트랜지스터 77의 게이트전극에 접속되어 있다. 트랜지스터 77의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고 다른쪽은 아날로그 스위치 73에 접속되어 있다.
전류선 93에는 레퍼런스용 정전류원(도시하지 않음)이 접속되어 있다.
용량소자 78은, 한쪽의 전극은 Vss에 접속되고, 다른쪽의 전극은 트랜지스터 77의 게이트전극에 접속되어 있다. 용량소자 78은, 트랜지스터 77의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
제2 전류원회로 422에서, 인버터 89의 입력단자가 제어선 89에 접속되어 있다. 그리고 인버터 89의 출력단자는, NAND 80의 한쪽의 입력단자에 접속되어 있다. 또한 NAND 80의 다른쪽의 입력단자는, 시프트 레지스터 411에 접속되어 있다. NAND 80의 출력단자는, 인버터 81의 입력단자에 접속되어 있다. 인버터 81의 출력단자는, 트랜지스터 85 및 트랜지스터 86의 게이트전극에 접속되어 있다.
아날로그 스위치 83은, NAND 80의 출력단자로부터 입력되는 신호와, 인버터 81의 출력단자로부터의 입력되는 신호에 의해 도통 또는 비도통이 선택된다. 또한 인버터 82의 입력단자는, 제어선 92에 접속되어 있다. 그리고 아날로그 스위치 84는, 제어선 92와 인버터 82의 출력단자로부터 입력되는 신호에 의해 도통 또는 비도통이 선택된다.
트랜지스터 85의 소스영역과 드레인영역은, 한쪽은 전류선 93에 접속되고, 다른쪽은 트랜지스터 87의 소스영역과 드레인영역의 한쪽에 접속되어 있다. 트랜지스터 86의 소스영역과 드레인영역은, 한쪽은 전류선 93에 접속되고, 다른쪽은 용량소자 88의 한쪽의 단자와 트랜지스터 87의 게이트전극에 접속되어 있다. 트랜지스터 87의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 아날로그 스위치 83에 접속되어 있다.
용량소자 88은, 한쪽의 전극은 Vss에 접속되고, 다른쪽의 전극은 트랜지스터 87의 게이트전극에 접속되어 있다. 용량소자 88은, 트랜지스터 87의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
그래서, 도 3의 전류원회로의 동작에 대하여 도 28을 사용하여 설명한다.
도 28은, 설정제어선 92와 주사선 1∼3행번째의 타이밍 차트를 나타낸다. 그리고, 기간 A에서의 전류원회로 420의 동작에 대하여 도 3을 사용하여 설명하고, 기간 B에서의 전류원회로 420의 동작에 대하여 도 4를 사용하여 설명한다. 기간 A에서는, 제1 전류원회로 421에서 설정동작을 행하고, 제2 전류원회로 422에서 입력동작을 행한다. 기간 B에서는, 제1 전류원회로 421에서 입력동작을 행하고, 제2 전류원회로 422에서 설정동작을 행한다.
우선 기간 A에서의 전류원회로 420의 동작에 대하여 설명한다. 처음에 설정동작을 행하는 제1 전류원회로 421의 동작에 대하여 설명한다.
기간 A에서, 설정제어선 92로부터 입력되는 신호는 High이다. 그리고 각 열에 순차로 시프트 레지스터 411로부터 샘플링펄스(High의 신호에 해당)가 입력된다. NAND 70은 시프트 레지스터 411 및 설정제어선 92로부터 입력되는 신호(모두 high)를 논리연산하여 Low를 출력한다. 인버터 71은 입력된 신호(Low)를 논리연산하여 High를 출력한다.
인버터 71의 출력단자로부터, 트랜지스터 75 및 76의 게이트전극에 신호(High)가 입력되고, 트랜지스터 75 및 76은 온이 된다. 그렇다면, 전류선 93으로부터 공급되는 전류는, 트랜지스터 75 및 76을 통해, 용량소자 78을 흘러 Vss에 도달한다. 그리고 용량소자78에는, 전하가 축적되기 시작한다.
그 후, 용량소자 78에는 서서히 전하가 축적되고, 양쪽 전극 사이에 전위차가 생기기 시작한다. 이 전위차가 Vth가 되면, 트랜지스터 77은 오프로부터 온이 된다. 용량소자 78에서는, 그 양쪽 전극의 전위차, 요컨대 트랜지스터 77의 게이트·소스 사이 전압이 원하는 전압이 될 때까지 전하의 축적이 행해진다. 바꿔 말하면, 트랜지스터 77이 신호전류를 흘릴 수 있는 만큼의 전압이 될 때까지 전하의 축적이 계속된다. 그리고 시간의 경과에 따라, 전하의 축적이 종료한다.
이때, 아날로그 스위치 73 및 아날로그 스위치 74는 오프로 있다.
이어서 입력동작(화소로의 전류의 출력)을 행하는 제2 전류원회로 422의 동작에 대하여 설명한다. 이때 제2 전류원회로 422에서는, 이미 설정동작이 행해지고, 용량소자 88에는 소정의 전하가 유지되어 있다.
기간 A에서, 설정제어선 92로부터 입력되는 신호는 High이다. 인버터 89는 입력되는 신호(High)를 논리연산하여 Low를 출력한다. NAND 80은 인버터 89와 시프트 레지스터 411로부터 입력되는 신호를 논리연산하여, High를 출력한다. 인버터 81은 입력된 신호(High)를 논리연산하여 Low를 출력한다.
인버터 81의 출력단자로부터, 트랜지스터 85 및 86의 게이트전극에 신호(Low)가 입력되고, 트랜지스터 85 및 86은 오프가 된다.
한편, 아날로그 스위치 83은, NAND 80의 출력단자로부터 입력되는 신호(High)와 인버터 81의 출력단자로부터 입력되는 신호(Low)에 의해 온이 된다. 아날로그 스위치 84는, 설정제어선 92로부터 입력되는 신호(High)와 인버터 82의 출력단자로부터 입력되는 신호(Low)에 의해 온이 된다.
용량소자 88에는, 소정의 전하가 유지되어 있고, 트랜지스터 87은 온으로 있다. 이 상태에서, 트랜지스터 87의 드레인전류는 신호전류와 같다.
아날로그 스위치 90은, 제2 래치회로 413으로부터 입력되는 신호와 인버터 90으로부터 입력되는 신호에 의해, 온 또는 오프가 된다. 도 3에 나타내는 구성에서는, 제2 래치회로 413으로부터 High의 신호가 입력되면 아날로그 스위치 90은 온이 되고, 제2 래치회로 413으로부터 Low의 신호가 입력되면 아날로그 스위치 90은 오프가 된다.
여기서는, 제2 래치회로 413으로부터 High의 신호가 입력되고, 아날로그 스위치 90은 온이라고 가정한다. 그렇다면, 전류가 신호선(S1)으로부터 트랜지스터 87을 흘러 Vss에 도달한다. 이때의 전류값은 신호전류와 같다. 바꿔 말하면, 소정의 신호전류가, 신호선(S1)에 접속된 화소에 공급된다.
이때, 트랜지스터 87을 포화영역에서 동작하도록 해 두면, 그 트랜지스터 87의 소스·드레인 사이 전압이 변화되었다고 해도, 화소에 공급되는 전류는 변화하지 않는다.
이어서, 기간 B에서의 전류원회로 420의 동작에 대하여, 도 4를 사용하여 설명한다. 처음에 입력동작(화소로의 전류의 출력)을 행하는 제1 전류원회로 421의 동작에 대하여 설명한다. 이때 제1 전류원회로 421에서는, 이미 설정동작이 행해지고, 용량소자 78에는 소정의 전하가 유지되어 있다.
기간 B에서, 설정제어선 92로부터 입력되는 신호는 Low이다. NAND 70은, 시프트 레지스터 411 및 설정제어선 92로부터 입력되는 신호를 논리연산하여 High를 출력한다. 그리고 인버터 71은 입력된 신호(High)를 논리연산하여 Low를 출력한다.
인버터 71의 출력단자로부터, 트랜지스터 75 및 76의 게이트전극에 신호(Low)가 입력되어, 트랜지스터 75 및 76은 오프가 된다.
한편, 아날로그 스위치 73은, NAND 70의 출력단자로부터 입력되는 신호(High)와 인버터 71의 출력단자로부터 입력되는 신호(Low)에 의해 온이 된다. 또한 아날로그 스위치 74는, 설정제어선 92로부터 입력되는 신호(Low)와 인버터 72의 출력단자로부터 입력되는 신호(High)에 의해 온이 된다.
용량소자 78에는, 소정의 전하가 유지되어 있고, 트랜지스터 77은 온으로 되어 있다. 그리고 이 상태에 있어서, 트랜지스터 77의 드레인전류는 신호전류와 같다.
여기서는, 제2 래치회로 413으로부터 High의 신호가 입력되고, 아날로그 스위치 90은 온이라고 가정한다. 그렇다면, 전류가 신호선(S1)으로부터, 트랜지스터 77을 흐르게 되어 Vss에 도달한다. 이때의 전류값은, 신호전류와 같다. 바꿔 말하면, 소정의 신호전류가, 신호선(S1)에 접속된 화소에 공급된다.
이때 트랜지스터 77을 포화영역에서 동작하도록 해 두면, 트랜지스터 77의 소스·드레인 사이 전압이 변화되었다고 해도, 화소에 공급되는 전류는 변화하지 않는다.
이어서 기간 B에 있어서, 설정동작을 행하는 제2 전류원회로 422의 동작에 대하여 설명한다.
기간 B에서, 설정제어선 92로부터 입력되는 신호는 Low이다. 인버터 89는 입력되는 신호(Low)를 논리연산하여, High를 출력한다. NAND 80은, 인버터 89와 시프트 레지스터 411로부터 입력되는 신호(한쪽은 High)를 논리연산하여 High를 출력한다. 그리고 인버터 81은 입력된 신호(Low)를 논리연산하여 High를 출력한다.
인버터 81의 출력단자로부터, 트랜지스터 85 및 86의 게이트전극에 신호(High)가 입력되고, 트랜지스터 85 및 86은 온이 된다. 그렇다면, 전류선 93으로부터 공급되는 전류는, 트랜지스터 85 및 86을 통해, 용량소자 88을 흘러 Vss에 도달한다. 그리고 용량소자 88에는, 전하가 축적되기 시작한다.
그 후, 용량소자 88에 서서히 전하가 축적되고, 양쪽 전극 사이에 전위차가 생기기 시작한다. 양쪽 전극 사이의 전위차가 Vth가 되면, 트랜지스터 87이 오프로부터 온으로 된다. 용량소자 88에서는, 그 양쪽 전극의 전위차, 요컨대 트랜지스터 87의 게이트·소스 사이 전압이 원하는 전압이 될 때까지, 전하의 축적이 행해진다. 바꿔 말하면, 트랜지스터 87이 신호전류를 흐르게 할 수 있을 만큼의 전압이 될 때까지 전하의 축적이 계속된다.
이때, 아날로그 스위치 83 및 84는 오프이다.
이때, 도 28을 사용하여 설명한 상기한 동작에서는, 1행마다 설정동작과 입력동작을 바꾸고 있었다. 그렇지만, 본 발명은 그것에 한정되지 않는다. 수행마다 설정동작과 입력동작을 바꾸어도 된다.
이때 여기서는, 도 3, 4에 나타내는 전류원회로 420이 갖는 트랜지스터는 모두 n채널형으로 하였지만, 본 발명은 이것에 한정되지 않는다. 도 3, 4에 나타내는 전류원회로 420에는, p채널형의 트랜지스터를 사용하는 것도 할 수 있다. 이때, p채널형의 트랜지스터를 사용한 경우의 전류원회로 420의 동작은, 전류가 흐르는 방향이, 변하는 점과, 용량소자가 Vss가 아니라 Vdd에 접속되는 점 이외는 전술한 동작과 동일하다.
또한, 도 3, 4에 나타내는 전류원회로 420에 p채널형의 트랜지스터를 사용하는 경우, VSS와 Vdd를 바꾸지 않은 경우, 요컨대 전류가 흐르는 방향이 변하지 않은 경우는, 도 23과 도 24의 대비를 사용하면, 용이하게 적용할 수 있다. 또한, 단순한 스위치로서 동작시키는 트랜지스터는, 극성은 어느쪽이어도 된다.
이어서, 상기와는 다른 정전류회로 414의 구성과 그 동작에 대하여 도 5를 사용하여 설명한다. 각 열에 설치된 전류원회로 420에서, 신호선 Si(1≤i≤n)로의 소정의 신호전류 Idata의 출력을 하는지 아닌지는, 제2 래치회로 413으로부터 입력되는 디지털 비디오신호가 갖는 정보에 의해 제어된다.
이때 도 5의 구성은, 도 1에 나타내는 바와 같이, 1열에 1개의 전류원회로가 배치된 회로이다.
도 5a∼5c에서 전류원회로 420은, 트랜지스터 94∼트랜지스터 97 및 용량소자 99를 갖는다. 본 실시형태에서는, 트랜지스터 94∼트랜지스터 97은 모두 n채널형으로 한다.
트랜지스터 94의 게이트전극에는, 제2 래치회로 413으로부터 신호가 입력된다. 또한 트랜지스터 94의 소스영역과 드레인영역은, 한쪽은 소스신호선(S1)에 접속되고, 다른쪽은 트랜지스터 95의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 97 및 트랜지스터 98의 게이트전극에는, 시프트 레지스터 411로부터 샘플링펄스가 입력된다. 트랜지스터 97의 소스영역과 드레인영역은, 한쪽은 트랜지스터 96의 소스영역과 드레인영역의 한쪽에 접속되고, 다른쪽은 용량소자 99의 한쪽의 전극에 접속되어 있다. 트랜지스터 98의 소스영역과 드레인영역은, 한쪽은 전류선 93에 접속되고, 다른쪽은 트랜지스터 96의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
용량소자 99의 한쪽의 전극은, 트랜지스터 95 및 트랜지스터 96의 게이트전극에 접속되고, 다른쪽의 전극은 Vss에 접속되어 있다. 용량소자 99는, 트랜지스터 95 및 트랜지스터 96의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
트랜지스터 95의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 트랜지스터 94의 소스영역과 드레인영역의 한쪽에 접속되어 있다. 트랜지스터 95의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 트랜지스터 98의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
여기서 도 5에 나타내는 전류원회로 420의 동작에 대하여 도 5a∼도 5c를 사용하여 설명한다.
우선 시프트 레지스터 411로부터 트랜지스터 97 및 98의 게이트전극에 샘플링펄스가 입력되고, 양쪽 트랜지스터는 온이 된다. 그렇다면 전류선 93으로부터 공급되는 전류는, 트랜지스터 98 및 97을 통해, 용량소자 99까지 흘러간다. 이때, 제2 래치회로 413으로부터 트랜지스터 94의 게이트전극에 신호는 입력되지 않고, 트랜지스터 94는 오프된다.
그리고 용량소자 99에 서서히 전하가 축적되고, 양쪽 전극 사이에 전위차가 생기기 시작한다. 양쪽 전극 사이에 전위차가 Vth가 되면, 트랜지스터 95 및 96이 온이 된다.
그리고 용량소자 99에서, 그 양쪽 전극의 전위차, 요컨대 트랜지스터 95 및 96의 게이트·소스 사이 전압이 원하는 전압이 될 때까지, 전하의 축적이 계속된다. 바꿔 말하면, 트랜지스터 95 및 96이 신호전류에 따른 전류를 흐르게 하는 것을 할 수 있는 만큼의 전압이 될 때까지, 전하의 축적이 계속된다(도 5a).
그리고 시간의 경과에 따라, 전하의 축적이 종료한다(도 5b)
계속해서, 제2 래치회로 413으로부터 입력되는 신호(디지털 비디오신호에 해당)에 의해, 트랜지스터 94가 온이 된다. 이때 시프트 레지스터 411로부터 트랜지스터 94의 게이트전극에는 샘플링펄스는 입력되지 않고, 트랜지스터 97 및 98은 오프이다. 그리고 용량소자 99에는, 소정의 전하가 유지되어 있기 때문에, 트랜지스터 95 및 96은 온이다. 그렇다면, 신호선(S1)으로부터, 트랜지스터 94 및 95를 통해, Vss의 방향으로 전류가 흘러간다. 이때의 전류값은, 신호전류와 같다. 바꿔 말하면, 소정의 신호전류가, 신호선(S1)에 접속된 화소에 공급된다.
이때 트랜지스터 95를 포화영역에서 동작하도록 해 두면, 트랜지스터 95의 소스·드레인 사이 전압이 변화되었다고 해도, 화소에 공급되는 전류는 변화하지 않는다.
또한 본 실시형태에서는, 도 5에 나타내는 전류원회로 420이 갖는 트랜지스터는 모두 n채널형으로 하였지만, 본 발명은 이것에 한정되지 않는다. 도 5에 나타내는 전류원회로 420에는, p채널형의 트랜지스터를 사용하는 것도 할 수 있다. 이때, p채널형의 트랜지스터를 사용한 경우의 전류원회로 420의 동작은, 전류가 흐르는 방향이 변하는 점과, 용량소자가 Vss가 아니라, Vdd에 접속되는 점 이외는 전술한 동작과 동일하다.
또한 도 21, 도 23c∼도 23e, 도 24b∼도 24d 등에 나타낸 바와 같이, 전류원회로 420이 갖는 회로소자는 다른 접속구성을 가지고 있어도 된다. 그 때의 전류원회로 420의 동작은, 도 5를 사용하여 설명한 전류원회로 420의 동작과 동일하므로, 본 실시형태에서는 설명은 생략한다.
또한, 도 5에 나타내는 전류원회로 420에 p채널형의 트랜지스터를 사용하는 경우, VSS와 Vdd를 바꾸지 않은 경우, 요컨대 전류가 흐르는 방향이 변하지 않은 경우는, 도 23과 도 24의 대비를 사용하면, 용이하게 적용할 수 있다. 이때, 단순한 스위치로서 동작시키는 트랜지스터는, 그 극성은 어느쪽이어도 된다.
이때, 도 5의 구성은, 도 1에 나타내는 바와 같이, 1열에 1개의 전류원회로가 배치된 회로이다. 이 경우에는, 전류원회로 420에, 도 23a, 24a에 나타낸 구성을 사용하면, 입력동작(화소로의 전류의 출력)을 행하고 있는 기간에는, 설정동작을 행하는 것을 할 수 없다. 따라서, 입력동작(화소로의 전류의 출력)을 행하고 있지 않은 기간에 설정동작을 행할 필요가 있다. 한편, 전류원회로 420에, 도 23c∼23e에 나타낸 구성을 사용하면, 1열에 1개의 전류원회로가 배치된 경우이어도, 설정동작과 입력동작을 동시에 행하는 것을 할 수 있다.
계속해서, 도 42a, 42b에 나타낸 정전류회로 414의 자세한 구성을 도 49, 도 50, 도 51에 나타낸다. 여기서, 도 49는, 도 42b에서의 정전류회로 414에 해당하는 부분에 도 1에 나타낸 회로를 적용한 구성으로 되어 있고, 또한 전류회로의 부분에는 도 23c를 적용한 구성을 나타낸다. 도 50은, 도 42b에서의 정전류회로414에 해당하는 부분에 도 1에 나타낸 회로를 적용한 구성으로 되어 있고, 전류원회로의 부분에 도 23a를 적용한 구성을 나타낸다. 도 51은, 도 42b에서의 정전류회로 414에 해당하는 부분에 도 2에 나타낸 회로를 적용한 구성으로 되어 있으며, 또한 전류원회로의 부분에는 도 23a를 적용한 구성을 나타낸다.
이때, 도 49, 도 50에 나타내는 구성에서는, 논리연산자가 배치되어 있지만, 그 논리연산자 대신에 스위치 등을 배치해도 된다. 상기 논리연산자는, 전류원회로의 설정동작을 행하는지 아닌지의 전환을 제어하고 있으므로, 그 설정동작을 바꾸기 위한 제어가 가능한 회로이면, 어떠한 회로를 사용해도 된다. 또한, 도 51에서는, 제1 설정제어선으로부터 공급되는 신호를 제어함으로써 전류원회로의 설정동작을 행하는지 아닌지를 전◎나다. 또한, 제2 설정제어선으로부터 공급되는 신호를 제어함으로써, 1열마다 배치된 2개의 전류원회로 중, 어느쪽의 전류원회로에서 설정동작을 행하고, 어느쪽의 전류원회로에서 입력동작을 행하는지를 제어한다.
계속해서, 도 34에 대응한 경우에 대하여 기술한다. 또한 지금까지는, 선순차 구동인 경우에 대하여 기술해 왔다. 이하에는, 점순차 구동인 경우에 대하여 기술한다. 도 52a에서, 비디오선으로부터 공급되는 비디오신호는, 시프트 레지스터 411로부터 공급되는 샘플링펄스의 타이밍에 따라 샘플링된다. 또한 전류원회로 420의 설정은, 시프트 레지스터 411로부터 공급되는 샘플링펄스의 타이밍에 따라 행해진다. 1예로서, 도 52a의 구성을 갖는 경우에는, 점순차 구동을 행한다.
이때 단자 a를 통해 전류원회로 420에 입력되는 신호는, 전류원회로의 구성이나 구동방식 등에 따라서는, 샘플링펄스는 직접입력되지 않고, 설정제어선(도 52a에는 도시하지 않음)에 접속된 논리연산자의 출력단자로부터 공급되는 신호가 입력된다. 상기 논리연산자의 2개의 입력단자는, 한쪽은 샘플링펄스, 다른쪽은 설정제어선으로부터 공급되는 신호가 입력된다. 요컨대 전류원회로 420의 설정은, 샘플링펄스, 또는 설정제어선에 접속된 논리연산자의 출력단자로부터 공급되는 신호의 타이밍에 따라 행해진다.
이때, 샘플링펄스가 출력되어, 비디오선으로부터 비디오신호가 공급되어 있는 동안에만, 스위치 101(신호전류 제어스위치)이 온상태가 되고, 또한 샘플링펄스가 출력되지 않게 되어, 비디오선으로부터 비디오신호가 공급되어 없어지면, 스위치 101(신호전류 제어스위치)이 오프상태가 되는 경우는, 정확하게 동작하지 않는다. 왜냐하면, 화소에서는, 전류를 입력하기 위한 스위치는 온상태대로 있기 때문이다. 이 상태로 스위치 101(신호전류 제어스위치)을 오프상태로 하면, 화소에 전류가 입력되어 없어지기 때문에, 정확하게 신호를 입력할 수 없게 된다.
그래서, 비디오선으로부터 공급된 비디오신호를 유지하고, 스위치 101(신호전류 제어스위치)의 상태를 유지할 수 있도록 하기 위해, 래치회로 452가 배치되어 있다. 래치회로 452는, 단순한 용량소자와 스위치만으로 구성되어 있어도 되고, SRAM 회로로 구성되어 있어도 된다. 이와 같이, 샘플링펄스가 출력되어, 비디오선으로부터 비디오신호가 1열씩 순차로 공급되어, 그 비디오신호에 근거하여, 스위치 101(신호전류 제어스위치)이 온상태 또는 오프상태가 되어, 화소로의 전류의 공급을 제어함으로써, 점순차 구동을 실현하는 것을 할 수 있다.
그렇지만, 1열번째로부터 마지막열번째까지 순차로 선택되는 경우, 1열번째로부터 마지막열번째 중, 최초의 쪽의 열에서는, 화소에 신호를 입력하는 기간이 길다. 한편, 1열번째로부터 마지막열번째 중, 최후의 쪽의 열에서는, 비디오신호를 입력해도, 곧 다음 행의 화소가 선택되어 버린다. 그 결과, 화소에 신호를 입력하는 기간이 짧게 되어 버린다. 그와 같은 경우, 도 52b에 나타내는 바와 같이, 화소부 402에 배치된 주사선을 중앙에서 분단함으로써, 화소에 신호를 입력하는 기간을 길게 할 수 있다. 그 경우, 화소부 402의 좌측과 우측에 각 1개의 주사선 구동회로를 배치하고, 그 주사선 구동회로를 사용하여 화소를 구동한다. 이와 같이 하면, 같은 행에 배치되어 있는 화소라도, 우측의 화소와 좌측의 화소에서는 신호를 입력하는 기간을 어긋나게 할 수 있다. 또한 도 52c에는, 1, 2행번째의 우측과 좌측에 배치된 주사선 구동회로의 출력파형과 시프트 레지스터 411의 스타트펄스(S-SP)를 나타낸다. 이와 같이 동작시킴으로써, 좌측의 화소에서도, 화소에 신호를 입력하는 기간을 길게 할 수 있기 때문에, 점순차 구동을 행하기 쉬워진다,
이때, 선순차 구동인지 점순차 구동인지 등에 관계없고, 전류원회로 420의 설정동작은, 임의의 타이밍, 임의의 열에 배치된 전류원회로에, 임의의 회수만 행하면 된다. 단, 이상적으로는, 전류원회로 420에 배치된 트랜지스터의 게이트·소스 사이에 접속된 용량소자에 소정의 전하가 유지되어 있는 한은, 설정동작을 행할 때만 1회만 행하면 된다. 또는, 용량소자에 유지된 소정의 전하가 방전(변동)해 버린 경우에 행하면 된다. 또한, 전류원회로 420의 설정동작에 대하여, 얼마만큼의 기간을 걸어, 전체열의 전류원회로 420의 설정동작을 행해도 된다. 요컨대, 1프레임기간 내에, 전체열의 전류원회로 420의 설정동작을 행해도 된다. 혹은, 1프레임기간 내에서는, 수열의 전류원회로 420에 설정동작을 행하여, 결과로서, 수프레임기간 이상 걸어, 전체열의 전류원회로 420의 설정동작을 행해도 된다.
또한 본 형태에서는, 각 열에 1개의 전류원회로에 배치하는 경우에 대하여 전술하였지만, 본 발명은 이것에 한정되지 않고, 복수개의 전류원회로를 배치해도 된다.
또한, 본 발명의 신호선 구동회로에서의 전류원회로에 대하여, 레이아웃도를 도 87에, 대응한 회로도를 도 88에 나타낸다.
상기 구성을 갖는 본 발명은, TFT의 특성편차의 영향을 억제하고, 원하는 전류를 외부에 공급할 수 있다.
본 실시형태는, 실시형태 1∼3과 임의로 조합하는 것을 할 수 있다.
(실시형태 5)
본 실시형태에서는, 도 15a에 나타낸 신호선 구동회로 403의 상세한 구성과 그 동작에 대하여 설명하지만, 본 실시형태에서는, 3비트의 디지털계조표시를 행하는 경우에 사용하는 신호선 구동회로 403에 대하여 설명한다.
도 26에는, 3비트의 디지털계조표시를 행하는 경우에서의 신호선 구동회로 4 03의 개략도를 나타낸다. 신호선 구동회로 403은, 시프트 레지스터 411, 제1 래치회로 412, 제2 래치회로 413, 정전류회로 414를 갖는다.
동작을 간단히 설명하면, 시프트 레지스터 411은, 플립플롭회로(FF) 등을 복수열 사용하여 구성되고, 클록신호(S-CLK), 스타트펄스(S-SP), 클록반전신호(S-CLKb)가 입력된다. 이들 신호의 타이밍에 따라, 순차 샘플링펄스가 출력된다.
시프트 레지스터 411로부터 출력된 샘플링펄스는, 제1 래치회로 412에 입력된다. 제1 래치회로 412에는, 3비트의 디지털 비디오신호(Digital Data1∼Digital Data3)가 입력되어 있고, 샘플링펄스가 입력되는 타이밍에 따라, 각 열에서 비디오신호를 유지해 간다.
제1 래치회로 412에서, 마지막열까지 비디오신호의 유지가 완료하면, 수평귀선기간 중에, 제2 래치회로 413에 래치펄스가 입력되고, 제1 래치회로 412에 유지되어 있던 3비트의 디지털 비디오신호(Digital Data1∼Digital Data3)는, 일제히 제2 래치회로 413에 전송된다. 그렇게 하면, 제2 래치회로 413에 유지된 3비트의 디지털 비디오신호(Digital Data1∼Digital Data3)는, 1행만큼이 동시에 정전류회로 414로 입력되게 된다.
제2 래치회로 413에 유지된 3비트의 디지털 비디오신호(Digital Data1∼Digital Data3)가 정전류회로 414에 입력되어 있는 동안, 시프트 레지스터 411에서는 다시 샘플링펄스가 출력된다. 이후이의동작을 반복하여, 1프레임의 비디오신호의 처리를 행한다.
이때 정전류회로 414는, 디지털신호를 아날로그신호로 변환하는 역할을 갖는 경우도 있다. 또한 정전류회로 414에는, 전류원회로 420이 복수설치된다. 도 27에는, i열번째로부터 (i+2)열번째의 3개의 신호선에 관한 신호선 구동회로의 개략도를 나타낸다.
이때 도 27에서는, 각 비트에 대응한 레퍼런스용 정전류원 109가 배치된 경우에 대하여 나타낸다.
전류원회로 420은, 단자 a, 단자 b 및 단자 c를 갖는다. 전류원회로 420은, 단자 a를 통해 입력되는 신호에 의해 제어된다. 또한, 단자 b를 통해, 전류선에 접속된 레퍼런스용 정전류원 109로부터 전류가 공급된다. 전류원회로 420과 신호선 Sn에 접속된 화소와의 사이에는 스위치(신호전류 제어스위치) 111∼113이 설치되고, 상기 스위치(신호전류 제어스위치) 111∼113은, 1비트∼3비트의 비디오신호에 의해 제어된다. 비디오신호가 명신호인 경우, 전류원회로로부터 화소에 전류가 공급된다. 반대로 비디오신호가 암신호인 경우, 상기 스위치(신호전류 제어스위치) 111∼113이 제어되어, 화소에 전류는 공급되지 않는다. 요컨대 전류원회로 420은, 소정의 전류를 흐르게 하는 능력을 갖고, 그 전류를 화소에 공급하는지 아닌지는 스위치(신호전류 제어스위치) 111∼113에 의해 제어된다.
이때 단자 a를 통해 전류원회로 420에 입력되는 신호란, 시프트 레지스터로부터 공급되는 샘플링펄스에 해당한다. 전류원회로의 구성이나 구동방식 등에 따라서는, 샘플링펄스는 직접입력되지 않고, 설정제어선(도 27에는 도시하지 않음)에 접속된 논리연산자의 출력단자로부터 공급되는 신호가 입력된다. 상기 논리연산자의 2개의 입력단자는, 한쪽은 샘플링펄스, 다른쪽은 설정제어선으로부터 공급되는 신호가 입력된다. 요컨대 전류원회로 420의 설정은, 샘플링펄스 또는 설정제어선에 접속된 논리연산자의 출력단자로부터 공급되는 신호의 타이밍에 맞추어 행한다.
도 27에서, 각 신호선에 배치된 전류원회로 420이 도 23a, 23b에 나타내는 바와 같은 회로로 구성될 때에는, 제어선에 접속된 논리연산자의 출력단자로부터 입력되는 신호가 설정신호에 해당한다. 또한 각 신호선에 배치된 전류원회로 420이 도 23c∼23e에 나타내는 바와 같은 회로로 구성될 때에는, 시프트 레지스터로부터의 샘플링펄스가 설정신호에 해당한다.
여기서, 도 27에 나타낸 구성에, 전술한 설정제어선과 논리연산자를 사용한 구성을 도 53에 나타낸다. 이때, 도 53에는, 논리연산자가 배치되어 있지만, 그 논리연산자 대신에, 스위치 등을 사용해도 된다.
이때 도 27이나 도 53에서, 전류선과 레퍼런스용 정전류원은, 각 비트에 대응하여 배치되어 있다. 그리고, 각 비트의 전류원에서 공급되는 전류값의 합계가 신호선에 공급된다. 요컨대, 정전류원회로 414는, 디지털·아날로그변환의 기능도 갖는다.
또한, 도 27이나 도 53에 나타낸 신호선 구동회로에서는, 1비트∼3비트의 각각 전용의 레퍼런스용 정전류원 109가 배치되어 있지만, 본 발명은 이것에 한정되지 않는다. 도 54에 나타내는 바와 같이, 비트수보다도 적은 개수의 레퍼런스용 정전류원 109가 배치되어 있어도 된다. 예를 들면, 최상위비트(여기서는 3비트)의 레퍼런스용 정전류원 109만을 배치하여, 1열에 배치된 복수의 전류원회로로부터 선택된 1개의 전류원회로를 설정한다. 그리고, 이미 설정동작이 행해진 전류원회로를 사용하여, 다른 전류원회로의 동작을 행한다. 바꿔 말하면, 1열에 배치된 복수의 전류원회로 내에서, 설정정보를 공유하도록 해도 된다.
예를 들면, 3비트용의 전류원회로 420에만 설정동작을 행한다. 그리고, 이미 설정동작이 행해진 전류원회로 420을 사용하여, 다른 1비트용과 2비트용의 전류원회로 420에, 정보를 공유시킨다. 보다 구체적으로는, 전류원회로 420 내에서, 전류를 공급하는 트랜지스터(도 23a에서는, 트랜지스터 102가 해당)의 게이트단자를 접속하여, 소스단자도 접속한다. 그 결과, 정보를 공유하고 있는 트랜지스터(전류를 공급하는 트랜지스터)의 게이트·소스 사이 전압은, 같아진다.
이때, 도 54에서는, 최하위비트(여기서는 1비트)의 전류원회로가 아니라, 최상위비트(여기서는 3비트)의 전류원회로에, 설정동작을 행하고 있다. 그리고, 이미 설정동작이 행해진 최상위비트의 전류원회로를 사용하여, 다른 전류원회로에 정보를 공유시키고 있다. 이와 같이, 값이 큰 비트의 전류원회로에 대하여 설정동작을 행함으로써, 비트 사이의 전류원회로의 특성변동의 영향을 작게 할 수 있다. 가령, 최하위비트(여기서는 1비트)의 전류원회로에 설정동작을 행하고, 상위비트의 전류원회로에 정보를 공유한 경우, 각각의 전류원회로의 특성이 변동하면, 상위비트의 전류값이 정확한 값이 되지 않게 된다. 상위비트의 전류원회로는, 출력하는 전류값이 크기 때문에, 적어도 특성이 변동하면, 그 변동의 영향이 커져 버려, 출력하는 전류값도 크게 변동되어 버린다. 반대로, 최상위비트(여기서는 3비트)의 전류원회로에 설정동작을 행하고, 하위비트의 전류원회로에 정보를 공유한 경우, 각각의 전류원회로의 특성이 변동해도, 출력하는 전류값이 작기 때문에, 변동에 의한 전류값의 차이가 작고, 영향은 작아진다.
그리고 본 실시형태에서는, 3비트의 디지털계조표시를 행하는 경우를 예로 들어 설명하는 관계상, 1개의 신호선마다 3개의 전류원회로 420이 설치되어 있다. 1개의 신호선에 접속된 3개의 전류원회로 420으로부터 공급되는 신호전류를 1:2:4로서 설정하면, 23=8단계로 전류의 크기를 제어할 수 있다.
전류원회로 420의 구성은, 도 23, 도 24, 도 37, 도 38, 도 40 등에 나타낸 전류원회로 420의 구성을 임의로 사용하는 것을 할 수 있다. 전류원회로 420에는, 1개의 구성을 채용한 뿐만 아니며, 복수를 채용해도 된다.
이하에는, 일례로서, 도 27, 도 54에 나타낸 정전류회로 414의 자세한 구성과 그 동작에 대하여 도 7, 도 8, 도 29, 도 55를 사용하여 설명한다.
도 7의 각 열에 설치된 전류원회로 420에서, 신호선 Si(1≤i≤n)에 소정의 신호전류의 출력을 하는지 아닌지는, 제2 래치회로 413으로부터 입력되는 디지털 비디오신호가 갖는 정보에 의해 제어된다.
도 55는, 비트수와 같은 개수의 레퍼런스용 정전류원 109를 배치하고, 도 27에 도시한 신호선 구동회로에는 도 1에 나타낸 정전류회로를 적용하며, 전류원회로에는 도 23a의 구성을 적용한 경우의 회로도를 나타낸다. 도 55에서는, 설정동작시에는, 트랜지스터 A∼C는 오프로 하여 동작시킨다. 이것은 전류의 누설을 막기 위해서이다. 혹은, 트랜지스터 A∼C와 직렬로 스위치를 배치하고, 설정동작시에는 오프로 하도록 해도 된다. 또한, 도 7은, 비트수와 같은 개수의 레퍼런스용 정전류원 109를 배치하고, 도 27에 도시한 신호선 구동회로에는 도 2에 나타낸 정전류회로를 적용하며, 전류원회로에는 도 23a의 구성을 적용한 경우의 회로도를 나타낸다. 도 8에는, 비트수보다 적은 개수의 레퍼런스용 정전류원 109를 배치하며, 도 54에 도시한 신호선 구동회로에는 도 1에 나타낸 정전류회로를 적용하고, 전류원회로에는 도 23c의 구성을 적용한 경우의 회로도를 나타낸다. 도 29에는, 비트수보다 적은 개수의 레퍼런스용 정전류원 109를 배치하고, 도 54에 나타낸 신호선 구동회로에는 도 1에 나타낸 정전류회로를 적용하며, 전류원회로에는 도 23a의 구성을 적용한 경우의 회로도를 나타낸다.
전류원회로 420은, 1비트의 디지털 비디오신호에 의해 제어되는 제1 전류원회로 423a 및 제2 전류원회로 424a와, 2비트의 디지털 비디오신호에 의해 제어되는 제1 전류원회로 423b 및 제2 전류원회로 424b와, 3비트의 디지털 비디오신호에 의해 제어되는 제1 전류원회로 423c 및 제2 전류원회로 424c를 갖는다. 또한 전류원회로 420은, 아날로그 스위치 170a 및 인버터 171a와, 아날로그 스위치 170b 및 인버터 171b와, 아날로그 스위치 170c 및 인버터 171c를 갖는다.
제1 전류원회로 423a∼423c 및 제2 전류원회로 424a∼424c는, 한쪽에서는 설정동작을 행하고, 다른쪽에서는 화소로 신호를 입력하는 동작(입력동작, 화소로의 전류의 출력)을 행한다. 제1 전류원회로 423a∼423c 및 제2 전류원회로 424a∼424c는, 복수의 회로소자를 갖는다. 도 7에서는 제1 전류원회로 423a 및 제2 전류원회로 424a의 회로도를 도시하고, 제1 전류원회로 423b, 423c 및 제2 전류원회로 424b, 4246의 회로도는, 제1 전류원회로 423a 및 제2 전류원회로 424a의 회로도에 준하므로 본 실시형태로서는 도시를 생략한다.
제1 전류원회로 423a는, NAND 150a, 인버터 151a, 인버터 152a, 아날로그 스위치 153a, 아날로그 스위치 154a, 트랜지스터 155a∼157a 및 용량소자 158a를 갖는다. 그리고 제2 전류원회로 424a는, NAND 160a, 인버터 161a, 인버터 162a, 인버터 169a, 아날로그 스위치 163a, 아날로그 스위치 164a, 트랜지스터 165a∼167a 및 용량소자 168a를 갖는다. 본 실시형태에서는, 트랜지스터 155a∼157a, 트랜지스터 165a∼167a는 모두 n채널형으로 한다.
제1 전류원회로 423a에서, NAND 150a의 입력단자는, 시프트 레지스터 411과 제1 제어선 425a에 접속되고, NAND 150a의 출력단자는, 인버터 151a의 입력단자에 접속되어 있다. 인버터 151a의 출력단자는, 트랜지스터 155a 및 트랜지스터 156a의 게이트전극에 접속되어 있고, 아날로그 스위치 153a는, NAND 150a의 출력단자로부터 입력되는 신호와, 인버터 151a의 출력단자로부터 입력되는 신호에 의해 도통 또는 비도통이 선택된다. 인버터 152a의 입력단자는, 제1 제어선 425a에 접속되어 있다. 그리고 아날로그 스위치 154a는, 제1 제어선 425a와 인버터 152a의 출력단자로부터 입력되는 신호에 의해 도통 또는 비도통이 선택된다.
트랜지스터 155a의 소스영역과 드레인영역은, 한쪽은 제1 전류선 426a에 접속되고, 다른쪽은 트랜지스터 157a의 소스영역과 드레인영역의 한쪽에 접속되어 있다. 트랜지스터 156a의 소스영역과 드레인영역은, 한쪽은 제1 전류선 426a에 접속되고, 다른쪽은 용량소자 158a의 한쪽의 단자와 트랜지스터 157a의 게이트전극에 접속되어 있다. 트랜지스터 157a의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 아날로그 스위치 153a에 접속되어 있다.
용량소자 158a는, 한쪽의 단자는 Vss에 접속되고, 다른쪽의 단자는 트랜지스터 157a의 게이트전극에 접속되어 있다. 용량소자 158a는, 트랜지스터 157a의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
제2 전류원회로 424a에서 인버터 169a의 입력단자가 제1 제어선 425a에 접속되어 있다. 그리고 인버터 169a의 출력단자는, NAND 160a의 한쪽의 입력단자에 접속되어 있다. 또한 NAND 160a의 다른쪽의 입력단자는, 시프트 레지스터 411에 접속되어 있다. NAND 160a의 출력단자는, 인버터 161a의 입력단자에 접속되어 있다. 트랜지스터 161a의 출력단자는, 트랜지스터 165a 및 트랜지스터 166a의 게이트전극에 접속되어 있다.
아날로그 스위치 163a는, NAND 160a의 출력단자로부터 입력되는 신호와, 인버터 161a의 출력단자로부터의 입력되는 신호에 의해 도통 또는 비도통이 선택된다. 또한 인버터 162a의 입력단자는, 제1 제어선 425a에 접속되어 있다. 그리고 아날로그 164a는, 제1 제어선 425a와 인버터 162a의 출력단자로부터 입력되는 신호에 의해 도통 또는 비도통이 선택된다.
트랜지스터 165a의 소스영역과 드레인영역은, 한쪽은 제1 전류선 426a에 접속되고, 다른쪽은 트랜지스터 167a의 소스영역과 드레인영역의 한쪽에 접속되어 있다. 트랜지스터 166a의 소스영역과 드레인영역은, 한쪽은 제1 전류선 426a에 접속되고, 다른쪽은 용량소자 168a의 한쪽의 단자와 트랜지스터 167a의 게이트전극에 접속되어 있다. 트랜지스터 167a의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 아날로그 스위치 163a에 접속되어 있다.
용량소자 168a는, 한쪽의 단자는 Vss에 접속되고, 다른쪽의 단자는 트랜지스터 167a의 게이트전극에 접속되어 있다. 용량소자 168a는, 트랜지스터 167a의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
그리고 도 7에 나타내는 제1 전류원회로 423a와 제2 전류원회로 424a의 동작은, 도 3 및 도 4를 사용하여 나타낸 제1 전류원회로 421과 제2 전류원회로 422의 동작과 동일하므로, 본 실시형태에서는 설명은 생략한다.
이때, 도 7에 나타내는 전류원회로 420에서, 제1 전류원회로 423a 또는 제2 전류원회로 424a로부터 공급되는 신호전류와, 제1 전류원회로 423b 또는 제2 전류원회로 424b로부터 공급되는 신호전류와, 제1 전류원회로 423c 또는 제2 전류원회로 424c로부터 공급되는 신호전류의 총합이, 신호선 Si에 흐른다. 요컨대 제1 전류원회로 423a 또는 제2 전류원회로 424a로부터 공급되는 신호전류와, 제1 전류원회로 423b 또는 제2 전류원회로 424b로부터 공급되는 신호전류와, 제1 전류원회로 423c 또는 제2 전류원회로 424c로부터 공급되는 신호전류를 1:2:4로서 설정하면, 23=8단계로 전류의 크기를 제어할 수 있다.
도 7에 나타내는 전류원회로 420에서는, 3비트의 디지털 비디오신호에 의해, 아날로그 스위치 170a∼170c의 온 또는 오프가 선택된다. 가령, 아날로그 스위치 170a∼170c가 모두 온이 된 경우, 신호선에 공급되는 전류는, 제1 전류원회로 423a 또는 제2 전류원회로 424a로부터 공급되는 신호전류와, 제1 전류원회로 423b 또는 제2 전류원회로 424b에서 공급되는 신호전류와, 제1 전류원회로 423c 또는 제2 전류원회로 424c로부터 공급되는 신호전류의 총합이 된다. 또한 가령, 아날로그 스위치 170a만이 온이 된 경우, 제1 전류원회로 423a 또는 제2 전류원회로 424a로부터 공급되는 신호전류만이 신호선에 공급된다.
전류원회로로부터 공급되는 전류값은 다르기 때문에, 제1 전류선 426a∼제3전류선 426c에 흐르는 전류값을 1:2:4가 되도록 설정하는 것이 필요하게 된다.
여기서는, 도 7에 나타내는 전류원회로 420이 갖는 트랜지스터는 모두 n채널형으로 하였지만, 본 발명은 이것에 한정되지 않는다. 전류원회로 420은, p채널형의 트랜지스터를 사용하는 것도 할 수 있다. p채널형의 트랜지스터를 사용한 경우에서의 전류원회로 420의 동작은, 전류가 흐르는 방향이 변하는 점과, 용량소자가 Vss가 아니라 Vdd에 접속되는 점 이외는 전술한 동작에 준하므로, 설명은 생략한다.
또한 도 7에서, 전류원회로 423b, 423c와 전류원회로 424b, 424c가 자세한 회로구성의 도시는 생략하였지만, 전류원회로 423b, 423c와 전류원회로 424b, 424c에는 도 23a에 나타내는 구성의 전류원회로가 아니라, ·도 23c∼23e에 나타내는 구성의 전류원회로를 사용해도 된다. 요컨대, 복수비트의 디지털계조표시를 행하는 경우에 사용하는 신호선 구동회로에 사용하는 전류원회로는, 복수의 구성을 조합하여 설계하는 것이 가능하다.
또한, 전류원회로에 p채널형의 트랜지스터를 사용하는 경우, VSS와 Vdd를 교체하지 않은 경우, 요컨대 전류가 흐르는 방향이 변하지 않은 경우는, 도 23과 도 24의 대비를 사용하면, 용이하게 적용할 수 있다. 또한, 단순한 스위치로서 동작시키는 트랜지스터의 극성은 특히 한정되지 않는다.
이어서, 상기와는 다른 정전류회로 414의 구성과 그 동작에 대하여 도 8을 사용하여 설명한다. 도 8의 전류원회로 420에서, 신호선 Si(1≤i≤n)에 소정의 신호전류의 출력을 하는지 아닌지는, 제2 래치회로 413으로부터 입력되는 디지털 비디오신호가 갖는 정보에 의해 제어된다.
전류원회로 420은, 트랜지스터 180∼트랜지스터 188 및 용량소자 189를 갖는다. 본 실시형태에서는, 트랜지스터 180∼트랜지스터 188은 모두 n채널형으로 한다.
트랜지스터 180의 게이트전극에는, 제2 래치회로 413으로부터 1비트의 디지털 비디오신호가 입력된다. 또한 트랜지스터 180의 소스영역과 드레인영역은, 한쪽은 소스신호선(Si)에 접속되고, 다른쪽은 트랜지스터 183의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 181의 게이트전극에는, 제2 래치회로 413으로부터 2비트의 디지털 비디오신호가 입력된다. 또한 트랜지스터 181의 소스영역과 드레인영역은, 한쪽은 소스신호선(Si)에 접속되고, 다른쪽은 트랜지스터 184의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 182의 게이트전극에는, 제2 래치회로 413으로부터 3비트의 디지털 비디오신호가 입력된다. 또한 트랜지스터 182의 소스영역과 드레인영역은, 한쪽은 소스신호선(Si)에 접속되고, 다른쪽은 트랜지스터 185의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 183∼트랜지스터 185의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 트랜지스터 180∼트랜지스터 182의 소스영역과 드레인영역의 한쪽에 접속되어 있다. 트랜지스터 186의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 트랜지스터 188의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 187과 트랜지스터 188의 게이트전극에는, 시프트 레지스터 411로부터 신호가 입력된다. 트랜지스터 187의 소스영역과 드레인영역은, 한쪽은 트랜지스터 186의 소스영역과 드레인영역의 한쪽에 접속되고, 다른쪽은 용량소자 189의 한쪽의 전극에 접속되어 있다. 트랜지스터 188의 소스영역과 드레인영역은, 한쪽은 전류선 190에 접속되고, 다른쪽은 트랜지스터 186의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
용량소자 189의 한쪽의 전극은, 트랜지스터 183∼트랜지스터 186의 게이트전극에 접속되고, 다른쪽의 전극은 Vss에 접속되어 있다. 용량소자 189는, 트랜지스터 183∼트랜지스터 186의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
도 8에 나타내는 전류원회로 420은, 트랜지스터 180, 181, 183, 184가 추가하여 설계되어 있는 이외는, 도 5를 사용하여 설명한 전류원회로 420의 동작에 준한다. 그 때문에 여기서는, 도 8에 나타내는 전류원회로 420의 동작의 설명은 생략한다.
이때 도 8에 나타내는 전류원회로는, 도 54에 나타내는 바와 같이, 비트수보다도 적은 개수의 레퍼런스용 정전류원 109를 배치한 경우를 나타낸다.
또한 도 8에 나타내는 전류원회로 420에서, 트랜지스터 183∼185의 드레인전류의 총합이 신호선 Si에 흐른다. 여기서는, 트랜지스터 183∼185의 각각의 드레인전류를 1:2:4로서 설정하고, 23=8단계로 전류의 크기를 제어하고 있다. 요컨대, 트랜지스터 183~185로부터 공급되는 전류값의 상위는, 트랜지스터 183∼185의 W/L 값을 1:2:4로서 설계한 것에 기인하고, 각각의 온전류는 1:2:4가 되도록 설정되어 있다.
그리고 도 8에 나타내는 전류원회로 420에서, 3비트의 디지털 비디오신호에 의해, 트랜지스터 180∼182의 온 또는 오프가 선택된다. 예를 들면, 트랜지스터 180∼182가 모두 온이 되었을 때는, 신호선에 공급되는 전류는, 트랜지스터 183∼185의 드레인전류의 총합이 된다. 또한, 트랜지스터 180만이 온이 되었을 때는, 트랜지스터 183의 드레인전류만이 신호선에 공급된다.
이와 같이, 트랜지스터 183∼185의 게이트단자를 서로 접속함으로써, 설정동작에 의한 정보를 공유시킬 수 있다. 이때, 여기서는, 동일열의 트랜지스터 내에서, 정보를 공유하고 있지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 동일 열 이외의 트랜지스터와, 설정동작에 의한 정보를 공유시켜도 된다. 요컨대, 설정동작에 의한 정보를 공통시키기 위해, 트랜지스터의 게이트단자를, 별도의 열의 트랜지스터와 접속시켜도 된다. 이에 따라, 설정해야 할 전류원회로의 수를 감할 수 있다. 그 때문에, 설정동작을 행하기 위해 필요한 시간을 단축할 수 있다. 또한, 회로수를 감할 수 있으므로, 레이아웃면적을 작게 할 수 있다.
또한 도 29에는, 도 8과는 다른 회로구성의 전류원회로 420을 나타낸다. 도 29에 나타내는 전류원회로 420에서는, 트랜지스터 186∼188 대신에 스위치 191, 192가 배치된 구성으로 되어 있다.
그리고 도 29에 나타내는 전류원회로 420에서는, 스위치 191 및 192가 온이 되면, 전류선 190에 접속된 레퍼런스용 정전류원(도시하지 않음)으로부터 공급되는 전류가 용량소자 189에 흘러가는 점 이외는, 도 27에 나타내는 전류원회로 420의 동작과 동일하므로, 여기서는 설명은 생략한다.
이때, 도 29에서는, 전류원회로의 설정동작시에는, 트랜지스터 182는 오프로서 동작시킨다. 이것은 전류의 누설을 막기 위해서이다. 혹은, 트랜지스터 182와 직렬로 스위치 203을 배치하여, 설정동작시에는 스위치 203을 오프로 하고, 그 이외일 때에는 온에 하도록 해도 된다. 이때의 전류원회로를, 도 56에 나타낸다.
이때, 도 8, 도 29, 도 56의 전류원회로 420이 갖는 트랜지스터는 모두 n채널형으로 하였지만, 본 발명은 이것에 한정되지 않는다. 전류원회로 420에는, p채널형의 트랜지스터를 사용해도 된다. 이때, p채널형의 트랜지스터를 사용한 경우, 전류가 흐르는 방향이 변하는 점과, 용량소자가 Vss가 아니라 Vdd에 접속되는 점 이외는 전술한 동작과 동일하므로, 여기서는 설명은 생략한다.
또한, p채널형의 트랜지스터를 사용하여 전류원회로를 구성하는 경우이고, 또한 VSS와 Vdd를 교체하지 않은 경우, 요컨대 전류가 흐르는 방향이 변하지 않은 경우는, 도 23과 도 24의 대비를 사용하면, 용이하게 적용할 수 있다. 또한 다상화를 도모하는 것이나, 점순차 구동을 행하는 것도 용이하게 실현할 수 있다.
또한 본 실시형태에서는, 3비트의 디지털계조표시를 행하는 경우에서의 신호선 구동회로의 구성과 그 동작에 대하여 설명하였다. 그렇지만, 본 발명은 3비트에 한하지 않고, 임의의 비트수의 표시를 행하는 것을 할 수 있다. 또한 본 실시형태는, 실시형태 1∼4와 임의로 조합하는 것이 가능하다.
이때 도 27에서는, 도 1에 나타내는 바와 같이, 1개의 신호선에 대하여 각 비트에 대응한 전류원회로를 1개씩 배치하였다. 그러나, 도 2에 나타내는 바와 같이, 1개의 신호선 구동회로에 대하여 각 비트에 대응한 전류원회로를 복수배치해도 된다. 이때의 도면을 도 57에 나타낸다. 이때 7의 구성은, 도 27의 구성에 도 57의 구성을 적용한 경우의 도면에 해당한다. 마찬가지로, 도 54에서는, 복수의 전류원회로 내에서, 설정정보를 공유하고 있다. 이때의 도면을 도 58에 나타낸다.
다음에, 도 53의 나타낸 회로가 자세한 구성에 대하여 도 59, 도 60, 도 61, 도 62에 나타낸다. 도 53에 나타낸 회로에서는, 설정제어선이나 논리연산자가 배치되고, 그 설정제어선과 그 논리연산자를 사용하여, 전류원회로의 설정동작을 행하는 타이밍을 제어한다.
도 59에는, 비트수와 같은 개수의 레퍼런스용 정전류원 109를 배치하고, 도 53에 나타낸 신호선 구동회로에 도 1에 나타낸 정전류회로를 적용하고, 전류원회로에 도 23a의 구성을 사용한 경우의 회로도를 나타낸다. 도 59에 나타내는 구성에서는, 설정동작시에는 트랜지스터 A∼C는 오프로 하여 동작시킨다. 이것은 전류의 누설을 막기 위해서이다. 혹은, 트랜지스터 A∼C와 직렬로 스위치를 배치하고, 설정동작시에는 그 스위치를 오프로 하도록 해도 된다. 도 27의 구성과 도 53의 구성으로 대응시키면, 도 59는 도 55에 대응한다. 요컨대, 도 59의 구성은 도 53에 대응하고, 도 55의 구성은 도 27에 대응한다.
도 60에는, 비트수와 같은 개수의 레퍼런스용 정전류원 109를 배치하고, 도 53에 도시한 신호선 구동회로에 도 2에 나타낸 정전류회로를 적용하고, 전류원회로에 도 23a의 구성을 사용한 경우의 회로도를 나타낸다. 도 27의 구성과 도 53의 구성으로 대응시키면, 도 60은 도 7에 대응한다. 요컨대, 도 60의 구성은 도 53에 대응하고, 도 7의 구성은 도 27에 대응한다.
도 61에는, 비트수보다 적은 개수의 레퍼런스용 정전류원 109를 배치하고, 도 53에 도시한 신호선 구동회로에는 도 54에 나타낸 구성과 같이 정보를 공유하며, 또한 도 1에 나타낸 정전류회로를 적용하고, 또한 전류원회로에 도 23c의 구성을 사용한 경우의 회로도를 나타낸다. 도 27의 구성과 도 54의 구성과 도 53의 구성으로 대응시키면, 도 61은 도 8에 대응한다.
도 62에는, 비트수보다 적은 개수의 레퍼런스용 정전류원 109를 배치하고, 도 53에 도시한 신호선 구동회로에는 도 54에 나타낸 구성과 같이 정보를 공유하며, 또한 도 1에 나타낸 정전류회로를 적용하고, 또한 전류원회로에 도 23a의 구성을 사용한 경우의 회로도를 나타낸다. 도 27의 구성과 도 54의 구성과 도 53의 구성으로 대응시키면, 도 62는 도 29에 대응한다.
이때, 도 59, 도 60, 도 61, 도 62 중에는, 논리연산자가 배치되어 있지만, 논리연산자 대신에, 스위치 등을 사용해도 된다. 상기 논리연산자는, 전류원회로의 설정동작을 행하는지 아닌지를 전환하고 있을 뿐이므로, 전환하기 위한 제어를 할 수 있는 회로이면, 어떠한 회로를 사용해도 된다. 단, 도 60에서는, 제4 설정제어선을 사용하여, 전류원회로의 설정동작을 행하는지 어떤지를 전환하고, 제1∼제3 설정제어선을 사용하여, 어느쪽의 전류원회로에 설정동작을 행하고, 어느쪽의 전류원회로에 입력동작을 시킬 수 있는지를 제어한다. 또한, 전류원회로의 설정동작을, 1열번째로부터 마지막열번째까지 순차로 행하지 않고, 랜덤하게 행해도 된다. 그 경우, 시프트 레지스터 411로서, 도 43에 나타낸 디코더회로 등의 회로를 사용해도 된다. 또한, 도 44, 도 45, 도 46에 나타낸 회로를 사용해도 된다.
(실시형태 6)
전류원회로에 전류를 공급하는 레퍼런스용 정전류원 109는, 기판 상에 신호선 구동회로와 일체형성해도 되고, IC 등을 사용하여 기판의 외부에 배치해도 된다. 기판 상에 일체형성하는 경우에는, 도 23∼25, 도 38, 도 37, 도 40 등에 나타낸 전류원회로 중 어느 하나를 사용하여 형성해도 된다. 혹은, 단순히 1개의 트랜지스터를 배치하여, 게이트에 가하는 전압에 따라, 전류값을 제어하도록 해도 된다. 본 실시형태에서는, 레퍼런스용 정전류원 109의 구성과 그 동작에 대하여 설명한다.
도 30에는, 일례로서, 가장 간단한 경우를 나타낸다. 요컨대, 트랜지스터의 게이트에 전압을 가하여, 게이트의 전압을 조절하는 방식이고, 또한, 3개의 전류선이 필요한 경우를 나타낸다. 가령 1개의 전류선만이 필요한 경우는, 단순히, 트랜지스터 1840, 1850과 그것에 대응하는 전류선을 도 30으로부터 삭제하면 된다. 도 30에서는, 단자 f를 통해, 외부로부터, 트랜지스터 1830, 1840, 1850에 인가하는 게이트전압을 조절함으로써, 전류의 크기를 제어하고 있다. 또한, 이때, 트랜지스터 1830, 1840, 1850의 W/L 값을 1:2:4로서 설계하면, 각각의 온전류는 1:2:4가 된다.
다음에 도 31a에는, 단자 f로부터 전류를 공급하는 경우에 대하여 기술한다. 도 30과 같이, 게이트전압을 가하여 조절하는 경우에는, 온도특성 등에 의해 전류값이 변동해 버리는 경우가 있다. 그렇지만, 도 31a와 같이 전류로 입력하면, 그 영향을 억제할 수 있다.
이때, 도 30, 도 31a의 구성인 경우, 전류선에 전류를 계속 흐르고 있는 동안에는, 단자 f로부터 전압이나 전류를 입력하기를 계속할 필요가 있다. 그러나, 전류선에 전류를 흐르게 할 필요가 없는 경우는, 단자 f로부터 전압이나 전류를 입력하고 있을 필요는 없다.
또한 도 31b에 나타내는 바와 같이 스위치와 용량소자를 추가해도 된다. 그렇다면, 전류선에 전류를 공급하고 있을 때라도, 레퍼런스용 IC로부터의 공급(단자 f로부터 입력하는 전류나 전압)을 정지하는 것이 가능해져, 소비전력이 작아진다. 이때 도 30, 도 31에 나타낸 구성에서는, 레퍼런스용 정전류원에 배치된 다른 전류원용 트랜지스터와 정보를 공유하고 있었다. 요컨대, 트랜지스터 1830, 1840, 1850의 게이트단자는, 서로 접속되어 있었다.
그래서 도 32에는, 각각의 전류원회로에 설정동작을 행하는 경우에 대하여 나타낸다. 도 27에서는, 단자 f로부터 전류를 입력하고, 단자 e로부터 공급되는 신호에 의해 타이밍을 제어한다. 이때 도 27에 나타낸 회로에는, 도 23, 24, 도 38, 도 37, 도 40 등에 나타내는 구성을 적용할 수 있다. 이때 도 32에 나타낸 회로는, 도 23a의 회로를 적용한 예이다. 따라서, 설정동작과 입력동작을 동시에 행할 수 없다. 따라서, 이 회로의 경우에는, 레퍼런스용 정전류원에 대한 설정동작은, 전류선에 전류를 흐르게 할 필요가 없는 타이밍으로 행할 필요가 있다.
도 33에는, 다상화시킨 레퍼런스용 정전류원 109의 예를 나타낸다. 요컨대, 도 47에 나타낸 구성을 적용한 레퍼런스용 전류원 109에 해당한다. 다상화인 경우에는, 도 32, 도 30, 도 31의 회로를 적용해도 된다. 그렇지만, 전류선에 공급되는 전류값은 동일하므로, 도 33과 같이, 1개의 전류를 사용하여, 각각의 전류원회로에 대하여 설정동작을 행하면, 외부로부터 입력하는 전류수를 삭감할 수 있다.
본 실시형태는, 실시형태 1∼5와 임의로 조합한 것이 가능하다.
(실시형태 7)
지금까지의 실시형태에서는, 주로, 신호전류 제어스위치가 존재하는 경우에 대하여 기술해 왔다. 본 실시형태에서는, 신호전류 제어스위치가 없는 경우, 요컨대, 신호선과는 다른 별도의 배선에, 비디오신호에는 비례하지 않는 전류(일정한 전류)를 공급하는 경우에 대하여 기술한다. 이 경우에는 스위치 101(신호전류 제어스위치)을 배치할 필요는 없다.
이때, 신호전류 제어스위치가 존재하지 않은 경우에는, 신호전류 제어스위치가 없는 것을 제외하면, 신호전류 제어스위치가 존재하는 경우와 동일하다. 따라서, 간단히 설명하여, 동일한 부분에 대해서는, 생략한다.
신호전류 제어스위치를 배치하는 경우와 배치하지 않은 경우를 대비시키면, 도 1에 대해서는 도 34, 도 2에 대해서는 도 35에 나타낸다. 도 6b에 대해서는, 도 63a에 나타낸다. 지금까지의 실시형태에서는, 비디오신호에 의해 신호전류 제어스위치를 제어하여, 전류를 신호선에 출력하고 있었다. 본 실시형태에서는, 전류는 화소용 전류선에 출력된다. 신호선에는 비디오신호가 출력된다.
이 경우의 화소구성에 대하여, 개략도를 도 63b에 나타낸다. 다음에, 화소의 동작방법에 대하여 간단히 기술한다. 우선, 스위칭용 트랜지스터가 온일 때, 신호선을 통해, 비디오신호가 화소에 입력되고, 용량소자에 보존된다. 그리고, 비디오신호의 값에 의해, 구동용 트랜지스터가 온 또는 오프한다. 한편, 전류원회로는, 일정한 전류가 흐르는 능력을 가지고 있다. 따라서, 구동용 트랜지스터가 온인 경우는, 발광소자에 일정한 전류가 흐르게 되어, 발광한다. 구동용 트랜지스터가 오프인 경우는, 발광소자에 전류가 흐르지 않고, 발광하지 않는다. 이와 같이 하여, 화상을 표시하고 있다. 단, 이 경우, 발광과 비발광의 2상태밖에 표현할 수 없다. 따라서, 시간계조법이나 면적계조법 등을 사용하여, 다계조화를 도모하고 있다.
이때, 전류원회로의 부분에는, 도 23, 도 24, 도 37, 도 38, 도 40 등의 어느쪽의 회로를 적용해도 된다. 그리고, 전류원회로가 일정한 전류를 흐르게 하도록 하기 위해서는, 설정동작을 행하면 된다. 화소의 전류원회로에 설정동작을 행하는 경우는, 화소용 전류선을 통해 전류를 입력하여, 실행한다. 화소의 전류원회로에 대한 설정동작은, 임의의 시에 임의의 타이밍으로, 임의의 회수만 행하면 된다. 화소에 배치된 전류원회로에 대한 설정동작은 화상을 표시하기 위한 동작과는, 전혀 무관계하게 실행할 수 있다. 전류원회로 내에 배치된 용량소자에 보존되어 있는 전하가 누설되어 왔을 때에는, 설정동작을 행하면 된다.
다음에, 도 63a에 나타낸 정전류회로 414의 자세한 구성을 도 64, 도 65에 나타낸다. 또한, 도 64, 도 65의 구성에, 설정제어선과 논리연산자를 배치하고, 신호선 구동회로의 전류원회로의 설정동작을 행하는 타이밍을 제어할 수 있는 경우를, 도 66, 도 67에 나타낸다. 여기서, 도 64, 도 66은, 전류원회로의 부분에, 도 23a를 적용한 경우의 회로를 나타낸다. 도 65, 도 67은, 전류원회로의 부분에, 도 23e를 적용한 경우의 회로를 나타낸다. 이때, 도 66, 도 67에는 논리연산자가 배치되어 있지만, 스위치 등으로 대용해도 된다.
또한, 도 63a에 나타낸 전류원회로의 부분에, 도 35의 구성을 적용한 경우에 대하여 생각한다. 이 경우의 정전류회로 414의 자세한 구성에 대하여, 도 68에 나타낸다. 또한, 도 68의 구성에, 설정제어선과 논리연산자를 배치하고, 신호선 구동회로의 전류원회로의 설정동작을 행하는 타이밍을 제어할 수 있는 경우를, 도 69에 나타낸다. 여기서, 도 68, 도 69는, 전류원회로의 부분에, 도 23a를 적용한 경우의 회로를 나타낸다. 도 68에서는, 설정제어선을 제어함으로써, 한쪽의 전류원에 대하여 설정동작을 행하고, 동시에, 또 한쪽의 전류원이 입력동작을 행할 수 있다. 마찬가지로, 도 69에서는, 제2 설정제어선을 제어함으로써, 한쪽의 전류원에 대하여 설정동작을 행하고, 동시에, 또 한쪽의 전류원이 입력동작을 행할 수 있다. 그리고, 제1 설정제어선을 제어함으로써, 신호선 구동회로의 전류원회로의 설정동작을 행하는 타이밍을 제어할 수 있다.
이와 같이, 신호전류 제어스위치가 존재하지 않은 경우, 신호전류 제어스위치가 없는 것을 제외하면, 신호전류 제어스위치가 존재하는 경우와 동일하다. 따라서, 자세한 설명은 생략한다.
본 실시형태는, 실시형태 1∼6과 임의로 조합하는 것이 가능하다.
(실시형태 8)
본 발명의 실시형태에 대하여, 도 70을 사용하여 설명한다. 도 70a에서, 화소부의 위쪽에 신호선 구동회로, 아래쪽에 정전류회로를 배치하고, 상기 신호선 구동회로에 전류원 A, 정전류회로에 전류원 B를 배치한다. 전류원 A, B로부터 공급되는 전류를 IA, IB로 하고, 화소에 공급되는 신호전류를 Idata로 하면, IA=IB+Idata가 성립한다. 그리고, 화소에 신호전류를 기록할 때는, 전류원 A, B의 양자로부터 전류를 공급하도록 설정한다. 이때, IA, IB를 크게 하면, 화소에 대한 신호전류의 기록속도를 빠르게 할 수 있다.
이때, 전류원 A를 사용하여, 전류원 B의 설정동작을 행한다. 화소에는, 전류원 A로부터의 전류로부터 전류원 B의 전류를 뺀 전류가 흐른다. 따라서, 전류원 A를 사용하여, 전류원 B의 설정동작을 행함으로써, 여러가지의 노이즈 등의 영향을 보다 작게 할 수 있다.
도 70b에서, 레퍼런스용 정전류원(이하 정전류원으로 표기) C, E는, 화소부의 위쪽과 아래쪽에 배치된다. 그리고, 전류원 C, E를 사용하여, 신호선 구동회로, 정전류회로에 배치된 전류원회로의 설정동작을 행한다. 전류원 D는, 전류원 C, E를 설정하는 전류원에 해당하고, 외부로부터 레퍼런스용 전류가 공급된다.
이때, 도 70b에서, 아래쪽에 배치해 놓은 정전류회로를 신호선 구동회로 해도 된다. 그것에 의해, 위쪽과 아래쪽의 양쪽에 신호선 구동회로가 배치할 수 있다. 그리고, 각각, 화면(화소부전체)의 상하 반씩의 제어를 담당한다. 이와 같이 함으로써, 동시에 2행만큼의 화소를 제어할 수 있다. 그 때문에, 신호선 구동회로의 전류원, 화소, 화소의 전류원 등에의 설정동작(신호입력동작)을 위한 시간을 길게 취하는 것이 가능해진다. 그 때문에, 보다 정확히 설정할 수 있게 된다
본 실시형태는, 실시형태 1∼7과 임의로 조합하는 것이 가능하다.
<실시예 1>
본 실시예에서는, 시간계조방식에 대하여 도 14를 사용하여 상세히 설명한다. 통상, 액정표시장치나 발광장치 등의 표시장치에 있어서는, 프레임 주파수는 60Hz 정도이다. 요컨대 도 14a에 나타내는 바와 같이, 1초 동안에 60회 정도의 화면의 묘화가 행해진다. 이에 따라, 인간의 눈에 플리커(화면의 깜빡임)를 느끼게 하지 않도록 할 수 있다. 이때, 화면의 묘화를 1회 행하는 기간을 1프레임기간이라 부른다.
본 실시예에서는 일례로서, 특허문헌 1의 공보에 공개되어 있는 시간계조방식을 설명한다. 시간계조방식에서는, 1프레임기간을 복수의 서브프레임기간으로 분할한다. 이때의 분할수는, 계조비트수와 같은 경우가 많다. 그리고 여기서는 간단화를 위해, 분할수가 계조비트수와 같은 경우를 나타낸다. 요컨대 본 실시예에서는 3비트계조이므로, 3개의 서브프레임기간 SF1∼SF3으로 분할하고 있는 예를 나타낸다(도 14b).
각 서브프레임기간은, 어드레스(기록)기간 Ta와, 서스테인(발광)기간 Ts를 갖는다. 어드레스기간이란, 화소에 비디오신호를 기록하는 기간이고, 각 서브프레임기간에서의 길이는 같다. 서스테인기간이란, 어드레스기간에 있어서 화소에 기록된 비디오신호에 근거하여 발광소자가 발광 또는 비발광하는 기간이다. 이때, 서스테인기간 Ts1∼Ts3은, 그 길이의 비를 Ts1:Ts2:Ts3=4:2:1로 한다. 요컨대, n비트계조를 표현할 때, n개의 서스테인기간의 길이의 비는, 2(n-1):2(n-2):···:21:20으로 한다. 그리고, 어떤 서스테인기간에서 발광소자가 발광 또는 비발광하는지에 의해, 1프레임기간에서의 각 화소가 발광하는 기간의 길이가 결정하고, 이것에 의해 계조표현을 행한다.
이어서, 시간계조방식을 적용한 화소에서의 구체적인 동작에 대하여 설명하지만, 본 실시예에서는 도 16b에 나타내는 화소를 참조하여 설명한다. 도 16b에 나타내는 화소는, 전류입력방식이 적용된다.
우선 어드레스기간 Ta에서는, 이하의 동작을 행한다. 제1 주사선 602 및 제2 주사선 603이 선택되고, TFT 606, 607이 온한다. 이때, 신호선 601을 흐르는 전류를 신호전류 Idata가 된다. 그리고 용량소자 610에는 소정의 전하가 축적되면, 제1 주사선 602 및 제2 주사선 603의 선택이 종료하여, TFT 606, 607이 오프한다.
이어서 서스테인기간 Ts에서는, 이하의 동작을 행한다. 제3 주사선 604가 선택되고, TFT 609가 온한다. 용량소자 610에는 조금 전에 기록한 소정의 전하가 유지되어 있기 때문에, TFT 608은 온되어 있고, 전류선 605로부터 신호전류 Idata와 같은 전류가 흐른다. 이에 따라 발광소자 611이 발광한다.
이상의 동작을 각 서브프레임기간에서 행함으로써, 1프레임기간을 구성한다. 이 방법에 의하면, 표시계조수를 늘리고 싶은 경우는, 서브프레임기간의 분할수를 늘리면 된다. 또한, 서브프레임기간의 순서는, 도 14b, 14c에 나타내는 바와 같이, 반드시 상위비트로부터 하위비트라 했던 순서일 필요는 없고, 1프레임기간 중, 랜덤하게 나열되어 있어도 된다. 더욱이 각 프레임기간 내에서, 그 순서가 변화해도 된다.
또한, m행번째의 주사선의 서브프레임기간 SF2를 도 14d에 도시한다. 도 14d에 도시하는 바와 같이, 화소에서는 어드레스기간 Ta2가 종료하면, 바로 서스테인기간 Ts2가 시작된다.
다음에, 신호선 구동회로의 전류원회로에 관련된 부분의 타이밍 차트에 대하여 기술한다.
이때 전류원회로에는, 설정동작과 입력동작을 동시에 행할 수 있는 방식과, 동시에 행할 수 없는 방식이 있는 것은 상기한 실시형태에서 전술하였다.
전자의 설정동작과 입력동작을 동시에 행할 수 있는 전류원회로에서는, 각 동작을 행하는 타이밍은 특히 한정되지 않는다. 이것은, 도 2나 도 54 등과 같이, 1열에 복수의 전류원회로가 배치되어 있는 경우도 동일하다. 그렇지만, 후자의 설정동작 및 입력동작을 동시에 행할 수 없는 전류원회로에서는 설정동작을 행하는 타이밍에 연구가 필요하게 된다. 시간계조방식을 채용한 경우에는, 출력동작을 행하고 있지 않을 때에 설정동작을 행할 필요가 있다. 예를 들면 도 1의 드라이버부의 구성과, 도 16b의 구성의 화소를 갖는 경우는, 화소부의 어떤 주사선에서도 어드레스 기간 Ta가 아닌 기간에 있어서, 설정동작을 행하도록 하는 것이 필요하게 된다. 또한 도 34의 드라이버부의 구성과, 도 63b의 구성의 화소를 갖는 경우, 화소에 배치된 전류원회로에 설정동작을 행하고 있지 않은 기간에, 드라이버부에 배치된 전류원회로의 설정동작을 행할 필요가 있다.
이때 그때에는, 전류원회로를 제어하는 시프트 레지스터의 주파수를, 저속으로 설정할 수 있는 경우가 있다. 그렇다면, 전류원회로의 설정동작에 시간을 걸어 정확히 행하는 것을 할 수 있다.
혹은, 전류원회로를 제어하는 회로(시프트 레지스터)로서, 도 43 등의 회로를 사용하여, 랜덤하게 전류원회로의 설정동작을 행하도록 해도 된다. 또한, 도 44, 도 45, 도 46 등의 회로를 사용해도 된다. 그렇게 하면, 가령, 설정동작을 행할 수 있는 기간이, 1프레임 내에서, 점재하고 있어도, 그 기간을 유효히 이용하여 설정동작을 행할 수 있다. 또한, 모든 전류원회로의 설정동작을 1프레임기간 내에 하는 것은 아니며, 수프레임기간 이상 걸어 실행해도 된다. 이와 같이 함으로써, 전류원회로의 설정동작에 시간을 들여 정확히 행하는 것을 할 수 있다.
이때, 도 1의 드라이버부의 구성과, 도 16b의 구성의 화소를 갖는 경우에는, 입력동작은, 화소부의 주사선이 선택되는 기간(어드레스기간 Ta)에 행하면 된다. 또한, 도 1의 드라이버부의 구성과, 도 63b의 구성의 화소를 갖는 경우에는, 화소에 배치된 전류원회로에 설정동작을 행하고 있지 않은 기간에, 드라이버부에 배치된 전류원회로의 설정동작을 행하면 된다.
본 실시예는, 실시형태 1∼8과 임의로 조합하는 것이 가능하다.
<실시예2>
본 실시예에서는, 화소부에 설치되는 화소의 회로의 구성예에 대하여 도 13, 도 71을 사용하여 설명한다.
이때 본 발명에는, 전류를 입력하는 부분을 포함하는 구성을 갖는 화소이면, 어떠한 구성의 화소에도 적용할 수 있다.
도 13a의 화소는, 신호선 1101, 제1 및 제2 주사선 1102, 1103, 전류선(전원선) 1104, 스위칭용 TFT 1105, 유지용 TFT 1106, 구동용 TFT 1107, 변환구동용 TFT 1108, 용량소자 1109, 발광소자 1110을 갖는다. 신호선 1101은 전류원회로 1111에 접속되어 있다.
이때, 전류원회로 1111이, 신호선 구동회로 403에 배치되어 있는 전류원회로 420에 해당한다.
도 13a의 화소는, 스위칭용 TFT 1105의 게이트전극은, 제1 주사선 1102에 접속되고, 제1 전극은 신호선 1101에 접속되며, 제2 전극은 구동용 TFT 1107의 제1 전극과, 변환구동용 TFT 1108의 제1 전극에 접속되어 있다. 유지용 TFT 1106의 게이트전극은, 제2 주사선 1103에 접속되고, 제1 전극은 신호선 1102에 접속되며, 제2 전극은 구동용 TFT 1107의 게이트전극과, 변환구동용 TFT 1108의 게이트전극과 접속되어 있다. 구동용 TFT 1107의 제2 전극은, 전류선(전원선) 1104에 접속되고, 변환구동용 TFT 1108의 제2 전극은, 발광소자 1110의 한쪽의 전극에 접속되어 있다. 용량소자 1109는, 변환구동용 TFT 1108의 게이트전극과 제2 전극과의 사이에 접속되고, 변환구동용 TFT 1108의 게이트·소스 사이 전압을 유지한다. 전류선(전원선) 1104 및 발광소자 1110의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
이때, 도 13a의 화소는, 도 38b의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 13a의 구동용 TFT 1107이 도 38b의 TFT 126에 해당하고, 도 13a의 변환구동용 TFT 1108이 도 38b의 TFT 122에 해당하며, 도 13a의 유지용 TFT 1106이 도 38b의 TFT 124에 해당한다.
도 13b의 화소는, 신호선 1151, 제1 및 제2 주사선 1142, 1143, 전류선(전원선) 1144, 스위칭용 TFT 1145, 유지용 TFT 1146, 변환구동용 TFT 1147, 구동용 TFT 1148, 용량소자 1149, 발광소자 1140을 갖는다. 신호선 1151은 전류원회로 1141에 접속되어 있다.
이때, 전류원회로 1141이, 신호선 구동회로 403에 배치되어 있는 전류원회로 420에 해당한다.
도 13b의 화소는, 스위칭용 TFT 1145의 게이트전극은, 제1 주사선 1142에 접속되고, 제1 전극은 신호선 1151에 접속되며, 제2 전극은 구동용 TFT 1148의 제1 전극과, 변환구동용 TFT 1148의 제1 전극과 접속되어 있다. 유지용 TFT 1146의 게이트전극은, 제2 주사선 1143에 접속되어, 제1 전극은 구동용 TFT 1148의 제1 전극에 접속되고, 제2 전극은 구동용 TFT 1148의 게이트전극과 변환구동용 TFT 1147의 게이트전극과 접속되어 있다. 변환구동용 TFT 1147의 제2 전극은, 전류선(전원선) 1144에 접속되고, 변환구동용 TFT 1147의 제2 전극은, 발광소자 1140의 한쪽의 전극에 접속되어 있다. 용량소자 1149는, 변환구동용 TFT 1147의 게이트전극과 제2 전극과의 사이에 접속되고, 변환구동용 TFT 1147의 게이트·소스 사이 전압을 유지한다. 전류선(전원선) 1144 및 발광소자 1140의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
이때, 도 13b의 화소는, 도 6b의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 13b의 변환구동용 TFT 1147이 도 6b의 TFT 122에 해당하고, 도 13b의 구동용 TFT 1148이 도 6b의 TFT 126에 해당하며, 도 13b의 유지용 TFT 1146이 도 6b의 TFT 124에 해당한다.
도 13c의 화소는, 신호선 1121, 제1 주사선 1122, 제2 주사선 1123, 제3 주사선 1135, 전류선(전원선) 1124, 스위칭용 TFT 1125, 화소용 전류선 1138, 소거용 TFT 1126, 구동용 TFT 1127, 용량소자 1128, 전류원 TFT 1129, 미러 TFT 1130, 용량소자 1131, 전류입력 TFT 1132, 유지 TFT 1133, 발광소자 1136을 갖는다. 화소용 전류선 1138은, 전류원회로1137에 접속된다.
도 13c의 화소는, 스위칭용 TFT 1125의 게이트전극은, 제1 주사선 122에 접속되고, 스위칭용 TFT 1125의 제1 전극은 신호선 1121에 접속되며, 스위칭용 TFT 1125의 제1 전극은 구동용 TFT 1127의 게이트전극과, 소거용 TFT 1126의 제1 전극과 접속되어 있다. 소거용 TFT 1126의 게이트전극은, 제2 주사선 1123에 접속되고, 소거용 TFT 1126의 제2 전극은 전류선(전원선) 1124에 접속되어 있다. 구동용 TFT 1127의 제1 전극은 발광소자 1136의 한쪽의 전극에 접속되고, 구동용 TFT 1127의 제2 전극은 전류원 TFT 1129의 제1 전극에 접속되어 있다. 전류원 TFT 1129의 제2 전극은 전류선 1124에 접속되어 있다. 용량소자 1131의 한쪽의 전극은, 전류원 TFT 1129의 게이트전극 및 미러 TFT 1130의 게이트전극에 접속되고, 다른쪽의 전극은 전류선(전원선) 1124에 접속되어 있다. 미러 TFT 1130의 제1 전극은 전류선 1124에 접속되고, 미러 TFT 1130의 제2 전극은, 전류입력 TFT 1132의 제1 전극에 접속되어 있다. 전류입력 TFT 1132의 제2 전극은 전류선(전원선) 1124에 접속되고, 전류입력 TFT 1132의 게이트전극은 제3 주사선 1135에 접속되어 있다. 전류유지 TFT 1133의 게이트전극은 제3 주사선 1135에 접속되고, 전류유지 TFT 1133의 제1 전극은 화소용 전류선 1138에 접속되며, 전류유지 TFT 1133의 제2 전극은 전류원 TFT 1129의 게이트전극 및 미러 TFT 1130의 게이트전극에 접속되어 있다. 전류선(전원선) 1124 및 발광소자 1136의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
여기서, 전류원회로 1137이, 신호선 구동회로 403에 배치되어 있는 전류원회로 420에 해당한다.
이때, 도 13c의 화소는, 도 63b의 화소에, 도 23e의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 이때, 도 13c의 화소에는, 소거용 TFT 1126이 추가되어 있다. 소거용 TFT 1126에 의해, 점등기간의 길이를 자유롭게 제어할 수 있게 된다.
스위칭용 TFT 1125는 화소에 대한 비디오신호의 공급을 제어하는 역할을 담당한다. 소거용 TFT 1126은 용량소자 1131에 유지된 전하를 방전하는 역할을 담당한다. 구동용 TFT 1127은, 용량소자 1131에 유지된 전하에 따라, 도통 또는 비도통이 제어된다. 전류원 TFT 1129와 미러 TFT 1130은 커렌트미러회로를 형성한다. 전류선 1124 및 발광소자 1136의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
요컨대, 스위칭용 TFT 1125가 온이 되면, 신호선 1121을 통해, 비디오신호가 화소에 입력되고, 용량소자 1128에 보존된다. 그리고, 비디오신호의 값에 의해, 구동용 TFT 1127이 온 또는 오프한다. 따라서, 구동용 TFT 1127이 온인 경우는, 발광소자에 일정한 전류가 흐르게 되어, 발광한다. 구동용 TFT 1127이 오프인 경우는, 발광소자에 전류가 흐르지 않고, 발광하지 않는다. 이와 같이 하여, 화상을 표시한다.
이때 도 13c의 전류원회로는, 전류원 TFT 1129, 미러 TFT 1130, 용량소자 1131, 전류입력 TFT 1132, 유지 TFT 1133 에 의해 전류원회로를 구성하고 있다. 전류원회로는, 일정한 전류를 흐르게 하는 능력을 가지고 있다. 이 전류원회로에는, 화소용 전류선 1138을 통해 전류가 입력되고, 설정동작이 행해진다. 그 때문에, 전류원회로를 구성하는 트랜지스터의 특성이 변동해도, 전류원회로로부터 발광소자에 공급되는 전류의 크기는, 변동하지 않게 된다. 화소의 전류원회로에 대한 설정동작은, 스위칭용 TFT 1125나 구동용 TFT 1127의 동작과는, 무관계하게 행할 수 있다.
도 71a의 화소는, 도 63b의 화소에, 도 23a의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 71a의 화소는, 전류원 TFT 1129, 용량소자 1131, 유지 TFT 1133, 화소용 전류선 1138(Ci) 등을 가지고 있다. 화소용 전류선 1138(Ci)은, 전류원회로 1137에 접속되어 있다. 이때, 전류원회로 1137이, 신호선 구동회로 403에 배치되어 있는 전류원회로 420에 해당한다.
도 71b의 화소는, 도 63b의 화소에, 도 24a의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 71b의 화소는, 전류원 TFT 1129, 용량소자 1131, 유지 TFT 1133, 화소용 전류선 1138(Ci) 등을 가지고 있다. 화소용 전류선 1138(Ci)은, 전류원회로 1137에 접속되어 있다. 이때, 전류원회로 1137이, 신호선 구동회로 403에 배치되어 있는 전류원회로 420에 해당한다.
도 71a의 화소와 도 71b의 화소에서는 전류원 TFT 1129의 극성이 다르다. 그리고, 극성이 다른 것에 의해, 용량소자 1131, 유지 TFT 1133의 접속이 다르다.
이와 같이, 여러가지의 구성의 화소가 존재한다. 그런데, 지금까지 기술한 화소는, 크게 두개의 타입으로 분류할 수 있다. 첫번째 타입이, 신호선에 비디오신호에 따른 전류를 입력하는 타입이다. 이것은, 도 13a, 도 13b 등이 그것에 해당한다. 그 경우, 신호선 구동회로는, 도 1이나 도 2와 같이, 신호전류 제어스위치를 가지고 있다.
그리고, 또 하나의 타입이, 신호선에 비디오신호를 입력하고, 화소용 전류선에, 비디오신호와는 무관계한 일정한 전류를 입력하는 타입, 요컨대, 도 63b와 같은 화소인 경우이다. 이것은, 도 13c, 도 71a, 도 71b 등이 해당한다. 이 경우, 신호선 구동회로는, 도 34나 도 35에 나타내는 바와 같이, 신호전류 제어스위치를 가지고 있지 않다.
이어서, 각각의 화소의 타입에 따른 타이밍 차트에 대하여 기술한다. 우선, 디지털계조와 시간계조를 조합한 경우에 대하여 기술한다. 단, 상기 타이밍 차트는, 화소의 타입이나 신호선 구동회로의 구성에 의존한다. 요컨대, 이미 기술한 바와 같이, 신호선 구동회로의 전류원회로에 대한 설정동작과 입력동작과 동시에 행할 수 있는 경우와, 설정동작과 입력동작을 동시에 행할 수 없는 경우에서는, 타이밍이 달라지게 되는 경우가 있다.
우선, 화소의 타입이, 신호선에 비디오신호에 따른 전류를 입력하는 타입인 경우에 대하여 기술한다. 화소는, 도 13a 또는 도 13b의 구성으로 한다. 신호선 구동회로는, 도 6b의 구성으로 한다.
그리고, 신호선 구동회로의 전류원회로에 대한 설정동작과 입력동작을 동시에 행할 수 있는 경우로서, 도 6b에서의 정전류회로 414에 도 1에 나타낸 회로를 적용하고, 정전류회로의 부분에 도 23c를 적용한 경우의 회로, 요컨대, 도 5의 경우에 대하여 기술했다. 이때, 설정동작과 입력동작과 동시에 행할 수 있는 경우로서, 도 3, 도 4의 회로에서도 동일하다.
이때의 타이밍 차트를 도 72에 나타낸다. 4비트의 계조를 표현하는 것으로 하고, 간단화를 위해, 서브프레임수를 4개로 하였다고 한다. 우선, 최초의 서브프레임기간 SF1이 시작된다. 1행씩 주사선(도 13a에서의 제1 주사선 1102이나 도 13b에서의 제1 주사선 1132)을 선택하고, 신호선(도 13a에서의 1101이나 도 13b에서의 1131)으로부터 전류를 입력해 간다. 이 전류는, 비디오신호에 따른 값으로 되어 있다. 그리고, 점등기간 Ts1이 종료하면, 다음 서브프레임기간 SF2가 시작하여, 서브프레임기간 SF1과 마찬가지로 주사시킨다. 그 후, 그 다음의 서브프레임기간 SF3이 시작되고, 마찬가지로 주사시켜 간다. 단, 점등기간의 길이 Ts3이, 어드레스기간의 길이 Ta3보다도 짧기 때문에, 강제적으로, 발광하지 않도록 해 간다. 요컨대, 입력한 비디오신호를 소거해 간다. 혹은, 발광소자에 전류가 흐르지 않도록 한다. 소거하기 위해서는, 제2 주사선(도 13a에서의 제2 주사선 1103이나 도 13b에서의 제2 주사선 1133)을 1행씩 선택해 간다. 그렇게 하면, 비디오신호가 소거되어, 비발광상태로 할 수 있다. 그 후, 다음의 서브프레임 SF4가 시작된다. 여기서도, 서브프레임 SF3과 마찬가지로 주사시켜, 동일하게 비발광상태로 해 간다.
이상이, 화상표시동작, 요컨대, 화소의 동작에 관한 타이밍 차트이다. 다음에, 신호선 구동회로에 배치된 전류원회로의 설정동작의 타이밍에 대하여 기술한다.
여기서의 전류원회로는, 설정동작과 입력동작을 동시에 행할 수 있는 것으로 하고 있다. 화소의 타입이, 신호선에 비디오신호에 따른 전류를 입력하는 타입인 경우, 신호선 구동회로의 전류원회로의 입력동작(화소로의 전류의 출력)은, 각 서브프레임기간에서의 어드레스시간(Ta1, Ta2 등)에 행해진다. 그리고, 신호선 구동회로의 전류원회로의 설정동작은, 시프트 레지스터 411로부터의 샘플링펄스에 의해 제어된다.
그리고, 시프트 레지스터로부터 출력되는 샘플링펄스는, 어떤 행의 주사선(게이트선)이 선택되어 있는 동안에, 모든 열에 걸쳐, 출력된다. 따라서, 도 72에 나타내는 바와 같이, 시프트 레지스터로부터 출력되는 샘플링펄스와 동기하여, 신호선 구동회로의 전류원회로의 설정동작이 행해진다.
다음에, 도 42에 나타내는 바와 같이, 신호선 구동회로에 설정제어선과 논리연산자가 배치되어 있는 경우에 대하여 기술한다. 그리고, 신호선 구동회로의 전류원회로에 대한 설정동작과 입력동작을 동시에 행할 수 있는 경우로서, 도 42에서의 정전류회로 414에 도 1에 나타낸 회로를 적용하여, 전류원회로의 부분에 도 23c를 적용한 경우에 대하여, 도 49의 경우에 대하여 기술한다.
이때의 타이밍 차트를 도 73, 도 74, 도 75에 나타낸다.
우선, 화상표시동작, 요컨대, 화소의 스위칭용 트랜지스터와 구동용 트랜지스터 등에 관한 동작에 대해서는, 전술한 도 72의 경우와 거의 동일하기 때문에, 설명을 생략한다.
다음에, 신호선 구동회로에 배치된 전류원회로의 설정동작의 타이밍에 대하여 기술한다. 도 72의 경우, 각각의 어드레스기간에서의 각 행의 주사선(게이트선)의 선택기간 중에서, 신호선 구동회로의 전류원회로의 설정동작을 행한다.
도 73에서는, 설정제어선에 의해, 전류원회로의 설정동작을 행하는지 아닌지를 제어할 수 있다. 따라서 어떤 어드레스기간 중에서의 어떤 행의 주사선(게이트선)이 선택되어 있을 때에만, 설정동작기간 Tb를 설치하고, 그 설정동작기간 Tb에서 설정동작을 행할 수 있다.
이와 같이 하면, 신호선 구동회로에 배치된 전류원회로가 설정동작을 행하는 수를 감할 수 있다. 그 때문에, 소비전력을 감소할 수 있다.
이때, 전류원회로 420에는, 어떤 트랜지스터의 게이트·소스 사이에 접속된 용량소자가 배치되어 있다. 그 용량소자에는, 전류원회로의 설정동작에 의해, 전하가 축적된다. 이상적으로는, 전류원회로의 설정동작은, 전원을 입력했을 때에 1회만 행하면 된다. 왜냐하면, 용량소자에 축적되는 전하량은, 동작상태나 시간에 따라 변화시킬 필요가 없고, 또한, 변화하지 않기 때문이다. 따라서, 신호선 구동회로의 전류원회로의 설정동작은, 임의의 타이밍으로, 임의의 회수만 행하면 된다.
그렇지만, 현실적으로는, 용량소자에는, 여러가지 노이즈가 들어가거나, 용량소자와 접속되어 있는 트랜지스터의 누설전류가 흐르거나 한다. 그 결과, 용량소자에 축적되는 전하량이, 시간과 동시에 변화되어 버리는 경우가 있다. 전하량이 변화되면, 전류원회로로부터 출력되는 전류, 즉, 화소에 입력되는 전류도, 변화되어 버린다. 그 결과, 화소의 휘도도 변화되어 버린다. 그래서, 용량소자에 축적된 전하를 변동시키지 않도록 하기 위해, 전류원회로의 설정동작을, 어떤 주기로 행하고 있어, 전하를 리플래시할 필요가 생긴다.
용량소자에 축적된 전하를 리플래시하는 동작은, 1프레임기간에 대하여, 몇번 행해도 된다. 혹은, 수프레임기간에 대하여, 1회 행해도 된다.
이때 도 73에서는, 전류원회로의 설정동작은, 어드레스기간 Ta1과 Ta2에서, 1회씩 행하고 있다. 어느 만큼의 빈도로 설정동작을 행하는지는, 전류원회로가 갖는 용량소자의 전하의 보존상황에 의해, 적절히 결정하면 된다.
다음에, 도 73과는, 신호선 구동회로에 배치된 전류원회로의 설정동작의 타이밍이 다른 경우에 대하여, 도 74에 나타낸다.
도 74에서는 어드레스기간(신호선 구동회로의 전류원회로의 입력동작을 일으키고 있는 기간)과, 신호선 구동회로의 전류원회로의 설정동작기간을 분리하였다. 요컨대, 설정제어선을 이용하여, 어드레스기간 중, 요컨대, 전류원회로의 입력동작 중에는, 전류원회로의 설정동작을 행하지 않도록 하였다. 또한, 어드레스기간과 어드레스기간과의 간극의 기간에 있어서, 요컨대, 전류원회로의 입력동작을 행하고 있지 않을 때에, 전류원회로의 설정동작을 행하도록 하였다.
이와 같이, 신호선 구동회로의 전류원회로의 설정동작과 입력동작을 따로따로 행함으로써, 각각의 동작의 동작속도를 바꿀 수 있다. 요컨대, 시프트 레지스터 411이 출력하는 샘플링펄스의 주파수를, 바꾸는 것을 할 수 있다. 따라서, 신호선 구동회로의 전류원회로의 설정동작을 행하는 경우만, 시프트 레지스터 411의 동작을 느리게 할 수 있다. 그 결과, 전류원회로의 설정동작을, 충분한 시간을 걸어 행할 수 있어, 보다 정확히 설정동작을 행하는 것이 가능해진다.
따라서, 도 74의 경우는, 신호선 구동회로의 전류원회로에 대한 설정동작과 입력동작이, 동시에 행할 수 없는 구성을 사용해도 된다.
이때, 전류원회로의 설정동작을 행하기 위해, 시프트 레지스터 411이 동작하고 있어도, 화소에서의 주사선(게이트선)이 선택되어 있지 않으면, 화소에는, 전혀 영향을 주지 않는다. 요컨대, 어드레스기간 중에는, 주사선(게이트선)이 선택되고 있지 않으므로, 화소에는, 전혀 영향을 주지 않는다.
또한, 시프트 레지스터 411이, 도 43, 도 44, 도 45, 도 46 등과 같이, 복수의 배선을 랜덤하게 선택할 수 있는 회로인 경우는, 1회의 어드레스기간과 어드레스기간의 간극의 기간, 요컨대, 전류원회로가 입력동작을 행하고 있지 않은 기간의 1구간 내에서, 모든 전류원회로의 설정동작을 끝낼 필요가 없다. 요컨대, 수프레임기간 걸어, 모든 전류원회로의 설정동작을 끝내도록 해도 된다. 혹은, 1프레임기간 내에, 어드레스기간과 어드레스기간의 간극의 기간이 복수 있는 경우는, 그것들의 기간으로부터 선택된 몇개인가의 기간을 사용하여, 전류원회로의 설정동작을 행해도 된다. 이때의 타이밍 차트를, 도 75에 나타낸다.
다음에, 화소의 타입이 신호선에 비디오신호를 입력하고, 화소용 전류선에, 비디오신호와는 무관계한 일정한 전류를 입력하는 타입인 경우에 대하여 기술한다. 신호선 구동회로는, 도 63a의 구성으로 한다. 화소는, 도 63b, 도 13c, 도 71a, 도 71b 등으로 한다. 단, 이 화소구성인 경우, 화소의 전류원회로에 대해서도, 설정동작을 행할 필요가 있다. 그 때문에, 화소의 전류원회로의 설정동작과 입력동작을 동시에 할 수 있는지 어떤지에 따라, 타이밍 차트가 다르게 된다. 우선, 화소의 전류원회로의 설정동작과 입력동작을 동시에 할 수 있는 경우, 요컨대, 화소가 도 13c일 때의 타이밍 차트를 도 76에 나타낸다.
우선 화상표시동작, 요컨대, 화소의 스위칭용 트랜지스터와 구동용 트랜지스터 등에 관한 동작에 대하여 기술한다. 단, 도 72의 경우와 거의 같기 때문에, 간단히 기술한다.
우선, 최초의 서브프레임기간 SF1이 시작된다. 1행씩 주사선(도 13c에서의 제1 주사선 1122)을 선택하고, 신호선(도 13c에서의 1121)으로부터 비디오신호를 입력해 간다. 이 비디오신호는, 통상, 전압이지만, 전류이어도 상관없다. 그리고, 점등기간 Ts1이 종료되면, 다음 서브프레임기간 SF2가 시작되고, SF1과 마찬가지로 주사시킨다. 그 후, 그 다음 서브프레임기간 SF3이 시작되고, 마찬가지로 주사시켜 간다. 단, 점등기간의 길이 Ts3이, 어드레스기간의 길이 Ta3보다도 짧기 때문에, 강제적으로, 발광하지 않도록 해 간다. 요컨대, 입력한 비디오신호를 소거하해 간다. 혹은, 발광소자에 전류가 흐르지 않도록 한다. 소거하기 위해서는, 제2 주사선(도 13c에서의 제2 주사선 1123)을 1행씩 선택해 간다. 그렇게 하면, 비디오신호가 소거되고, 구동용 TFT 1127이 오프상태가 되어, 비발광상태로 할 수 있다. 그 후, 다음 서브프레임 SF4가 시작된다. 여기서도, SF3과 마찬가지로 주사시켜, 동일하게 비발광상태로 해 간다.
다음에, 화소의 전류원회로에 대한 설정동작에 대하여 기술한다. 도 13c의 경우, 화소의 전류원회로의 설정동작과 입력동작은, 동시에 행할 수 있다. 따라서, 화소의 전류원회로의 설정동작은, 임의의 타이밍으로 행하면 된다.
신호선 구동회로의 전류원회로의 설정동작은, 입력동작(화소의 전류원회로의 설정동작)과 동시에 할 수 있는 경우에는, 언제 행해도 된다. 신호선 구동회로의 전류원회로의 설정동작은, 입력동작(화소의 전류원회로의 설정동작)과 동시에 할 수 없는 경우는, 입력동작(화소의 전류원회로의 설정동작)을 행하고 있는 기간 이외일 때에 행하면 된다.
신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)이 동시에 할 수 있는 경우는, 도 63a의 정전류회로 414가, 도 35의 회로인 경우, 요컨대, 도 68의 경우에 해당한다. 혹은, 도 63a의 정전류회로 414가 도 34이고, 또한, 전류원회로 420이 도 23c, 도 23d, 도 23e 등인 경우에 해당한다.
신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)을 동시에 할 수 없는 경우는, 도 63a의 정전류회로 414가, 도 34이고, 또한, 전류원회로 420이 도 23a, 도 23b 등인 경우, 요컨대, 도 64인 경우에 해당한다.
따라서, 도 76에는, 신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작이 동시에 할 수 없는 경우의 타이밍 차트를 나타낸다. 신호선 구동회로의 전류원회로의 설정동작은, 어드레스기간 중에 행해진다라고 하면, 화소의 전류원회로의 설정동작은, 어드레스기간과 어드레스기간의 간극의 기간에 행해진다.
신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)을 동시에 할 수 있는 경우는, 화소의 전류원회로의 설정동작은, 임의의 기간에 행하면 된다.
도 76의 경우, 각각의 어드레스기간에서의, 각 행의 주사선(게이트선)의 선택기간 중에 있어서, 신호선 구동회로의 전류원회로의 설정동작을 행하고 있다. 다음에, 도 66이나 도 69와 같이, 설정제어선이나 논리연산자가 배치된 경우의 타이밍 차트에 대하여 기술한다. 도 66이나 도 69에서는, 설정제어선에 의해, 전류원회로의 설정동작을 행하는지 아닌지를 제어할 수 있다. 따라서, 어떤 어드레스기간 중에서의, 어떤 행의 주사선(게이트선)이 선택되어 있을 때만, 설정동작기간 Tb를 설치하고, 그 설정동작기간 Tb에서 설정동작을 행할 수 있다.
따라서, 도 77에는, 신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)을, 동시에 할 수 없는 경우의 타이밍 차트를 나타낸다. 신호선 구동회로의 전류원회로의 설정동작은, 어드레스기간의 최초의 기간에 행해진다. 도 77에서는, Ta1과 Ta2의 최초의 기간에 행해진다. 따라서, 화소의 전류원회로의 설정동작은, 그 이외의 기간에 행해진다. 요컨대, 어드레스기간 중에도, 화소의 전류원회로의 설정동작(신호선 구동회로의 전류원회로의 입력동작)을 행하는 것을 할 수 있다.
또한, 이와 같이 함으로써, 신호선 구동회로에 배치된 전류원회로의 설정동작의 회수를 감하는 것을 할 수 있다. 그 때문에, 소비전력을 감소할 수 있다.
이때, 전류원회로 420에는, 게이트·소스 사이에 접속된 용량소자가 배치되어 있다. 그 용량소자에는 전류원회로의 설정동작에 의해, 전하가 축적된다. 이상적으로는, 전류원회로의 설정동작은, 전원을 입력했을 때에 1회만 행하면 된다. 왜냐하면, 용량소자에 축적되는 전하량은, 동작상태나 시간 등에 의해 변화시킬 필요가 없고, 또한, 변화하지 않기 때문이다. 따라서, 신호선 구동회로의 전류원회로의 설정동작은, 임의의 타이밍에서, 임의의 회수만 행하면 된다.
그렇지만, 현실적으로는, 용량소자에는, 여러가지 노이즈가 들어가거나, 용량소자와 접속되어 있는 트랜지스터의 누설전류가 흐르거나 한다. 그 결과, 용량소자에 축적되는 전하량이, 시간과 동시에 변화되어 버리는 경우가 있다. 전하량이 변화되면, 전류원회로로부터 출력되는 전류, 즉, 화소에 입력되는 전류도, 변화되어 버린다. 그 결과, 화소의 휘도도 변화되어 버린다. 그래서, 용량소자에 축적된 전하를 변동시키지 않도록 하기 위해, 전류원회로의 설정동작을, 어떤 주기로 행하고 있어, 전하를 리플래시할 필요가 생긴다.
용량소자에 축적된 전하를 리플래시하는 동작은, 1프레임기간에 대하여, 몇번 행해도 된다. 혹은, 수프레임기간에 대하여, 1회 행해도 된다.
도 77에서는 전류원회로의 설정동작은 어드레스기간 Ta1과 Ta2에서, 1회씩 행하고 있다. 어느 만큼의 빈도로 설정동작을 행하는지는, 전류원회로가 갖는 용량소자의 전하의 보존상황에 의해, 적절히 결정하면 된다.
다음에, 도 77과는 신호선 구동회로에 배치된 전류원회로의 설정동작의 타이밍이 다른 경우에 대하여, 도 78에 나타낸다.
도 78에서는, 설정제어선을 이용하여, 어드레스기간 중에는, 신호선 구동회로의 전류원회로의 설정동작을 행하지 않도록 하고, 어드레스기간과 어드레스기간과의 간극의 기간에 있어서, 전류원회로의 설정동작을 행하도록 한다. 그리고, 신호선 구동회로의 전류원회로의 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)은, 신호선 구동회로의 전류원회로의 설정동작과 동시에 할 수 없는 경우는, 설정동작을 행하고 있지 않은 기간에 행하도록 하였다. 설정동작과 입력동작을 동시에 할 수 있는 경우는, 신호선 구동회로의 전류원회로의 입력동작을 행하는 타이밍은 언제라도 좋다.
이와 같이, 신호선 구동회로의 전류원회로의 설정동작을 어드레스기간 이외의 기간에 행함으로써, 어드레스기간에서의 동작과 설정동작에서의 동작으로, 동작속도를 바꿀 수 있다. 요컨대, 시프트 레지스터 411이 출력하는 샘플링펄스의 주파수를, 바꾸는 것을 할 수 있다. 따라서, 신호선구동회로의 전류원회로의 설정동작을 행하는 경우에만, 시프트 레지스터 411의 동작을 느리게 할 수 있다. 그 결과, 전류원회로의 설정동작을, 충분한 시간을 들여 행할 수 있어, 보다 정확하게 설정동작을 행하는 것이 가능해진다.
이때, 전류원회로의 설정동작을 행하기 위해, 시프트 레지스터 411이 동작하고 있어도, 화소에서의 주사선(게이트선)이 선택되어 있지 않으면, 화소에는, 전혀 영향을 주지 않는다. 요컨대, 어드레스기간 중에는, 주사선(게이트선)이 선택되어 있지 않기 때문에, 화소에는, 전혀 영향을 주지 않는다.
또한, 시프트 레지스터 411이, 도 43, 도 44, 도 45, 도 46 등과 같이, 랜덤하게 배선을 선택할 수 있는 회로인 경우는, 1회의 어드레스기간과 어드레스기간의 간극의 기간의 1구간 내에서, 모든 전류원회로의 설정동작을 끝낼 필요가 없다. 요컨대, 수프레임기간 걸려, 모든 전류원회로의 설정동작을 끝내도록 해도 된다. 혹은, 1프레임기간 내에, 어드레스기간과 어드레스기간의 간극의 기간이 복수 있는 경우는, 그것들의 기간으로부터 선택된 몇개인가를 사용하여, 전류원회로의 설정동작을 행해도 된다. 이때의 타이밍 차트를, 도 79에 나타낸다.
다음에, 화소의 타입이, 신호선에 비디오신호를 입력하고, 화소용 전류선에, 비디오신호와는 무관계한 일정한 전류를 입력하는 타입이고, 또한, 화소의 전류원회로의 설정동작과 입력동작을 동시에 할 수 없는 경우, 요컨대, 화소가 도 71a, 도 71b일 때의 타이밍 차트를 도 80에 나타낸다.
우선, 화상표시동작, 요컨대, 화소의 스위칭용 트랜지스터와 구동용 트랜지스터 등에 관한 동작은, 도 76의 경우와 거의 동일하기 때문에, 간단히 기술한다.
우선, 최초의 서브프레임기간 SF1이 시작된다. 1행씩 주사선(도 71a, 도 71b에서의 제1 주사선 1122)을 선택하고, 신호선(도 71a, 도 71b에서의 1121)으로부터 비디오신호를 입력하고 있다. 이 비디오신호는, 통상, 전압이지만, 전류라도 괜찮다. 그리고, 점등기간 Ts1이 종료하면, 다음 서브프레임기간 SF2가 시작되고, SF1과 마찬가지로 주사시킨다. 그 후, 그 다음 서브프레임기간 SF3이 시작되고, 마찬가지로 주사시켜 간다. 단, 점등기간의 길이 Ts3이, 어드레스기간의 길이 Ta3보다도 짧기 때문에, 강제적으로, 발광하지 않도록 해 간다. 요컨대, 입력한 비디오신호를 소거해 간다. 혹은, 발광소자에 전류가 흐르지 않도록 한다. 발광소자에 전류가 흐르지 않도록 하기 위해서는, 제2 주사선(도 13c에서의 제2 주사선 1123)을 1행씩 비선택상태로 해 간다. 그렇게 하면, 소거용 TFT 1127이 오프상태가 되어, 전류가 흐르는 경로가 차단되고, 비발광상태로 할 수 있다. 그 후, 다음의 서브프레임 SF4가 시작된다. 여기서도, SF3과 마찬가지로 주사시켜, 동일하게 비발광상태로 해 간다.
다음에, 화소의 전류원회로에 대한 설정동작에 대하여 기술한다. 도 71a, 도 71b인 경우, 화소의 전류원회로의 설정동작과 입력동작과는 동시에 행할 수 없다. 따라서, 화소의 전류원회로의 설정동작은, 화소의 전류원회로가 입력동작을 행하고 있지 않을 때, 요컨대, 발광소자에 전류가 흐르고 있지 않을 때에 행하면 된다.
신호선 구동회로의 전류원회로의 설정동작은, 입력동작(화소의 전류원회로의 설정동작)과 동시에 할 수 있는 경우는, 언제 행해도 된다. 신호선 구동회로의 전류원회로의 설정동작이, 입력동작(화소의 전류원회로의 설정동작)과 동시에 할 수 없는 경우는 입력동작(화소의 전류원회로의 설정동작)을 행하고 있는 기간 이외일 때에 행하면 된다.
신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)과 동시에 할 수 있는 경우는, 도 63a의 정전류회로 414가 도 35의 회로의 경우, 요컨대, 도 68인 경우에 해당한다. 혹은, 도 63a의 정전류회로 414가 도 34이고, 또한, 전류원회로 420이 도 23c, 도 23d, 도 23e 등인 경우에 해당한다.
신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)을 동시에 할 수 없는 경우는, 도 63a의 정전류회로 414가 도 34이고, 또한, 전류원회로 420이 도 23a, 도 23b 등인 경우, 요컨대, 도 64인 경우에 해당한다.
따라서, 도 80에는, 신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)을 동시에 할 수 있는 경우의 타이밍 차트를 나타낸다. 신호선 구동회로의 전류원회로의 설정동작은, 어드레스기간 중에 행해진다. 화소의 전류원회로의 설정동작은, 화소의 전류원회로가 입력동작을 행하고 있지 않을 때, 요컨대, 발광소자에 전류가 흐르고 있지 않을 때인 비점등기간(비발광기간)(Td3, Td4)에 행하고, 신호선 구동회로의 전류원회로의 설정동작은, 그 이외일 때에 행하면 된다. 비점등기간(비발광기간)(Td3, Td4)은, 어드레스기간과 겹쳐져 있는 경우가 많다.
도 80인 경우, 각각의 어드레스기간에서의, 각 행의 주사선(게이트선)의 선택기간 중에 있어서, 신호선 구동회로의 전류원회로의 설정동작을 행한다. 다음에, 도 66이나 도 69와 같이, 설정제어선이나 논리연산자가 있는 경우의 타이밍 차트에 대하여 기술한다. 도 66이나 도 69에서는, 설정제어선에 의해, 전류원회로의 설정동작을 행하는지 어떤지를 제어할 수 있다. 따라서, 어떤 어드레스기간 중에서의, 어떤 행의 주사선(게이트선)이 선택되어 있을 때만, 설정동작기간 Tb를 설정하고, 그 설정동작기간 Tb에서 설정동작을 행할 수 있다.
따라서, 도 81에는, 신호선 구동회로의 전류원회로의 설정동작과 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의. 설정동작)을 동시에 할 수 없는 경우의 타이밍 차트를 나타낸다. 신호선 구동회로의 전류원회로의 설정동작은, 화소의 전류원회로의 설정동작을 행하고 있지 않은 기간에 행해진다. 도 81에서는, Ta2의 기간에 행해진다. 화소의 전류원회로의 설정동작은, 그 이외의 기간에 행해진다. 따라서, 화소의 전류원회로의 설정동작(신호선 구동회로의 전류원회로의 입력동작)을 행하는 기간을 피하여, 신호선 구동회로의 전류원회로의 설정동작을 행하는 것을 할 수 있다.
또한, 이와 같이 함으로써, 신호선 구동회로에 배치된 전류원회로의 설정동작의 회수를 감하는 것을 할 수 있다. 그 때문에, 소비전력을 감소할 수 있다. 이때, 신호선 구동회로의 전류원회로의 설정동작은, 임의의 타이밍으로, 임의의 회수만 행하면 된다. 단, 전류원회로에 배치되어 있는 용량소자에 축적된 전하를 변동시키지 않도록 하기 위해, 전류원회로의 설정동작을, 어떤 주기로 행하고 있어, 전하를 리플래시할 필요가 생긴다. 그래서, 용량소자에 축적된 전하를 리플래시하는 동작은, 1프레임기간에 대하여, 몇번 행해도 된다. 혹은, 수프레임기간에 대하여, 1회 행해도 된다.
도 81에서는, 전류원회로의 설정동작은, 어드레스기간 Ta2가 있는 기간에 있어서, 1회만 행하고 있다. 어느 만큼의 빈도로 설정동작을 행할는지는, 전류원회로가 갖는 용량소자의 전하의 보존상황에 의해, 적절히 결정하면 된다.
다음에, 도 81과는, 신호선 구동회로에 배치된 전류원회로의 설정동작의 타이밍이 다른 경우에 대하여, 도 82에 나타낸다.
도 82에서는, 설정제어선을 이용하여, 어드레스기간 중에는, 신호선 구동회로의 전류원회로의 설정동작을 행하지 않도록 하고, 어드레스기간과 어드레스기간과의 간극의 기간에 있어서, 전류원회로의 설정동작을 행하도록 한다. 그리고, 신호선 구동회로의 전류원회로의 입력동작(화소로의 전류의 출력, 요컨대, 화소의 전류원회로의 설정동작)은, 화소의 전류원회로가 입력동작을 행하고 있지 않을 때, 요컨대, 발광소자에 전류가 흐르고 있지 않을 때인 비점등기간(비발광기간)(Td3, Td4)에 행한다.
이와 같이 함으로써, 신호선 구동회로의 전류원회로의 설정동작과 입력동작을, 동시에 행하지 않는 것이 가능해진다.
이와 같이, 신호선 구동회로의 전류원회로의 설정동작을 어드레스기간 이외의 기간에 행함으로써, 어드레스기간에서의 동작과 설정동작에서의 동작으로, 동작속도를 바꿀 수 있다. 요컨대, 시프트 레지스터 411이 출력하는 샘플링펄스의 주파수를, 바꾸는 것을 할 수 있다. 따라서, 신호선 구동회로의 전류원회로의 설정동작을 행하는 경우만, 시프트 레지스터 411의 동작을 느리게 할 수 있다. 그 결과, 전류원회로의 설정동작을, 충분한 시간을 걸어 행할 수 있어, 보다 정확히 설정동작을 행하는 것이 가능해진다.
이때, 전류원회로의 설정동작을 행하기 위해, 시프트 레지스터 411이 동작하고 있어도, 화소에서의 주사선(게이트선)이 선택되어 있지 않으면, 화소에는, 전혀 영향을 주지 않는다. 요컨대, 어드레스기간 중에는, 주사선(게이트선)이 선택되어 있지 않기 때문에, 화소에는, 전혀 영향을 주지 않는다.
또한, 시프트 레지스터 411이, 도 43, 도 44, 도 45, 도 46 등과 같이, 복수의 배선을 랜덤하게 선택할 수 있는 회로인 경우는, 1회정도의 어드레스기간과 어드레스기간의 간극의 기간의 1구간 내에서, 모든 전류원회로의 설정동작을 끝낼 필요가 없다. 요컨대, 수프레임기간 걸려, 모든 전류원회로의 설정동작을 끝내도록 해도 된다. 혹은, 1프레임기간 내에, 어드레스기간과 어드레스기간의 간극의 기간이 복수 있는 경우는, 그것들의 기간으로부터 선택된 몇개인가의 기간을 사용하여, 전류원회로의 설정동작을 행해도 된다. 이때의 타이밍 차트를, 도 83에 나타낸다.
이때, 화소의 전류원회로에 대한 설정동작이, 비점등기간만으로는, 기간이 짧은 경우가 있다. 그와 같을 때는, 도 84와 같이, 각 어드레스기간 전에, 강제적으로 비점등기간을 설치하고, 그 비점등기간에 있어서, 화소의 전류원회로에 대한 설정동작을 행해도 된다.
지금까지는, 디지털계조와 시간계조를 조합한 경우에서의, 타이밍 차트에 대하여 기술해 왔다. 다음에, 아날로그계조인 경우의 타이밍차트에 대하여 기술한다. 여기서도, 신호선 구동회로의 전류원회로에 대한 설정동작과 입력동작을 동시에 행할 수 없는 경우의 타이밍 차트에 대하여 기술한다.
우선, 화소는, 도 13a 또는 도 13b로 한다. 신호선 구동회로는, 도 27 또는 도 54의 구성, 요컨대, 도 29, 도 7, 도 8, 도 55와 같은 회로로 한다. 이때의 타이밍 차트를 도 85에 나타낸다.
1행씩 주사선(도 13a에서의 제1 주사선 1102나 도 13b에서의 제1 주사선 1132)을 선택하고, 신호선(도 13a에서의 1101이나 도 13b에서의 1131)으로부터 전류를 입력해 간다. 이 전류는, 비디오신호에 따른 값으로 되어 있다. 이것을, 1프레임기간 걸어 행한다.
이상이, 화상표시동작, 요컨대, 화소의 동작에 관한 타이밍 차트이다. 다음에, 신호선 구동회로에 배치된 전류원회로의 설정동작의 타이밍에 대하여 기술한다. 여기서의 전류원회로는, 설정동작과 입력동작이과는, 동시에 행할 수 있는 것에 대하여 기술한다. 따라서, 정전류회로에 도 57이나 도 58 등을 적용한 경우에 해당한다.
신호선 구동회로의 전류원회로의 입력동작은, 통상은, 1프레임기간을 걸어 행해진다. 그리고, 도 85에 나타내는 바와 같이, 1프레임기간을 걸어 신호선 구동회로의 전류원회로의 설정동작을 행하여 간다.
다음에, 도 53, 도 60, 도 59, 도 61, 도 62와 같이, 설정제어선이나 논리연산자가 있는 경우의 타이밍 차트에 대하여 기술한다. 이 경우, 설정제어선에 의해, 전류원회로의 설정동작을 행하는지 아닌지가 제어된다.
이때, 도 60에서, 제1∼제3 설정제어선까지는, 어느쪽의 전류원회로에 설정동작을 행하고, 어느쪽의 전류원회로에 입력동작을 시키는지를 제어하고 있다. 그리고, 제4 설정제어선은, 전류원회로의 설정동작을 행하는지 어떤지를 제어하고 있다.
따라서, 도 86에 나타내는 바와 같이, 주사선(게이트선)이 선택되어 있는 기간만큼, 설정동작기간 Tb를 설정하고, 그 설정동작기간 Tb에서 설정동작을 행할 수 있다.
이 경우, 도 61이나 도 60인 경우는, 신호선 구동회로에 배치된 전류원회로의 설정동작과 입력동작을 동시에 할 수 있기 때문에, 설정동작을 행하는 타이밍에 관한 문제는 생기지 않는다. 신호선 구동회로의 전류원회로의 설정동작과 입력동작을 동시에 할 수 없는 경우는, 주사선이 선택되어 있을 때, 요컨대 최초의 기간만, 신호선 구동회로의 전류원회로의 입력동작을 정지하고, 설정동작을 행하도록 하면 된다. 이때, 그 기간은, 귀선기간과 일치시켜도 된다.
또한, 도 9와 같이, 주사선이 선택될 때, 매행에서 설정동작을 행할 필요는 없다. 또한, 도 86이나 도 9에서는, 전류원회로를 제어하는 회로(시프트 레지스터)에서, 도 43 등의 회로를 사용하여, 랜덤하게 전류원회로를 선택할 수 있도록 하는 것이 바람직하다. 또한, 도 44, 도 45, 도 46 등의 회로를 사용해도 된다.
혹은, 도 10이나 도 11에 나타내는 바와 같이, 신호선 구동회로의 전류원회로의 입력동작(비디오신호의 입력동작, 요컨대, 화소로의 전류의 출력)은, 1프레임기간 중의 몇할인지의 기간으로 행하고, 나머지의 기간으로, 신호선 구동회로의 전류원회로의 설정동작을 행해도 된다. 이 경우, 신호선 구동회로의 전류원회로의 설정동작과 입력동작과는, 동시에 행할 수 없어도 된다.
그 때, 신호선구동회로의 전류원회로의 설정동작을 행하는 경우, 도 10에 나타내는 바와 같이, 전류원회로에 대하여, 1열씩 설정동작을 행해도 된다. 혹은, 도 43, 도 44, 도 45, 도 46 등의 회로를 사용하여, 랜덤하게 전류원회로를 선택할 수 있도록 하여, 1프레임기간 내에서는, 모든 전류원회로에 대하여 설정동작을 행하지 않아도 된다. 요컨대, 수프레임기간 이상 걸어, 모든 전류원회로에 대하여, 설정동작을 행해도 된다. 그 경우, 1개의 전류원회로에 대하여, 긴 시간을 걸어 설정동작을 행할 수 있기 때문에, 보다 정확히 설정하는 것이 가능해진다.
이때, 신호선 구동회로의 전류원회로의 설정동작을 행하는 경우, 전류가 누설되거나, 별도의 전류가 들어오거나 하는 것이 없는 상태로 행할 필요가 있다. 따라서, 도 29에서의 트랜지스터 182, 도 55에서의 트랜지스터 A, B, C 등은, 신호선 구동회로의 전류원회로의 설정동작을 행하기 이전에는, 오프상태로 해 놓아야 한다. 단, 도 56과 같이, 트랜지스터 193이 배치되어 있고, 전류가 누설되거나, 별도의 전류가 들어오거나 하는 것이 없는 경우는, 고려할 필요는 없다.
본 실시예는, 실시형태 1∼8, 실시예 1과 임의로 조합하는 것이 가능하다.
<실시예 3>
본 실시예에서는, 컬러표시를 행하는 경우의 연구에 대하여 기술한다.
발광소자가 유기 EL 소자인 경우, 그 발광소자에 동일한 크기의 전류를 흐르게 해도, 색깔에 따라서, 그 휘도가 다른 경우가 있다. 또한, 발광소자가 경시적인 요인 등에 의해 열화한 경우, 그 열화의 정도는, 색깔에 따라 다르다. 그 때문에, 발광소자를 사용한 발광장치에 있어서, 컬러표시를 행할 때는, 그 화이트 밸런스를 조절하기 위해 다양한 연구가 필요하다.
가장 단순한 수법은, 화소에 입력하는 전류의 크기를 색깔에 의해 변경하는 것이다. 그 때문에, 비디오 신호용 정전류원의 전류의 크기를 색깔에 따라 변경하면 된다.
그 밖의 수법으로서는, 화소, 신호선 구동회로, 비디오 신호용 정전류원 등에 있어서, 도 20과 같은 회로를 사용하는 것이다. 그리고, 커렌트미러회로를 구성하고 있는 2개의 트랜지스터의 W/L의 비율을 색깔에 따라 변경하는 것이다. 이에 따라, 화소에 입력하는 전류의 크기가 색깔에 따라 달라지게 된다.
또 다른 수법으로서는, 점등기간의 길이를 색깔에 따라 변경하는 것이다. 이것은, 시간계조방식을 사용하고 있는 경우에도, 또한 사용하고 있지 않은 경우에도, 어느쪽이라도 적용할 수 있다. 본 수법에 의해, 각 화소의 휘도를 조절할 수 있다.
이상과 같은 수법을 사용함으로써, 혹은, 조합하여 사용함으로써, 화이트 밸런스를 용이하게 조절할 수 있다.
본 실시예는, 실시형태 1∼8, 실시예 1, 2와 임의로 조합하는 것이 가능하다.
<실시예 4>
본 실시예에서는, 본 발명의 발광장치(반도체장치)의 외관에 대하여, 도 12를 사용하여 설명한다. 도 12는, 트랜지스터가 형성된 소자기판을 실링재에 의해 밀봉함으로써 형성된 발광장치의 평면도이고, 도 12b는, 도 12a의 A-A'에서의 단면도, 도 12c는 도 12a의 B-B'에서의 단면도이다.
기판 4001 상에 설치된 화소부 4002와, 소스신호선 구동회로 4003과, 게이트 신호선 구동회로 4004a, b를 둘러싸도록 하여, 밀봉재 4009가 설치된다. 또한 화소부 4002와, 소스신호선 구동회로 4003과, 게이트 신호선 구동회로 4004a, b와의 상에 실링재 4008이 설치된다. 따라서 화소부 4002와, 소스신호선 구동회로 4003과, 게이트 신호선 구동회로 4004a, b와는, 기판 4001과 밀봉재 4009와 실링재 4008에 의해, 충전재 4210으로 밀봉되어 있다.
또한 기판 4001 상에 설치된 화소부 4002와, 소스신호선 구동회로 4003과, 게이트 신호선 구동회로 4004a, b는, 복수의 TFT를 가지고 있다. 도 12b에서는 대표적으로, 하지막 4010 상에 형성된, 소스신호선 구동회로 4003에 포함되는 구동 TFT(단, 여기서는 n채널형 TFT와 p채널형 TFT를 도시) 4201 및 화소부 4002에 포함되는 소거용 TFT 4202를 도시하였다.
본 실시예에서는, 구동 TFT 4201에는 공지의 방법으로 제작된 p채널형 TFT 또는 n채널형 TFT가 사용되고, 소거용 TFT 4202에는 공지의 방법으로 제작된 n채널형 TFT가 사용된다.
구동 TFT 4201 및 소거용 TFT 4202 상에는 층간절연막(평탄화막) 4301이 형성되고, 그 위에 소거용 TFT 4202의 드레인과 전기적으로 접속하는 화소전극(양극) 4203이 형성된다. 화소전극 4203으로서는 일함수가 큰 투명도전막이 사용된다. 투명도전막으로서는, 산화인듐과 산화주석과의 화합물, 산화인듐과 산화아연과의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 상기 투명도전막에 갈륨을 첨가한 것을 사용해도 된다.
그리고, 화소전극 4203 상에는 절연막 4302가 형성되고, 절연막 4302는 화소전극 4203 상에 개구부가 형성되어 있다. 이 개구부에서, 화소전극 4203 상에는 발광층 4204가 형성된다. 발광층 4204는 공지의 발광재료 또는 무기발광재료를 사용할 수 있다. 또한, 발광재료에는 저분자계(모노머계)재료와 고분자계(폴리머계)재료가 있지만 어느 쪽을 사용해도 된다.
발광층 4204의 형성방법은 공지의 증착기술 또는 도포법 기술을 사용하면 된다. 또한, 발광층 4204의 구조는 정공주입층, 정공수송층, 발광층, 전자수송층 또는 전자주입층을 임의로 조합하여 적층구조 또는 단층구조로 하면 된다.
발광층 4204 상에는 차광성을 갖는 도전막(대표적으로는 알루미늄, 구리 또는 은을 주성분으로 하는 도전막 또는 그것들과 다른 도전막과의 적층막)으로 이루어지는 음극 4205가 형성된다. 또한, 음극 4205와 발광층 4204의 계면에 존재하는 수분이나 산소는 극력 배제해 두는 것이 바람직하다. 따라서, 발광층 4204를 질소 또는 희가스분위기에서 형성하고, 산소나 수분에 접촉되지 않은 상태로 음극 4205를 형성한다고 했던 연구가 필요하다. 본 실시예에서는 멀티챔버방식(클러스터 툴방식)의 막형성장치를 사용함으로써 전술한 바와 같이 막형성을 가능하게 한다. 그리고 음극 4205는 소정의 전압이 공급되어 있다.
이상과 같이 하여, 화소전극(양극) 4203, 발광층 4204 및 음극 4205로 이루어지는 발광소자 4303이 형성된다. 그리고 발광소자 4303을 덮도록, 절연막 상에 보호막이 형성되어 있다. 보호막은, 발광소자 4303에 산소나 수분 등이 들어가는 것을 막는 데 효과적이다.
4005a는 전원선에 접속된 인출배선이고, 소거용 TFT 4202의 소스영역에 전기적으로 접속되어 있다. 인출배선 4005a는 밀봉재 4009와 기판 4001과의 사이를 통해, 이방도전성필름 4300을 통해 FPC 4006이 갖는 FPC용 배선 4301에 전기적으로 접속된다.
실링재(4008)로서는, 유리재, 금속재(대표적으로는 스테인레스재), 세라믹재, 플라스틱재(플라스틱필름도 포함함)를 사용할 수 있다. 플라스틱재로서는, FRP(Fiber glass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드)필름, 마일라 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄 필름을 PVF 필름이나 마일라 필름으로 끼운 구조의 시이트를 사용하는 것도 할 수 있다.
단, 발광층으로부터의 광의 방사방향이 커버재측으로 향하는 경우에는 커버재는 투명하지 않으면 안된다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름 같은 투명물질을 사용한다.
또한, 충전재 4210으로서는 질소나 아르곤 등의 불활성인 기체 외에, 자외선경화수지 또는 열경화수지를 사용할 수 있어, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시수지, 실리콘수지, PVB(폴리비닐부틸랄) 또는 EVA(에틸렌비닐아세테이트)를 사용할 수 있다. 본 실시예에서는 충전재로서 질소를 사용하였다.
또한 충전재 4210을 흡습성물질(바람직하게는 산화바륨) 또는 산소를 흡착할 수 있는 물질에 노출해 두기 때문에, 실링재 4008의 기판 4001 측의 면에 오목부 4007을 설치하여 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 배치한다. 그리고, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)이 비산되지 않도록, 오목부 커버재 4208에 의해 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 오목부 4007에 유지되어 있다. 이때 오목부 커버재 4208은 눈금이 세밀한 메시형상으로 되어 있고, 공기나 수분은 통과시켜, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 통과시키지 않은 구성으로 되어 있다. 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 설치함으로써, 발광소자 4303의 열화를 억제할 수 있다.
도 12c에 나타내는 바와 같이, 화소전극 4203이 형성되면 동시에, 인출배선 4005a 상에 접하도록 도전성막 4203a가 형성된다.
또한, 이방도전성 필름 4300은 도전성필러 4300a를 가지고 있다. 기판 4001과 FPC 4006을 열압착함으로써, 기판 4001 상의 도전성막 4203a와 FPC 4006 상의 FPC용 배선 4301이, 도전성필러 4300a에 의해 전기적으로 접속된다.
본 실시예는, 실시형태 1∼10, 실시예 1∼3과 임의로 조합하는 것이 가능하다.
<실시예 5>
발광장치는 자발광형이기 때문에, 액정디스플레이에 비해, 밝은 장소에서의 시인성에 뛰어나고, 시야각이 넓다. 따라서, 여러가지 전자기기의 표시부에 사용할 수 있다.
본 발명의 발광장치를 사용한 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카오디오, 오디오 콤포넌트 스테레오 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히, 기울어진 방향에서 화면을 볼 기회가 많은 휴대정보단말은, 시야각의 넓이가 중요시되기 때문에, 발광장치를 사용하는 것이 바람직하다. 그것들 전자기기의 구체예를 도 22에 나타낸다.
도 22a는 발광장치이고, 외관 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명의 발광장치는 표시부(2003)에 사용할 수 있다. 또한 본 발명에 의해, 도 22a에 나타내는 발광장치가 완성된다. 발광장치는 자발광형이기 때문에 백라이트가 필요 없고, 액정디스플레이보다도 얇은 표시부로 할 수 있다. 이때, 발광장치는, 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 22b는 디지털스틸 카메라이고, 본체(2101), 표시부(2102), 수상부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명은 표시부(2102)로 사용할 수 있다. 또한 본 발명에 의해, 도 22b에 나타내는 디지털스틸 카메라가 완성된다.
도 22c는 노트형 퍼스널 컴퓨터이고, 본체(2201), 외관 케이스(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명은 표시부(2203)로 사용할 수 있다. 또한 본 발명에 의해, 도 22c에 나타내는 발광장치가 완성된다.
도 22d는 모바일 컴퓨터이고, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명의 발광장치는 표시부(2302)에 사용할 수 있다. 또한 본 발명에 의해, 도 22d에 나타내는 모바일 컴퓨터가 완성된다.
도 22e는 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생장치)이고, 본체(2401), 외관 케이스(2402), 표시부(A2403), 표시부(B2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부 A2403은 주로 화상정보를 표시하고, 표시부 B2404는 주로 문자정보를 표시하지만, 본 발명의 발광장치는 이들 표시부 A, B2403, 2404에 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다. 또한 본 발명에 의해, 도 22e에 나타내는 DVD 재생장치가 완성된다.
도 22f는 고글형 디스플레이(헤드마운트 디스플레이)이고, 본체(2501), 표시부(2502), 암부(2503)를 포함한다. 본 발명의 발광장치는 표시부(2502)에 사용할 수 있다. 또한 본 발명에 의해, 도 22f에 나타내는 고글형 디스플레이가 완성된다.
도 22g는 비디오 카메라이고, 본체(2601), 표시부(2602), 외관 케이스(2603), 외부접속포트(2604), 리모콘 수신부(2605), 수상부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609), 접안부(2610) 등을 포함한다. 본 발명의 발광장치는 표시부(2602)에 사용할 수 있다. 또한 본 발명에 의해, 도 22g에 나타내는 비디오 카메라가 완성된다.
여기서 도 22h는 휴대전화이고, 본체(2701), 외관 케이스(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명은 표시부(2703)로 사용할 수 있다. 이때, 표시부(2703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다. 또한 본 발명에 의해, 도 22h에 나타내는 휴대전화가 완성된다.
이때, 장래적으로 발광재료의 발광휘도가 높아지면, 출력한 화상정보를 포함하는 광을 렌즈 등으로 확대투영하여 프론트형 또는 리어형의 프로젝터에 사용하는 것도 가능하게 된다.
또한, 상기 전자기기는 인터넷이나 CATV(케이블 텔레비전) 등의 전자통신회선을 통하여 분배된 정보를 표시하는 것이 많아져, 특히 동화상정보를 표시하는 기회가 증가되고 있다. 발광재료의 응답속도는 매우 높기 때문에, 발광장치는 동화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 극력 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광부분을 배경으로서 문자정보를 발광부분으로 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한 본 실시예의 전자기기는, 실시형태 1∼6, 실시예 1∼6에 나타낸 어느 하나의 구성의 발광장치를 사용해도 된다.
상기 구성을 갖는 본 발명은, 제작공정이나 사용하는 기판의 상위에 의해 생기는 TFT의 특성변동의 영향을 억제하여, 원하는 신호전류를 외부에 공급할 수 있다.
또한 본 발명에서는, 1개의 시프트 레지스터가 2개의 역할을 갖는다. 1개의 역할은 전류원회로를 제어하는 역할이다. 또 1개의 역할은 비디오신호를 제어하는 회로, 요컨대 화상을 표시하기 위해 동작하는 회로를 제어하는 역할이고, 예를 들면 래치회로, 샘플링 스위치 및 스위치 101(신호전류 제어스위치) 등을 제어하는 역할이다. 상기 구성에 의해, 전류원회로를 제어하는 회로와, 비디오신호를 제어하는 회로의 각각의 회로의 배치가 불필요해 지기 때문에, 배치하는 회로의 소자수를 삭감하는 것이 가능하게 되고, 더욱 소자수를 삭감할 수 있기 때문에, 레이아웃면적을 축소할 수 있다. 그렇다면, 제작공정에서의 수율이 향상하여, 비용절감을 실현할 수 있다. 또한 레이아웃면적을 작게 할 수 있으면, 좁은 액자화 할 수 있기 때문에, 외관 케이스의 소형화를 실현할 수 있다.
또한, 시프트 레지스터로서, 복수의 배선을 랜덤하게 선택할 수 있는 기능을 갖는 구성을 사용한 경우, 전류원회로에 공급하는 설정신호도 랜덤하게 출력할 수 있다. 따라서, 전류원회로의 설정동작도, 1열번째로부터 마지막열번째까지 순차로 행하는 것은 아니며, 랜덤하게 행할 수 있다. 그렇다면, 전류원회로가 설정동작을 행하는 기간을 자유롭게 설정할 수 있다. 또한, 전류원회로의 용량소자에 유지된 전하의 누설의 영향을 눈에 띄지 않게 하는 것이 가능해진다. 이와 같이, 전류원회로의 설정동작을 랜덤하게 행할 수 있으면, 전류원회로의 설정동작에 따른 문제가 있었던 경우, 그 문제를 눈에 띄지 않게 할 수 있게 된다.

Claims (39)

  1. 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로에 있어서,
    상기 복수의 전류원회로의 각각은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하는 용량수단과, 상기 변환된 전압에 따른 전류를 공급하는 공급수단을 갖는 것을 특징으로 하는 신호선 구동회로.
  2. 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로에 있어서,
    1개의 배선에 대하여, 각각이 용량수단 및 공급수단을 갖는 2개의 전류원회로가 배치되고,
    상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 상기 2개의 전류원회로 중, 한쪽의 전류원회로의 용량수단은 공급된 전류를 전압으로 변환하고, 다른쪽의 전류원회로의 공급수단은 상기 변환된 전압에 따른 전류를 공급하는 것을 특징으로 하는 신호선 구동회로.
  3. 복수의 배선의 각각에 대응한 복수의 전류원회로를 갖는 신호선 구동회로에 있어서,
    1개의 배선에 대하여, n개의 전류원회로(n은 2 이상의 자연수)가 배치되고,
    상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 상기 n개의 전류원회로의 각각은 공급된 전류를 전압으로 변환하는 용량수단과, 상기 변환된 전압에 따른 전류를 공급하는 공급수단을 갖는 것을 특징으로 하는, 신호선 구동회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 n개의 전류원회로는, 서로 다른 비트에 대응한 n개의 레퍼런스용 정전류원에 접속되고,
    상기 n개의 레퍼런스용 정전류원으로부터 공급되는 전류값은, 20:21:···: 2n으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 n개의 전류원회로는, 최상위비트에 대응한 1개의 레퍼런스용 정전류원에 접속되는 것을 특징으로 하는 신호선 구동회로.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 배선은, 복수의 신호선 또는 복수의 전류선인 것을 특징으로 하는 신호선 구동회로.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 시프트 레지스터는 디코더회로로 구성되고, 상기 복수의 배선을 랜덤하게 선택하는 것을 특징으로 하는 신호선 구동회로.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 용량수단은, 상기 공급수단이 갖는 트랜지스터의 드레인과 게이트가 단락된 상태에 있을 때, 공급된 전류에 의해, 그 게이트·소스 사이에 발생하는 전압을 유지하는 것을 특징으로 하는 신호선 구동회로.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 공급수단은, 트랜지스터와, 상기 트랜지스터의 게이트와 드레인의 도통을 제어하는 제1 스위치와, 레퍼런스용 정전류원과 상기 트랜지스터의 게이트의 도통을 제어하는 제2 스위치와, 상기 트랜지스터의 드레인과 화소의 도통을 제어하는 제3 스위치를 갖는 것을 특징으로 하는 신호선 구동회로.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 용량수단은, 상기 공급수단이 갖는 제1 및 제2 트랜지스터의 양쪽의 드레인과 게이트가 단락된 상태에 있을 때, 공급된 전류에 의해, 상기 제1 또는 상기 제2 트랜지스터의 게이트·소스 사이에 발생하는 전압을 유지하는 것을 특징으로 하는 신호선 구동회로.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 공급수단은, 제1 및 제2 트랜지스터로 구성되는 커렌트미러회로와,
    상기 제1 및 상기 제2 트랜지스터의 게이트와 소스의 도통을 제어하는 제1 스위치와, 레퍼런스용 정전류원과 상기 제1 및 상기 제2 트랜지스터의 게이트의 도통을 제어하는 제2 스위치를 갖는 것을 특징으로 하는 신호선 구동회로.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 용량수단은, 상기 공급수단이 갖는 제1 및 제2 트랜지스터의 한쪽의 드레인과 게이트가 단락된 상태에 있을 때, 공급된 전류에 의해, 그 게이트·소스 사이에 발생하는 전압을 유지하는 것을 특징으로 하는 신호선 구동회로.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 공급수단은, 제1 및 제2 트랜지스터를 포함하는 커렌트미러회로와, 레퍼런스용 정전류원과 상기 제1 트랜지스터의 드레인과의 도통을 제어하는 제1 스위치와,
    상기 제1 트랜지스터의 드레인과 게이트, 상기 제1 트랜지스터의 게이트와 상기 제2 트랜지스터의 게이트, 상기 제1 및 상기 제2 트랜지스터의 게이트와 상기 레퍼런스용 정전류원으로부터 선택된 것 중 어느 1개의 도통을 제어하는 제2 스위치를 갖는 것을 특징으로 하는 신호선 구동회로.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 및 상기 제2 트랜지스터의 게이트폭/게이트길이는 동일한 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  15. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 트랜지스터의 게이트폭/게이트길이는, 상기 제2 트랜지스터의 게이트폭/게이트길이보다도 큰 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  16. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 공급수단은, 트랜지스터와, 상기 용량수단에 대한 전류의 공급을 제어하는 제1 및 제2 스위치와, 상기 트랜지스터의 게이트와 드레인의 도통을 제어하는 제3 스위치를 갖고,
    상기 트랜지스터의 게이트는 상기 제1 스위치에 접속되고, 상기 트랜지스터의 소스는 상기 제2 스위치에 접속되며, 상기 트랜지스터의 드레인은 상기 제3 스위치에 접속되는 것을 특징으로 하는 신호선 구동회로.
  17. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 공급수단은, m개의 트랜지스터를 포함하는 커렌트미러회로를 갖고,
    상기 m개의 트랜지스터의 게이트폭/게이트길이는 20:21:···:2m으로 설정되며,
    상기 m개의 트랜지스터의 드레인전류는 20:21:···:2m으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  18. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 공급수단을 구성하는 트랜지스터는 포화영역에서 동작하는 것을 특징으로 하는 신호선 구동회로.
  19. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전류원회로를 구성하는 트랜지스터의 능동층은 폴리실리콘으로 형성되는 것을 특징으로 하는 신호선 구동회로.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 기재의 상기 신호선 구동회로와, 각각에 발광소자를 포함하는 복수의 화소가 매트릭스형으로 배치된 화소부를 갖고,
    상기 발광소자에는, 상기 신호선 구동회로로부터 전류가 공급되는 것을 특징으로 하는 발광장치.
  21. 복수의 배선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치된 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의, 서브프레임기간을 갖고,
    상기 복수의 서브프레임기간의 각각은 어드레스기간과 점등기간을 가지며,
    상기 어드레스기간에 있어서, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 상기 복수의 전류원회로가 갖는 용량수단은, 공급된 전류를 전압으로 변환하고,
    상기 점등기간에 있어서, 상기 복수의 전류원회로가 갖는 공급수단은, 상기 변환된 전압에 따른 전류를 상기 화소에 공급하는 것을 특징으로 하는 발광장치의 구동방법.
  22. 복수의 배선 및 복수의 주사선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치된 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 서브프레임기간을 갖고,
    상기 복수의 서브프레임기간의 각각은 어드레스기간과 점등기간을 가지며,
    상기 점등기간은, 상기 복수의 주사선 중 어느 것도 선택되어 있지 않은 기간에 설정된 설정동작기간을 갖고,
    상기 설정동작기간에 있어서, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 상기 복수의 전류원회로가 갖는 용량수단은, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  23. 복수의 배선 및 복수의 주사선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 제1 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치되고,
    상기 복수의 화소의 각각은, 발광소자 및 제2 전류원회로 및 상기 발광소자 및 상기 제2 전류원회로의 도통을 제어하는 스위치를 가지며,
    상기 제1 및 상기 제2 전류원회로의 각각은, 용량수단 및 공급수단을 갖는 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 서브프레임기간을 갖고,
    상기 복수의 서브프레임기간의 각각은 어드레스기간과 점등기간을 가지며,
    상기 복수의 서브프레임기간으로부터 선택된 서브프레임기간이 갖는 점등기간은, 제1 또는 제2 설정동작기간을 갖고,
    상기 제1 설정동작기간에 있어서, 상기 제1 전류원회로가 갖는 상기 용량수단은, 상기 제 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하며,
    상기 제2 설정동작기간에 있어서, 상기 제2 전류원회로가 갖는 상기 용량수단은, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  24. 복수의 배선 및 복수의 주사선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설정되고,
    상기 복수의 화소의 각각은, 발광소자 및 제2 전류원회로 및 상기 발광소자 및 상기 제2 전류원회로의 도통을 제어하는 스위치를 가지며,
    상기 제1 및 상기 제2 전류원회로의 각각은, 용량수단 및 공급수단을 갖는 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 서브프레임기간을 갖고,
    상기 복수의 서브프레임기간의 각각은 어드레스기간과 점등기간을 가지며,
    상기 어드레스기간에 있어서, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 상기 제1 전류원회로가 갖는 상기 용량수단은, 공급된 전류를 전압으로 변환하고,
    상기 복수의 서브프레임기간으로부터 선택된 서브프레임기간에 있어서, 상기 제2 전류원회로가 갖는 상기 용량수단은, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  25. 복수의 배선 및 복수의 주사선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치되고,
    상기 복수의 화소의 각각은, 발광소자 및 제2 전류원회로 및 상기 발광소자 및 상기 제2 전류원회로의 도통을 제어하는 스위치를 가지며,
    상기 제1 및 상기 제2 전류원회로의 각각은, 용량수단 및 공급수단을 갖는 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 서브프레임기간을 갖고,
    상기 복수의 서브프레임기간의 각각은 어드레스기간과 점등기간을 가지며,
    상기 복수의 서브프레임기간으로부터 선택된 제1 서브프레임기간은, 상기 복수의 주사선 중 어느 것도 선택되어 있지 않은 기간에 설정된 제1 설정동작기간을 갖고,
    상기 복수의 서브프레임기간으로부터 선택된 제2 서브프레임기간은, 제2 설정동작기간을 가지며,
    상기 제1 설정동작기간에 있어서, 상기 제1 전류원회로가 갖는 상기 용량수단은, 상기 제 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하고,
    상기 제2 설정동작기간에 있어서, 상기 제2 전류원회로가 갖는 상기 용량수단은, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  26. 복수의 배선 및 복수의 주사선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치되고,
    상기 복수의 화소의 각각은, 발광소자 및 제2 전류원회로 및 상기 발광소자 및 상기 제2 전류원회로의 도통을 제어하는 스위치를 가지며,
    상기 제1 및 상기 제2 전류원회로의 각각은, 용량수단 및 공급수단을 갖는 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 서브프레임기간을 갖고,
    상기 복수의 서브프레임기간의 각각은 어드레스기간과 점등기간을 가지며, 상기 점등기간에 있어서, 상기 제1 전류원회로가 갖는 상기 용량수단은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하며,
    상기 복수의 서브프레임기간으로부터 선택된 서브프레임기간은 설정동작기간을 갖고,
    상기 설정동작기간에 있어서, 상기 제2 전류원회로가 갖는 상기 용량수단은, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  27. 복수의 배선 및 복수의 주사선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치되고,
    상기 복수의 화소의 각각은, 발광소자 및 제2 전류원회로 및 상기 발광소자 및 상기 제2 전류원회로의 도통을 제어하는 스위치를 가지며,
    상기 제1 및 상기 제2 전류원회로의 각각은, 용량수단 및 공급수단을 갖는 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 서브프레임기간을 갖고,
    상기 복수의 서브프레임기간의 각각은 어드레스기간과 점등기간을 가지며,
    상기 점등기간은, 상기 복수의 주사선 중 어느 것도 선택되어 있지 않은 기간에 설정된 설정동작기간을 갖고,
    상기 설정동작기간에 있어서, 상기 제1 전류원회로가 갖는 상기 용량수단은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하며,
    상기 어드레스기간에 있어서, 상기 제2 전류원회로가 갖는 상기 용량수단은, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  28. 복수의 배선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치된 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 수평주사기간을 갖고,
    상기 복수의 수평주사기간의 각각은, 설정동작기간을 가지며,
    상기 설정동작기간에 있어서, 상기 복수의 전류원회로가 갖는 용량수단은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  29. 복수의 배선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설정된 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 수평주사기간을 갖고,
    상기 복수의 수평주사기간의 각각은, 설정동작기간을 가지며,
    상기 설정동작기간에 있어서, 상기 복수의 전류원회로가 갖는 용량수단은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  30. 복수의 배선 및 복수의 화소가 매트릭스형으로 배치된 화소부와,
    상기 복수의 배선의 각각에 대응한 복수의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로가 설치된 발광장치의 구동방법에 있어서,
    1프레임기간은 복수의 수평주사기간과 설정동작기간을 갖고,
    상기 설정동작기간에 있어서, 상기 용량수단은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스에 따라, 공급된 전류를 전압으로 변환하는 것을 특징으로 하는 발광장치의 구동방법.
  31. 제 21 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 화소부는 선순차 구동 또는 점순차 구동을 행하는 것을 특징으로 하는 발광장치의 구동방법.
  32. 제 21 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 복수의 배선은, 복수의 신호선 또는 복수의 전류선인 것을 특징으로 하는 발광장치의 구동방법.
  33. 제 12 항에 있어서,
    상기 제1 및 상기 제2 트랜지스터의 게이트폭/게이트길이는 동일한 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  34. 제 12 항에 있어서,
    상기 제1 트랜지스터의 게이트폭/게이트길이는, 상기 제2 트랜지스터의 게이트폭/게이트길이보다도 큰 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  35. 제 13 항에 있어서,
    상기 제1 및 상기 제2 트랜지스터의 게이트폭/게이트길이는 동일한 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  36. 제 13 항에 있어서,
    상기 제1 트랜지스터의 게이트폭/게이트길이는, 상기 제2 트랜지스터의 게이트폭/게이트길이보다도 큰 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  37. 제 2 항에 기재의 상기 신호선 구동회로와, 각각에 발광소자를 포함하는 복수의 화소가 매트릭스형으로 배치된 화소부를 갖고,
    상기 발광소자에는, 상기 신호선 구동회로로부터 전류가 공급되는 것을 특징으로 하는 발광장치.
  38. 제 3 항에 기재의 상기 신호선 구동회로와, 각각에 발광소자를 포함하는 복수의 화소가 매트릭스형으로 배치된 화소부를 갖고,
    상기 발광소자에는, 상기 신호선 구동회로로부터 전류가 공급되는 것을 특징으로 하는 발광장치.
  39. 제 4 항에 기재의 상기 신호선 구동회로와, 각각에 발광소자를 포함하는 복수의 화소가 매트릭스형으로 배치된 화소부를 갖고,
    상기 발광소자에는, 상기 신호선 구동회로로부터 전류가 공급되는 것을 특징으로 하는 발광장치.
KR1020047006499A 2001-10-30 2002-10-30 신호선 구동회로, 발광장치 및 그 구동방법 KR100939735B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00333462 2001-10-30
JP2001333462 2001-10-30
JP2002287997 2002-09-30
JPJP-P-2002-00287997 2002-09-30

Publications (2)

Publication Number Publication Date
KR20050042029A true KR20050042029A (ko) 2005-05-04
KR100939735B1 KR100939735B1 (ko) 2010-02-01

Family

ID=26624226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006499A KR100939735B1 (ko) 2001-10-30 2002-10-30 신호선 구동회로, 발광장치 및 그 구동방법

Country Status (8)

Country Link
US (2) US7576734B2 (ko)
EP (1) EP1441324B1 (ko)
JP (2) JPWO2003038793A1 (ko)
KR (1) KR100939735B1 (ko)
CN (2) CN100416636C (ko)
HK (1) HK1128169A1 (ko)
TW (1) TW200300244A (ko)
WO (1) WO2003038793A1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TWI256607B (en) * 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
JP3923341B2 (ja) * 2002-03-06 2007-05-30 株式会社半導体エネルギー研究所 半導体集積回路およびその駆動方法
JP4015152B2 (ja) * 2002-06-19 2007-11-28 三菱電機株式会社 表示装置
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
AU2003284527A1 (en) * 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog conversion circuit, and display device using them
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
TWI405156B (zh) * 2003-01-06 2013-08-11 Semiconductor Energy Lab 電路、顯示裝置及電子機器
JP4053433B2 (ja) * 2003-01-07 2008-02-27 株式会社半導体エネルギー研究所 電流出力ｄａコンバータ回路、表示装置及び電子機器
CN100437701C (zh) * 2003-01-17 2008-11-26 株式会社半导体能源研究所 电流源电路、信号线驱动电路及其驱动方法以及发光装置
CN102360538B (zh) 2003-02-28 2015-09-02 株式会社半导体能源研究所 半导体装置及其驱动方法
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4884671B2 (ja) 2003-05-14 2012-02-29 株式会社半導体エネルギー研究所 半導体装置
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4074994B2 (ja) * 2003-06-09 2008-04-16 カシオ計算機株式会社 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置
JP4346350B2 (ja) * 2003-05-28 2009-10-21 三菱電機株式会社 表示装置
CN102201196B (zh) * 2003-06-06 2014-03-26 株式会社半导体能源研究所 半导体装置
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7961160B2 (en) * 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8040059B2 (en) 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
WO2005027085A1 (en) 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
KR100741961B1 (ko) 2003-11-25 2007-07-23 삼성에스디아이 주식회사 평판표시장치 및 그의 구동방법
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
EP1610292B1 (en) * 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
KR101127847B1 (ko) * 2005-06-28 2012-03-21 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
EP1793367A3 (en) * 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101219044B1 (ko) 2006-01-20 2013-01-09 삼성디스플레이 주식회사 구동 장치, 표시 장치 및 그의 구동 방법
FR2899841B1 (fr) * 2006-04-12 2008-07-04 Bic Soc Pointe d'ecriture pour effectuer des traces de differentes largeurs et instrument d'ecriture comprenant une telle pointe
US9013562B2 (en) 2010-06-18 2015-04-21 Honeywell International Inc. Methods and systems for presenting sequential video frames
US20120218241A1 (en) * 2011-02-24 2012-08-30 Chan-Long Shieh DRIVING METHOD FOR IMPROVING STABILITY IN MOTFTs
JP6314902B2 (ja) 2015-04-30 2018-04-25 日亜化学工業株式会社 表示装置及び点灯制御回路並びに表示装置の点灯駆動方法
US11030942B2 (en) 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
US10951875B2 (en) 2018-07-03 2021-03-16 Raxium, Inc. Display processing circuitry
US10692433B2 (en) * 2018-07-10 2020-06-23 Jasper Display Corp. Emissive pixel array and self-referencing system for driving same
US11710445B2 (en) 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11238782B2 (en) 2019-06-28 2022-02-01 Jasper Display Corp. Backplane for an array of emissive elements
US11626062B2 (en) 2020-02-18 2023-04-11 Google Llc System and method for modulating an array of emissive elements
KR20220164026A (ko) 2020-04-06 2022-12-12 구글 엘엘씨 디스플레이 어셈블리
US11538431B2 (en) 2020-06-29 2022-12-27 Google Llc Larger backplane suitable for high speed applications
CN111683437B (zh) * 2020-08-12 2020-11-10 成都极米科技股份有限公司 一种led驱动电路以及一种投影仪
JP7560335B2 (ja) * 2020-11-27 2024-10-02 ラピステクノロジー株式会社 インタフェース回路、ソースドライバ及び表示装置
US11810509B2 (en) 2021-07-14 2023-11-07 Google Llc Backplane and method for pulse width modulation

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US135309A (en) * 1873-01-28 Improvement in barrel-trucks
US169250A (en) * 1875-10-26 Improvement in ironing apparatus
US57244A (en) * 1866-08-14 bacon
US128199A (en) * 1872-06-18 Improvement in apparatus for the manufacture of gas from oils
US48410A (en) * 1865-06-27 Improved carpet-fastener
US48669A (en) * 1865-07-11 Improved excavators
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPH0542488Y2 (ko) * 1986-01-28 1993-10-26
EP0249954B1 (en) 1986-06-17 1992-12-02 Fujitsu Limited Driving a matrix type display device
US4967192A (en) 1987-04-22 1990-10-30 Hitachi, Ltd. Light-emitting element array driver circuit
US5247292A (en) * 1987-09-30 1993-09-21 Nakamura Kiki Engineering Co. Ltd. Sensor signal transmission system
JPH0773219B2 (ja) * 1988-06-16 1995-08-02 富士通株式会社 並直列変換装置
US4967140A (en) 1988-09-12 1990-10-30 U.S. Philips Corporation Current-source arrangement
US5041823A (en) * 1988-12-29 1991-08-20 Honeywell Inc. Flicker-free liquid crystal display driver system
US5266936A (en) * 1989-05-09 1993-11-30 Nec Corporation Driving circuit for liquid crystal display
JPH0542488A (ja) 1990-09-04 1993-02-23 Masahisa Miura ロータリーホチキス
JPH04350737A (ja) * 1991-05-29 1992-12-04 Nec Corp マイクロコンピュータ
JPH06118913A (ja) 1992-08-10 1994-04-28 Casio Comput Co Ltd 液晶表示装置
JP3313830B2 (ja) 1993-07-19 2002-08-12 パイオニア株式会社 表示装置の駆動回路
US5594463A (en) 1993-07-19 1997-01-14 Pioneer Electronic Corporation Driving circuit for display apparatus, and method of driving display apparatus
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
JP3156522B2 (ja) 1994-09-22 2001-04-16 凸版印刷株式会社 液晶表示装置用駆動回路
JPH08101669A (ja) 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH08106075A (ja) 1994-10-06 1996-04-23 Sharp Corp 表示駆動回路
JP3311246B2 (ja) * 1995-08-23 2002-08-05 キヤノン株式会社 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3619299B2 (ja) 1995-09-29 2005-02-09 パイオニア株式会社 発光素子の駆動回路
KR100195501B1 (ko) * 1995-11-30 1999-06-15 김영남 레치형 전송기를 이용한 평판 표시기 데이타 구동 장치
KR970030113A (ko) * 1995-11-30 1997-06-26 엄길용 전계방출 표시기의 셀 구동장치
JP3507239B2 (ja) 1996-02-26 2004-03-15 パイオニア株式会社 発光素子の駆動方法及び装置
JP3352876B2 (ja) 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
JP3547561B2 (ja) * 1996-05-15 2004-07-28 パイオニア株式会社 表示装置
JPH09329806A (ja) 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5783952A (en) * 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US5870049A (en) * 1997-04-16 1999-02-09 Mosaid Technologies Incorporated Current mode digital to analog converter
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
TW381249B (en) 1997-05-29 2000-02-01 Nippon Electric Co Driving circuits of organic thin film electric laser components
JP3102411B2 (ja) 1997-05-29 2000-10-23 日本電気株式会社 有機薄膜ｅｌ素子の駆動回路
TW432234B (en) 1997-08-20 2001-05-01 Advantest Corp Optical signal transmission apparatus and method
JP3091173B2 (ja) * 1997-10-22 2000-09-25 ローム株式会社 デジタル／アナログ変換器
JPH11231834A (ja) 1998-02-13 1999-08-27 Pioneer Electron Corp 発光ディスプレイ装置及びその駆動方法
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
US6268842B1 (en) * 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000039926A (ja) 1998-07-24 2000-02-08 Canon Inc 電流出力回路
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000105574A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP3800831B2 (ja) 1998-10-13 2006-07-26 セイコーエプソン株式会社 表示装置及び電子機器
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP2000305522A (ja) 1999-02-15 2000-11-02 Tdk Corp 表示装置
JP3840027B2 (ja) 1999-02-26 2006-11-01 キヤノン株式会社 画像表示装置及び表示制御方法
JP3500322B2 (ja) * 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
MY124036A (en) * 1999-07-08 2006-06-30 Nichia Corp Image display apparatus and its method of operation
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP2001034221A (ja) 1999-07-23 2001-02-09 Nippon Seiki Co Ltd 有機エレクトロルミネセンス素子の駆動回路
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001056667A (ja) 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
JP3341735B2 (ja) * 1999-10-05 2002-11-05 日本電気株式会社 有機薄膜ｅｌ表示装置の駆動装置とその駆動方法
JP2001109432A (ja) * 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
GB9923591D0 (en) 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
GB2357643A (en) 1999-12-21 2001-06-27 Nokia Mobile Phones Ltd A mobile phone VCO with controlled output power level
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US6515534B2 (en) * 1999-12-30 2003-02-04 Intel Corporation Enhanced conductivity body biased PMOS driver
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP2001290469A (ja) 2000-04-06 2001-10-19 Nec Corp 液晶表示装置
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
JP3793016B2 (ja) 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
US7015882B2 (en) 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3950988B2 (ja) * 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
US6724150B2 (en) * 2001-02-01 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2002278497A (ja) 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
US20040082029A1 (en) * 2001-04-27 2004-04-29 Lal Preeti G Rna metabolism proteins
JP4437881B2 (ja) * 2001-06-22 2010-03-24 富士通マイクロエレクトロニクス株式会社 デバッグサポートユニットを有するマイクロコントローラ
JP2003015613A (ja) 2001-06-29 2003-01-17 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、ｌｃｄコントローラ、および複数のドライバｉｃにおける駆動方法
US6876350B2 (en) 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
CN101165759B (zh) * 2001-08-29 2012-07-04 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP3866069B2 (ja) 2001-09-26 2007-01-10 株式会社東芝 赤外線固体撮像装置
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
TWI261217B (en) 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TWI256607B (en) 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
JP2003150112A (ja) 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Ｏｌｅｄ表示装置およびその駆動方法
US6985072B2 (en) * 2001-12-21 2006-01-10 Maxim Integrated Products, Inc. Apparatus and method for a low-rate data transmission mode over a power line
AU2003284527A1 (en) 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog conversion circuit, and display device using them
US7271784B2 (en) 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
TW594634B (en) 2003-02-21 2004-06-21 Toppoly Optoelectronics Corp Data driver
TW589604B (en) 2003-03-07 2004-06-01 Au Optronics Corp Integrated data driver structure used in a current-driving display device
JP3918770B2 (ja) 2003-04-25 2007-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器

Also Published As

Publication number Publication date
US8325165B2 (en) 2012-12-04
WO2003038793A1 (fr) 2003-05-08
CN101354863B (zh) 2011-01-19
TW200300244A (en) 2003-05-16
CN100416636C (zh) 2008-09-03
KR100939735B1 (ko) 2010-02-01
US20030156102A1 (en) 2003-08-21
US20090033649A1 (en) 2009-02-05
CN1610933A (zh) 2005-04-27
HK1128169A1 (en) 2009-10-16
JPWO2003038793A1 (ja) 2005-02-24
EP1441324A4 (en) 2008-01-02
EP1441324A1 (en) 2004-07-28
TWI300204B (ko) 2008-08-21
EP1441324B1 (en) 2012-12-26
JP4602437B2 (ja) 2010-12-22
JP2008250334A (ja) 2008-10-16
CN101354863A (zh) 2009-01-28
US7576734B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
KR100939735B1 (ko) 신호선 구동회로, 발광장치 및 그 구동방법
KR100914186B1 (ko) 신호선 구동회로, 발광장치 및 그 구동방법
KR100939734B1 (ko) 신호선구동회로, 및 발광장치 및 그 구동방법
KR100905270B1 (ko) 신호선 구동회로 및 발광장치
KR100924740B1 (ko) 신호선 구동회로 및 발광장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee