JP4053433B2 - 電流出力ｄａコンバータ回路、表示装置及び電子機器 - Google Patents
電流出力ｄａコンバータ回路、表示装置及び電子機器 Download PDFInfo
- Publication number
- JP4053433B2 JP4053433B2 JP2003001495A JP2003001495A JP4053433B2 JP 4053433 B2 JP4053433 B2 JP 4053433B2 JP 2003001495 A JP2003001495 A JP 2003001495A JP 2003001495 A JP2003001495 A JP 2003001495A JP 4053433 B2 JP4053433 B2 JP 4053433B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- circuit
- source
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Description
【０００１】
【発明の属する技術分野】
本発明は、電流出力回路、ＤＡコンバータ回路の技術に関する。さらには、前記電流出力回路、ＤＡコンバータ回路を搭載した表示装置、電子機器に関する。
【０００２】
【従来の技術】
近年、画像の表示を行う薄型表示装置の重要性が増している。薄型表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、薄型、高画質、軽量などの利点を活かして、携帯電話やパソコンをはじめとする種々の用途の表示装置（ディスプレイ装置）として幅広く用いられている。
【０００３】
他方で、発光素子を用いた薄型表示装置、発光装置の開発も進められている。この発光素子には、有機材料、無機材料、薄膜材料、バルク材料、分散材料等、広汎にわたる様々な材料を利用した多様な素子が存在する。
【０００４】
薄型表示装置向けに特に有望視されている代表的な発光素子は、有機発光ダイオード（ＯＬＥＤ）素子である。ＯＬＥＤ素子を用いたＯＬＥＤ表示装置は、既存の液晶表示装置以上に薄型、軽量である特長に加え、動画表示に適した高応答速度、高視野角、低電圧駆動などの特長を有しているため、携帯電話や携帯情報端末（ＰＤＡ）をはじめテレビ、モニターなど、幅広い用途が見込まれ、次世代ディスプレイとして注目されている。
【０００５】
中でもアクティブマトリクス（ＡＭ）型のＯＬＥＤ表示装置は、パッシブマトリクス（ＰＭ）型では困難な、高精細、大画面の表示も可能であるうえ、ＰＭ型を上回る低消費電力動作で高信頼性を有し、実用化への期待は大変強い。ＡＭ型の他の利点として、駆動回路をパネル上に集積することができれば、パネルの狭額縁化が図れ、高付加価値品となるという点もある。
【０００６】
ＯＬＥＤ素子は一般に、陽極と、陰極と、該陽極と該陰極との間に有機化合物を含む層とを有する構造をしている、電流駆動型の発光素子である。電流駆動型というのは、ＯＬＥＤ素子に流れる電流量と発光輝度が概ね比例するためである。
【０００７】
ＡＭ型ＯＬＥＤ表示装置において画像を表示する駆動方式には、電圧入力方式と電流入力方式がある。前者の電圧入力方式は、画素に入力するビデオ信号として、電圧値形式データのビデオ信号を入力する。他方、後者の電流入力方式は、画素に入力するビデオ信号として、電流値形式データのビデオ信号を入力する。ＡＭ型ＯＬＥＤ表示装置においては、一般論としては、電流入力方式の方がより好ましい傾向にある。
【０００８】
電流入力方式の方が好ましい理由は、表示品位上の問題である。ＡＭ型ＯＬＥＤ表示装置の画素では、電圧入力方式にしても電流入力方式にしても、該画素のＯＬＥＤ素子の発光輝度を制御する画素駆動トランジスタを、ＯＬＥＤ素子に直列に接続している。電圧入力方式では通常、画素駆動トランジスタのゲート電極にビデオ信号の電圧が直接印加される。そのためＯＬＥＤ素子を定電流発光させる場合、画素駆動トランジスタの電気的特性が各々の画素間で均一でなくバラつきを有していると、各画素のＯＬＥＤ素子駆動電流にバラつきが生じる。ＯＬＥＤ素子駆動電流のバラつきは、ＯＬＥＤ素子の発光輝度のバラつきとなり、画面全体でみると砂嵐状あるいは絨毯模様のムラとして表示画像の品位を低下させる。
【０００９】
特に現在通常は、画素駆動トランジスタとして、多結晶（ポリ）シリコンＴＦＴが用いられる。画素駆動トランジスタとして非晶質（アモルファス）シリコン薄膜トランジスタ（ＴＦＴ）を用いると、高輝度の発光に十分な電流が得られないためである。しかし、ポリシリコンＴＦＴでは、結晶粒界における欠陥等に起因して電気的特性にバラつきが生じやすい。
【００１０】
電流入力方式はＡＭ型ＯＬＥＤ表示装置において、電圧入力方式よりも一般的には好ましいにもかかわらず、課題もある。その一つが、電流入力方式では電圧入力方式よりも駆動回路がやや複雑で、パネル上に集積しにくいことである。
【００１１】
【発明が解決しようとする課題】
代表的な電流入力方式ＡＭ型表示装置のパネル構成を、図７〜図９及び図４を用いて説明する。
【００１２】
図９がパネル全体の構成図である。画素がマトリクス状に配置された画素部９３１が存在するだけでなく、ゲート駆動回路９２１やデータ駆動回路９１１がパネル上に一体形成されていることが多い。データ駆動回路９１１内の一点鎖線部９１３はセレクタ回路である。図９の点線部９１２ａ、９１２ｂは電流データ出力回路であり、図８の点線部８４２のような構成をとる。
【００１３】
図８の電流データ出力回路は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチの４部よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００１４】
シフトレジスタ部に相当するのが８０１〜８０３であり、８０３は正と反のクロック信号線、チェッカ部８０１〜８０２は図４の４０３に示す回路である。シフトレジスタ部はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００１５】
ディジタルデータラッチ部に相当するのが８１１〜８１８であり、８１７は各ビットのデータ信号線、８１８はラッチ信号線、チェッカ部８１５〜８１６は図４の４０３に示す回路である。図８では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また８１２と８１３のチェッカ部８１５〜８１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ８２１〜８２３へ伝達される。
【００１６】
電流源（電流出力回路）に相当するのはドット部８２４であり、具体的な回路構成は図７のドット部７９１に示す。各ビットに対応する電流源が独立に設けられている。従って例えば７０１、７１１、７２１、７３１、７４１よりなる電流源回路は、７０２、７１２、７２２、７３２、７４２よりなる電流源回路とは全く独立である。
【００１７】
ＤＡスイッチに相当する８２１〜８２３は、図７では７６１〜７６３としてある。各ＤＡスイッチは並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に電流データ出力回路から出力される。
【００１８】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図８の電流データ出力回路における、電流出力ＤＡコンバータ回路は重要である。しかし該ＤＡコンバータでは全ビットについて、別々に電流値を設定する必要があり動作が煩雑となる。またビット数が大きな場合には、電流設定用の入力線数の増加、レイアウトの複雑化、大面積化につながってしまう。
【００１９】
本発明は、ディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力する、簡素なＤＡコンバータ回路を提供することを課題とする。本発明は、電流入力方式のＡＭ型ＯＬＥＤ表示装置に使用するデータ駆動回路として用いることができる。
【００２０】
【課題を解決するための手段】
まず本発明は、複数の駆動トランジスタを有し、該複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えたことを特徴とする電流出力回路を含むものである。
【００２１】
また本発明は、前記電流出力回路を有し、該電流出力回路が有する複数の駆動トランジスタの各ドレインに、ビットデータに対応してオンオフ制御されるスイッチが備えられていることを特徴とする電流出力ＤＡコンバータ回路を含むものである。
【００２２】
さらに本発明は、前記電流出力回路あるいは前記電流出力ＤＡコンバータ回路を使用する表示装置、電子機器を含むものである。
【００２３】
【発明の実施の形態】
（実施の形態１）
本発明の実施の一例を図１０、図１２、図４、図１を用いて説明する。この例は本発明のＤＡコンバータ回路を、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に使用する場合である。この例では、３ビットのディジタル電圧値形式のデータを画像データとして読込むが、本発明のＤＡコンバータ回路にビット数の制限がないことは勿論である。
【００２４】
図１０がパネル全体の構成図である。画素がマトリクス状に配置された画素部１９３１と、ゲート駆動回路１９２１と、データ駆動回路１９１１がパネル上に一体形成されている。データ駆動回路１９１１内の一点鎖線部１９１３はセレクタ回路である。図１０の点線部１９１２ａ、１９１２ｂは電流データ出力回路であり、図１２の１８４２のような構成をとる。
【００２５】
以下、まず電流データ出力回路１９１２ａ、１９１２ｂに相当する１８４２（図１２）につき説明し、それからセレクタ回路１９１３の説明をする。
【００２６】
図１２の電流データ出力回路１８４２は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチの４部分よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００２７】
シフトレジスタ部に相当するのが１８０１〜１８０３であり、１８０３は正と反のクロック信号線、チェッカ部１８０１〜１８０２は、例えば図４の４０３に示す回路で構成される。もっともチェッカ部１８０１〜１８０２の構成は、４０３に示す回路に限定はされない。同等の機能を実現するいかなる回路でもよい。
【００２８】
シフトレジスタ部１８０１〜１８０３はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００２９】
ディジタルデータラッチ部に相当するのが１８１１〜１８１８であり、１８１７は各ビットのデータ信号線、１８１８はラッチ信号線、チェッカ部１８１５〜１８１６は図４の４０３に示す回路を用いることができる。図１２では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また１８１２と１８１３のチェッカ部１８１５〜１８１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ１８２１〜１８２３へ伝達される。
【００３０】
電流源（電流出力回路）に相当するのはドット部１８２４であり、具体的な回路構成は図１のドット部１９１に示す。トランジスタ１０１〜１０３は駆動トランジスタである。またＤＡスイッチに相当するのが、トランジスタ１６１〜１６３（図１）である。このＤＡスイッチトランジスタは、図１２では１８２１〜１８２３に相当する。
【００３１】
図１では各ビットに対応する駆動トランジスタは、独立に設けられている。例えば第１ビット（ＭＳＢ）は１０１、第２ビットは１０２、第３ビット（ＬＳＢ）は１０３であり、各トランジスタのＬ／Ｗサイズは、概ね１：２：４としておく。しかし駆動トランジスタ１０１〜１０３はゲート電極が電気的に接続されているので、同時に基準電流を設定することが可能である。この点で図１の回路は、図７の回路と異なる。また図１の回路は、図７の回路よりもトランジスタや配線が少ないため、小面積化が果たせる。
【００３２】
図１の電流源（電流出力回路）に基準電流を設定する際の動作を説明する。
【００３３】
基準電流を設定するときは、まずディジタル信号入力線１５１〜１５３からトランジスタ１６１〜１６３がオフとなるような信号を入力する。トランジスタ１６１〜１６３がｎチャネル型の場合は、ロウ（低電圧）信号である。ただし１８２の先が電気的に開放（ハイインピーダンス）状態となっているなど、出力部１８２から電流が洩れる心配がない場合には、トランジスタ１６１〜１６３をオフにする必要はない。
【００３４】
次に電流設定信号入力線１１０からトランジスタ１２１〜１２３、１４０がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源１７０から定電圧源１８１へと基準電流が流れる。このとき駆動トランジスタ１０１〜１０３はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線１１０からトランジスタ１２１〜１２３、１４０がオフとなるような信号を入力すると、駆動トランジスタ１０１〜１０３のゲート電圧として基準電流が記憶される。
【００３５】
基準電流の設定はこれで終了する。もっとも駆動トランジスタ１０１〜１０３のゲートノードからの洩れ電流が微少であるが存在するので、定期的（或いは不定期）に基準電流の設定は反復する必要がある。
【００３６】
基準電流設定後、ディジタル信号入力線１５１〜１５３から画像信号に対応するディジタル電圧信号を入力する。ディジタル信号入力線１５１〜１５３は、電流出力ＤＡコンバータ回路１９２のデータ入力部に相当する。ＤＡスイッチトランジスタ１６１〜１６３は並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に出力部１８２から出力される。こうして、ディジタル電圧データがアナログの電流に変換される。
【００３７】
図１の電流出力ＤＡコンバータ回路１９２において、駆動トランジスタ１０１〜１０３のしきい電圧値、電界効果移動度等の電気的特性にバラつきがあると、中間階調の表示が不正確となる可能性がある。しかし、先述の基準電流設定により、最大階調での正確な表示は保証される。
【００３８】
また図１の電流出力ＤＡコンバータ回路１９２においては、基準電流設定は全ビット同時に行われるので、各ビット別々に設定を要する図７の場合と比較し、煩雑さが解消される。
【００３９】
図１の例は、３ビットのディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力するＤＡコンバータ回路であるが、Ｎビット（Ｎは２以上の任意の整数）のディジタル電圧値形式のデータを読込む場合についても、同様の構成を用いることができる。
【００４０】
また図１の例では、駆動トランジスタ１０１〜１０３がｎチャネル型であり１８１が低電圧源であるが、駆動トランジスタ１０１〜１０３がｐチャネル型であり１８１が高電圧源であっても同様の構成を用いることができる。さらに他の構成であっても、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた電流出力回路を含むものであればよい。
【００４１】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図３の電流データ出力回路における、電流出力ＤＡコンバータ回路１９２（図１）又は１８３５（図１２）は重要である。
【００４２】
しかし例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要することとなり、図２の電流出力ＤＡコンバータ回路のみでは不都合である。そのような不都合を回避するために、電流データ出力回路１８４２にはプリチャージ回路などが付加されていてもよい。
【００４３】
以上、電流データ出力回路１９１２ａ、１９１２ｂに相当する１８４２につき説明した。次にセレクタ回路１９１３の説明をする。セレクタ回路１９１３の具体例の一つとして図１１（１９５５）に回路構成を示すが、これに限定されるものではない。
【００４４】
図１０のセレクタ回路１９１３は、電流データ出力回路１９１２ａまたは１９１２ｂの出力をデータ線１９１４ａまたは１９１４ｂに切替える。図１０では、セレクタ回路１個につき電流データ出力回路の個数とデータ線の本数の比は２：２あるが、一般にはこれ以外の比も可能である。ここで本質的なことは、セレクタ回路１個につき電流データ出力回路が複数個設けられる点である。
【００４５】
セレクタ回路１個につき電流データ出力回路が複数個設けられることにより、一つの電流データ出力回路がデータ出力している間にも、他の電流データ出力回路の電流源（図１のドット部１９１）に基準電流設定をすること可能となる。したがって時間の有効活用ができる。
【００４６】
例えば、奇数フレーム目では電流データ出力回路１９１２ａに基準電流設定をしつつ１９１２ｂでデータ出力し、偶数フレーム目では電流データ出力回路１９１２ｂに基準電流設定をしつつ１９１２ａでデータ出力することが可能である。そうすると、データ出力のための期間と別個に基準電流設定のための期間を設ける必要がなくなり、時間の有効活用ができる。
【００４７】
図１０のセレクタ回路１９１３は、以上の利点をもたらすことから有用であるが、本発明に必須の要素ではない。よって、図１０に代えて他の構成を採用しても構わない。
【００４８】
（実施の形態２）
本発明の実施の他の一例を図５、図１２、図４、図２を用いて説明する。この例は本発明のＤＡコンバータ回路を、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に使用する場合である。この例では、３ビットのディジタル電圧値形式のデータを画像データとして読込むが、本発明のＤＡコンバータ回路にビット数の制限がないことは勿論である。
【００４９】
図５がパネル全体の構成図である。画素がマトリクス状に配置された画素部５３１と、ゲート駆動回路５２１と、データ駆動回路５１１がパネル上に一体形成されている。図５の点線部５１２は電流データ出力回路であり、図１２の点線部１８４２のような構成をとる。なお本例においても、図５に代えて図１０のようなセレクタ回路を有するデータ駆動回路を使用してもよいが、説明を簡単にするためパネル全体の構成は図５のとおりとする。
【００５０】
以下、電流データ出力回路５１２に相当する１８４２につき説明する。
【００５１】
図１２の電流データ出力回路１８４２は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチの４部分よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００５２】
シフトレジスタ部に相当するのが１８０１〜１８０３であり、１８０３は正と反のクロック信号線、チェッカ部１８０１〜１８０２は、例えば図４の４０３に示す回路で構成される。もっともチェッカ部１８０１〜１８０２の構成は、４０３に示す回路に限定はされない。同等の機能を実現するいかなる回路でもよい。
【００５３】
シフトレジスタ部１８０１〜１８０３はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００５４】
ディジタルデータラッチ部に相当するのが１８１１〜１８１８であり、１８１７は各ビットのデータ信号線、１８１８はラッチ信号線、チェッカ部１８１５〜１８１６は図４の４０３に示す回路を用いることができる。図１２では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また１８１２と１８１３のチェッカ部１８１５〜１８１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ１８２１〜１８２３へ伝達される。
【００５５】
電流源（電流出力回路）に相当するのはドット部１８２４であり、具体的な回路構成を図２のドット部２９１に示す。
【００５６】
トランジスタ２０１〜２０３は駆動トランジスタであり、トランジスタ２６１〜２６３はＤＡスイッチトランジスタであり、図１２の１８２１〜１８２３に相当する。
【００５７】
図２では各ビットに対応する駆動トランジスタは、独立に設けられている。例えば第１ビット（ＭＳＢ）は２０１、第２ビットは２０２、第３ビット（ＬＳＢ）は２０３であり、各トランジスタのＬ／Ｗサイズは、概ね１：２：４としておくのが望ましい。より一般的に言うと、各トランジスタのＬ／Ｗサイズは、概ね２0：２1：・・・：２N-1（Ｎは２以上の任意の整数）というように、バイナリの重み付けをするのが望ましい訳である。
【００５８】
駆動トランジスタ２０２〜２０３はゲート電極が電気的に接続されているので、同時に基準電流を設定することが可能である。この点で図２の回路は、図７の回路と異なる。図２の回路は、図７の回路よりもトランジスタや配線が少ないため、小面積化が果たせる。
【００５９】
さらに駆動トランジスタ２０１のゲート電極は、２０２〜２０３のゲート電極と電気的に接続されていない。この点で図２の回路は、図１の回路とも異なる。図２の回路は、第１ビット（ＭＳＢ）の駆動トランジスタ２０１については、他のビットとは独立に基準電流を設定するため、ＭＳＢデータの電流値の正確性を期することができる。
【００６０】
図２の電流源（電流出力回路）に基準電流を設定する際の動作を説明する。
【００６１】
基準電流を設定するときは、まずディジタル信号入力線２５１〜２５３からトランジスタ２６１〜２６３がオフとなるような信号を入力する。トランジスタ２６１〜２６３がｎチャネル型の場合は、ロウ（低電圧）信号である。ただし２８２の先が電気的に開放（ハイインピーダンス）状態となっているなど、出力部２８２から電流が洩れる心配がない場合には、トランジスタ２６１〜２６３をオフにする必要はない。
【００６２】
次に電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７０から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０２〜２０３はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオフとなるような信号を入力すると、駆動トランジスタ２０２〜２０３のゲート電圧として第２、第３ビットの基準電流が記憶される。
【００６３】
これと同時に、或いは別のタイミングで、電流設定信号入力線２１１からトランジスタ２２１、２４１がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７１から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０１はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１１からトランジスタ２２１、２４１がオフとなるような信号を入力すると、駆動トランジスタ２０１のゲート電圧として第１ビット（ＭＳＢ）の基準電流が記憶される。
【００６４】
基準電流の設定はこれで終了する。もっとも駆動トランジスタ２０１〜２０３のゲートノードからの洩れ電流が微少であるが存在するので、定期的（或いは不定期）に基準電流の設定は反復する必要がある。
【００６５】
基準電流設定後、ディジタル信号入力線２５１〜２５３から画像信号に対応するディジタル電圧信号を入力する。ディジタル信号入力線２５１〜２５３は、電流出力ＤＡコンバータ回路１９２のデータ入力部に相当する。ＤＡスイッチトランジスタ２６１〜２６３は並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に出力部２８２から出力される。こうして、ディジタル電圧データがアナログの電流に変換される。
【００６６】
図２の電流出力ＤＡコンバータ回路２９２において、駆動トランジスタ２０２〜２０３のしきい電圧値、電界効果移動度等の電気的特性にバラつきがあると、中間階調の表示が不正確となる可能性がある。しかし、先述の基準電流設定により、最大階調およびＭＳＢの中間階調での正確な表示は保証される。
【００６７】
また図２の電流出力ＤＡコンバータ回路２９２においては、基準電流設定は第２ビットと第３ビットで同時に行われるので、各ビット別々に設定を要する図７の場合と比較し、煩雑さが解消される。
【００６８】
図２の例は、３ビットのディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力するＤＡコンバータ回路であるが、Ｎビット（Ｎは２以上の任意の整数）のディジタル電圧値形式のデータを読込む場合についても、同様の構成を用いることができる。
【００６９】
また図２の例では、駆動トランジスタ２０１〜２０３がｎチャネル型であり２８１が低電圧源であるが、駆動トランジスタ２０１〜２０３がｐチャネル型であり２８１が高電圧源であっても同様の構成を用いることができる。さらに他の構成であっても、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた電流出力回路を含むものであればよい。
【００７０】
さらにトランジスタ２４０の位置や容量２３０の接続ノードは、図２の例に制限されるわけではない。例えば、図１の例と同様にすることも可能である。基準電流設定時における、駆動トランジスタ２０２〜２０３のソースゲート間電圧を記憶できるようになっていればよい。
【００７１】
加えて図２の例は、２ビット分については図１の例と同じ構成で、他の１ビット分については独立に基準電流を設定する構成であるが、ｐビット分については図１の例と同じ構成、ｑビット分については独立に基準電流を設定する構成でもよい（ｐ、ｑは２以上の任意の整数）。さらにｘビット分については図１の例と同じ構成、ｙビット分についてはそれと独立の図１の例と同じ構成でもよい（ｘ、ｙは２以上の任意の整数）。
【００７２】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図１２の電流データ出力回路における、電流出力ＤＡコンバータ回路２９２（図２）又は１８３５（図１２）は重要である。
【００７３】
しかし例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要することとなり、図２の電流出力ＤＡコンバータ回路のみでは不都合である。そのような不都合を回避するために、電流データ出力回路１８４２にはプリチャージ回路などが付加されていてもよい。
【００７４】
以上、電流データ出力回路５１２に相当する１８４２につき説明した。
【００７５】
（実施の形態３）
実施の形態３では、本発明の表示装置、電子機器を、いくつか例示する。
【００７６】
本発明の電子機器、表示装置としては、モニター、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオコンポ、カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などと、これらに搭載されている表示装置が挙げられる。これら電子機器の具体例を図６に示す。
【００７７】
図６（Ａ）はモニターである。この例は筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含んでいる。本発明の表示装置は表示部２００３に用いることができる。なおモニターには、パソコン用、ＴＶ放送受信用、広告表示用などのすべての情報表示装置が含まれる。
【００７８】
図６（Ｂ）はディジタルスチルカメラである。この例は本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含んでいる。本発明の表示装置は表示部２１０２に用いることができる。
【００７９】
図６（Ｃ）はノート型パーソナルコンピュータである。この例は本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含んでいる。本発明の表示装置は表示部２２０３に用いることができる。
【００８０】
図６（Ｄ）はモバイルコンピュータである。この例は本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含んでいる。本発明の表示装置は表示部２３０２に用いることができる。
【００８１】
図６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）である。この例は本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含んでいる。本発明の表示装置は、表示部Ａ２４０３、表示部Ｂ２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【００８２】
図６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）である。この例は本体２５０１、表示部２５０２、アーム部２５０３等を含んでいる。本発明の表示装置は表示部２５０２に用いることができる。
【００８３】
図６（Ｇ）はビデオカメラである。この例は本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含んでいる。本発明の表示装置は表示部２６０２に用いることができる。
【００８４】
図６（Ｈ）は携帯電話である。この例は本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含んでいる。本発明の表示装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色背景に白色文字を表示することで、携帯電話の消費電力を抑制することができる。
【００８５】
このように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器等に使用することが可能である。
【００８６】
【発明の効果】
本発明は、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えたことを特徴とする、電流出力回路を含むものである。
該電流出力回路を用いることにより、ディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力する、簡素なＤＡコンバータ回路を提供することができる。
本発明は、電流入力方式のＡＭ型ＯＬＥＤ表示装置に使用するデータ駆動回路などに用いることができる。
【図面の簡単な説明】
【図１】 本発明の電流出力回路、ＤＡコンバータ回路の例を示す図。
【図２】 本発明の電流出力回路、ＤＡコンバータ回路の例を示す図。
【図３】 セレクタ回路の例を示す図。
【図４】 ラッチ回路の構成例を示す図。
【図５】 表示装置のパネル構成例を示す図。
【図６】 本発明の表示装置、電子機器の例を示す図。
【図７】 公知の電流出力回路、ＤＡコンバータ回路を示す図。
【図８】 ＤＡコンバータ回路を用いたデータドライバの構成例を示す図。
【図９】 表示装置のパネル構成例を示す図。
【図１０】 本発明の表示装置のパネル構成例を示す図。
【図１１】 本発明のセレクタ回路の例を示す図。
【図１２】 本発明のＤＡコンバータ回路を用いたデータドライバの構成例を示す図。
【発明の属する技術分野】
本発明は、電流出力回路、ＤＡコンバータ回路の技術に関する。さらには、前記電流出力回路、ＤＡコンバータ回路を搭載した表示装置、電子機器に関する。
【０００２】
【従来の技術】
近年、画像の表示を行う薄型表示装置の重要性が増している。薄型表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、薄型、高画質、軽量などの利点を活かして、携帯電話やパソコンをはじめとする種々の用途の表示装置（ディスプレイ装置）として幅広く用いられている。
【０００３】
他方で、発光素子を用いた薄型表示装置、発光装置の開発も進められている。この発光素子には、有機材料、無機材料、薄膜材料、バルク材料、分散材料等、広汎にわたる様々な材料を利用した多様な素子が存在する。
【０００４】
薄型表示装置向けに特に有望視されている代表的な発光素子は、有機発光ダイオード（ＯＬＥＤ）素子である。ＯＬＥＤ素子を用いたＯＬＥＤ表示装置は、既存の液晶表示装置以上に薄型、軽量である特長に加え、動画表示に適した高応答速度、高視野角、低電圧駆動などの特長を有しているため、携帯電話や携帯情報端末（ＰＤＡ）をはじめテレビ、モニターなど、幅広い用途が見込まれ、次世代ディスプレイとして注目されている。
【０００５】
中でもアクティブマトリクス（ＡＭ）型のＯＬＥＤ表示装置は、パッシブマトリクス（ＰＭ）型では困難な、高精細、大画面の表示も可能であるうえ、ＰＭ型を上回る低消費電力動作で高信頼性を有し、実用化への期待は大変強い。ＡＭ型の他の利点として、駆動回路をパネル上に集積することができれば、パネルの狭額縁化が図れ、高付加価値品となるという点もある。
【０００６】
ＯＬＥＤ素子は一般に、陽極と、陰極と、該陽極と該陰極との間に有機化合物を含む層とを有する構造をしている、電流駆動型の発光素子である。電流駆動型というのは、ＯＬＥＤ素子に流れる電流量と発光輝度が概ね比例するためである。
【０００７】
ＡＭ型ＯＬＥＤ表示装置において画像を表示する駆動方式には、電圧入力方式と電流入力方式がある。前者の電圧入力方式は、画素に入力するビデオ信号として、電圧値形式データのビデオ信号を入力する。他方、後者の電流入力方式は、画素に入力するビデオ信号として、電流値形式データのビデオ信号を入力する。ＡＭ型ＯＬＥＤ表示装置においては、一般論としては、電流入力方式の方がより好ましい傾向にある。
【０００８】
電流入力方式の方が好ましい理由は、表示品位上の問題である。ＡＭ型ＯＬＥＤ表示装置の画素では、電圧入力方式にしても電流入力方式にしても、該画素のＯＬＥＤ素子の発光輝度を制御する画素駆動トランジスタを、ＯＬＥＤ素子に直列に接続している。電圧入力方式では通常、画素駆動トランジスタのゲート電極にビデオ信号の電圧が直接印加される。そのためＯＬＥＤ素子を定電流発光させる場合、画素駆動トランジスタの電気的特性が各々の画素間で均一でなくバラつきを有していると、各画素のＯＬＥＤ素子駆動電流にバラつきが生じる。ＯＬＥＤ素子駆動電流のバラつきは、ＯＬＥＤ素子の発光輝度のバラつきとなり、画面全体でみると砂嵐状あるいは絨毯模様のムラとして表示画像の品位を低下させる。
【０００９】
特に現在通常は、画素駆動トランジスタとして、多結晶（ポリ）シリコンＴＦＴが用いられる。画素駆動トランジスタとして非晶質（アモルファス）シリコン薄膜トランジスタ（ＴＦＴ）を用いると、高輝度の発光に十分な電流が得られないためである。しかし、ポリシリコンＴＦＴでは、結晶粒界における欠陥等に起因して電気的特性にバラつきが生じやすい。
【００１０】
電流入力方式はＡＭ型ＯＬＥＤ表示装置において、電圧入力方式よりも一般的には好ましいにもかかわらず、課題もある。その一つが、電流入力方式では電圧入力方式よりも駆動回路がやや複雑で、パネル上に集積しにくいことである。
【００１１】
【発明が解決しようとする課題】
代表的な電流入力方式ＡＭ型表示装置のパネル構成を、図７〜図９及び図４を用いて説明する。
【００１２】
図９がパネル全体の構成図である。画素がマトリクス状に配置された画素部９３１が存在するだけでなく、ゲート駆動回路９２１やデータ駆動回路９１１がパネル上に一体形成されていることが多い。データ駆動回路９１１内の一点鎖線部９１３はセレクタ回路である。図９の点線部９１２ａ、９１２ｂは電流データ出力回路であり、図８の点線部８４２のような構成をとる。
【００１３】
図８の電流データ出力回路は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチの４部よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００１４】
シフトレジスタ部に相当するのが８０１〜８０３であり、８０３は正と反のクロック信号線、チェッカ部８０１〜８０２は図４の４０３に示す回路である。シフトレジスタ部はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００１５】
ディジタルデータラッチ部に相当するのが８１１〜８１８であり、８１７は各ビットのデータ信号線、８１８はラッチ信号線、チェッカ部８１５〜８１６は図４の４０３に示す回路である。図８では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また８１２と８１３のチェッカ部８１５〜８１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ８２１〜８２３へ伝達される。
【００１６】
電流源（電流出力回路）に相当するのはドット部８２４であり、具体的な回路構成は図７のドット部７９１に示す。各ビットに対応する電流源が独立に設けられている。従って例えば７０１、７１１、７２１、７３１、７４１よりなる電流源回路は、７０２、７１２、７２２、７３２、７４２よりなる電流源回路とは全く独立である。
【００１７】
ＤＡスイッチに相当する８２１〜８２３は、図７では７６１〜７６３としてある。各ＤＡスイッチは並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に電流データ出力回路から出力される。
【００１８】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図８の電流データ出力回路における、電流出力ＤＡコンバータ回路は重要である。しかし該ＤＡコンバータでは全ビットについて、別々に電流値を設定する必要があり動作が煩雑となる。またビット数が大きな場合には、電流設定用の入力線数の増加、レイアウトの複雑化、大面積化につながってしまう。
【００１９】
本発明は、ディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力する、簡素なＤＡコンバータ回路を提供することを課題とする。本発明は、電流入力方式のＡＭ型ＯＬＥＤ表示装置に使用するデータ駆動回路として用いることができる。
【００２０】
【課題を解決するための手段】
まず本発明は、複数の駆動トランジスタを有し、該複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えたことを特徴とする電流出力回路を含むものである。
【００２１】
また本発明は、前記電流出力回路を有し、該電流出力回路が有する複数の駆動トランジスタの各ドレインに、ビットデータに対応してオンオフ制御されるスイッチが備えられていることを特徴とする電流出力ＤＡコンバータ回路を含むものである。
【００２２】
さらに本発明は、前記電流出力回路あるいは前記電流出力ＤＡコンバータ回路を使用する表示装置、電子機器を含むものである。
【００２３】
【発明の実施の形態】
（実施の形態１）
本発明の実施の一例を図１０、図１２、図４、図１を用いて説明する。この例は本発明のＤＡコンバータ回路を、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に使用する場合である。この例では、３ビットのディジタル電圧値形式のデータを画像データとして読込むが、本発明のＤＡコンバータ回路にビット数の制限がないことは勿論である。
【００２４】
図１０がパネル全体の構成図である。画素がマトリクス状に配置された画素部１９３１と、ゲート駆動回路１９２１と、データ駆動回路１９１１がパネル上に一体形成されている。データ駆動回路１９１１内の一点鎖線部１９１３はセレクタ回路である。図１０の点線部１９１２ａ、１９１２ｂは電流データ出力回路であり、図１２の１８４２のような構成をとる。
【００２５】
以下、まず電流データ出力回路１９１２ａ、１９１２ｂに相当する１８４２（図１２）につき説明し、それからセレクタ回路１９１３の説明をする。
【００２６】
図１２の電流データ出力回路１８４２は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチの４部分よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００２７】
シフトレジスタ部に相当するのが１８０１〜１８０３であり、１８０３は正と反のクロック信号線、チェッカ部１８０１〜１８０２は、例えば図４の４０３に示す回路で構成される。もっともチェッカ部１８０１〜１８０２の構成は、４０３に示す回路に限定はされない。同等の機能を実現するいかなる回路でもよい。
【００２８】
シフトレジスタ部１８０１〜１８０３はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００２９】
ディジタルデータラッチ部に相当するのが１８１１〜１８１８であり、１８１７は各ビットのデータ信号線、１８１８はラッチ信号線、チェッカ部１８１５〜１８１６は図４の４０３に示す回路を用いることができる。図１２では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また１８１２と１８１３のチェッカ部１８１５〜１８１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ１８２１〜１８２３へ伝達される。
【００３０】
電流源（電流出力回路）に相当するのはドット部１８２４であり、具体的な回路構成は図１のドット部１９１に示す。トランジスタ１０１〜１０３は駆動トランジスタである。またＤＡスイッチに相当するのが、トランジスタ１６１〜１６３（図１）である。このＤＡスイッチトランジスタは、図１２では１８２１〜１８２３に相当する。
【００３１】
図１では各ビットに対応する駆動トランジスタは、独立に設けられている。例えば第１ビット（ＭＳＢ）は１０１、第２ビットは１０２、第３ビット（ＬＳＢ）は１０３であり、各トランジスタのＬ／Ｗサイズは、概ね１：２：４としておく。しかし駆動トランジスタ１０１〜１０３はゲート電極が電気的に接続されているので、同時に基準電流を設定することが可能である。この点で図１の回路は、図７の回路と異なる。また図１の回路は、図７の回路よりもトランジスタや配線が少ないため、小面積化が果たせる。
【００３２】
図１の電流源（電流出力回路）に基準電流を設定する際の動作を説明する。
【００３３】
基準電流を設定するときは、まずディジタル信号入力線１５１〜１５３からトランジスタ１６１〜１６３がオフとなるような信号を入力する。トランジスタ１６１〜１６３がｎチャネル型の場合は、ロウ（低電圧）信号である。ただし１８２の先が電気的に開放（ハイインピーダンス）状態となっているなど、出力部１８２から電流が洩れる心配がない場合には、トランジスタ１６１〜１６３をオフにする必要はない。
【００３４】
次に電流設定信号入力線１１０からトランジスタ１２１〜１２３、１４０がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源１７０から定電圧源１８１へと基準電流が流れる。このとき駆動トランジスタ１０１〜１０３はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線１１０からトランジスタ１２１〜１２３、１４０がオフとなるような信号を入力すると、駆動トランジスタ１０１〜１０３のゲート電圧として基準電流が記憶される。
【００３５】
基準電流の設定はこれで終了する。もっとも駆動トランジスタ１０１〜１０３のゲートノードからの洩れ電流が微少であるが存在するので、定期的（或いは不定期）に基準電流の設定は反復する必要がある。
【００３６】
基準電流設定後、ディジタル信号入力線１５１〜１５３から画像信号に対応するディジタル電圧信号を入力する。ディジタル信号入力線１５１〜１５３は、電流出力ＤＡコンバータ回路１９２のデータ入力部に相当する。ＤＡスイッチトランジスタ１６１〜１６３は並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に出力部１８２から出力される。こうして、ディジタル電圧データがアナログの電流に変換される。
【００３７】
図１の電流出力ＤＡコンバータ回路１９２において、駆動トランジスタ１０１〜１０３のしきい電圧値、電界効果移動度等の電気的特性にバラつきがあると、中間階調の表示が不正確となる可能性がある。しかし、先述の基準電流設定により、最大階調での正確な表示は保証される。
【００３８】
また図１の電流出力ＤＡコンバータ回路１９２においては、基準電流設定は全ビット同時に行われるので、各ビット別々に設定を要する図７の場合と比較し、煩雑さが解消される。
【００３９】
図１の例は、３ビットのディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力するＤＡコンバータ回路であるが、Ｎビット（Ｎは２以上の任意の整数）のディジタル電圧値形式のデータを読込む場合についても、同様の構成を用いることができる。
【００４０】
また図１の例では、駆動トランジスタ１０１〜１０３がｎチャネル型であり１８１が低電圧源であるが、駆動トランジスタ１０１〜１０３がｐチャネル型であり１８１が高電圧源であっても同様の構成を用いることができる。さらに他の構成であっても、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた電流出力回路を含むものであればよい。
【００４１】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図３の電流データ出力回路における、電流出力ＤＡコンバータ回路１９２（図１）又は１８３５（図１２）は重要である。
【００４２】
しかし例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要することとなり、図２の電流出力ＤＡコンバータ回路のみでは不都合である。そのような不都合を回避するために、電流データ出力回路１８４２にはプリチャージ回路などが付加されていてもよい。
【００４３】
以上、電流データ出力回路１９１２ａ、１９１２ｂに相当する１８４２につき説明した。次にセレクタ回路１９１３の説明をする。セレクタ回路１９１３の具体例の一つとして図１１（１９５５）に回路構成を示すが、これに限定されるものではない。
【００４４】
図１０のセレクタ回路１９１３は、電流データ出力回路１９１２ａまたは１９１２ｂの出力をデータ線１９１４ａまたは１９１４ｂに切替える。図１０では、セレクタ回路１個につき電流データ出力回路の個数とデータ線の本数の比は２：２あるが、一般にはこれ以外の比も可能である。ここで本質的なことは、セレクタ回路１個につき電流データ出力回路が複数個設けられる点である。
【００４５】
セレクタ回路１個につき電流データ出力回路が複数個設けられることにより、一つの電流データ出力回路がデータ出力している間にも、他の電流データ出力回路の電流源（図１のドット部１９１）に基準電流設定をすること可能となる。したがって時間の有効活用ができる。
【００４６】
例えば、奇数フレーム目では電流データ出力回路１９１２ａに基準電流設定をしつつ１９１２ｂでデータ出力し、偶数フレーム目では電流データ出力回路１９１２ｂに基準電流設定をしつつ１９１２ａでデータ出力することが可能である。そうすると、データ出力のための期間と別個に基準電流設定のための期間を設ける必要がなくなり、時間の有効活用ができる。
【００４７】
図１０のセレクタ回路１９１３は、以上の利点をもたらすことから有用であるが、本発明に必須の要素ではない。よって、図１０に代えて他の構成を採用しても構わない。
【００４８】
（実施の形態２）
本発明の実施の他の一例を図５、図１２、図４、図２を用いて説明する。この例は本発明のＤＡコンバータ回路を、ＡＭ型ＯＬＥＤ表示装置のデータ駆動回路に使用する場合である。この例では、３ビットのディジタル電圧値形式のデータを画像データとして読込むが、本発明のＤＡコンバータ回路にビット数の制限がないことは勿論である。
【００４９】
図５がパネル全体の構成図である。画素がマトリクス状に配置された画素部５３１と、ゲート駆動回路５２１と、データ駆動回路５１１がパネル上に一体形成されている。図５の点線部５１２は電流データ出力回路であり、図１２の点線部１８４２のような構成をとる。なお本例においても、図５に代えて図１０のようなセレクタ回路を有するデータ駆動回路を使用してもよいが、説明を簡単にするためパネル全体の構成は図５のとおりとする。
【００５０】
以下、電流データ出力回路５１２に相当する１８４２につき説明する。
【００５１】
図１２の電流データ出力回路１８４２は大別すると、シフトレジスタ部、ディジタルデータラッチ部、電流源（電流出力回路）、ＤＡスイッチの４部分よりなる。電流源（電流出力回路）とＤＡスイッチは、合わせて電流出力ＤＡコンバータ回路を構成している。
【００５２】
シフトレジスタ部に相当するのが１８０１〜１８０３であり、１８０３は正と反のクロック信号線、チェッカ部１８０１〜１８０２は、例えば図４の４０３に示す回路で構成される。もっともチェッカ部１８０１〜１８０２の構成は、４０３に示す回路に限定はされない。同等の機能を実現するいかなる回路でもよい。
【００５３】
シフトレジスタ部１８０１〜１８０３はタイミング信号を順次出力発生させ、ディジタルデータラッチ部がこのタイミング信号に合わせて画像データ（ディジタルデータ）をデータ信号線から読込む。
【００５４】
ディジタルデータラッチ部に相当するのが１８１１〜１８１８であり、１８１７は各ビットのデータ信号線、１８１８はラッチ信号線、チェッカ部１８１５〜１８１６は図４の４０３に示す回路を用いることができる。図１２では画像データ（ディジタルデータ）は３ビットを想定しているため、データ信号線は３本にしてある。また１８１２と１８１３のチェッカ部１８１５〜１８１６は図上では省略してある。ディジタルデータラッチ部からのタイミング信号に合わせて読込まれた画像データ（ディジタルデータ）は、ラッチ信号に同期してＤＡスイッチ１８２１〜１８２３へ伝達される。
【００５５】
電流源（電流出力回路）に相当するのはドット部１８２４であり、具体的な回路構成を図２のドット部２９１に示す。
【００５６】
トランジスタ２０１〜２０３は駆動トランジスタであり、トランジスタ２６１〜２６３はＤＡスイッチトランジスタであり、図１２の１８２１〜１８２３に相当する。
【００５７】
図２では各ビットに対応する駆動トランジスタは、独立に設けられている。例えば第１ビット（ＭＳＢ）は２０１、第２ビットは２０２、第３ビット（ＬＳＢ）は２０３であり、各トランジスタのＬ／Ｗサイズは、概ね１：２：４としておくのが望ましい。より一般的に言うと、各トランジスタのＬ／Ｗサイズは、概ね２0：２1：・・・：２N-1（Ｎは２以上の任意の整数）というように、バイナリの重み付けをするのが望ましい訳である。
【００５８】
駆動トランジスタ２０２〜２０３はゲート電極が電気的に接続されているので、同時に基準電流を設定することが可能である。この点で図２の回路は、図７の回路と異なる。図２の回路は、図７の回路よりもトランジスタや配線が少ないため、小面積化が果たせる。
【００５９】
さらに駆動トランジスタ２０１のゲート電極は、２０２〜２０３のゲート電極と電気的に接続されていない。この点で図２の回路は、図１の回路とも異なる。図２の回路は、第１ビット（ＭＳＢ）の駆動トランジスタ２０１については、他のビットとは独立に基準電流を設定するため、ＭＳＢデータの電流値の正確性を期することができる。
【００６０】
図２の電流源（電流出力回路）に基準電流を設定する際の動作を説明する。
【００６１】
基準電流を設定するときは、まずディジタル信号入力線２５１〜２５３からトランジスタ２６１〜２６３がオフとなるような信号を入力する。トランジスタ２６１〜２６３がｎチャネル型の場合は、ロウ（低電圧）信号である。ただし２８２の先が電気的に開放（ハイインピーダンス）状態となっているなど、出力部２８２から電流が洩れる心配がない場合には、トランジスタ２６１〜２６３をオフにする必要はない。
【００６２】
次に電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７０から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０２〜２０３はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１０からトランジスタ２２２〜２２３、２４０がオフとなるような信号を入力すると、駆動トランジスタ２０２〜２０３のゲート電圧として第２、第３ビットの基準電流が記憶される。
【００６３】
これと同時に、或いは別のタイミングで、電流設定信号入力線２１１からトランジスタ２２１、２４１がオンとなるような信号を入力する。これらのトランジスタがｎチャネル型の場合は、ハイ（高電圧）信号である。すると基準電流源２７１から定電圧源２８１へと基準電流が流れる。このとき駆動トランジスタ２０１はゲートとドレインが短絡されている。そのため電流が定常値となった後で、電流設定信号入力線２１１からトランジスタ２２１、２４１がオフとなるような信号を入力すると、駆動トランジスタ２０１のゲート電圧として第１ビット（ＭＳＢ）の基準電流が記憶される。
【００６４】
基準電流の設定はこれで終了する。もっとも駆動トランジスタ２０１〜２０３のゲートノードからの洩れ電流が微少であるが存在するので、定期的（或いは不定期）に基準電流の設定は反復する必要がある。
【００６５】
基準電流設定後、ディジタル信号入力線２５１〜２５３から画像信号に対応するディジタル電圧信号を入力する。ディジタル信号入力線２５１〜２５３は、電流出力ＤＡコンバータ回路１９２のデータ入力部に相当する。ＤＡスイッチトランジスタ２６１〜２６３は並列に設置されているので、ＤＡスイッチがオン状態にある全ビットの電流源の合計電流が、結果的に出力部２８２から出力される。こうして、ディジタル電圧データがアナログの電流に変換される。
【００６６】
図２の電流出力ＤＡコンバータ回路２９２において、駆動トランジスタ２０２〜２０３のしきい電圧値、電界効果移動度等の電気的特性にバラつきがあると、中間階調の表示が不正確となる可能性がある。しかし、先述の基準電流設定により、最大階調およびＭＳＢの中間階調での正確な表示は保証される。
【００６７】
また図２の電流出力ＤＡコンバータ回路２９２においては、基準電流設定は第２ビットと第３ビットで同時に行われるので、各ビット別々に設定を要する図７の場合と比較し、煩雑さが解消される。
【００６８】
図２の例は、３ビットのディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力するＤＡコンバータ回路であるが、Ｎビット（Ｎは２以上の任意の整数）のディジタル電圧値形式のデータを読込む場合についても、同様の構成を用いることができる。
【００６９】
また図２の例では、駆動トランジスタ２０１〜２０３がｎチャネル型であり２８１が低電圧源であるが、駆動トランジスタ２０１〜２０３がｐチャネル型であり２８１が高電圧源であっても同様の構成を用いることができる。さらに他の構成であっても、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えた電流出力回路を含むものであればよい。
【００７０】
さらにトランジスタ２４０の位置や容量２３０の接続ノードは、図２の例に制限されるわけではない。例えば、図１の例と同様にすることも可能である。基準電流設定時における、駆動トランジスタ２０２〜２０３のソースゲート間電圧を記憶できるようになっていればよい。
【００７１】
加えて図２の例は、２ビット分については図１の例と同じ構成で、他の１ビット分については独立に基準電流を設定する構成であるが、ｐビット分については図１の例と同じ構成、ｑビット分については独立に基準電流を設定する構成でもよい（ｐ、ｑは２以上の任意の整数）。さらにｘビット分については図１の例と同じ構成、ｙビット分についてはそれと独立の図１の例と同じ構成でもよい（ｘ、ｙは２以上の任意の整数）。
【００７２】
パネル外における画像データの処理はディジタル電圧データとして行うのが最も便利であるから、図１２の電流データ出力回路における、電流出力ＤＡコンバータ回路２９２（図２）又は１８３５（図１２）は重要である。
【００７３】
しかし例えば出力すべきアナログ電流がゼロ又は極めて微小である場合、長い設定時間を要することとなり、図２の電流出力ＤＡコンバータ回路のみでは不都合である。そのような不都合を回避するために、電流データ出力回路１８４２にはプリチャージ回路などが付加されていてもよい。
【００７４】
以上、電流データ出力回路５１２に相当する１８４２につき説明した。
【００７５】
（実施の形態３）
実施の形態３では、本発明の表示装置、電子機器を、いくつか例示する。
【００７６】
本発明の電子機器、表示装置としては、モニター、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオコンポ、カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などと、これらに搭載されている表示装置が挙げられる。これら電子機器の具体例を図６に示す。
【００７７】
図６（Ａ）はモニターである。この例は筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含んでいる。本発明の表示装置は表示部２００３に用いることができる。なおモニターには、パソコン用、ＴＶ放送受信用、広告表示用などのすべての情報表示装置が含まれる。
【００７８】
図６（Ｂ）はディジタルスチルカメラである。この例は本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含んでいる。本発明の表示装置は表示部２１０２に用いることができる。
【００７９】
図６（Ｃ）はノート型パーソナルコンピュータである。この例は本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含んでいる。本発明の表示装置は表示部２２０３に用いることができる。
【００８０】
図６（Ｄ）はモバイルコンピュータである。この例は本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含んでいる。本発明の表示装置は表示部２３０２に用いることができる。
【００８１】
図６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）である。この例は本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含んでいる。本発明の表示装置は、表示部Ａ２４０３、表示部Ｂ２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【００８２】
図６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）である。この例は本体２５０１、表示部２５０２、アーム部２５０３等を含んでいる。本発明の表示装置は表示部２５０２に用いることができる。
【００８３】
図６（Ｇ）はビデオカメラである。この例は本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含んでいる。本発明の表示装置は表示部２６０２に用いることができる。
【００８４】
図６（Ｈ）は携帯電話である。この例は本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含んでいる。本発明の表示装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色背景に白色文字を表示することで、携帯電話の消費電力を抑制することができる。
【００８５】
このように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器等に使用することが可能である。
【００８６】
【発明の効果】
本発明は、複数の駆動トランジスタを有し、前記複数の駆動トランジスタは互いにゲート電極を電気的に接続し、該ゲート電極と前記複数の駆動トランジスタの各ドレインとの間にスイッチを備えたことを特徴とする、電流出力回路を含むものである。
該電流出力回路を用いることにより、ディジタル電圧値形式のデータを読込み、アナログ電流値形式のデータを出力する、簡素なＤＡコンバータ回路を提供することができる。
本発明は、電流入力方式のＡＭ型ＯＬＥＤ表示装置に使用するデータ駆動回路などに用いることができる。
【図面の簡単な説明】
【図１】 本発明の電流出力回路、ＤＡコンバータ回路の例を示す図。
【図２】 本発明の電流出力回路、ＤＡコンバータ回路の例を示す図。
【図３】 セレクタ回路の例を示す図。
【図４】 ラッチ回路の構成例を示す図。
【図５】 表示装置のパネル構成例を示す図。
【図６】 本発明の表示装置、電子機器の例を示す図。
【図７】 公知の電流出力回路、ＤＡコンバータ回路を示す図。
【図８】 ＤＡコンバータ回路を用いたデータドライバの構成例を示す図。
【図９】 表示装置のパネル構成例を示す図。
【図１０】 本発明の表示装置のパネル構成例を示す図。
【図１１】 本発明のセレクタ回路の例を示す図。
【図１２】 本発明のＤＡコンバータ回路を用いたデータドライバの構成例を示す図。
Claims (5)
- 第１乃至第３の駆動トランジスタ、第１乃至第８のトランジスタ、第１及び第２の電流源、及び定電圧源を有し、
前記第１の駆動トランジスタは、ゲートは前記第１のトランジスタのソース又はドレインの一方に、ソース又はドレインの一方は前記第２及び前記第３のトランジスタの各々のソース又はドレインの一方に、ソース又はドレインの他方は前記定電圧源に電気的に接続され、
前記第２の駆動トランジスタは、ゲートは前記第４のトランジスタのソース又はドレインの一方に、ソース又はドレインの一方は前記第５及び前記第６のトランジスタの各々のソース又はドレインの一方に、ソース又はドレインの他方は前記定電圧源に電気的に接続され、
前記第３の駆動トランジスタは、ゲートは前記第４のトランジスタのソース又はドレインの一方に、ソース又はドレインの一方は前記第７及び前記第８のトランジスタの各々のソース又はドレインの一方に、ソース又はドレインの他方は前記定電圧源に電気的に接続され、
前記第１及び前記第２のトランジスタの各々のゲートは、第１の電流設定信号入力線に電気的に接続され、
前記第４、前記第５及び前記第７のトランジスタの各々のゲートは、第２の電流設定信号入力線に電気的に接続され、
前記第１及び前記第２のトランジスタの各々のソース又はドレインの他方は、前記第１の電流源に電気的に接続され、
前記第４、前記第５及び前記第７のトランジスタの各々のソース又はドレインの他方は、前記第２の電流源に電気的に接続され、
前記第３のトランジスタのゲートは、第１のデジタル信号入力線に電気的に接続され、
前記第６のトランジスタのゲートは、第２のデジタル信号入力線に電気的に接続され、
前記第８のトランジスタのゲートは、第３のデジタル信号入力線に電気的に接続され、
前記第３、前記第６及び前記第８のトランジスタの各々のソース又はドレインの他方は、出力部に電気的に接続され、
前記第１のデジタル信号入力線を介して前記第３のトランジスタのゲートに入力されるデジタル信号は最上位ビットの信号であることを特徴とする電流出力ＤＡコンバータ回路。 - 請求項１において、
前記第１、前記第２及び前記第３の駆動トランジスタのチャネル長／チャネル幅は、１：２：４であることを特徴とする電流出力ＤＡコンバータ回路。 - 請求項１に記載の前記電流出力ＤＡコンバータ回路を有することを特徴とする表示装置。
- 請求項１に記載の前記電流出力ＤＡコンバータ回路を有することを特徴とする電子機器。
- 請求項３に記載の前記表示装置を有することを特徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001495A JP4053433B2 (ja) | 2003-01-07 | 2003-01-07 | 電流出力ｄａコンバータ回路、表示装置及び電子機器 |
| TW092135622A TWI354957B (en) | 2003-01-07 | 2003-12-16 | Current output circuit, current output da converte |
| US10/745,497 US7348947B2 (en) | 2003-01-07 | 2003-12-29 | Circuit, display device, and electronic apparatus |
| CN200410001385.XA CN1518232B (zh) | 2003-01-07 | 2004-01-07 | 电路，显示设备以及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001495A JP4053433B2 (ja) | 2003-01-07 | 2003-01-07 | 電流出力ｄａコンバータ回路、表示装置及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004215109A JP2004215109A (ja) | 2004-07-29 |
| JP2004215109A5 JP2004215109A5 (ja) | 2006-02-09 |
| JP4053433B2 true JP4053433B2 (ja) | 2008-02-27 |
Family
ID=32708817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003001495A Expired - Fee Related JP4053433B2 (ja) | 2003-01-07 | 2003-01-07 | 電流出力ｄａコンバータ回路、表示装置及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7348947B2 (ja) |
| JP (1) | JP4053433B2 (ja) |
| CN (1) | CN1518232B (ja) |
| TW (1) | TWI354957B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4566528B2 (ja) * | 2002-12-05 | 2010-10-20 | シャープ株式会社 | 表示装置 |
| US7928937B2 (en) * | 2004-04-28 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| KR100600314B1 (ko) * | 2004-11-17 | 2006-07-18 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그것의 데이터 구동 칩 |
| US7570233B2 (en) * | 2004-11-24 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4438069B2 (ja) * | 2004-12-03 | 2010-03-24 | キヤノン株式会社 | 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8500086A (nl) * | 1985-01-16 | 1986-08-18 | Philips Nv | Digitaal-analoog omzetter. |
| JP2799712B2 (ja) | 1988-08-20 | 1998-09-21 | 株式会社日立製作所 | Ｄａ変換器 |
| JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | Ｄ／ａコンバータ |
| JP3169884B2 (ja) * | 1998-02-26 | 2001-05-28 | 日本電気アイシーマイコンシステム株式会社 | ディジタル・アナログ変換器及びそのテスト方法 |
| JP3252897B2 (ja) | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| US6545514B2 (en) * | 1999-04-26 | 2003-04-08 | Stmicroelectronics N.V. | Drive circuit for inductive loads |
| JP2000347159A (ja) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 液晶表示装置 |
| JP2001147659A (ja) | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| JP2002215095A (ja) * | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | 発光ディスプレイの画素駆動回路 |
| JP4982014B2 (ja) * | 2001-06-21 | 2012-07-25 | 株式会社日立製作所 | 画像表示装置 |
| CN100365688C (zh) * | 2001-08-29 | 2008-01-30 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
| US7576734B2 (en) * | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| JP4498669B2 (ja) * | 2001-10-30 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及びそれらを具備する電子機器 |
| JP4451057B2 (ja) * | 2002-12-27 | 2010-04-14 | シャープ株式会社 | 表示装置の駆動方法、表示装置、および、そのプログラム |
| TWI405156B (zh) * | 2003-01-06 | 2013-08-11 | Semiconductor Energy Lab | 電路、顯示裝置及電子機器 |
-
2003
- 2003-01-07 JP JP2003001495A patent/JP4053433B2/ja not_active Expired - Fee Related
- 2003-12-16 TW TW092135622A patent/TWI354957B/zh not_active IP Right Cessation
- 2003-12-29 US US10/745,497 patent/US7348947B2/en active Active
-
2004
- 2004-01-07 CN CN200410001385.XA patent/CN1518232B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7348947B2 (en) | 2008-03-25 |
| US20040135779A1 (en) | 2004-07-15 |
| CN1518232B (zh) | 2011-08-17 |
| TW200419493A (en) | 2004-10-01 |
| TWI354957B (en) | 2011-12-21 |
| CN1518232A (zh) | 2004-08-04 |
| JP2004215109A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909243B2 (en) | Light-emitting device and method of driving the same | |
| JP5487254B2 (ja) | 半導体装置 | |
| US7271784B2 (en) | Display device and driving method thereof | |
| US9620060B2 (en) | Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same | |
| EP1388842B1 (en) | Multi-window display device and method of driving the same | |
| US9626913B2 (en) | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device | |
| KR20060010791A (ko) | 반도체 장치 | |
| JP2003323153A (ja) | 発光装置 | |
| US7049991B2 (en) | Semiconductor device, digital-analog converter and display device thereof | |
| US7961160B2 (en) | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device | |
| JP2005031598A (ja) | 表示装置及びその駆動方法 | |
| JP4397811B2 (ja) | 半導体装置、ｅｌ表示装置、及び電子機器 | |
| JP4034086B2 (ja) | 発光装置及び電子機器 | |
| JP4053433B2 (ja) | 電流出力ｄａコンバータ回路、表示装置及び電子機器 | |
| US6919834B2 (en) | Circuit, display device, and electronic device | |
| JP4339132B2 (ja) | 回路、表示装置及び電子機器 | |
| JP2004198683A (ja) | 表示装置 | |
| JP4574128B2 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |