JP2569916B2 - ディスプレイ制御回路 - Google Patents
ディスプレイ制御回路Info
- Publication number
- JP2569916B2 JP2569916B2 JP2192770A JP19277090A JP2569916B2 JP 2569916 B2 JP2569916 B2 JP 2569916B2 JP 2192770 A JP2192770 A JP 2192770A JP 19277090 A JP19277090 A JP 19277090A JP 2569916 B2 JP2569916 B2 JP 2569916B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- character
- output
- display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディスプレイ制御回路に関し、特に文字を表
示する方式において、文字を修飾して表示するディスプ
レイ制御回路に関する。
示する方式において、文字を修飾して表示するディスプ
レイ制御回路に関する。
従来のディスプレイ装置は第３図と第４図に示すよう
に画像メモリ１、文字フォントROM2、表示信号発生回路
３、ブリンク信号発生回路15およびブリンク回路16から
なるディスプレイ制御回路20と、計算機19と、CRT7とか
ら構成されている。
に画像メモリ１、文字フォントROM2、表示信号発生回路
３、ブリンク信号発生回路15およびブリンク回路16から
なるディスプレイ制御回路20と、計算機19と、CRT7とか
ら構成されている。
ブリンク回路16はANDゲート12と、セレクタ回路13と
ドライブ回路18とから構成されている。計算機19は、必
要に応じて文字コード及びアトリビュート８のデータの
入っている画像メモリ１を書き換える。表示信号発生回
路３は画像メモリ１から文字コード及びアトリビュート
データ８を取り込み、その文字コードの入っている文字
フォントROM2の文字フォントアドレス９を発生し、文字
フォントROM2から文字フォントドットデータ10を受け取
り、RGBの表示信号とブリンキングビット11を出力す
る。ブリンク信号発生回路15は表示信号をブリンクさせ
る為のブリンク信号を発生する。ブリンク回路16はブリ
ンキングビット11が“0"の時は表示信号を出力し、“1"
の時は表示信号とブリンク信号をアンドしてブリンクさ
せたものをセレクタ回路13により出力し、その出力をド
ライブ回路18によりCRT7の出力に変換する。この種のデ
ィスプレイ装置では、ブリンク信号により表示信号をオ
ン，オフしてブリンクさせていた。
ドライブ回路18とから構成されている。計算機19は、必
要に応じて文字コード及びアトリビュート８のデータの
入っている画像メモリ１を書き換える。表示信号発生回
路３は画像メモリ１から文字コード及びアトリビュート
データ８を取り込み、その文字コードの入っている文字
フォントROM2の文字フォントアドレス９を発生し、文字
フォントROM2から文字フォントドットデータ10を受け取
り、RGBの表示信号とブリンキングビット11を出力す
る。ブリンク信号発生回路15は表示信号をブリンクさせ
る為のブリンク信号を発生する。ブリンク回路16はブリ
ンキングビット11が“0"の時は表示信号を出力し、“1"
の時は表示信号とブリンク信号をアンドしてブリンクさ
せたものをセレクタ回路13により出力し、その出力をド
ライブ回路18によりCRT7の出力に変換する。この種のデ
ィスプレイ装置では、ブリンク信号により表示信号をオ
ン，オフしてブリンクさせていた。
上述した従来のディスプレイ制御回路は、ブリンク信
号により表示信号をオン・オフしてブリンクさせていた
為、注意を促す意味で使うのには良かったが、通常状態
と従来のブリンクの中間の注意を促すことができないと
いう欠点がある。
号により表示信号をオン・オフしてブリンクさせていた
為、注意を促す意味で使うのには良かったが、通常状態
と従来のブリンクの中間の注意を促すことができないと
いう欠点がある。
本発明のディスプレイ制御回路は、CRTの表示画面の
各文字に対応した文字コードと文字のアトリビュートデ
ータを記憶する画像メモリと、文字フォントのドットデ
ータを格納してある文字フォントROMと、画像メモリの
文字のアトリビュートデータと文字フォントROMのドッ
トデータにより表示信号と階調ブリンキングビットを発
生する表示信号発生回路と、垂直同期信号を発生させる
垂直同期信号発生回路と、垂直同期信号をクロックとし
てカウントアップ・カウントダウンを交互に繰り返すカ
ウンター回路と、文字のアトリビュートの階調ブリンキ
ングのビットが“0"の時は表示信号がそのまま出力さ
れ、“1"の時はカウンター回路の出力と表示信号のアン
ドをとったものが出力される複数のセレクト回路および
その出力をCRTのアナログ信号に変換するD/A変換器から
なる輝度変換回路とを有している。
各文字に対応した文字コードと文字のアトリビュートデ
ータを記憶する画像メモリと、文字フォントのドットデ
ータを格納してある文字フォントROMと、画像メモリの
文字のアトリビュートデータと文字フォントROMのドッ
トデータにより表示信号と階調ブリンキングビットを発
生する表示信号発生回路と、垂直同期信号を発生させる
垂直同期信号発生回路と、垂直同期信号をクロックとし
てカウントアップ・カウントダウンを交互に繰り返すカ
ウンター回路と、文字のアトリビュートの階調ブリンキ
ングのビットが“0"の時は表示信号がそのまま出力さ
れ、“1"の時はカウンター回路の出力と表示信号のアン
ドをとったものが出力される複数のセレクト回路および
その出力をCRTのアナログ信号に変換するD/A変換器から
なる輝度変換回路とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例によるディスプレイ制御回
路を示し、第２図は第１図の輝度変換回路を示す。第１
図と第２図において、本発明の一実施例は計算機19から
の文字情報をCRT7上に表示するためのディスプレイ制御
回路で、画像メモリはCRT7の表示画面の各文字に対応し
た文字コードと文字のアトリビュートデータを記憶す
る。文字フォントROM2は文字フォントのドットデータが
格納されている。表示信号発生回路３は、画像メモリ１
の文字のアトリビュートと文字フォントROMのドットデ
ータにより表示信号と階調ブリンキングビットを発生す
る回路である。垂直同期信号を発生回路４は垂直同期信
号を発生する回路であり、カウンタ回路５は垂直同期信
号をクロックとしてカウントアップ・カウントダウンを
交互に繰り返す回路である。文字のアトリビュートの階
調ブリンキングのビット17が“0"の時は表示信号がその
まま出力され、“1"の時は輝度変換回路６はカウンター
回路５の出力と表示信号発生回路３の表示信号のアンド
をとったものが出力される複数のセレクト回路13および
その出力をCRT7のアナログ信号に変換するD/A変換器か
らなる。
路を示し、第２図は第１図の輝度変換回路を示す。第１
図と第２図において、本発明の一実施例は計算機19から
の文字情報をCRT7上に表示するためのディスプレイ制御
回路で、画像メモリはCRT7の表示画面の各文字に対応し
た文字コードと文字のアトリビュートデータを記憶す
る。文字フォントROM2は文字フォントのドットデータが
格納されている。表示信号発生回路３は、画像メモリ１
の文字のアトリビュートと文字フォントROMのドットデ
ータにより表示信号と階調ブリンキングビットを発生す
る回路である。垂直同期信号を発生回路４は垂直同期信
号を発生する回路であり、カウンタ回路５は垂直同期信
号をクロックとしてカウントアップ・カウントダウンを
交互に繰り返す回路である。文字のアトリビュートの階
調ブリンキングのビット17が“0"の時は表示信号がその
まま出力され、“1"の時は輝度変換回路６はカウンター
回路５の出力と表示信号発生回路３の表示信号のアンド
をとったものが出力される複数のセレクト回路13および
その出力をCRT7のアナログ信号に変換するD/A変換器か
らなる。
第５図は第１図のカウンター回路の動作タイムチャー
トである。第３図を参照して本実施例の動作を説明す
る。
トである。第３図を参照して本実施例の動作を説明す
る。
先ず、計算機19により画面に対応した文字のコードと
アトリビュートデータが画像メモリ１に書き込まれる。
表示信号発生回路３は画像メモリ１から文字コード及び
アトリビュートデータ８を取り込み、その文字コードの
入っている文字フォントROM2の文字フォントアドレス９
を発生し、文字フォントROM2から文字フォントドットデ
ータ10を受け取り、RGBの表示信号とブリンキングビッ
ト11に加えて新たに階調ブリンキングビット17を発生す
る。一方、垂直同期信号発生回路４で作られた垂直同期
信号をクロックとして作動するカウンター回路５はカウ
ントアップ・カウントダウンを交互に繰り返し、輝度変
換回路６に供給する。輝度変換回路６は、複数のセレク
タ回路13により階調ブリングビット17が“0"の時は表示
信号を出力し、“1"の時はカウンター回路の複数の出力
と表示信号のアンドをとった信号を出力し、その複数の
セレクタ回路13の出力をD/A変換器14によりCRT7のアナ
ログ信号に変換して表示信号に階調をつけて出力する。
この出力信号をCRT7に送り所望の画面を得る。
アトリビュートデータが画像メモリ１に書き込まれる。
表示信号発生回路３は画像メモリ１から文字コード及び
アトリビュートデータ８を取り込み、その文字コードの
入っている文字フォントROM2の文字フォントアドレス９
を発生し、文字フォントROM2から文字フォントドットデ
ータ10を受け取り、RGBの表示信号とブリンキングビッ
ト11に加えて新たに階調ブリンキングビット17を発生す
る。一方、垂直同期信号発生回路４で作られた垂直同期
信号をクロックとして作動するカウンター回路５はカウ
ントアップ・カウントダウンを交互に繰り返し、輝度変
換回路６に供給する。輝度変換回路６は、複数のセレク
タ回路13により階調ブリングビット17が“0"の時は表示
信号を出力し、“1"の時はカウンター回路の複数の出力
と表示信号のアンドをとった信号を出力し、その複数の
セレクタ回路13の出力をD/A変換器14によりCRT7のアナ
ログ信号に変換して表示信号に階調をつけて出力する。
この出力信号をCRT7に送り所望の画面を得る。
以上の説明から明らかなように、本発明によれば垂直
同期信号をカウントするカウンター回路と、表示信号の
輝度をカウンター回路の出力により変化させる輝度変換
回路と階調ブリンキングビットを具備することにより、
通常状態とブリンクの中間の階調ブリンクを実現するこ
とができる効果がある。
同期信号をカウントするカウンター回路と、表示信号の
輝度をカウンター回路の出力により変化させる輝度変換
回路と階調ブリンキングビットを具備することにより、
通常状態とブリンクの中間の階調ブリンクを実現するこ
とができる効果がある。
第１図は本発明の一実施例であるディスプレイ制御回路
を示すブロック図、第２図は第１図の輝度変換回路を示
す詳細図、第３図は従来のディスプレイ制御回路を示す
ブロック図、第４図は第３図のブリンク回路を示す詳細
図、第５図は第１図のカウンター回路５の動作タイムチ
ャートである。 １……画像メモリ、２……文字フォントROM、３……表
示信号発生回路、４……垂直同期信号発生回路、５……
カウンター回路、６……輝度変換回路、７……CRT、８
……文字コード及びアトリビュートデータ、９……文字
フォントアドレス、10……文字フォントドットデータ、
11……ブリンキングビット、12……ANDゲート、13……
セレクタ回路、14……D/A変換器、15……ブリンク信号
発生回路、16……ブリンク回路、17……階調ブリンキン
グビット、18……ドライブ回路、19……計算機、19……
ディスプレイ制御回路。
を示すブロック図、第２図は第１図の輝度変換回路を示
す詳細図、第３図は従来のディスプレイ制御回路を示す
ブロック図、第４図は第３図のブリンク回路を示す詳細
図、第５図は第１図のカウンター回路５の動作タイムチ
ャートである。 １……画像メモリ、２……文字フォントROM、３……表
示信号発生回路、４……垂直同期信号発生回路、５……
カウンター回路、６……輝度変換回路、７……CRT、８
……文字コード及びアトリビュートデータ、９……文字
フォントアドレス、10……文字フォントドットデータ、
11……ブリンキングビット、12……ANDゲート、13……
セレクタ回路、14……D/A変換器、15……ブリンク信号
発生回路、16……ブリンク回路、17……階調ブリンキン
グビット、18……ドライブ回路、19……計算機、19……
ディスプレイ制御回路。
Claims (1)
- 【請求項１】CRTの表示画面の各文字に対応した文字コ
ードと文字のアトリビュートデータを記憶する画像メモ
リと、文字フォントのドットデータを格納してある文字
フォントROMと、画像メモリの文字のアトリビュートデ
ータと文字フォントROMのドットデータにより表示信号
と階調ブリンキングビットを発生する表示信号発生回路
と、垂直同期信号を発生させる垂直同期信号発生回路
と、垂直同期信号をクロックとしてカウントアップ・カ
ウントダウンを交互に繰り返すカウンター回路と、文字
のアトリビュートの階調ブリンキングのビットが“0"の
時は表示信号がそのまま出力され、“1"の時はカウンタ
ー回路の出力と表示信号のアンドをとったものが出力さ
れる複数のセレクト回路およびその出力をCRTのアナロ
グ信号に変換するD/A変換器からなる輝度変換回路とを
有することを特徴とするディスプレイ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192770A JP2569916B2 (ja) | 1990-07-20 | 1990-07-20 | ディスプレイ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192770A JP2569916B2 (ja) | 1990-07-20 | 1990-07-20 | ディスプレイ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0478898A JPH0478898A (ja) | 1992-03-12 |
| JP2569916B2 true JP2569916B2 (ja) | 1997-01-08 |
Family
ID=16296741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192770A Expired - Fee Related JP2569916B2 (ja) | 1990-07-20 | 1990-07-20 | ディスプレイ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569916B2 (ja) |
-
1990
- 1990-07-20 JP JP2192770A patent/JP2569916B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0478898A (ja) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926166A (en) | Display driving system for driving two or more different types of displays | |
| EP0387550B1 (en) | Display control device | |
| US4284988A (en) | Control means to provide slow scrolling positioning and spacing in a digital video display system | |
| WO1992022887A1 (en) | Method and apparatus for improved color to monochrome conversion | |
| US4158200A (en) | Digital video display system with a plurality of gray-scale levels | |
| JPH11224071A (ja) | ビデオシステムにおいて文字及び関連した表示属性を符号化する方法並びに装置 | |
| US4513278A (en) | Video Synthesizer for a digital video display system employing a plurality of grayscale levels displayed in discrete steps of luminance | |
| JP2749035B2 (ja) | 液晶表示装置 | |
| JP2002140030A (ja) | カラー表示方法及びそれを用いる半導体集積回路 | |
| EP0251811A2 (en) | Flat panel display control apparatus | |
| JP2569916B2 (ja) | ディスプレイ制御回路 | |
| JP2625221B2 (ja) | 画像表示装置 | |
| JP2002218345A (ja) | 画面表示装置 | |
| JPH04301886A (ja) | ディスプレイ制御回路 | |
| JPH04320295A (ja) | モノクロームディスプレイパネルにおけるグレイスケール表示制御装置 | |
| JPH04372988A (ja) | 液晶パネル制御装置 | |
| JPH09258708A (ja) | ディゾルブ表示制御装置 | |
| JPH01229295A (ja) | 液晶表示制御回路 | |
| JP4660128B2 (ja) | 電光表示システム | |
| JPS62215293A (ja) | 遠隔監視制御用のブラウン管表示装置 | |
| JPS635389A (ja) | 画像信号変換回路 | |
| JPH0754423B2 (ja) | カラー変換回路 | |
| JPS62150290A (ja) | 文字表示装置 | |
| JPS587999B2 (ja) | 表示装置 | |
| JPS6041091A (ja) | 表示修飾制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |