JPS6041091A - 表示修飾制御方式 - Google Patents
表示修飾制御方式Info
- Publication number
- JPS6041091A JPS6041091A JP58149407A JP14940783A JPS6041091A JP S6041091 A JPS6041091 A JP S6041091A JP 58149407 A JP58149407 A JP 58149407A JP 14940783 A JP14940783 A JP 14940783A JP S6041091 A JPS6041091 A JP S6041091A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- memory
- inverted
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、図形表示装置に訃けるテＳソ示修１１：ｊ
：１ｉｌｌ餌ｊ方式に関する。
：１ｉｌｌ餌ｊ方式に関する。
〔発明の技術的背景とそのＭｉ ：り、’ｊ、点〕近年
点前近年置に高度な（−？能が徴求され、この傾向は特
に１シ１形表示装置ｊ１において顕著であん上記機能の
代表例として、カラー、反転、点滅（ブリンク）といっ
たものが存在し、これらは表示修飾制御機能と称される
。
点前近年置に高度な（−？能が徴求され、この傾向は特
に１シ１形表示装置ｊ１において顕著であん上記機能の
代表例として、カラー、反転、点滅（ブリンク）といっ
たものが存在し、これらは表示修飾制御機能と称される
。
ところで、文字表示装（最における奴示修飾は、コード
メモリに対し表示データ’＆％Ｆ込み、アトリビュート
キャラクタにより反転、ブリンク等表示修飾のなされた
データを表示していた。ところで、ビットマツプ対応の
図形表示装置においては、プレーンメモリにａｙｒ＜デ
ータのドツトフォントを書込んで表示する。従って、反
転、ブリンク等の表示修飾を実現しようとすれば、ノー
マル表示のために１プレーン、反転表示に１プレーン、
そしてブリンク表示に１プレーン必要で、これだけの機
能を持たせるために合計３プレーンのメモリを必要とす
る。
メモリに対し表示データ’＆％Ｆ込み、アトリビュート
キャラクタにより反転、ブリンク等表示修飾のなされた
データを表示していた。ところで、ビットマツプ対応の
図形表示装置においては、プレーンメモリにａｙｒ＜デ
ータのドツトフォントを書込んで表示する。従って、反
転、ブリンク等の表示修飾を実現しようとすれば、ノー
マル表示のために１プレーン、反転表示に１プレーン、
そしてブリンク表示に１プレーン必要で、これだけの機
能を持たせるために合計３プレーンのメモリを必要とす
る。
理由は、ノーマル表示と、表示データを反転表示した場
合に、ブリンクを実施させると表示データが異なるため
である。
合に、ブリンクを実施させると表示データが異なるため
である。
本発明は上記欠点に鑑みてなされたものであり、２プレ
ーンメモリで、ノーマル、反転、ブリンク表示を実現し
得る表示修飾制御方式を従機することを目的とする。
ーンメモリで、ノーマル、反転、ブリンク表示を実現し
得る表示修飾制御方式を従機することを目的とする。
本発明は、上記目的を実現するため、プレーンメモリを
２面用意し、更に、これらプレーンメモリから得られる
出力が供給され、ブリンク周期にて表示データを切替え
出力するセレクタを設けることにより、ノーマル表示は
もちろんのこと、反転、ブリンク表示を行なえる構成と
した。
２面用意し、更に、これらプレーンメモリから得られる
出力が供給され、ブリンク周期にて表示データを切替え
出力するセレクタを設けることにより、ノーマル表示は
もちろんのこと、反転、ブリンク表示を行なえる構成と
した。
上記プレーンメモリに同一データを裂ト込むことにより
、ノーマルあるいは反転表示が、一方にノーマルな表示
データを、他方のプレーンメモリに空白データをイ、１
：込むことによりブリンク表示が、そして一方に反転デ
ータ、他方のプレーンメモリに塗りつぶしブータラ３込
むことにより反転データのブリンク表示がなされる。こ
のことにより、２面のプレーンメモリでノーマル、反転
、ブリンク表示全実現することが出来１プレ一ンメモリ
分のメモリ容量の節約がなされる。
、ノーマルあるいは反転表示が、一方にノーマルな表示
データを、他方のプレーンメモリに空白データをイ、１
：込むことによりブリンク表示が、そして一方に反転デ
ータ、他方のプレーンメモリに塗りつぶしブータラ３込
むことにより反転データのブリンク表示がなされる。こ
のことにより、２面のプレーンメモリでノーマル、反転
、ブリンク表示全実現することが出来１プレ一ンメモリ
分のメモリ容量の節約がなされる。
以下、図面を使用して本発明に関し詳述する。
第１図は本発明が実施される図形表示装置の実施例を示
すブロック図である。図において、２２は表示制御全般
を司どるマイクロプロセッサ（μＣＰＵ） 、ｚ ｚは
グラフィック表示コントローラ（ＧＤＣ）である。グラ
フィック表示コントローラ１２は、上記マイクロプロセ
ッサ１ｚから送られる制御コマンド及びこれに付随する
パラメータにより、ラスクスキャン型ＣＲＴに文字、図
形等を表示させるための周辺制御用Ｌｔ３Ｉである。こ
のＬＳＩは、簡単な文字制御から高級なフルグラフィッ
クス描画／表示制御を司どる。主に、マイクロプロセッ
サ１１から荀られるコマンド／パラメータに基づき、描
画（データ書込み）のためのアドレス計算を行なったシ
、後述するプレーンメモリに対しアドレス（ＡＤＨ）を
供給し、データの修正変更動作を行なったり、常に表示
アドレスを演算し、プレーンメモリに対し算出されたア
ドレスを供給し、表示データを読出したり、常に同期信
号を発生し、ＣＲＴモニター＼供給すると共に表示／描
画のためのタイミング制御も行なう。このＬＳＩは市販
されており、この種装置においては頻繁に使用されるた
め、ここでのこれ以上の詳細な説明は要しない。
すブロック図である。図において、２２は表示制御全般
を司どるマイクロプロセッサ（μＣＰＵ） 、ｚ ｚは
グラフィック表示コントローラ（ＧＤＣ）である。グラ
フィック表示コントローラ１２は、上記マイクロプロセ
ッサ１ｚから送られる制御コマンド及びこれに付随する
パラメータにより、ラスクスキャン型ＣＲＴに文字、図
形等を表示させるための周辺制御用Ｌｔ３Ｉである。こ
のＬＳＩは、簡単な文字制御から高級なフルグラフィッ
クス描画／表示制御を司どる。主に、マイクロプロセッ
サ１１から荀られるコマンド／パラメータに基づき、描
画（データ書込み）のためのアドレス計算を行なったシ
、後述するプレーンメモリに対しアドレス（ＡＤＨ）を
供給し、データの修正変更動作を行なったり、常に表示
アドレスを演算し、プレーンメモリに対し算出されたア
ドレスを供給し、表示データを読出したり、常に同期信
号を発生し、ＣＲＴモニター＼供給すると共に表示／描
画のためのタイミング制御も行なう。このＬＳＩは市販
されており、この種装置においては頻繁に使用されるた
め、ここでのこれ以上の詳細な説明は要しない。
１３．１４はプレーンメモリである。このプレーンメモ
リ１３．１４はＲＡｌｔで構成され、上記マイクロプロ
セッサ１１もしくはグラフィック表示コントローラ１２
により表示データがビットマツプイメージで格納される
。記憶内容等については後述する。１５．１６はデータ
生成回路である。データ＄成回路１５，１６は、マイク
ロプロセッサ１１もしくはグラフィック表示コントロー
ラ１２により表示データを得、それぞれ、プレーンメモ
ＩＪ ｌ ３ 、 ／ ４に書込むべきデータをブリン
ク指示の有無により生成するものである。データ生成回
路１５はプレーンメモリ１３に、データ生成回路１６は
プレーンメモリにそれぞれ対応して設けられる。
リ１３．１４はＲＡｌｔで構成され、上記マイクロプロ
セッサ１１もしくはグラフィック表示コントローラ１２
により表示データがビットマツプイメージで格納される
。記憶内容等については後述する。１５．１６はデータ
生成回路である。データ＄成回路１５，１６は、マイク
ロプロセッサ１１もしくはグラフィック表示コントロー
ラ１２により表示データを得、それぞれ、プレーンメモ
ＩＪ ｌ ３ 、 ／ ４に書込むべきデータをブリン
ク指示の有無により生成するものである。データ生成回
路１５はプレーンメモリ１３に、データ生成回路１６は
プレーンメモリにそれぞれ対応して設けられる。
１７はセレクタである。セレクタ１７は、上記プレーン
メモリ１３．１４よりそれぞれの出力（ＭＯＵＴ１／Ｍ
ＯＵＴ２）を得、この出力をタイミング制御回路（図示
せず）から出力される点滅クロック信号（＄ＢＬＩＮＫ
）の周期で交互に選択出力する。１８はＣＲＴ’モニタ
である。ＣＲＴモニタ１８は、セレクタ１７を介して供
給される表示データをラスクスキャンにより映像データ
に変換し、所望のデータを映像として画面上に写し出す
ものでちる。
メモリ１３．１４よりそれぞれの出力（ＭＯＵＴ１／Ｍ
ＯＵＴ２）を得、この出力をタイミング制御回路（図示
せず）から出力される点滅クロック信号（＄ＢＬＩＮＫ
）の周期で交互に選択出力する。１８はＣＲＴ’モニタ
である。ＣＲＴモニタ１８は、セレクタ１７を介して供
給される表示データをラスクスキャンにより映像データ
に変換し、所望のデータを映像として画面上に写し出す
ものでちる。
岡、本発明実施例において、タイミング制御回路につい
ては図示されておらず上記グラフィック表示コントロー
ラ１２中に含まれるものとして説明を行なう。
ては図示されておらず上記グラフィック表示コントロー
ラ１２中に含まれるものとして説明を行なう。
第２図は本発明の詳細な説明するために引用された表で
あって、具体的には、スペースデータ“口′” 及びデ
ータ八”を例示することによりそれぞれのプレーンメモ
リ１３．１４への書込みデータと表示画面に表示される
データとの関係を示す。
あって、具体的には、スペースデータ“口′” 及びデ
ータ八”を例示することによりそれぞれのプレーンメモ
リ１３．１４への書込みデータと表示画面に表示される
データとの関係を示す。
以下、本発明の動作につき、第２図に示した表に基づい
て説明する。
て説明する。
まず、ブリンク指定が無い場合の動作から説明する。マ
イクロプロセッサ１１は、データ生成回路１５．１６に
対し、表示コントローラＺ２から出力される書込みデー
タＷＴＤＴ ｉ、そのままプレーンメモリ１３．１４へ
書込む様に制御する。今、ノーマル表示の囚を実現しよ
うとしたとき、プレーンメモリ１３．１４には囚を書込
む。又、反転表示の場合、プレーンメモリ１３．１４に
は上記囚の反転データロを書込む。この様に書込み制御
を行なうことで、セレクタ１７に入力された１、プレー
ンメモリ１３出力であるＭＯＵＴＩと、プレーンメモリ
１４出カである１ＪＯＵＴ２をブリンク周期（＄ＢＬ１
：ＮＫ ）にて切替えても表示に影響はない。即ち、Ｃ
ＲＴモニタ１８にはブリンク周期毎に同一データが表示
されるため、表示文字“Ａｌｌはブリンクしない。
イクロプロセッサ１１は、データ生成回路１５．１６に
対し、表示コントローラＺ２から出力される書込みデー
タＷＴＤＴ ｉ、そのままプレーンメモリ１３．１４へ
書込む様に制御する。今、ノーマル表示の囚を実現しよ
うとしたとき、プレーンメモリ１３．１４には囚を書込
む。又、反転表示の場合、プレーンメモリ１３．１４に
は上記囚の反転データロを書込む。この様に書込み制御
を行なうことで、セレクタ１７に入力された１、プレー
ンメモリ１３出力であるＭＯＵＴＩと、プレーンメモリ
１４出カである１ＪＯＵＴ２をブリンク周期（＄ＢＬ１
：ＮＫ ）にて切替えても表示に影響はない。即ち、Ｃ
ＲＴモニタ１８にはブリンク周期毎に同一データが表示
されるため、表示文字“Ａｌｌはブリンクしない。
次に、ＣＲＴモニタ１８に表示するデータをブリンクさ
せる場合の動作について述べる。まず、ノーマル表示の
囚をブリンクさせる場合の動作から説明する。マイクロ
プロセッサ１１はデータ生成回路１５に対し、表示コン
トローラ１２からの書込みデータＤＴＷ’ＴＩをそのま
ま、プレーンメモリ１３に書込む様に指示する。又デー
タ生成回路Ｚ６に対し、ブランクデータ゛口″を書込む
様に指示する。この様に、プレーンメモリ１３に囚、プ
レーンメモリＩ４にプランクロを書込む、この様に書込
み制御を行なうことで、セレクタ１７に供給されるＭＯ
ＵＴＩとＩＪＯＵＴ ２を表示コントローラ１２より出
力される＄ＢＬＩＮＫ信号により周期的に切替え表示す
る。このことにより、ＣＲＴモニタ１８には、囚と口が
＄ＢＬｒＮＫ信号の周期にて切替え表示されるため、囚
のブリンク表示がなされる。
せる場合の動作について述べる。まず、ノーマル表示の
囚をブリンクさせる場合の動作から説明する。マイクロ
プロセッサ１１はデータ生成回路１５に対し、表示コン
トローラ１２からの書込みデータＤＴＷ’ＴＩをそのま
ま、プレーンメモリ１３に書込む様に指示する。又デー
タ生成回路Ｚ６に対し、ブランクデータ゛口″を書込む
様に指示する。この様に、プレーンメモリ１３に囚、プ
レーンメモリＩ４にプランクロを書込む、この様に書込
み制御を行なうことで、セレクタ１７に供給されるＭＯ
ＵＴＩとＩＪＯＵＴ ２を表示コントローラ１２より出
力される＄ＢＬＩＮＫ信号により周期的に切替え表示す
る。このことにより、ＣＲＴモニタ１８には、囚と口が
＄ＢＬｒＮＫ信号の周期にて切替え表示されるため、囚
のブリンク表示がなされる。
又、反転表示のブリンクを行なうとき、プレーンメモリ
１３にはけ、プレーンメモリには塗りつぶしデータであ
る圀を書込めば、ＣＲＴモニタ１８には、国と口とがＬ
ＢＬＩＮＫ信号の周期に不切替え表示されるため、反転
データ匹のブリンク表示がなされる。尚、上記斜線部分
は黒の塗りつぶしを意図するものとする。
１３にはけ、プレーンメモリには塗りつぶしデータであ
る圀を書込めば、ＣＲＴモニタ１８には、国と口とがＬ
ＢＬＩＮＫ信号の周期に不切替え表示されるため、反転
データ匹のブリンク表示がなされる。尚、上記斜線部分
は黒の塗りつぶしを意図するものとする。
以上説明の如く本発明によれば、２プレーンメモリによ
り、ノーマル、反転、ブリンク表示を実現することが出
来、従って従来のこの種装置と比較して１プレ一ン分の
メモリ容量の節約がなされる。
り、ノーマル、反転、ブリンク表示を実現することが出
来、従って従来のこの種装置と比較して１プレ一ン分の
メモリ容量の節約がなされる。
第１図は、本発明を実現する装置の実施［１１を示すブ
ロック図、第２図は不発明の動作を示すために引用され
た表でちる。 １１・・・マイクロプロセッサ、１２・・・表示コント
ローラ、１３．１４・・・プレーンメモリ、１５゜１６
・・・データ生成回路、１７・・・セレクタ、１８・・
・Ｃ，ＲＴモニタ。
ロック図、第２図は不発明の動作を示すために引用され
た表でちる。 １１・・・マイクロプロセッサ、１２・・・表示コント
ローラ、１３．１４・・・プレーンメモリ、１５゜１６
・・・データ生成回路、１７・・・セレクタ、１８・・
・Ｃ，ＲＴモニタ。
Claims (1)
- 【特許請求の範囲】 （ｘｌ辰示データのドツトフォントが収納される２面の
プレーンメモリと、この２面のプレーンメモリ出力を得
、表示コントローラよｐ出力されるブリンク周期にて上
記入力を切替えＣＲＴモニタへ出力するセレクタとを有
し、上記２面のプレーンメモリへ表示のための反転デー
タも含めた所定の表示データを書込むことにより、上記
セレクタを介してノーマル、反転、点滅表示を行なうこ
とを特徴とする表示修飾制御方式。 （２）上記各プレーンメモリへ同一ブータラ書込むこと
により、ノーマル表示を行なうことを特徴とする特許請
求の範囲第１項記４．にの表示修飾制御方式。 （３）上記プレーンメモリへ同−反転データヲ筈込むこ
とにより、反転表示を行なうことを特徴とする特許請求
の範囲第１項記１１夕の表示イ１５飾制御方式。 （４）上記一方のプレーンメモリにノーマルな表示デー
タを、他方のプレーンメモリに空白データを書込むこと
により点′ｅ、表示を行なうことを特徴とする特許請求
の範囲澱１項記Ａ１０の表示修飾制御方式。 （５）上記一方のプレーンメモリに反転表示データを他
方のプレーンメモリに蘇りつぶしデータを凭込むことに
より、反転データの点政コ３示を行なうことを！特徴と
する１１）許拍求の範囲第１順記載の表示４１Ｚ イＪ
＋ｌｉ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149407A JPS6041091A (ja) | 1983-08-16 | 1983-08-16 | 表示修飾制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149407A JPS6041091A (ja) | 1983-08-16 | 1983-08-16 | 表示修飾制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041091A true JPS6041091A (ja) | 1985-03-04 |
Family
ID=15474449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149407A Pending JPS6041091A (ja) | 1983-08-16 | 1983-08-16 | 表示修飾制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041091A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267692A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 画像情報表示装置 |
| JPH02189583A (ja) * | 1989-01-19 | 1990-07-25 | Hitachi Ltd | ブリンク方法およびブリンク制御方法 |
-
1983
- 1983-08-16 JP JP58149407A patent/JPS6041091A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267692A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 画像情報表示装置 |
| JPH02189583A (ja) * | 1989-01-19 | 1990-07-25 | Hitachi Ltd | ブリンク方法およびブリンク制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59231591A (ja) | 画像表示装置 | |
| JPS6041091A (ja) | 表示修飾制御方式 | |
| JPS61113092A (ja) | コンピユ−タ・デイスプレイ・システム | |
| JPH0327695A (ja) | ラスタテストパターンを表示するためのメモリ節約装置および方法 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS6138987A (ja) | Ｃｒｔ制御装置 | |
| JP2642350B2 (ja) | 表示制御装置 | |
| JPS6292071A (ja) | 拡大表示の制御方式 | |
| JPS6239739B2 (ja) | ||
| JPH04219791A (ja) | 動画像のウィンドウ表示方法 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2569916B2 (ja) | ディスプレイ制御回路 | |
| JPS59129895A (ja) | 携帯用小型電子機器用表示装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS60166988A (ja) | グラフイツクデイスプレイ装置 | |
| JPS58205186A (ja) | 表示装置 | |
| JPS61179489A (ja) | デイスプレイ装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPS62150290A (ja) | 文字表示装置 | |
| JPH02154296A (ja) | 映像情報スクロール方式 | |
| JPS6021086A (ja) | キヤラクタ発生装置 | |
| JPS58200288A (ja) | 表示装置 | |
| JPH0749766A (ja) | キャラクタとグラフィックスの混在表示装置 | |
| JPH06110434A (ja) | 文字表示装置 | |
| JPS63269192A (ja) | 表示装置 |