JPS58205186A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はラスクスキャン方式の文字・図れ示装置に関す
るものである。

・ＩＣ来の文字・図形表示装置の構成を第１図に示す。

第１図において、１は中央演算処理回路で、文字・図形
を走査型表示装置の画面上の任意の位置に表示させるた
めに文字・図形情報記憶回路３に文字・図形情報をイき
込んだり、文字・図形パターン発生回路６に表示させた
い文字・図形のパターンデ〜りをあらかじめ書き込んで
おいたり、文字・図形パターン発生回路６より文字・図
形パターンデータを読み出したりする。また、表示関係
の処理の他にデータの演舞、入出力＋＃ｌＪ御等も行な
う０２は表示制御回路で、水平・垂直等の各種同期へシ
シの発生２文字・図形の画面上での表示位置を示す表示
位置信号１０２，１０３の発生、中央演算処理回路１か
らの文字・図形情報記憶回路３、文字・図形パターン発
生回路６へのアクセスを制御したり、表示のために必要
な各種タイミング信号の発生等を行なう。４は文字・図
形情報記憶回路３へ供給されるアドレス１０４を中央演
算処理回ｗ！５１からのメモリアドレス１０１と表示制
御回路２からの表示位置信号１０２とのいずれかに切り
替えるためのマルチプレクサ、５は中央演算処理回路１
のデータバス１００を文字・図形情報記憶回路３のデー
タバス１０５と接続するためのデータバスバッファ、７
は文字・図形パターン発生回路に供給されるアドレス１
０１と文字・図形情報記憶回路３からの文字・図形情報
とのいず汎かに切り替えるためのマルチプレクサ、８は
中央演算回路１．のデータバス１００を文字・図形パタ
ーン発生回路６のデータバス１０７と接、ｉ４　スるた
めのデータバスバッファ、９は文字パターンデータを走
査型表示装置の表示用映ｒ象信号に変換するための映像
信号制御１すＪ路である。

この装置において、中央演舞制御回路１が文字・図形情
報記憶回路３および文字・図形パターン発生回路６をア
クセスできるのは表示期間にアクセスすると画面が乱れ
るため表示期間以外（水平・垂直同期期間）においてで
あり、中央演算制御回路１が文字・図形記憶回路３１文
字・図形パターン発生回路６をアクセスしようとした時
が表示期間であると、表示期間が終了する壕で中央演算
回路Ｍ路１はなんらかの方法でアクセスするのを待たな
くてはならない。このように中央演算処理回ｊ＆　１　
ｆ！：待たせる方法としては、１表示期間が終わった時
に削り込みを発生し中央演算処理回路１に知らせる方式
、（２）表示期間以外かどうかをチェックするために表
示期間以外の時にオンになるようなフラグをもうけ、中
央演算処理回Ｗ５１はそのフラグがオンになる寸で待つ
方式、（３）表示期間中に中央びη回路１がアクセスし
ようとした時には表示期間が終了するまで一時的に中央
演算処理回路１の・１ノ１作を止めて、表示期間外にな
った時に再び作動させる方式等がある。

捷だ、表示期間と表示期間外の時間を比べると一般的に
表示期間の時間の方が長く、中央演算処理回路１が文字
・図形情報記憶回路３９文字・図形パターン発生回路６
をアクセス可能な時間は非常に眠られた少ないものとな
る。

以上の理由から従来の装置においては文字・図形情報記
憶回路３９文字・図形パターン発生回路６と中央演算処
理回路１との間のデータ転送効率が恐く、文字の表示が
遅い欠点がある。

不発、明は従来のその欠点゛・を改善するために、表示
期間内でも文字・図形パターン発生回路への中央演算処
理回路のアクセスを可能とし、表示動車を上げることを
目的とするものである。

本発明は具体的にはたとえば空白情報の表示であること
を知らしめるための空白情報記憶回路とその空白情報記
憶回路より出力された空白情報出力により、映（象信号
制却回路、マルチプレクサ。

データバスバッファ等を制御する機能を表示制御１！、
！回路２に設け、空白情報の表示のときに限り表示期間
内でも文字・図形パターン発生回路への中央演算処理回
路へのアクセスを可能としたあのである。

以下にその実施例と共に説明する。−第２図にお。

いて、第１図のブロックに対応する部分には同符号を付
している。異なるのは中央演算処理回路１がデーターラ
イン１１２を活性化することにより文字・図形情報記憶
回路の空白情報が入っているアドレスと１対１に対応す
る空白情報記憶回路１０のアドレスに空白情報をセント
するようにした点である。

次にこの実施列の動作について説明する。まず表示期間
外には表示制御回路２の制御により、マルチ７°レクサ
４．マルチプレクサ７はそれぞれ文字・図形↑ｎ￥に記
憶回Ｉ＠３９文字・図形）くターン発生回路６に中央演
算処理回路１からのメモリアドレス１０１を供給し、デ
ータノくスノくラフ？６または８は中央演算処理１す１
路１からのメモリアドレス１０１に対応した回路のデー
タノ（スを中央演算処理回路１のデータバス１００に接
続するためにアクティブになる。この時、中央演算処理
回路１が文二ｆ−・図形情報記憶回路３に空白情報を書
き込むとすｎば、空白情報記憶回路１ｏには文字・図形
情報回路と同じアドレスが供給さ扛ているので、中央演
算処理口ノ谷１は同時に空白情報記憶回路１０に接続さ
れているデータライン１１２を活性化することにより文
字・図形情報記憶回路３の空白端・服が入っているアド
レスと１対１に対応する空白情報記憶回路１ｏのアドレ
スに空白情報をセットすることができる。

表示１期間の時には表示制御回路２の制御によりマルチ
プレクサ４．マルチプレクサ７はそれぞ扛文字・図形記
憶回路３９文字・図形・（ターン発生回路６に表示制御
回路２からの表示位置信号を供給し、データバスバッフ
ァ５および８はインアクティブになり、文字・図形情報
記憶回路３、文字・図形パターン発生回路６のデータノ
（スは中央演算処理回路１のデータバス１００と切り離
される。

この時、文字・図形情報記憶回路３からは、衣１ 水位置信号１０２で示されるアドレスに応じた文字・図
形情報が出力さ扛る。文字・図形〕（ターン発生回路６
からは、前記文字・図形情報出力と表示位置信号１０３
によって、文字拳固形パターンデータが出力される。こ
の出力は映像信号制御回路９に入力されて、映像信号制
御回路９により映１象信号１０Ｂに変換される。

また文字・図形情報出力が空白情報である場合は、同時
に空白情報記憶回路１ｏから空白情報が出力される。こ
の空白１″Ｗ報出力１１３は表示制御回路２に入力され
、制御回路２はこれをうけて以下の動作を行なう。

（１）　　映１象信号制御回路９の映像信号出力１０８
を空白データにする。

（２）　　文字・図形パターン発生回路６のアドレス１
０６に、マルチプレクサを切り替えることにより中央演
算処理回路１のアドレス１０１を供給する。

（３）　　データバスバッファ８をアクティブにし、文
字・図形パターン発生回路６を中央演算処理回路１のデ
ータバス１′Ｏｏと接続する。

（４中央演算処理回路１に文字・図形パ゛ターン元生回
路６がアクセス可能なこと金伝える。

以上の動作を行なうことにより、表示期間内であっても
中央演算処理回路１は文字・図形・（ターン発生回路６
をアクセスすることができる。

以上に述べたように本発明は空白情報を表示している間
、中央演算処理回路から文字・図形パターン発生回路を
アクセスすることができるようにしているので、表示と
印字の文字パターンを同一の文字・図形パターン発生回
路で共用している場゛合や、文字・図形パターン発生回
路を書き替え可能なメモリで構成していて用途に応じて
文字パターンを書き替える場合などにおいて、文字・図
形パターン発生回路へのアクセス効率のよい、すなわち
表示速度の早い文字・図形表示装置が提供できる。

さらに、実際の表示画面の多くは一般的に文字・図形表
示よりも空白表示の部分が多いので、効率はかなり高く
なるものと考えられる。

【図面の簡単な説明】

第１図は従来の表示装置のブロック図、第２図は本発明
の一実施例による表示装置のブロック図である。

Claims (1)

【特許請求の範囲】
1. 演算あるいは入出力制御を行なう中央演算処理回路と、
   走査型表示装置上の表示層を示す表示位置信号と各種の
   タイミング制御信号を発生する表示制御回路とあらかじ
   め前記中央演算処理回路ＶＣより４１き込まれた文字・
   図形情報を前記表示制御回路から出力される前記表示位
   置信号によって出力する文字・図形情報を記憶する記憶
   回路と、前記記憶回路から出力される文字・図形情報と
   前記表示制御回路から出力される前記表示位置信号とに
   従い文字・図形パターンを出力する文字・図形パターン
   発生回路と、前記記憶回路と１対１に対応してその記憶
   回路に薔き込まれている文字・図形情報が空白を示して
   いる空白情報であるか否かを記憶する空白情報記憶回路
   と、この空白情報記憶回路からの空白情報出力を前記表
   示制御回路に入力し、空白表示時には前記文字・図形パ
   ターン発生回路に対し前記中央演算処理回路から文字・
   南形パターンを読むあるいは書き込むことができるよう
   にしたことを特徴とする表示−装置。