JP2005318169A - 撮像装置 - Google Patents

Abstract

【課題】 任意周期／任意読み出し行位置の垂直間引き読み出しを行うことを課題とする。
【解決手段】 撮像装置を構成する垂直走査回路に特別な工夫を必要とせず、垂直間引き読み出しを実現することを特徴とする。また、同期信号発生器から供給される水平同期信号が一定周期で供給されていても、タイミング発生器内部で間引き用水平同期信号を生成し、所望の駆動パルスを発生することを特徴とする。
【選択図】 図３

Description

本発明は、被写体像を撮像する撮像装置に関する。

近年、デジタルスチルカメラ、デジタルカメラ等において、高画質を得る目的で撮像素子の高画素化によって記録画像の高解像度化が図られている。例えば、デジタルスチルカメラにおいては、構成される撮像素子の全ての画素を読み出す、全画素読み出しを行うことによって高解像度な画像データを得ている。図１２は、２行２列を単位としたカラーコーディングを持つカラーフィルタを配列した撮像素子において、全画素読み出しを行った場合の模式図である。この場合、撮像素子を６００万画素で構成した場合のフレームレートはおよそ３フレーム／秒程度と低い。図１３は、全画素読み出しを行ったときの撮像センサに供給する制御信号のタイミングチャートを示している。

一方、静止画撮影をする前には、自動測光（ＡＥ）、自動測距（ＡＦ）、液晶モニタ表示用の動画撮影等を行うために高フレームレート読み出しを行うことが必要となる。この場合の画像データは、静止画撮影時の記録データと比較して低解像度の画像データでよい為、画像データを垂直方向に間引いて読み出す垂直間引き読み出しによって得られていた。例えば、画素の水平ラインを３行中１行分だけ読み出す１／３行垂直間引き読み出しの場合、全画素読み出しと比較してフレームレートを３倍程度高速化できる。図１４は２行２列を単位としたカラーコーディングを持つカラーフィルタを配列した撮像素子において、３画素ライン中１画素ラインを読み出す１／３垂直間引き読み出しを行った場合の模式図である。

従来、この垂直間引き読み出しは、撮像装置を構成する垂直走査回路に、予め決められた水平ラインを間引く回路を付加することで実現していた。図１５は垂直間引き読み出しを実現する為に設けられた撮像装置を構成する垂直走査回路の一例を示している。図１５に示した垂直走査回路では、選択スイッチ１５０２、１５０３を切り換えることによって、全画素読み出しと１／３行垂直間引き読み出しに対応している。

撮像装置を構成する垂直走査回路に予め決められた水平ラインを間引く為の回路を付加しない場合には、タイミング発生回路が生成する垂直走査信号（垂直シフトレジスタ駆動信号）を、間引き行で早送りする必要がある。タイミング発生器が生成する垂直走査信号は、同期信号発生器（ＳＳＧ）から供給される水平同期信号（ＨＤ）に同期して出力される。従って、タイミング発生器が垂直走査信号を間引き行で早送りする為には、同期信号発生器（ＳＳＧ）が生成する水平同期信号（ＨＤ）を間引き行では早送りしなければならない。更に、読み出し行と間引き行でセンサ駆動パルスを変更しなければならない場合、同期信号発生器（ＳＳＧ）は、読み出し行か間引き行であるのかをタイミング発生器に通知する必要があった。また、撮像装置からの画像データをＡ／Ｄ変換した後に信号処理を行うデジタルシグナルプロセッサ（ＤＳＰ）等の画像処理プロセッサは、水平同期信号に同期して画像処理を行うため、効率的な画像処理を行うためには、取り込んでいる画像データが有効（読み出し行）なのか無効（間引き行）であるのかを通知する必要があった（例えば、特許文献1）。
特開２００１−２３８１３

垂直間引き駆動を実現する為には、撮像装置を構成する垂直走査回路に予め決められた水平ラインを間引く為の回路を付加する必要があるため、垂直間引きの周期や、読み出し行の設定に任意性を持たせることができなかった。また、複数の垂直間引きのパタンを実現可能にする場合は、垂直走査回路の構成が複雑化してしまう問題があった。

また、撮像装置を構成する垂直走査回路に予め決められた水平ラインを間引く為の回路を付加しない場合は、タイミング発生回路が生成する垂直走査信号（垂直シフトレジスタ駆動信号）を、間引き行で早送りするために、同期信号発生器（ＳＳＧ）が生成する水平同期信号（ＨＤ）を間引き行で早送りする必要があった。しかしながら、垂直間引き読み出し駆動に対応した水平同期信号を生成することができる同期信号発生器（ＳＳＧ）は少なく、撮像システムを構成する上で制約となっていた。更に、タイミング発生器や画像処理プロセッサに対して、読み出し行か間引き行かであるかを通知するための状態信号が必要となっていた。

上記課題を解決するために、複数ラインの画素と、垂直間引き読み出しの周期情報を格納する第１の記憶手段と、垂直間引き読み出しにおいて、読み出す行または間引く行の位置情報を格納する第２の記憶手段と、垂直間引き読み出しにおいて、読み出す行または間引く行の位置情報を格納する記憶手段に記憶されたデータを、記憶素子を複数段シリアルに接続したシフトレジスタへ転送する転送手段と、水平同期信号に同期して該シフトレジスタを水平同期信号に同期してビットシフトする移動手段と、垂直間引き読み出しの周期情報に応じて、該シフトレジスタを構成する記憶素子出力を選択する選択手段と、選択された記憶素子出力を、該シフトレジスタを構成する初段の記憶素子入力へフィードバックするフィードバック手段と、垂直間引き読み出しの周期情報に応じて選択された該シフトレジスタを構成する記憶素子出力を用いて、タイミング発生器内部で内部水平同期信号を生成する第１の生成手段と、前記内部水平同期信号に同期した制御信号を生成する第２の生成手段とを有し、前記制御信号に基づき、前記複数ラインの画素から所定のラインの画素を間引いて読み出すことを特徴とする撮像装置を提供する。

本発明によれば、撮像装置を構成する垂直走査回路に特別な構成をとる必要なく、任意周期／任意読み出し行位置の垂直間引き読み出しを行うことができる。

以下、本発明の実施形態について図面を参照して詳細に説明する。

図１は本実施形態における、撮像システムの一例を表したブロック図である。撮像センサ１００を駆動するためのＴＧ（タイミングジェネレータ）１０３は、撮像センサ１００を駆動する為の制御信号１０８を発生させるだけでなく、ＡＦＥ（アナログ・フロントエンド）１０５の動作制御を行うための制御信号１０９を発生している。ＴＧは、ＣＰＵ（中央演算装置）からの指令信号１１２によって様々な撮像モードに応じた制御信号を発生させることができる。ＴＧ１０３から発生される制御信号１０８、１０９はＳＳＧ（同期信号発生器）１０４からの垂直同期信号（ＶＤ）１１０、水平同期信号（ＨＤ）１１１に同期している。また、同期信号１１０、１１１はＣＰＵ１０５からの指令信号１１３によって制御され、ＴＧ１０３だけでなく画像処理装置１０２も供給されており、画像処理装置は同期信号を検出して所望の画像処理を行っている。

ＴＧ１０３から発生された撮像センサ制御信号１０８によって撮像センサ１００より出力されたアナログ画像信号１０５はＡＦＥ１０１によってディジタル化される。ＡＦＥ１０１の中では、ＣＤＳ（相関二重サンプリング回路）によるノイズ除去、ＰＧＡ（プログラマブル・ゲインアンプ）によるゲイン調整、ＡＤＣ（Ａ／Ｄコンバータ）によるディジタル化によって最適な画像データが得られるような信号処理がなされる。ディジタル化された画像信号は画像処理装置に入力され様々な画像処理が行われる。

図２は本実施例における、垂直間引き読み出しを行うための制御信号１０８の中から垂直走査信号と水平走査信号を抜き出したタイミングチャート図である。図２では例として、３行中１行を読み出す１／３垂直間引き読み出しを行ったときのタイミングチャート図を示している。１水平走査期間中で、垂直走査信号を２行分早送りした後に読み出し行を読み出すことで、画素ラインを垂直方向に間引いて読み出している。垂直走査信号を早送りする期間は、垂直走査回路の走査可能速度の上限まで短縮することが出来る為、１水平走査期間にかかる時間はほとんど増えることはない。従って、１／３垂直間引き読み出しを行った場合は、フレームレートをほぼ３倍高速化することができる。

図３は本実施例における、垂直間引き読み出しを行うためのＴＧ１０３の回路構成を示した模式図である。図３では、読み出し行か間引き行かを判定するための読み出し行判定信号の生成回路を示している。

垂直間引き読み出しを行う上で、ＴＧ１０３内部に『垂直間引き周期設定レジスタ』、『読み出し行位置設定レジスタ』の２つの設定レジスタを用意しておく。この、『読み出し行位置設定レジスタ』には、『読み出し行』と『間引き行』を異なる論理レベルで記憶させておくので、システムとして必要な垂直間引き周期の最大値が記憶できるビット長を確保する必要がある。

読み出し行を表す論理レベルを‘１’、間引き行を表す論理レベルを‘０’にそれぞれ定義した場合の制御方法を以下に示す。

『読み出し行位置設定レジスタ』のビット幅を１０ビット、垂直間引きの周期を３行、読み出し行を３行目にしたい場合は、『読み出し行位置設定レジスタ』に“００−１ｘｘｘ−ｘｘｘｘ”を設定する。このデータは読み出し行を表す論理レベルを‘１’、間引き行を表す論理レベルを‘０’としてＭＳＢファーストで設定したものである。１〜７ビット目の”ｘｘｘ−ｘｘｘｘ”にはどの論理レベルを設定しても構わない。

本実施例では、読み出し行を表す論理レベルを‘１’、間引き行を表す論理レベルを‘０’にそれぞれ定義したが、読み出し行を表す論理レベルを‘０’、間引き行を表す論理レベルを‘１’としても本発明の効果は変わらない。

この『読み出し行位置設定レジスタ』は、任意のイネーブル信号によって『読み出し行判定回路』のシフトレジスタに転送される。このイネーブル信号は、シリアルバスで『読み出し行位置設定レジスタ』にデータを書き込むのであればチップセレクトのネゲートを検出した信号を利用してもよいし、垂直同期信号のアサートを検出した信号でも構わない。

『読み出し行判定回路』のシフトレジスタは、水平同期信号に同期して動作する。図中では水平同期信号をシフトレジスタのクロック入力端子に直接接続しているが、その代わりにタイミングジェネレータのマスタクロックを接続してシフトレジスタを構成しているフリップフロップを、水平同期信号のアサートを検出した信号をイネーブルとしたイネーブル付きフリップフロップに変更してもよい。すなわち、水平同期信号のアサートに同期してシフトレジスタに格納されているデータがビットシフトする構成であればよい。

『読み出し行判定回路』のシフトレジスタは、２段目以降のフロップフロップのＱ出力を１段目のフリップフロップのＤ入力にセレクタを介してフィードバックしている。このセレクタは間引き周期設定レジスタに設定された値によって、所望のフリップフロップのＱ出力を１段目のフリップフロップのＤ入力に接続している。例えば、『垂直間引き周期設定レジスタ』に‘３’を設定した場合は、３段目のフリップフロップのＱ出力が１段目のフリップフリップのＤ入力にフィードバックされる。

１段目のフリップフロップのＤ入力は、読み出し行と間引き行では異なる論理レベルを示すので、読み出し行の判定信号として使用することが出来る。

次に上記判定を用いた撮像センサ制御信号の生成方法について説明する。ＴＧ（タイミング発生器）はＳＳＧ（同期信号発生器）から供給される垂直同期信号（ＶＤ）と水平同期信号（ＨＤ）に同期して撮像センサ制御信号を生成する。従って、ＳＳＧから一定周期の水平同期信号しか得られない場合、ＴＧ内部で間引き行の為に水平同期信号を早送りしなければならないことになる。このＴＧ内部での水平同期信号の早送り機能は、上述した読み出し行判定信号を用いて容易に実現することができる。

図４は、ＳＳＧから一定周期の水平同期信号しか得られない場合に垂直間引きを実行した時のタイミングチャート図である。図４では、撮像センサに供給する制御信号として垂直転送信号を記載している。この垂直転送信号を間引き行で早送りすることで垂直間引き読み出しを行っている。

図５は、図３で示した読み出し行判定信号を用いて内部水平同期信号を生成するフローを表した状態遷移図である。図５で示した状態遷移図は、ＴＧに供給されるクロックまたはクロックを分周した信号をトリガとして遷移する。図４、５記載の水平カウンタはＴＧに供給されるクロックまたはクロックを分周した信号の立ち上がり、または立ち下がりを検出してカウントアップするアップカウンタである。読み出し行判定信号が１の場合は、水平同期信号のアサートによって水平カウンタは０にリセットされる。対して、読み出し行判定信号が０の場合は、水平カウンタのカウンタ値がＡという設定値（間引き行を早送りするための期間を設定）によって水平カウンタは０にリセットされる。内部水平同期信号は、この水平カウンタリセットを検出して生成すればよい。

上述した内部水平同期信号生成フローを用いることによって、任意周期／任意読み出し行位置の垂直間引き読み出しを容易に実現できる。

図６は実施例１に類する実施例であり、垂直間引き読み出しを行うための制御信号１０８の中から垂直走査信号と水平走査信号を抜き出したタイミングチャート図である。図６では例として、８行中２行を読み出す２／８垂直間引き読み出しを行ったときのタイミングチャートを示している。最初の水平走査期間中で垂直走査信号を４行分早送りした後に読み出し行を読み出し、次の水平走査期間中では垂直走査信号を２行分早送りした後に読み出し行を読み出すことで、画素ラインを垂直方向に間引いて読み出している。この場合、垂直走査信号を早送りする期間は、垂直走査回路の走査可能速度の上限まで短縮することが出来る為、１水平走査期間にかかる時間はほとんど増えることはない。従って、２／８垂直間引き読み出しを行った場合は、フレームレートをほぼ４倍高速化することができる。本実施例では、１垂直間引き読み出し中に２ラインの読み出し行を設けている為、最初の水平走査期間での水平ブランキング期間Ａと次の水平走査期間での水平ブランキング期間Ｂの期間は異なるものとなる。

本実施例は実施例１に類するため、詳しい説明は省略する。

図７は、ＳＳＧから一定周期の水平同期信号しか得られない場合に垂直間引きを実行した時のタイミングチャート図である。図７では、撮像センサに供給する制御信号として垂直転送信号を記載している。この垂直転送信号を間引き行で早送りすることで垂直間引き読み出しを行っている。

図８は本実施例における、垂直間引き読み出しを行うための制御信号１０８の中から垂直走査信号と水平走査信号を抜き出したタイミングチャート図である。図８では例として、８行中２行を読み出す２／８垂直間引き読み出しを行ったときのタイミングチャート図を示している。最初の水平走査期間中で読み出し行を読み出した後に垂直走査信号を４行分早送りし、次の水平走査期間中では読み出し行を読み出した後に垂直走査信号を２行分早送りすることで、画素ラインを垂直方向に間引いて読み出している。垂直走査信号を早送りする期間は、垂直走査回路の走査可能速度の上限まで短縮することが出来る為、１水平走査期間にかかる時間はほとんど増えることはない。従って、２／８垂直間引き読み出しを行った場合は、フレームレートをほぼ４倍高速化することができる。

図９は本実施例における、垂直間引き読み出しを行うためのＴＧ１０３の回路構成を示した模式図である。図９では、読み出し行か間引き行かを判定するための読み出し行判定信号１と、次の行が読み出し行か間引き行かを判定する読み出し行判定信号２の生成回路を示している。

垂直間引き読み出しを行う上で、ＴＧ１０３内部に『垂直間引き周期設定レジスタ』、『読み出し行位置設定レジスタ』の２つの設定レジスタを用意しておく。この、『読み出し行位置設定レジスタ』には、『読み出し行』と『間引き行』を異なる論理レベルで記憶させておくので、システムとして必要な垂直間引き周期の最大値が記憶できるビット長を確保する必要がある。

読み出し行を表す論理レベルを‘１’、間引き行を表す論理レベルを‘０’にそれぞれ定義した場合の制御方法を以下に示す。

『読み出し行位置設定レジスタ』のビット幅を１０ビット、垂直間引きの周期を８行、読み出し行を１行目と６行目にしたい場合は、『読み出し行位置設定レジスタ』に“１０−０００１−００ｘｘ”を設定する。このデータは読み出し行を表す論理レベルを‘１’、間引き行を表す論理レベルを‘０’としてＭＳＢファーストで設定したものである。１、２ビット目の“ｘｘ”にはどの論理レベルを設定しても構わない。

本実施例では、読み出し行を表す論理レベルを‘１’、間引き行を表す論理レベルを‘０’にそれぞれ定義したが、読み出し行を表す論理レベルを‘０’、間引き行を表す論理レベルを‘１’としても本発明の効果は変わらない。

この『読み出し行位置設定レジスタ』は、任意のイネーブル信号によって『読み出し行判定回路』のシフトレジスタに転送される。このイネーブル信号は、シリアルバスで『読み出し行位置設定レジスタ』にデータを書き込むのであればチップセレクトのネゲートを検出した信号を利用してもよいし、垂直同期信号のアサートを検出した信号でも構わない。

『読み出し行判定回路』のシフトレジスタは、水平同期信号に同期して動作する。図中では水平同期信号をシフトレジスタのクロック入力端子に直接接続しているが、その代わりにタイミングジェネレータのマスタクロックを接続してシフトレジスタを構成しているフリップフロップを水平同期信号のアサートを検出した信号をイネーブルとしたイネーブル付きフリップフロップに変更してもよい。すなわち、水平同期信号のアサートに同期してシフトレジスタに格納されているデータがビットシフトする構成であればよい。

『読み出し行判定回路』のシフトレジスタは、２段目以降のフロップフロップのＱ出力を１段目のフリップフロップのＤ入力にセレクタを介してフィードバックしている。このセレクタは間引き周期設定レジスタに設定された値によって、所望のフリップフロップのＱ出力を１段目のフリップフロップのＤ入力に接続している。例えば、『垂直間引き周期設定レジスタ』に‘８’を設定した場合は、８段目のフリップフロップのＱ出力が１段目のフリップフリップのＤ入力にフィードバックされる。

１段目のフリップフロップのＤ入力は、読み出し行と間引き行では異なる論理レベルを示すので、読み出し行の判定信号として使用することが出来る。

次に上記判定を用いた撮像センサ制御信号の生成方法について説明する。ＴＧ（タイミング発生器）はＳＳＧ（同期信号発生器）から供給される垂直同期信号（ＶＤ）と水平同期信号（ＨＤ）に同期して撮像センサ制御信号を生成する。従って、ＳＳＧから一定周期の水平同期信号しか得られない場合、ＴＧ内部で間引き行の為に水平同期信号を早送りしなければならないことになる。このＴＧ内部での水平同期信号の早送り機能は、上述した読み出し行判定信号を用いて容易に実現できる。

図１０は、ＳＳＧから一定周期の水平同期信号しか得られない場合に、ＴＧで垂直間引き読み出しに対応した制御信号を撮像センサに供給する場合のタイミングチャート図である。図１０では、撮像センサに供給する制御信号として垂直転送信号を記載している。この垂直転送信号を間引き行で早送りすることで垂直間引き読み出しを行っている。

図１１は、図９で示した読み出し行判定信号を用いて内部水平同期信号を生成するフローを表した状態遷移図である。図１１で示した状態遷移図は、ＴＧに供給されるクロックまたは、クロックを分周した信号をトリガとして遷移する。図１０、１１記載の水平カウンタはＴＧに供給されるクロックまたは、クロックを分周した信号の立ち上がり、または立ち下がりを検出してカウントアップするアップカウンタである。読み出し行判定信号１が１かつ読み出し行判定信号２が０の場合は水平カウンタのカウンタ値がＢという設定値（読み出し行の期間。すなわち、水平ブランキング期間に水平転送期間を加えた期間）で水平カウンタは０にリセットされ、読み出し行判定信号１が０かつ読み出し行判定信号２が０の場合は水平カウンタのカウンタ値がＡという設定値（間引き行を早送りする期間）で水平カウンタは０にリセットされ、読み出し行判定信号１が０かつ読み出し行判定信号２が１の場合は水平同期信号のアサートによって水平カウンタは０にリセットされる。内部水平同期信号は、この水平カウンタリセットを検出して生成すればよい。

本実施例によれば、１垂直間引き周期中に複数ラインの読み出し行を設定した場合でも、全読み出しラインで水平ブランキング期間を同一にすることができる。従って、ＳＳＧから供給される水平同期信号がアサートされてから撮像装置から出力される画像データが出力されるまでの期間が全ライン同一になる為、後段の画像処理装置にかかる負荷を低減することができる。

上述した内部水平同期信号生成フローを用いることによって、任意周期／任意読み出し行位置の垂直間引き読み出しを容易に実現できる。

本発明に係わる実施形態を示す、撮像システムを表すブロック図である。 本発明に係わる実施例１を示す、撮像センサに供給する制御信号のうち、垂直走査信号と水平走査信号を記載した１／３垂直間引き読み出しを行った場合のタイミングチャート図である。 本発明に係わる実施例１を示す、タイミング発生器内の読み出し行判定信号生成回路を表した模式図である。 本発明に係わる実施例１を示す、タイミング発生器内の読み出し行判定信号によって水平カウンタを制御し内部水平同期信号を生成することで、１／３垂直間引き読み出しを行った場合のタイミングチャート図である。 本発明に係わる実施例１を示す、内部水平同期信号を生成するときの状態遷移図である。 本発明に係わる実施例２を示す、撮像センサに供給する制御信号のうち、垂直走査信号と水平走査信号を記載した２／８垂直間引き読み出しを行った場合のタイミングチャート図である。 本発明に係わる実施例２を示す、タイミング発生器内の読み出し行判定信号によって水平カウンタを制御し内部水平同期信号を生成することで、２／８垂直間引き読み出しを行った場合のタイミングチャート図である。 本発明に係わる実施例３を示す、撮像センサに供給する制御信号のうち、垂直走査信号と水平走査信号を記載した２／８垂直間引き読み出しを行った場合のタイミングチャート図である。 本発明に係わる実施例１を示す、タイミング発生器内の読み出し行判定信号生成回路を表した模式図である。 本発明に係わる実施例３を示す、タイミング発生器内の読み出し行判定信号によって水平カウンタを制御し内部水平同期信号を生成することで、２／８垂直間引き読み出しを行った場合のタイミングチャート図である。 本発明に係わる実施例３を示す、内部水平同期信号を生成するときの状態遷移図である。 全画素読み出しを示す、撮像センサの模式図である。 撮像センサに供給する制御信号のうち、垂直走査信号と水平走査信号を記載した全画素読み出しを行った場合のタイミングチャート図である。 １／３垂直間引き読み出しを示す、撮像センサの模式図である。 従来例を示す、撮像装置を構成する垂直走査回路を表した回路図である。

符号の説明

１００ 撮像センサ
１０１ ＡＦＥ（アナログ・フロントエンド）
１０２ 画像処理装置
１０３ ＴＧ（タイミング発生器）
１０４ ＳＳＧ（同期信号発生器）
１０５ ＣＰＵ（中央演算装置）
１０６ アナログ画像データ
１０７ ディジタル画像データ
１０８ 撮像センサ制御信号
１０９ ＡＦＥ制御信号
１１０ 垂直同期信号（ＶＤ）
１１１ 水平同期信号（ＨＤ）
１１２ ＴＧ指令信号
１１３ ＳＳＧ指令信号
１１４ 画像処理装置指令信号
３００、９００、１５００Ｄ フリップフロップ
３０１、９０１ 読み出し行位置設定レジスタ
３０２、９０２ 読み出し行判定用シフトレジスタ
３０３、９０３ セレクタ
１２００、１４００Ｇ 単位画素
１２０１、１４０１Ｂ 単位画素
１２０２、１４０２Ｒ 単位画素
１２０３、１４０３ 画素アレイ
１５０１ ＡＮＤ回路
１５０２、１５０３ 選択スイッチ

Claims (2)

1. 複数ラインの画素と、
   垂直間引き読み出しの周期情報を格納する第１の記憶手段と、
   垂直間引き読み出しにおいて、読み出す行または間引く行の位置情報を格納する第２の記憶手段と、
   垂直間引き読み出しにおいて、読み出す行または間引く行の位置情報を格納する記憶手段に記憶されたデータを、記憶素子を複数段シリアルに接続したシフトレジスタへ転送する転送手段と、
   水平同期信号に同期して該シフトレジスタを水平同期信号に同期してビットシフトする移動手段と、
   垂直間引き読み出しの周期情報に応じて、該シフトレジスタを構成する記憶素子出力を選択する選択手段と、
   選択された記憶素子出力を、該シフトレジスタを構成する初段の記憶素子入力へフィードバックするフィードバック手段と、
   垂直間引き読み出しの周期情報に応じて選択された該シフトレジスタを構成する記憶素子出力を用いて、タイミング発生器内部で内部水平同期信号を生成する第１の生成手段と、
   前記内部水平同期信号に同期した制御信号を生成する第２の生成手段とを有し、
   前記制御信号に基づき、前記複数ラインの画素から所定のラインの画素を間引いて読み出すことを特徴とする撮像装置。
2. 該読み出す行または間引く行の位置情報を格納する記憶手段には、読み出す行と間引く行を異なる論理レベルで表現することによって位置情報を格納することを特徴とする請求項１に記載の撮像装置。

Images