JP6992753B2 - 撮像制御装置および撮像制御方法、並びに撮像素子 - Google Patents

Description

本開示は、撮像制御装置および撮像制御方法、並びに撮像素子に関し、特に、行単位での間引きによる省電力化を実現しつつ、読み出しモードを切り替える際にも無効フレームを発生させないようにした撮像制御装置および撮像制御方法、並びに撮像素子に関する。

CMOS（Complementary Metal Oxide Semiconductor）イメージセンサに代表される撮像素子は、多画素化が急速に進んでいる。CMOSイメージセンサの画素数が多画素化すると、高画質化を実現することができる反面、１画面（１画像）を得るために係る消費電力は大きくなる。

しかしながら、撮像素子は、携帯性の高い装置に搭載されることも多くあり、携帯性の観点から、撮像素子の駆動に必要なバッテリの大きさにも限界があるため、撮像素子の省電力化のニーズが高まっている。

撮像素子で動画像を撮像する場合、撮像の条件によっては、必ずしも高画質な画像が必要とされないことがあり、そのような条件下における画像については、画素アレイにおける画素を読み出す際、所定の行数を間引いて読み出すようにして低画質化することで、高速撮像を実現すると共に、省電力化を実現させる技術が提案されている（特許文献１参照）。

特開２０１０－１８３５５８号公報

しかしながら、特許文献１の技術のように画素アレイの画素信号を行単位で間引いて読み出す際、ローリングシャッタで制御される撮像素子においては、読み出す画素信号を行単位で間引くモードに切り替えられる瞬間や、間引く行間隔が異なるモードに切り替えられるようなとき、間引くべき行や読み出すべき行が変化することにより、無効フレームが発生してしまい、モードが切り替えられた瞬間の画像を視聴するにあたっては、違和感が生じてしまうことがあった。

本開示は、このような状況に鑑みてなされたものであり、特に、CMOSイメージセンサに代表される撮像素子をローリングシャッタにより撮像する場合において、行単位の間引きによる省電力化のメリットを保ちつつ、行単位での間引きモードが切り替えられる際にも無効フレームの発生を抑制するものである。

本開示の一側面の撮像制御装置は、入射光の光量に応じた電荷を画素信号として蓄積する、アレイ状に配置された複数の画素からの前記画素信号の、前記画素の所定数を行単位で間引いた読み出しを制御する制御部と、前記画素の動作状態を判定する判定部と、前記判定部の判定結果に基づいて、前記画素により撮像された画素信号からなる画像の画質のモードに対応する、前記所定数に対応する値を含むモード切替信号を設定する設定部と、水平同期クロック信号を発生する水平同期クロック信号発生部と、前記水平同期クロック信号に基づいて、カウントアップするカウンタと、前記設定部により設定された前記モード切替信号に含まれる値と、前記カウンタの値とを比較し、一致したとき、読出パルスを発生する比較部とを含み、前記制御部は、前記複数の画素の行単位での画素リセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御し、前記読出パルスに基づいて、前記画素を前記所定数の行単位で間引いて、画素読み出しさせるように制御し、前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタの値はリセットする撮像制御装置である。

前記水平同期クロック信号発生部には、水平方向に１列分の処理を規定する水平同期クロック信号を発生させるようにすることができ、前記制御部には、前記水平同期クロック信号に同期して、前記水平同期クロック信号が１個について、前記画素を１行ずつ順次前記行単位で画素リセットさせるようにすることができる。

前記画素により撮像された画素信号からなる画像を時系列に記憶するフレームメモリをさらに含ませるようにすることができ、前記判定部には、前記フレームメモリに記憶された時系列の画像の比較による、前記画像内の動被写体の有無に基づいて、前記画素の動作状態を判定させるようにすることができる。

前記判定部により、前記画素の動作状態として、前記画像内に動被写体が有る状態であると判定された場合、前記制御部には、前記画素により撮像された画素信号からなる画像を、所定の画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御させ、前記判定部により、前記画素の動作状態として、前記画像内に動被写体が無い状態であると判定された場合、前記制御部には、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御させるようにすることができる。

前記判定部により、前記画素の動作状態として、前記画像内に動被写体が有る状態であると判定された場合、前記設定部には、前記所定数に対応する値として、第１の値の情報を含むモード切替信号を設定させ、前記制御部には、前記画素により撮像された画素信号からなる画像を、前記所定の画質のモードに対応する、前記モード切替信号に含まれる前記第１の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御させ、前記判定部により、前記画素の動作状態として、前記画像内に動被写体が無い状態であると判定された場合、前記設定部には、前記所定数に対応する値として、前記第１の値よりも大きな第２の値の情報を含むモード切替信号を設定させ、前記制御部には、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応する、前記モード切替信号に含まれる前記第２の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御させるようにすることができる。

駆動用のバッテリをさらに含ませるようにすることができ、前記判定部には、前記バッテリのレベルであるバッテリレベルに基づいて、前記画素の動作状態を判定させるようにすることができる。

前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より高い状態であると判定された場合、前記制御部には、前記画素により撮像された画素信号からなる画像を、所定の画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御させ、前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より低い状態であると判定された場合、前記制御部には、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御させるようにすることができる。

前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より高い状態であると判定された場合、前記設定部には、前記所定数に対応する値として、第１の値の情報を含むモード切替信号を設定させ、前記制御部には、前記画素により撮像された画素信号からなる画像を、前記所定の画質のモードに対応する、前記モード切替信号に含まれる前記第１の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御させ、前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より低い状態であると判定された場合、前記設定部には、前記所定数に対応する値として、前記第１の値よりも大きな第２の値の情報を含むモード切替信号を設定させ、前記制御部には、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応する、前記モード切替信号に含まれる前記第２の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御させるようにすることができる。

前記水平同期クロック信号発生部には、水平方向に１列分の処理を規定する水平同期クロック信号を発生させるようにすることができ、前記画素をｍ行毎に１行だけ前記画素読み出しするように、前記行単位で間引いで、前記画素読み出しさせるとき、前記画素読み出しは、水平同期クロック信号のｍ倍の時間間隔となるようにすることができる。

前記制御部には、ローリングシャッタ方式で、複数の画素を行単位で画素リセットする、または、画素読み出しさせるようにすることができる。

前記複数の画素は、CMOSイメージセンサとすることができる。

本開示に一側面の撮像制御方法は、入射光の光量に応じた電荷を画素信号として蓄積するアレイ状に配置された複数の画素からの前記画素信号の、前記画素の所定数を行単位で間引いた画素読み出しを制御する制御ステップと、前記画素の動作状態を判定する判定ステップと、前記判定ステップの処理における判定結果に基づいて、所定数に対応する値の情報を含むモード切替信号を設定する設定ステップと、水平同期クロック信号を発生する水平同期クロック信号発生ステップと、前記水平同期クロック信号に基づいて、カウンタをカウントアップさせるカウントステップと、前記設定ステップの処理により設定された前記モード切替信号に含まれる値と、前記カウンタの値とを比較し、一致したとき、読出パルスを発生する比較ステップとを含み、前記制御ステップの処理は、前記複数の画素の行単位での画素リセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御し、前記読出パルスに基づいて、前記画素を前記所定数の行単位で間引いて、画素読み出しさせるように制御し、前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタの値はリセットする撮像制御方法である。

本開示の一側面の撮像素子は、入射光の光量に応じた電荷を画素信号として蓄積するアレイ状に配置された複数の画素からの前記画素信号の、前記画素の所定数を行単位で間引いた画素読み出しを制御する制御部と、前記画素の動作状態を判定する判定部と、前記判定部の判定結果に基づいて、所定数に対応する値の情報を含むモード切替信号を設定する設定部と、水平同期クロック信号を発生する水平同期クロック信号発生部と、前記水平同期クロック信号に基づいて、カウントアップするカウンタと、前記設定部により設定された前記モード切替信号に含まれる値と、前記カウンタの値とを比較し、一致したとき、読出パルスを発生する比較部とを含み、前記制御部は、前記複数の画素の行単位での画素リセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御し、前記読出パルスに基づいて、前記画素を前記所定数の行単位で間引いて、画素読み出しさせるように制御し、前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタの値はリセットする撮像素子である。

本開示の一側面においては、入射光の光量に応じた電荷を画素信号として蓄積するアレイ状に配置された複数の画素からの前記画素信号の、前記画素の所定数を行単位で間引いた画素読み出しが制御され、前記画素の動作状態が判定され、判定結果に基づいて、所定数に対応する値の情報を含むモード切替信号が設定され、水平同期クロック信号が発生され、前記水平同期クロック信号に基づいて、カウンタがカウントアップされ、設定された前記モード切替信号に含まれる値と、前記カウンタの値とが比較され、一致したとき、読出パルスが発生され、前記複数の画素の行単位での画素リセットが、前記画素の全行について、それぞれの行毎に一定の間隔で制御され、前記読出パルスに基づいて、前記画素を前記所定数の行単位で間引いて、画素読み出しされるように制御され、前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタの値がリセットされる。

本開示の一側面によれば、間引きによる省電力化のメリットを保ちつつ、行単位での間引きモードに切り得られる瞬間や、間引き行間隔が異なるモードに切り替えられる際にも無効フレームの発生を抑制することが可能となる。

従来の間引き読み出しを説明する図である。 本開示の技術を適用した間引き読み出しを説明する図である。 本開示の撮像装置の構成例を説明する図である。 図３のイメージセンサの構成例を説明する図である。 画素回路の構成例を説明する図である。 読出パルス発生部の構成例を説明する図である。 読出パルス発生部の動作を説明するタイミングチャートである。 図３の撮像装置による動作制御処理を説明するフローチャートである。 読出リセット指示処理を説明するフローチャートである。 読出リセット指示処理を説明する図である。 読出リセット指示処理を説明する図である。 係数ｎを４としたときの全画素読み出しモードを説明するタイミングチャートである。 係数ｎを４としたときの１／３系読み出しモードを説明するタイミングチャートである。 係数ｎを４としたときの１／５系読み出しモードを説明するタイミングチャートである。 図３の撮像装置によるその他の動作制御処理を説明するフローチャートである。 本開示の技術を適用した撮像装置のその他の構成例を説明する図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

＜＜１．本開示の撮像装置の概要について＞＞
＜ローリングシャッタにおける一般的な間引きについて＞
本開示の技術を適用した撮像装置の概要を説明するにあたって、まず、ローリングシャッタにおける一般的な間引きについて説明する。

図１は、画素アレイに配置された画素信号を行単位で読み出すタイミングを示すものである。図中の上部には、水平同期クロック（Ｈ同期）が、右方向に向けて、水平同期クロックの第１クロック、第２クロック、第３クロック・・・が時系列に発生していることが示されている。また、左端部には、処理対象となる画素行の行番号が示されており、図中の上から順に第０行目、第１行目、第２行目、・・・と順次記載されている。

また、図１では、水平同期クロック（Ｈ同期）の第１クロック乃至第１０クロックにおいては、１／３系読み出しモード、すなわち、読み出し行が１／３に間引いて読み出されるモードのときの画素リセットのタイミング（図中のShut）と、画素読み出しのタイミング（図中のRead）とが示されている。さらに、図１では、水平同期クロックの第１１クロック乃至第１６クロックにおいては、１／５系読み出しモード、すなわち、読み出し行が１／５に間引いて読み出されるモードのときの画素リセットのタイミング（図中のShut）と、画素読み出しタイミング（図中のRead）とが示されている。

すなわち、図１で示されるように、１／３系読み出しモードの場合、水平同期クロックの第０クロックにおいて、第０行目の画素読み出し（Read）がなされる。

すると、その次のタイミングとなる水平同期クロックの第１クロックにおいて、第０行目の画素が、画素リセット（Shut）されると共に、同時に、３行先の第３行目の画素読み出し（Read）がなされる。

さらに、その次のタイミングとなる水平同期クロックの第２クロックにおいて、第３行目の画素が、画素リセット（Shut）されると共に、同時に、３行先の第６行目の画素読み出し（Read）がなされる。

また、その次のタイミングとなる水平同期クロックの第４クロックにおいて、第９行目の画素が、画素リセットされると共に、同時に、３行先の第１２行目の画素読み出しがなされる。

以降において、水平同期クロックが進むにつれて、順次繰り返し、３行ずつずれながら、画素リセットと、画素読み出しが繰り返され、最下行まで繰り返されると、新たなフレームについて、再び最上行からの処理となり、同様の処理が繰り返される。

尚、図１においては、第２１行目までの処理が記述されている。

ここで、例えば、図１で示されるように、水平同期クロックの第１０クロックが完了したタイミングで、１／３系読み出しモードから、１／５系読み出しモードに切り替えられて、水平同期クロックの第１１クロックにおいて、第０行目の画素が、画素読み出しされる。

すると、その次のタイミングとなる水平同期クロックの第１２クロックにおいて、第０行目の画素リセットがなされると共に、同時に、５行先の第５行目の画素読み出しがなされる。

さらに、その次のタイミングとなる水平同期クロックの第１３クロックにおいて、第５行目の画素リセットがなされると共に、同時に、５行先の第１０行目の画素読み出しがなされる。

また、その次のタイミングとなる水平同期クロックの第１４クロックにおいて、第１０行目の画素リセットがなされると共に、同時に、５行先の第１５行目の画素読み出しがなされる。

さらに、その次のタイミングとなる水平同期クロックの第１５クロックにおいて、第１５行目のリセットがなされると共に、同時に、５行先の第２０行目の画素が画素読み出しされる。

すなわち、水平同期タイミングが進むにつれて、順次繰り返し、５行ずつずれながら、画素リセットと、画素読み出しが繰り返され、最下行まで繰り返されると、再び最上行からの処理となる。

しかしながら、１／５系読み出しモードに切り替えられた後においては、水平同期クロックの第１１クロックにおいては、第０行目の画素読み出しがなされるが、水平同期クロックの第１２乃至１５クロックのそれぞれにおいて読み出される第５行目、第１０行目、第１５行目、および第２０行目の画素信号は、バツ印で示されるように、１／３系読み出しモードにおいて、画素リセットがなされていない。

また、仮に、図１中のバツ印で示されたタイミングにおいて、画素リセットがなされていたと仮定しても、モード遷移直後のフレーム面内では、水平同期クロックの第１２乃至１５クロックのそれぞれにおいて読み出される第５行目、第１０行目、第１５行目、および第２０行目の画素信号の露光時間は、それぞれ水平同期クロックの第２クロック乃至第１１クロック、第４クロック乃至第１３クロック、第６クロック乃至第１４クロック、第７クロック乃至第１５クロックとなり、蓄積時間（露光時間）のばらつきが発生し、結果として、使用できる画素信号ではない。

すなわち、図１で示されるように、間引かれる行については、画素リセットがなされないため、１／３系読み出しモード、および１／５系読み出しモードの読み出しタイミングの水平同期クロックの変化に対して画素読み出しされる行番号の変化を表す傾きが揃わない。

結果として、モード切り替え直後のフレーム画像は、使用することができないことになるため、捨てフレーム（無効フレーム）が発生することにより、視聴に当たって違和感を生じさせてしまうことがあった。

そこで、本開示においては、間引きされる行についても、画素読み出しが行われる行における場合と同様のタイミングで画素リセットを実施する。このようにすることにより、蓄積時間（露光時間）が全行に対して一定となるので、モードが切り替わって、読み出し行が変化しても、何れの行においても適切に画素読み出しがなされるので、捨てフレーム（無効フレーム）の発生を抑制することが可能となる。

より詳細には、図２で示されるように、水平同期クロックの第１１クロックにおいて、間引きのない全画素系読み出しモードから、１／３系読み出しモードに切り替わる場合、１／３系読み出しモードに切り替えられた後において、３行間隔で第０行目、第３行目、第６行目の画素読み出し（Read）は、水平同期クロックの第１１クロック、第１４クロック、第１７クロックにおいてなされるが、点線の丸印で示されるように、画素リセット（shut）は、全行で水平同期クロック１回毎になされる。

結果として、モードが切り替わっても、第０行目、第３行目、第６行目の画素読み出しがなされるときのそれぞれの画素信号は、同一の露光時間とされる。ここで、画素リセットをフォーカルプレーンシャッタにおける先幕とし、画素読み出しを後幕として考えるとき、シャッタ速度（幕速）が一定にされる。また、間引き行を含めた全行で、水平同期クロック１回毎に順次１行ずつずらしながら画素リセットがなされるようになっても、間引き行では画素読み出しがなされないため、AD変換がなされることがなく、これまでと同様に省電力化を図ることが可能となる。また、先幕と後幕との間隔が一定になるので、フォーカルプレーン歪などが発生した場合でも、常に、同一の対応で補正できるので、実装工数を抑制することが可能となる。

＜＜２．本開示の技術を適用した撮像装置の構成例＞＞
次に、図３のブロック図を参照して、本開示の技術を適用した撮像装置の構成例について説明する。

図３の撮像装置１１は、光学ブロック２０、イメージセンサ２１、信号処理部２２、表示部２３、および操作部２４を備えている。

光学ブロック２０は、複数のレンズから構成されており、被写体からの入射光を集光して、被写体の像をイメージセンサ２１の撮像面上に結像させる。

イメージセンサ２１は、例えば、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサより構成されており、ローリングシャッタ方式で、行単位で順次画素信号を転送して、画像を生成し、信号処理部２２に供給する。イメージセンサ２１は、ライブビュー画像などを表示させる際、信号処理部２２からの、上述した動作モードの切り替えを指示する情報を取得し、画素アレイの所定数の行単位で間引き読出しすることで、高速撮像を実現しつつ、AD変換する行数を間引くことで省電力化を実現する。

信号処理部２２は、例えば、LSI（Large Scale Integration）よりなり、イメージセンサ２１より供給されてきた画像信号に所定の処理を施して、LCD（Liquid Crystal Display）などからなる表示部２３に表示させる。また、信号処理部２２は、操作ボタンなどからなる操作部２４が操作された際に供給される操作信号に基づいて、イメージセンサ２１による動作モードの情報を受け付けると共に、供給されてきた画像の状態等に応じて、動作モードを切り替えるモード切替信号をイメージセンサ２１に供給する。

より詳細には、信号処理部２２は、フレームメモリ３１、状態判定部３２、撮像素子制御部３３、カメラ信号処理部３４、および表示制御部３５を備えている。

フレームメモリ３１は、イメージセンサ２１より供給されてくる画像のうち、少なくとも２フレーム以上の画像を記憶し、状態判定部３２に供給する。

状態判定部３２は、操作部２４が操作されて、動被写体高画質モードを指定したか否かを判定し、動被写体高画質モードが指定された場合、フレームメモリ３１に記憶されている画像を順次読み出して、例えば、動き検出などをすることにより、動被写体が存在するか否かを判定する。そして、状態判定部３２は、動被写体が存在すると判定するとき、高画質モードにする必要があることを示す情報を撮像素子制御部３３に供給する。また、動被写体高画質モードではない場合、または、動被写体が存在しないとき、状態判定部３２は、高画質ではないモード（例えば、低画質モード）にする必要があることを示す情報を撮像素子制御部３３に供給する。

撮像素子制御部３３は、状態判定部３２より供給される画質のモードに合わせた間引き行数を指定するモード切替信号をイメージセンサ２１に供給する。より具体的には、例えば、撮像素子制御部３３は、１／５系読み出しの場合、間引き行をカウントするための最大値としてモード切替信号Ｒｍａｘ＝４を供給し、同様に、１／３系読み出しの場合、モード切替信号Ｒｍａｘ＝２を供給し、さらに、全行読出しの場合、モード切替信号Ｒｍａｘ＝０を供給する。尚、モード切替信号Ｒｍａｘについては、図６，図７を参照して詳細を後述する。

＜イメージセンサの構成例＞
次に、図４のブロック図を参照して、図３のイメージセンサ２１の構成例について説明する。

イメージセンサ２１は、例えば、画素アレイ５１、垂直転送制御部５２、Ｈ同期クロック（水平同期クロック）発生部５３、水平転送制御部５４、および画像処理部５５を備えている。

画素アレイ５１は、入射光の光量に応じた画素信号を発生する画素９１がアレイ状に配置されたものであり、垂直転送制御部５２より供給されてくる制御信号に基づいて、行単位で画素９１の動作が制御され、生成された画素信号が順次水平転送制御部５４に供給される。

垂直転送制御部５２は、画素アレイ５１を構成する画素９１に対して、行単位で画素リセットや画素読み出しを制御する制御信号を発生する。より詳細には、垂直転送制御部５２は、読出パルス発生部７１、およびリセットパルス発生部７２を備えている。

読出パルス発生部７１は、Ｈ同期クロック発生部５３より供給されてくるＨ同期クロック（水平同期信号）に基づいて、行単位で画素アレイ５１の画素９１における所定行の画素に対して、画素読み出しを実行させるタイミングを制御するパルス信号を発生する。

リセットパルス発生部７２は、Ｈ同期クロック発生部５３より供給されてくるＨ同期クロック（水平同期信号）に基づいて、画素アレイ５１の画素９１における所定行の画素に対して、画素（フォトダイオード）リセットさせるタイミングを制御するパルス信号を発生する。

Ｈ同期クロック発生部５３は、水平同期クロック（水平同期信号）を発生し、垂直転送制御部５２、および水平転送制御部５４に供給する。

水平転送制御部５４は、Ｈ同期クロック発生部５３より供給されてくるＨ同期クロック（水平同期信号）に基づいて、画素アレイ５１より順次行単位で供給されてくる画素信号を順次AD（Analog/Digital）変換し、水平方向に転送し、行単位で画素信号を画像処理部５５に供給する。

画像処理部５５は、例えば、水平転送制御部５４より供給されてくる画素信号を順次蓄積し、１フレーム分の画像が形成されたとき、デモザイク処理して合成するといった一般的な現像処理を施して出力する。

＜画素回路の構成例＞
次に、図５を参照して、画素アレイ５１の画素９１における画素回路の構成について説明する。画素９１を構成する画素回路は、光電変換素子として、例えばフォトダイオード（ＰＤ）１０１を有している。また、画素９１を構成する画素回路は、フォトダイオード１０１、および、電荷を蓄積するフローティングディフュージョン（ＦＤ）１０３に加えて、例えば、転送トランジスタ（ＴＧ：転送ゲート）１０２、リセットトランジスタ（ＲＳＴ）１０４、増幅トランジスタ１０５、及び、選択トランジスタ（ＳＥＬ）１０６の４つのトランジスタを有している。

この画素９１を構成する画素回路に対して、画素回路を駆動する駆動信号（制御信号）である転送信号ＴＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬが垂直転送制御部５２から適宜与えられる。すなわち、転送信号ＴＧが転送トランジスタ１０１のゲート電極に、リセット信号ＲＳＴがリセットトランジスタ１０４のゲート電極に、選択信号ＳＥＬが選択トランジスタ１０６のゲート電極にそれぞれ印加される。

フォトダイオード１０１は、アノード電極が低電位側電源（例えば、グランド）に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード１０１のカソード電極は、転送トランジスタ１０２を介して増幅トランジスタ１０５のゲート電極と電気的に接続されている。増幅トランジスタ１０５のゲート電極と電気的に繋がったノードは、フローティングディフュージョン／浮遊拡散領域（ＦＤ）部１０３である。

転送トランジスタ１０２は、フォトダイオード１０１のカソード電極とＦＤ部１０３との間に接続されている。転送トランジスタ１０２のゲート電極には、高レベル（例えば、ＶＤＤレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送信号ＴＧが垂直転送制御部５２から与えられる。この転送信号ＴＧに応答して、転送トランジスタ１０２が導通状態となり、フォトダイオード１０１で光電変換された光電荷をＦＤ部１０３に転送する。

リセットトランジスタ１０４は、ドレイン電極が画素電源ＶＤＤに、ソース電極がＦＤ部１０３にそれぞれ接続されている。リセットトランジスタ１０４のゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが垂直転送制御部５２から与えられる。このリセット信号ＲＳＴに応答して、リセットトランジスタ１０４が導通状態となり、ＦＤ部１０３の電荷を画素電源ＶＤＤに捨てることによって当該ＦＤ部１０３をリセットする。

増幅トランジスタ１０５は、ゲート電極がＦＤ部１０３に、ドレイン電極が画素電源ＶＤＤにそれぞれ接続されている。そして、増幅トランジスタ１０５は、リセットトランジスタ１０４によってリセットされた後のＦＤ部１０３の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタ１０５はさらに、転送トランジスタ１０２によって信号電荷が転送された後のＦＤ部１０３の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。

選択トランジスタ１０６は、例えば、ドレイン電極が増幅トランジスタ１０５のソース電極に、ソース電極が垂直信号線にそれぞれ接続されている。選択トランジスタ１０６のゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが垂直転送制御部５２から与えられる。この選択信号ＳＥＬに応答して、選択トランジスタ１０６が導通状態となり、画素９１を選択状態として増幅トランジスタ１０５から出力される信号を垂直信号線ＶＳＬに読み出す。

上述したことから明らかなように、画素９１を構成する画素回路からは、リセット後のＦＤ部１０３の電位がリセットレベルＶｒｅｓｅｔとして、次いで、信号電荷の転送後のＦＤ部１０３の電位が信号レベルＶｓｉｇとして順に垂直信号線ＶＳＬに読み出されることになる。因みに、信号レベルＶｓｉｇには、リセットレベルＶｒｅｓｅｔの成分も含まれる。

なお、ここでは、選択トランジスタ１０６について、増幅トランジスタ１０５のソース電極と垂直信号線ＶＳＬとの間に接続する回路構成としたが、画素電源ＶＤＤと増幅トランジスタ１０５のドレイン電極との間に接続する回路構成を採ることも可能である。

また、画素９１を構成する画素回路としては、上記の４つのトランジスタから成る画素構成のものに限られるものではない。例えば、増幅トランジスタ１０５に選択トランジスタ１０６の機能を持たせた３個のトランジスタから成る画素構成や、複数の光電変換素子間（画素間）で、ＦＤ部１０３以降のトランジスタを共用する画素構成などであっても良く、その画素回路の構成は問わない。

＜読出パルス発生部の構成例＞
次に、図６のブロック図を参照して、読出パルス発生部７１の構成例について説明する。

読出パルス発生部７１は、読出カウンタ１２１、および比較器１２２より構成されている。

読出カウンタ１２１は、Ｈ同期クロック発生部５３より供給されてくる水平同期クロック（水平同期信号）に同期して、カウンタを１ずつインクリメントし、カウンタの値を比較器１２２の非反転入力端子に供給する。また、読出カウンタ１２１は、比較器１２２の出力がリセット信号として供給され、Ｈｉ信号となるとき、リセットする。

比較器１２２は、反転入力端子に信号処理部２２より供給されてくるモード切替信号として供給される、カウンタの最大値として設定される値（Ｒｍａｘ）と、非反転入力端子に入力される読出カウンタ１２１から供給される値とを比較し、非反転入力端子より供給される値が大きい場合、Ｈｉ信号を出力し、それ以外の場合、Ｌｏｗ信号を出力する。

読出パルス発生部７１は、信号処理部２２より供給されてくるモード切替信号に応じて図７で示されるように動作する。

ここで、図７は、上から水平同期クロック（Ｈ同期）の波形、モード切替信号である読出カウンタ１２１の（最大値－１）を示すＲｍａｘ（最大カウント値）の波形、読出カウンタ１２１のカウンタＲの波形、および読出パルスの波形をそれぞれ示している。

すなわち、水平同期クロックの第１クロックにおいて、モード切替信号として、例えば、１／３系読み出しモードを指示するために、読出カウンタ１２１の最大値－１を表すＲｍａｘ＝２が供給されると、読出カウンタ１２１は、読出カウンタＲの０を比較器１２２の非反転入力端子に出力する。このとき、比較器１２２は、反転入力端子には、Ｒｍａｘ＝２が入力され、非反転入力端子には０が入力されるので、読出パルスとしてＬｏｗ信号を出力する。

次に、水平同期クロックの第２クロックにおいて、モード切替信号であるＲｍａｘは２のままであり、読出カウンタ１２１は、読出カウンタ値の０を１インクリメントして、比較器１２２の非反転入力端子に１を出力する。このとき、比較器１２２は、反転入力端子には、Ｒｍａｘ＝２が入力され、非反転入力端子には１が入力されるので、読出パルスとしてＬｏｗ信号を出力する。

また、水平同期クロックの第３クロックにおいて、モード切替信号であるＲｍａｘは２のままであり、読出カウンタ１２１は、読出カウンタ値の１を１インクリメントして、比較器１２２の非反転入力端子に２を出力する。このとき、比較器１２２は、反転入力端子には、Ｒｍａｘ＝２が入力され、非反転入力端子には２が入力されるので、読出パルスとしてＨｉ信号を出力する。これにより、読出カウンタ１２１には、Ｈｉ信号が供給されることにより、読出カウンタ値が０にリセットされる。

すなわち、水平同期クロックの第３クロックにおいて、読出パルスが発生し、読出パルスが発生しているタイミングにおいて、垂直転送制御部５２は、画素読み出し動作を実行させる。

以降、同様の動作が繰り返される。

すなわち、３回の水平同期クロックに対して、１回だけ読み出し動作が実行されるように読出パルスが出力されることになる。すなわち、この読出パルスの発生により、１／３系読み出しモードの動作が実現される。

尚、図示しないが、リセットパルス発生部７２は、水平同期クロックに対して、毎回必ずＨｉ信号のリセットパルスを出力する。垂直転送制御部５２は、リセットパルスが発生しているタイミングにおいて、画素リセットの動作を実行する。すなわち、垂直転送制御部５２は、水平同期クロックに同期して全行に対して画素リセットを実行させる。

＜動作制御処理＞
次に、図８のフローチャートを参照して、信号処理部２２による動作制御処理について説明する。

ステップＳ１において、状態判定部３２は、動被写体高画質モードであるか否かを判定する。状態判定部３２は、例えば、操作部２４が操作されて、動被写体高画質モードに設定された場合、動被写体高画質モードであるものとみなし、処理は、ステップＳ２に進む。

ステップＳ２において、状態判定部３２は、所定時間が経過したか否かを判定し、所定時間が経過するまで、同様の処理を繰り返す。そして、ステップＳ２において、所定時間が経過したとみなされた場合、処理は、ステップＳ３に進む。

ステップＳ３において、状態判定部３２は、画角内に動被写体が存在するか否かを判定する。より詳細には、状態判定部３２は、例えば、フレームメモリ３１に記憶されている直近の複数のフレームの画像を比較し、画素間の差分絶対値和が所定値以上であるか否かに基づいて、画角内の変化が大きいか否かにより、動被写体の有無を判定する。または、状態判定部３２は、動き検出機能を設けるようにして、動きが検出されるか否かに基づいて動被写体の有無を判定する。

ステップＳ３において、動被写体を検出しない場合、処理は、ステップＳ４に進む。

ステップＳ４において、状態判定部３２は、動被写体が検出されていない、または、動被写体高画質モードではないので、低画質の状態で、すなわち、間引き数が多い状態で画像を撮像するように撮像素子制御部３３に指示する。この指示に基づいて、撮像素子制御部３３は、モード切替信号として、読出カウンタ１２１の最大値Ｒｍａｘ＝４の情報をイメージセンサ２１に供給する。

一方、ステップＳ３において、動被写体を検出した場合、処理は、ステップＳ５に進む。

ステップＳ５において、状態判定部３２は、動被写体が検出されているので、高画質の状態で、すなわち、間引き数が少ない状態で画像を撮像するように撮像素子制御部３３に指示する。この指示に基づいて、撮像素子制御部３３は、モード切替信号として、読出カウンタ１２１の最大値Ｒｍａｘ＝２の情報をイメージセンサ２１に供給する。

また、ステップＳ１において、動被写体高画質モードではない場合、処理は、ステップＳ４に進む。

ステップＳ６において、状態判定部３２は、操作部２４が操作されるなどして、撮像の終了が指示されているか否かを判定する。撮像の終了が指示されていない場合、処理は、ステップＳ１に戻る。すなわち、撮像の終了が指示されるまで、ステップＳ１乃至Ｓ６の処理が繰り返される。そして、ステップＳ６において、終了が指示された場合、処理は、終了する。

すなわち、動被写体が検出されない場合、または、動被写体高画質モードではない場合については、モード切替信号としてＲｍａｘが４とされ、動被写体高画質モードであって、動被写体が検出される場合については、Ｒｍａｘが２とされる。

このため、動被写体高画質モードではない場合、または、動被写体モードであって、動被写体が検出されない場合については、１／５系読み出しモードとされ、動被写体モードであって、動被写体が検出された場合については、１／３系読み出しモードとされる。

結果として、動被写体高画質モードに設定された場合であって、動被写体が検出されたときの方が、動被写体高画質モードではない場合、または、動被写体高画質モードであって、動被写体が検出されない場合よりも、少ない間引き数で読み出され、より高画質で撮像することが可能となる。

これにより、動被写体高画質モードにおいては、動被写体が検出されない場合については、高画質モードではない、すなわち、間引き数の多い低画質モードで撮像されることにより省電力化を実現させることが可能になると共に、撮像された画像データ量を小さくすることができるので、画像を蓄積させるストレージの容量を圧縮することが可能となる。また、動被写体高画質モードであって、動被写体が検出された場合、間引き数の少ない、高画質モードで撮像することが可能となる。

＜イメージセンサによる読出リセット処理＞
次に、図９のフローチャートを参照して、イメージセンサ２１による読出リセット制御処理について説明する。

ステップＳ１１において、読出パルス発生部７１は、図示せぬ行カウンタＬを０にリセットする。

ステップＳ１２において、読出パルス発生部７１は、読出カウンタ１２１の読出カウンタＲを０にリセットする。

ステップＳ１３において、読出パルス発生部７１は、水平同期クロックがカウントアップされたか否かを判定する。すなわち、読出パルス発生部７１は、Ｈ同期クロック発生部５３より水平同期クロック１回分の矩形波が発生して供給されてきたか否かを判定し、供給されてきた場合、処理は、ステップＳ１４に進む。

ステップＳ１４において、読出パルス発生部７１は、読出カウンタＲが最大値Ｒｍａｘより小さいか否かを判定する。ここでいう、最大値Ｒｍａｘは、上述した動作制御処理により出力されるモード切替信号Ｒｍａｘである。

ステップＳ１４において、例えば、読出カウンタＲがモード切替信号Ｒｍａｘより小さい場合、ステップＳ１５，Ｓ１６の処理がスキップされて、処理は、ステップＳ１７に進む。

ステップＳ１７において、リセットパルス発生部７２は、行カウンタＬで表される第Ｌ行目よりｎ行分減算した第（Ｌ－ｎ）行目の画素リセットを指示するリセットパルスを発生する。ここで、係数ｎは、同一の水平同期クロックにおいて、画素リセットする行と画素読み出しする行との差分を表している。すなわち、画素読み出しがなされた後、次の画素リセットがなされるタイミングは、露光時間と読み出し間隔とにより決まるものであり、水平同期クロックの整数倍となり、水平同期クロックの回数と差分となる行数は同一であるので、この係数ｎにより調整される。

例えば、１／３系読み出しモードの場合、図２の水平同期クロックの第１５クロックで示されるように、第３行目の画素リセット（shut）は、画素読み出し（Read）がなされた水平同期クロックの第１４クロックの直後の水平同期クロックであり、相互の差分ｎは水平同期クロック１回分であって、１行分のずれとなる。尚、図９のフローチャートを説明するにあたっては、ｎ＝１であるものとして説明を進めるものとする。

ステップＳ１８において、読出パルス発生部７１は、行カウンタＬが垂直方向の行数である最大行数Ｌｍａｘよりも小さいか否かを判定し、小さい場合、処理は、ステップＳ２０に進む。

ステップＳ２０においいて、読出パルス発生部７１は、動作の終了が指示されたか否かを判定し、終了が指示されていない場合、処理は、ステップＳ２１に進む。

ステップＳ２１において、読出パルス発生部７１は、行カウンタＬを１インクリメントして、処理は、ステップＳ２２に進む。

ステップＳ２２において、読出パルス発生部７１は、読出カウンタＲを１インクリメントして、処理は、ステップＳ１３に戻る。

また、ステップＳ１８において、行カウンタＬが最大値Ｌｍａｘよりも小さくない、すなわち、行カウンタＬが最大値Ｌｍａｘになるとき、処理は、ステップＳ１９に進む。

ステップＳ１９において、読出パルス発生部７１は、行カウンタＬを０にリセットし、処理は、ステップＳ２２に戻る。

すなわち、読出カウンタＲが最大値Ｒｍａｘになるまで、ステップＳ１３乃至Ｓ２２の処理が繰り返される。この間、水平同期クロックが１回分経過するにつれて、１行分だけ処理が進み、各行でリセットパルスが発生される。このリセットパルスが発生されている水平同期タイミングにおいては、垂直転送制御部５２は、画素リセットに必要な制御パルスを発生し、行カウンタＬにおける画素リセットを実行させる。また、リセットパルスは、全ての行において発生されるため、水平同期クロックが１回進むつれて、１行進み、毎行必ず画素リセットがなされる。

そして、ステップＳ１４において、読出カウンタＲ＜Ｒｍａｘではない場合、すなわち、読出カウンタＲが最大値Ｒｍａｘになった場合、処理は、ステップＳ１５に進む。

ステップＳ１５において、読出パルス発生部７１は、行カウンタＬの画素読み出しを指示する読出パルスを発生する。

ステップＳ１６において、読出パルス発生部７１は、読出カウンタＲを０にリセットする。

すなわち、読出パルス発生部７１により、画素読出パルスが発生されている水平同期クロックのタイミングにおいては、垂直転送制御部５２は、画素読み出しに必要な制御パルスを発生し、行カウンタＬにおける画素読み出しを実行させる。また、読出パルスは、モード切替信号Ｒｍａｘに規定される行間隔で発生されることになる。このため、例えば、モード切替信号Ｒｍａｘが２である場合、図７で示されるように、水平同期クロックの３回に１回、すなわち、１／３系読み出しモードとされることになり、３行に１回読出パルスが発生されることにより、３行に１行について画素読み出しがなされる。

以上の処理により、これまで間引き行とされた行についても、水平同期クロック１回分のリセットパルスが毎行発生されて、画素リセットがなされる。これにより、画素読み出しについては、間引き行が設定されても、いずれの行でも、同一の露光時間の画素信号を読み出すことが可能となる。

すなわち、図１０の左部で示されるように、２画素×２画素からなるベイヤ配列の画素が６行分配置され、上から０行目、１行目、２行目・・・と設定されている場合、１／３系読み出しモードのとき、第０行目と３行目とが読み出し行に設定され、それ以外の行が間引き行に設定される。

このとき、従来の読み出し制御方法である場合、図１０の中央上段で示されるように、読み出し行については、水平同期クロックの第１クロックとなる時刻ｔ０乃至ｔ１において、画素読み出しが実行される。すなわち、時刻ｔ０乃至ｔ１において、選択パルスＳＥＴがＨｉ信号にされると共に、時刻ｔ０において、リセットパルスＲＳＴが発生して、リセットトランジスタ１０４がオンとされて、リセット後のＦＤ部１０３の電位がリセットレベルＶｒｅｓｅｔとして読み出される。その後、時刻ｔ１１において、転送信号ＴＧが発生して、転送トランジスタ１０２がオンとされて、信号電荷の転送後のＦＤ部１０３の電位が信号レベルＶｓｉｇとして順に垂直信号線ＶＳＬに読み出される。この後、信号レベルＶｓｉｇと、リセットレベルＶｒｅｓｅｔとがAD（Analog/Digital）変換されて、差分が求められることで、CDS（Correlated Double Sampling）がなされて画素信号として出力される。

さらに、その直後の水平同期クロックの第２クロックが発生する時刻ｔ１において、リセットパルスＲＳＴが発生して、リセットトランジスタ１０４がオンとされると共に、転送信号ＴＧが発生して、転送トランジスタ１０２がオンとされることにより画素リセットがなされる。

間引き行については、図１０の中央下段で示されるように、画素９１の画素回路が制御される制御信号が発生されない。

これに対して、本開示の撮像装置においては、読み出し行については、上述したように読出パルス発生部７１が読出パルスを発生するので、垂直転送制御部５２は、図１０の右部上段で示されるように、図１０の中央上段で示される制御信号と同様の制御信号を発生する。

このとき、間引き行については、読出パルス発生部７１により読出パルスが発生されず、リセットパルス発生部７２によりリセットパルスのみが発生される。このため、図１０の右部下段で示されるように、水平同期クロックの第２クロックにおいて、リセットパルス発生部７２によりリセットパルスが発生されるので、時刻ｔ２において、丸印で示されるように、リセットパルスＲＳＴが発生して、リセットトランジスタ１０４がオンとされると共に、転送信号ＴＧが発生して、転送トランジスタ１０２がオンとされることにより画素リセットがなされる。

ただし、本開示の撮像装置においては、間引き行においても、画素読み出しがなされないので、AD変換されることがないため、省電力化を実現することが可能となる。

さらに、例えば、１／３系読み出しモードの場合、従来においては、図１１の左部で示されるように、時刻ｔ０乃至ｔ１において読み出し行である第０行目の画素読み出しがなされると、その直後である、時刻ｔ１乃至ｔ２において、第０行目の画素リセットがなされるのと同時に、次の読み出し行である第３行目の画素読み出しがなされる。

すなわち、従来の場合、間引き行の間隔をｍ行としたとき、画素読み出しされる行が、画素読み出しされるフレームにおける読み出し開始時刻からのタイミングは、水平同期クロックのパルス幅に相当する時間の、画素読み出しされる行（行番号）／ｍ倍となる。

これに対して、本開示の撮像装置においては、図１１の右部で示されるように、時刻ｔ０乃至ｔ１において読み出し行である第０行目の画素読み出しがなされると、その直後である、時刻ｔ１乃至ｔ２において、第０行目の画素リセットがなされるのみとされる。

また、その後、間引き行である第１行目においては、画素読み出しがなされず、その次のタイミングである時刻ｔ２において、画素リセットのみがなされる。さらに、間引き行である第２行目においても、画素読み出しがなされず、その次のタイミングである時刻ｔ３において、画素リセットのみがなされる。

そして、次の読み出し行である第３行目においては、時刻ｔ３乃至ｔ４において画素読み出しがなされると、その直後である、時刻ｔ４において、第３行目の画素リセットがなされる。

尚、図１１において、点線で示される波形は、全行読み出しモードである場合の画素読み出しが行われる際の波形である。

図１１の右部で示されるように、本開示の撮像装置においては、画素読み出しされる行間隔と、画素読み出しされる時間間隔とは、間引きの有無とは無関係に設定される。すなわち、１／３系読み出しモードの場合、第０行目が読み出されると、次の読み出し行は、第３行目となるが、画素読み出しがなされる行間の時間間隔は、水平同期クロックの３倍となる。また、１／５系読み出しモードの場合、第０行目が読み出されると次の読み出し行は第６行目となるので、画素読み出しがなされる時間間隔は、水平同期クロックの５倍となる。すなわち、１／ｍ系読み出しモードの場合、画素読み出しがなされる行間の時間間隔は、水平同期クロックのｍ倍の間隔となる。

すなわち、間引き行の間隔をｍ行としたとき、画素読み出しの行間の時間間隔は、水平同期クロックのｍ倍となり、間引き行の行数に関わらず、すなわち、間引きの有無に拘わらず、画素読み出しされる行が読み出されるタイミングは、画素読み出しされるフレームにおける読み出し開始時刻から水平同期クロックの行数倍のタイミングとなり一定となる。

このため、１／３系読み出しモードから１／５系読み出しモードに切り替える、または、全画素読み出しモードに切り替えるといった動作がなされて、それまでの読み出しモードとは、異なる行が読み出し行として設定されても、適切な画素信号として読み出すことが可能である。これにより、モード切り替え直後において、無効なフレームが発生し、捨てフレームとすることがなくなるので、違和感のない動画再生を実現することが可能となる。しかも、間引き行を設定した場合については、画素読み出しがなされないことにより、AD変換されることがないので、消費電力を低減させることが可能となる。

また、本開示の撮像装置においては、各画素は、いずれも等しい露光時間が確保された画素信号が、間引きの有無や、間引きの間隔に拘わらず、全ての行において、一定の時間間隔で画素リセットと画素読み出しとがなされるので、フリッカなどの対策については、間引きの有無や、間引きの間隔に拘わらず、同一の処理を施すのみでよくなり、実装工数を低減させることが可能となる。

＜係数ｎについて＞
以上においては、図９のフローチャートのステップＳ１７の処理において、係数ｎを１として、画素読み出しが終了した直後のタイミングにおいて、画素リセットする例について説明してきたが、上述したように、この係数ｎで設定される画素読み出しと画素リセットとの間隔は水平同期クロックの倍数として自由に設定することが可能である。

すなわち、例えば、図１２の左部で示される２画素×２画素のベイヤ配列の画素が２列、すなわち、計４列の画素配列が上から下方向に並べられて、右から２列目が注目列であるような場合、画素読み出しのタイミングが水平同期クロックの第０クロックのタイミングであり、画素リセットが水平同期クロックの第５クロックのタイミングとなるように４周期分遅れるように設定するときには、係数ｎは４となる。ただし、係数ｎは、行数に設定されるので、処理対象となる行番号が第５行目になるまでは、０以下となるので、処理を無視するものとする。

（全行読み出しモードの場合）
全画素読み出しモードの場合、図１２で示されるように、読出カウンタＲは、常に０となり、読出パルスも発生され続ける。

例えば、行カウンタＬが５となる第５行目の処理は、水平同期クロック（Ｈ同期）の第５クロックのタイミングにおいて、画素読み出しがなされると共に、係数ｎ＝４だけ減算した第１行目の画素リセットがなされる。

そして、この動作が、水平同期クロックが進むにつれて、順次、画素読み出しされる行番号と、画素リセットされる行番号とが１ずつインクリメントされて繰り返される。

（１／３系読み出しモードの場合）
また、例えば、１／３系読み出しモードの場合、図１３で示されるように、読出カウンタＲは、０，１，２をとり、このうち、読出カウンタＲ＝２のとき、読出パルスが発生される。

従って、この場合、図１３における水平同期クロックが第０クロック、第３クロック、第６クロック・・・となる、第０行目、第３行目、第６行目・・・において、画素読み出しがなされる。例えば、行カウンタＬが６となる第６行目の処理は、水平同期クロック（Ｈ同期）の第６クロックのタイミングにおいて、画素読み出しがなされると共に、係数ｎ＝４だけ減算した第２行目の画素リセットがなされる。

そして、この動作が、水平同期クロックが進むにつれて、水平同期クロックが３クロックに１回、すなわち、処理対象となる行番号が３行毎に１行分の行番号が画素読み出しされると共に、各行において、画素リセットがなされる処理が繰り返される。

（１／５系読み出しモードの場合）
さらに、例えば、１／５系読み出しモードの場合、図１４で示されるように、読出カウンタＲは、０，１，２，３，４をとり、このうち、読出カウンタＲ＝４のとき、読出パルスが発生される。

従って、この場合、図１４における水平同期クロックが第０クロック、第５クロック、第１０クロック・・・となる、第０行目、第５行目、第１０行目・・・において、画素読み出しがなされ、例えば、行カウンタＬが５となる第５行目の処理は、水平同期クロック（Ｈ同期）の第５クロックのタイミングにおいて、画素読み出しがなされると共に、係数ｎ＝４だけ減算した第１行目の画素リセットがなされる。

そして、この動作が、水平同期クロックが進むにつれて、水平同期クロックが５クロックに１回、すなわち、処理対象となる行番号が５行毎に１行分の行番号が画素読み出しされると共に、各行において、画素リセットがなされる処理が繰り返される。

以上の処理により、画素読み出しと画素リセットとの間隔を係数ｎにより調整するようにしても、間引き行の行数に関わらず、すなわち、間引きの有無に拘わらず、画素読み出しされる行が画素読み出しされるタイミングは、画素読み出しされるフレームにおける読み出し開始時刻から水平同期クロックの行数倍のタイミングとなり一定となる。

従って、読み出しモードが切り替えられる際にも、いずれの行でも統一された露光時間の画素読み出しを実現することができるので、無効な画素読み出しの行を発生させることがなくなり、無効フレームの発生を抑制ことが可能となる。

尚、以上においては、全画素読み出しモード、１／３系読み出しモード、および１／５系読み出しモードをそれぞれ切り替える例について説明してきたが、それ以外の間引き行の間隔（間引き率）で読み出しモードを設定するようにしてもよい。この際、例えば、１／３系読み出しモードと１／６系読み出しモードとの２種類の読み出しモードだけを使うことが予め特定されているような場合については、３の倍数となる行のみしか実質的に使用されることがない。

そこで、このような場合については、第０行目の画素読み出しがなされた後は、第０行目の画素リセットをすると共に、第３行目の画素読み出しを行う。そして、第３行目の読み出しが完了した後は、第３行目の画素リセットがなされると共に、第６行目の画素リセットがなされる。このように３の倍数となる行における画素読み出しと画素リセットとが繰り返され、それ以外の行の画素リセットや画素読み出しを停止する。

結果として、全画素読み出しモードにおける場合よりも高速な撮像を実現させることが可能になると共に、１／３系読み出しモード、および１／６系読み出しモードを切り替えても、シームレスな読み出しが可能であるので、切り替える際にも無効フレームの発生を抑制しつつ、省電力化を実現することが可能となる。

＜＜３．第１の変形例＞＞
以上においては、動作制御処理において、動被写体が撮像されている場合にだけ高画質モードにする動被写体高画質モードにおいて、動被写体の有無に応じて１／３系読み出しモードとするか、１／５系読み出しモードとするかを切り替える例について説明してきた。しかしながら、例えば、駆動用バッテリのバッテリレベルを検出し、所定レベルより低いときには、１／５系読み出しモードとし、それ以外のとき１／３系読み出しモードとするようにし、バッテリの残量に応じて読み出しモードを切り替えて省電力モードとするようにしてもよい。

そこで、図１５のフローチャートを参照して、省電力モードにおける動作制御処理について説明する。

ステップＳ５１において、状態判定部３２は、省電力モードであるか否かを判定する。状態判定部３２は、例えば、操作部２４が操作されて、省電力モードに設定された場合、省電力モードであるものとみなし、処理は、ステップＳ５２に進む。

ステップＳ５２において、状態判定部３２は、所定時間が経過したか否かを判定し、所定時間が経過するまで、同様の処理を繰り返す。そして、ステップＳ５２において、所定時間が経過したとみなされた場合、処理は、ステップＳ５３に進む。

ステップＳ５３において、状態判定部３２は、図示せぬ撮像装置１１のバッテリレベルを検出し、所定レベルよりも低いか否かを判定する。

ステップＳ５３において、バッテリレベルが所定レベルより低くない場合、処理は、ステップＳ５５に進む。

ステップＳ５５において、状態判定部３２は、バッテリレベルが所定レベルより低くない、すなわち、十分なバッテリレベルであるので、高画質の状態で、すなわち、間引き数が少ない状態で画像を撮像するように撮像素子制御部３３に指示する。この指示に基づいて、撮像素子制御部３３は、モード切替信号Ｒｍａｘとして、読出カウンタ１２１の最大値Ｒｍａｘ＝２の情報をイメージセンサ２１に供給する。

一方、ステップＳ５３において、バッテリレベルが所定レベルより低い場合、処理は、ステップＳ５４に進む。

ステップＳ５４において、状態判定部３２は、バッテリレベルが所定レベルより低いので、低画質の状態で、すなわち、間引き数が多い状態で画像を撮像するように撮像素子制御部３３に指示する。この指示に基づいて、撮像素子制御部３３は、モード切替信号として、読出カウンタ１２１の最大値Ｒｍａｘ＝４の情報をイメージセンサ２１に供給する。

また、ステップＳ５１において、省電力モードではない場合、処理は、ステップＳ５５に進む。

ステップＳ５６において、状態判定部３２は、操作部２４が操作されるなどして、撮像の終了が指示されているか否かを判定する。撮像の終了が指示されていない場合、処理は、ステップＳ５１に戻る。すなわち、撮像の終了が指示されるまで、ステップＳ５１乃至Ｓ５６の処理が繰り返される。そして、ステップＳ５６において、終了が指示された場合、処理は、終了する。

すなわち、バッテリレベルが所定レベルより低くない場合、または、省電力モードではない場合については、モード切替信号の情報としてＲｍａｘが４とされ、省電力モードであって、バッテリレベルが所定レベルより低い場合については、Ｒｍａｘが２とされる。

このため、省電力モードであって、バッテリレベルが所定レベルより低い場合については、１／５系読み出しモードとされ、省電力モードではない場合、または、省電力モードであって、バッテリレベルが所定レベルより低くない場合については、１／３系読み出しモードとされる。

結果として、省電力モードに設定された場合であって、バッテリレベルが所定レベルより低いときの方が、省電力モードではない場合、または、省電力モードであって、バッテリレベルが低くない場合よりも、多い間引き数で読み出され、より省電力化することが可能となり、撮像可能時間を長くすることが可能となる。

＜＜４．第２の変形例＞＞
以上においては、イメージセンサ２１と信号処理部２２とが別体となっている構成例について説明してきたが、例えば、イメージセンサ２１と信号処理部２２とが一体となった構成であってもよい。

すなわち、図１６は、イメージセンサ２１と信号処理部２２の構成とが同一チップ上に設けられるようにした撮像装置１１の構成例を示している。図１６の撮像装置１１において、図３の撮像装置１１における構成と同一の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。

すなわち、図１６の撮像装置１１において、図３の撮像装置１１と異なる点は、信号処理部２２における構成と、イメージセンサ２１とが一体となったイメージセンサ１４１とされている点である。

イメージセンサ１４１は、例えば、イメージセンサ２１における構成である画素アレイ５１乃至画像処理部５５と、図１の信号処理部２２における構成であるフレームメモリ３１乃至表示制御部３５とが一体化された構成となっている。

より詳細には、イメージセンサ１４１は、例えば、イメージセンサ２１における構成である画素アレイ５１乃至画像処理部５５と、図１の信号処理部２２における構成であるフレームメモリ３１乃至表示制御部３５とが同一チップに構成されている。

または、イメージセンサ１４１は、イメージセンサ２１における構成である画素アレイ５１が配設された上チップと、図１の信号処理部２２における構成であるフレームメモリ３１乃至表示制御部３５、並びに、垂直転送制御部５２乃至画像処理部５５が配設された下チップとが積層された構成とされている。

このような構成とすることで、読み出しモードが変化しても無効フレームの発生を抑制しつつ、撮像装置１１の装置構成の小型化、および軽量化を実現することが可能となる。

以上の如く、本開示の撮像装置によれば、読み出しモードを切り替えるようにしても、切替直後に捨てフレーム（無効フレーム）を発生させることがなくなるので、読み出しモードをシームレスに切り替えても違和感のない画像を撮像することが可能となる。

また、プリ調光やハイフレームレート撮像などの高速撮像をする必要がある場合については、例えば、図１で示される、従来のように、間引き行を順次読み出し、その後、画素リセットする処理を繰り返すようなモードとするようにしてもよい。

さらに、以上においては、読み出しモードを動被写体の有無やバッテリレベルに応じて切り替える例について説明してきたが、例えば、本開示の撮像装置を監視カメラとして利用するようにしてもよい。すなわち、本開示の撮像装置を監視カメラとして利用する場合、監視領域内に侵入者が検出されたときにのみ、全画素読み出しモードとし、それ以外のときには、１／３系読み出しモードや１／５系読み出しモードとするようにしてもよい。

また、本開示の撮像装置は、車載カメラとして利用するようにしてもよい。すなわち、例えば、本開示の撮像装置を車載カメラとして走行中に利用する場合、衝撃を検知する衝撃検知装置などと共に協働させて、強い衝撃を検知し、事故等が発生したものと判定したときには、全画素読み出しモードとし、それ以外のときには、１／３系読み出しモードや１／５系読み出しモードとするようにしてもよい。また、走行中以外には、上述した監視カメラとして機能させるようにしてもよい。

さらに、撮像装置に、例えば、ビューファインダなどが設けられているような場合、ユーザがビューファインダを除いたか否かを検知し、ビューファインダを除いていることが検知されたときにのみ、全画素読み出しモードとし、それ以外のときには、１／３系読み出しモードや１／５系読み出しモードとするようにしてもよい。

尚、本開示は、以下のような構成も取ることができる。
＜１＞ 入射光の光量に応じた電荷を画素信号として蓄積する、アレイ状に配置された複数の画素からの前記画素信号の読み出しを制御する制御部を含み、
前記制御部は、前記複数の画素の行単位でのリセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御すると共に、前記画素を所定数の行単位で間引いて、画素読み出しさせるように制御する
撮像制御装置。
＜２＞ 水平方向に１列分の処理を規定する水平同期クロック信号を発生する水平同期クロック信号発生部をさらに含み、
前記制御部は、前記水平同期クロック信号に同期して、前記水平同期クロック信号が１個について、前記画素を１行ずつ順次前記行単位で画素リセットする
＜１＞に記載の撮像制御装置。
＜３＞ 前記制御部は、前記画素により撮像された画素信号からなる画像の画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御する
＜１＞または＜２＞に記載の撮像制御装置。
＜４＞ 前記画素の動作状態を判定する判定部と、
前記判定部の判定結果に基づいて、前記所定数に対応する値の情報を含むモード切替信号を設定する設定部と、
水平同期クロック信号を発生する水平同期クロック信号発生部と、
前記水平同期クロック信号に基づいて、カウントアップするカウンタと、
前記設定部により設定された前記モード切替信号に含まれる値と、前記カウンタの値とを比較し、一致したとき、読出パルスを発生する比較部とを含み、
前記制御部は、前記読出パルスに基づいて、前記画素リセットされた画素を行単位で画素読み出しさせ、
前記設定部により設定された前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタはリセットする
＜３＞に記載の撮像制御装置。
＜５＞ 前記画素により撮像された画素信号からなる画像を時系列に記憶するフレームメモリをさらに含み、
前記判定部は、前記フレームメモリに記憶された時系列の画像の比較による、前記画像内の動被写体の有無に基づいて、前記画素の動作状態を判定する
＜４＞に記載の撮像制御装置。
＜６＞ 前記判定部により、前記画素の動作状態として、前記画像内に動被写体が有る状態であると判定された場合、
前記制御部は、前記画素により撮像された画素信号からなる画像を、所定の画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御し、
前記判定部により、前記画素の動作状態として、前記画像内に動被写体が無い状態であると判定された場合、
前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御する
＜５＞に記載の撮像制御装置。
＜７＞ 前記判定部により、前記画素の動作状態として、前記画像内に動被写体が有る状態であると判定された場合、
前記設定部は、前記所定数に対応する値として、第１の値の情報を含むモード切替信号を設定し、
前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質のモードに対応する、前記モード切替信号に含まれる前記第１の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御し、
前記判定部により、前記画素の動作状態として、前記画像内に動被写体が無い状態であると判定された場合、
前記設定部は、前記所定数に対応する値として、前記第１の値よりも大きな第２の値の情報を含むモード切替信号を設定し、
前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応する、前記モード切替信号に含まれる前記第２の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御する
＜６＞に記載の撮像制御装置。
＜８＞ 駆動用のバッテリをさらに含み、
前記判定部は、前記バッテリレベルに基づいて、前記画素の動作状態を判定する
＜４＞に記載の撮像制御装置。
＜９＞ 前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より高い状態であると判定された場合、
前記制御部は、前記画素により撮像された画素信号からなる画像を、所定の画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御し、
前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より低い状態であると判定された場合、
前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御する
＜８＞に記載の撮像制御装置。
＜１０＞ 前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より高い状態であると判定された場合、
前記設定部は、前記所定数に対応する値として、第１の値の情報を含むモード切替信号を設定し、
前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質のモードに対応する、前記モード切替信号に含まれる前記第１の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御し、
前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より低い状態であると判定された場合、
前記設定部は、前記所定数に対応する値として、前記第１の値よりも大きな第２の値の情報を含むモード切替信号を設定し、
前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応する、前記モード切替信号に含まれる前記第２の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御する
＜９＞に記載の撮像制御装置。
＜１１＞ 水平方向に１列分の処理を規定する水平同期クロック信号を発生する水平同期クロック信号発生部をさらに含み、
前記画素をｍ行毎に１行だけ前記画素読み出しするように、前記行単位で間引いで、前記画素読み出しさせるとき、前記画素読み出しは、水平同期クロック信号のｍ倍の時間間隔となる
＜１＞乃至＜１０＞のいずれかに記載の撮像制御装置。
＜１２＞ 前記制御部は、ローリングシャッタ方式で、複数の画素を行単位で画素リセットする、または、画素読み出しさせる
＜１＞乃至＜１１＞のいずれかに記載の撮像制御装置。
＜１３＞ 前記複数の画素は、CMOSイメージセンサである
＜１＞乃至＜１２＞のいずれかに記載の撮像制御装置。
＜１４＞ 入射光の光量に応じた電荷を画素信号として蓄積するアレイ状に配置された複数の画素からの前記画素信号の画素読み出しを制御する制御ステップを含み、
前記制御ステップの処理は、前記複数の画素の行単位でのリセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御すると共に、前記画素を所定数の行単位で間引いて、画素読み出しさせるように制御する
撮像制御方法。
＜１５＞ 入射光の光量に応じた電荷を画素信号として蓄積するアレイ状に配置された複数の画素からの前記画素信号の画素読み出しを制御する制御部を含み、
前記制御部は、前記複数の画素の前記行単位でのリセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御すると共に、前記画素を所定数の行単位で間引いて、画素読み出しさせるように制御する
撮像素子。

１１ 撮像装置， ２０ 光学ブロック， ２１ イメージセンサ， ２２ 信号処理部， ２３ 表示部， ３１ フレームメモリ， ３２ 状態判定部， ３３ 撮像素子制御部， ３４ カメラ信号処理部， ３５ 表示制御部， ５１ 画素アレイ， ５２ 垂直転送制御部， ５３ Ｈ同期クロック発生部， ５４ 水平転送制御部， ５５ 画像処理部， １０１ フォトダイオード， １０２ 転送トランジスタ， １０３ フローティングディフュージョン（ＦＤ）， １０４ リセットトランジスタ， １０５ 増幅トランジスタ， １０６ 選択トランジスタ， １２１ 読出カウンタ， １２２ 比較器， １４１ イメージセンサ

Claims (13)

1. 入射光の光量に応じた電荷を画素信号として蓄積する、アレイ状に配置された複数の画素からの前記画素信号の、前記画素の所定数を行単位で間引いた読み出しを制御する制御部と、
   前記画素の動作状態を判定する判定部と、
   前記判定部の判定結果に基づいて、前記画素により撮像された画素信号からなる画像の画質のモードに対応する、前記所定数に対応する値を含むモード切替信号を設定する設定部と、
   水平同期クロック信号を発生する水平同期クロック信号発生部と、
   前記水平同期クロック信号に基づいて、カウントアップするカウンタと、
   前記設定部により設定された前記モード切替信号に含まれる値と、前記カウンタの値とを比較し、一致したとき、読出パルスを発生する比較部とを含み、
   前記制御部は、
   前記複数の画素の行単位での画素リセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御し、
   前記読出パルスに基づいて、前記画素を前記所定数の行単位で間引いて、画素読み出しさせるように制御し、
   前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタの値はリセットする
   撮像制御装置。
2. 前記水平同期クロック信号発生部は、水平方向に１列分の処理を規定する前記水平同期クロック信号を発生し、
   前記制御部は、前記水平同期クロック信号に同期して、前記水平同期クロック信号が１個について、前記画素を１行ずつ順次前記行単位で画素リセットする
   請求項１に記載の撮像制御装置。
3. 前記画素により撮像された画素信号からなる画像を時系列に記憶するフレームメモリをさらに含み、
   前記判定部は、前記フレームメモリに記憶された時系列の画像の比較による、前記画像内の動被写体の有無に基づいて、前記画素の動作状態を判定する
   請求項１に記載の撮像制御装置。
4. 前記判定部により、前記画素の動作状態として、前記画像内に動被写体が有る状態であると判定された場合、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、所定の画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御し、
   前記判定部により、前記画素の動作状態として、前記画像内に動被写体が無い状態であると判定された場合、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御する
   請求項３に記載の撮像制御装置。
5. 前記判定部により、前記画素の動作状態として、前記画像内に動被写体が有る状態であると判定された場合、
   前記設定部は、前記所定数に対応する値として、第１の値の情報を含むモード切替信号を設定し、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質のモードに対応する、前記モード切替信号に含まれる前記第１の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御し、
   前記判定部により、前記画素の動作状態として、前記画像内に動被写体が無い状態であると判定された場合、
   前記設定部は、前記所定数に対応する値として、前記第１の値よりも大きな第２の値の情報を含むモード切替信号を設定し、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応する、前記モード切替信号に含まれる前記第２の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御する
   請求項４に記載の撮像制御装置。
6. 駆動用のバッテリをさらに含み、
   前記判定部は、前記バッテリのレベルであるバッテリレベルに基づいて、前記画素の動作状態を判定する
   請求項１に記載の撮像制御装置。
7. 前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より高い状態であると判定された場合、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、所定の画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御し、
   前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より低い状態であると判定された場合、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応するモード切替信号に基づいて、前記画素を所定数の行単位で間引いて、前記画素読み出しさせるように制御する
   請求項６に記載の撮像制御装置。
8. 前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より高い状態であると判定された場合、
   前記設定部は、前記所定数に対応する値として、第１の値の情報を含むモード切替信号を設定し、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質のモードに対応する、前記モード切替信号に含まれる前記第１の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御し、
   前記判定部により、前記バッテリレベルに基づいて、前記画素の動作状態として、前記バッテリレベルが所定の値より低い状態であると判定された場合、
   前記設定部は、前記所定数に対応する値として、前記第１の値よりも大きな第２の値の情報を含むモード切替信号を設定し、
   前記制御部は、前記画素により撮像された画素信号からなる画像を、前記所定の画質よりも低い画質のモードに対応する、前記モード切替信号に含まれる前記第２の値に応じた行単位で、前記画素を間引いて、前記画素読み出しさせるように制御する
   請求項７に記載の撮像制御装置。
9. 前記水平同期クロック信号発生部は、水平方向に１列分の処理を規定する水平同期クロック信号を発生し、
   前記画素をｍ行毎に１行だけ前記画素読み出しするように、前記行単位で間引いて、前記画素読み出しさせるとき、前記画素読み出しは、水平同期クロック信号のｍ倍の時間間隔となる
   請求項１に記載の撮像制御装置。
10. 前記制御部は、ローリングシャッタ方式で、複数の画素を行単位で画素リセットする、または、画素読み出しさせる
    請求項１に記載の撮像制御装置。
11. 前記複数の画素は、CMOSイメージセンサである
    請求項１に記載の撮像制御装置。
12. 入射光の光量に応じた電荷を画素信号として蓄積するアレイ状に配置された複数の画素からの前記画素信号の、前記画素の所定数を行単位で間引いた画素読み出しを制御する制御ステップと、
    前記画素の動作状態を判定する判定ステップと、
    前記判定ステップの処理における判定結果に基づいて、所定数に対応する値の情報を含むモード切替信号を設定する設定ステップと、
    水平同期クロック信号を発生する水平同期クロック信号発生ステップと、
    前記水平同期クロック信号に基づいて、カウンタをカウントアップさせるカウントステップと、
    前記設定ステップの処理により設定された前記モード切替信号に含まれる値と、前記カウンタの値とを比較し、一致したとき、読出パルスを発生する比較ステップとを含み、
    前記制御ステップの処理は、
    前記複数の画素の行単位での画素リセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御し、
    前記読出パルスに基づいて、前記画素を前記所定数の行単位で間引いて、画素読み出しさせるように制御し、
    前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタの値はリセットする
    撮像制御方法。
13. 入射光の光量に応じた電荷を画素信号として蓄積するアレイ状に配置された複数の画素からの前記画素信号の、前記画素の所定数を行単位で間引いた画素読み出しを制御する制御部と、
    前記画素の動作状態を判定する判定部と、
    前記判定部の判定結果に基づいて、所定数に対応する値の情報を含むモード切替信号を設定する設定部と、
    水平同期クロック信号を発生する水平同期クロック信号発生部と、
    前記水平同期クロック信号に基づいて、カウントアップするカウンタと、
    前記設定部により設定された前記モード切替信号に含まれる値と、前記カウンタの値とを比較し、一致したとき、読出パルスを発生する比較部とを含み、
    前記制御部は、
    前記複数の画素の行単位での画素リセットを、前記画素の全行について、それぞれの行毎に一定の間隔で制御し、
    前記読出パルスに基づいて、前記画素を前記所定数の行単位で間引いて、画素読み出しさせるように制御し、
    前記モード切替信号に含まれる値と、前記カウンタの値とが、一致したとき、前記カウンタの値はリセットする
    撮像素子。

Images