JP2008206763A - クロック供給回路および電子内視鏡システム - Google Patents
クロック供給回路および電子内視鏡システム Download PDFInfo
- Publication number
- JP2008206763A JP2008206763A JP2007046793A JP2007046793A JP2008206763A JP 2008206763 A JP2008206763 A JP 2008206763A JP 2007046793 A JP2007046793 A JP 2007046793A JP 2007046793 A JP2007046793 A JP 2007046793A JP 2008206763 A JP2008206763 A JP 2008206763A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- supply circuit
- phase difference
- delay
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Endoscopes (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
【課題】ケーブルでのクロック特性の変動に応じた調整をケーブル毎に行うことなく、所定の特性を持つクロックを機能実行部に供給することができるクロック供給回路および電子内視鏡システムを提供する。
【解決手段】第1のクロック生成手段44は、入力される基準クロックから位相がずれた複数の第1のクロックを生成する。位相差検出手段42は複数の第1のクロックの内の所定のクロックと基準クロックとの位相差を検出する。第1の制御手段43は、検出された位相差が、基準となる位相差と略一致するように第1のクロック生成手段44を制御する。第2のクロック生成手段は、複数の第1のクロックから、機能実行部に供給する第2のクロックを生成する。
【選択図】図1
【解決手段】第1のクロック生成手段44は、入力される基準クロックから位相がずれた複数の第1のクロックを生成する。位相差検出手段42は複数の第1のクロックの内の所定のクロックと基準クロックとの位相差を検出する。第1の制御手段43は、検出された位相差が、基準となる位相差と略一致するように第1のクロック生成手段44を制御する。第2のクロック生成手段は、複数の第1のクロックから、機能実行部に供給する第2のクロックを生成する。
【選択図】図1
Description
本発明は、所定の特性を持つクロックにより所期の機能を実行する機能実行部にクロックを供給するクロック供給回路に関する。また、本発明は、本クロック供給回路を有する電子内視鏡システムにも関する。
近年、撮像部(機能実行部)と制御部および信号処理部とがケーブルを介して接続された電子カメラとして電子内視鏡などが開発されている。従来、ケーブルを介してクロックが供給される電子内視鏡が特許文献1に記載されている。この特許文献1に記載された電子内視鏡では、CCDおよびそれを駆動する駆動回路が挿入部の先端側に配置され、制御部および信号処理部として機能するカメラコントロールユニット(CCU)と、ケーブルを介して接続されている。駆動回路に入力されるクロックは、CCU側のクロック発生器からマッチング回路を通してケーブルとのマッチングを調整した後にケーブルを介して伝送される。駆動回路では、入力されたクロックをコンパレータで基準電圧と比較して2値化し、バッファおよび微分回路によって位相およびデューティを変えてクロックを生成している。
特開昭63−240828号公報
しかしながら、上述した特許文献1に記載された電子内視鏡では、ケーブルでのクロックの歪み、減衰、およびレベル変動に応じた調整をケーブル毎に行う必要があり、調整時間およびコストが掛かってしまうという課題があった。
本発明は、上述した課題に鑑みてなされたものであって、ケーブルでのクロック特性の変動に応じた調整をケーブル毎に行うことなく、所定の特性を持つクロックを機能実行部に供給することができるクロック供給回路および電子内視鏡システムを提供することを目的とする。
本発明は、上記の課題を解決するためになされたもので、所定の特性を持つクロックにより所期の機能を実行する機能実行部に前記クロックを供給するクロック供給回路において、入力される基準クロックから位相がずれた複数の第1のクロックを生成する第1のクロック生成手段と、前記複数の第1のクロックの内の所定のクロックと前記基準クロックとの位相差を検出する位相差検出手段と、検出された位相差が、基準となる位相差と略一致するように前記第1のクロック生成手段を制御する第1の制御手段と、前記複数の第1のクロックから、前記機能実行部に供給する第2のクロックを生成する第2のクロック生成手段とを有するクロック供給回路である。
また、本発明のクロック供給回路は、前記基準クロックを発生するクロック源と、前記基準クロックを伝送するケーブルを介して接続されていることを特徴とする。
また、本発明のクロック供給回路は、前記第2のクロック生成手段が前記第2のクロックの生成に使用する前記複数の第1のクロックの選択を制御する第2の制御手段を有していることを特徴とする。
また、本発明のクロック供給回路において、前記機能実行部は、複数の画素を有する固体撮像素子であることを特徴とする。
また、本発明のクロック供給回路において、前記機能実行部はモーターであることを特徴とする。
また、本発明のクロック供給回路において、前記第1のクロック生成手段は、前記第1の制御手段により遅延量が制御される、直列に接続された複数の遅延素子を有することを特徴とする。
また、本発明は、上記のクロック供給回路を有する電子内視鏡システムである。
本発明によれば、基準となる位相差に基づいて基準クロックとの位相差が制御された第1のクロックから、機能実行部に供給する第2のクロックが生成されるので、基準クロックの特性によらず、所定の特性を持つ第2のクロックを得ることが可能となる。これによって、ケーブルでのクロック特性の変動に応じた調整をケーブル毎に行うことなく、所定の特性を持つクロックを機能実行部に供給することができるという効果が得られる。
以下、図面を参照し、本発明の実施形態を説明する。
(第1の実施形態)
まず、本発明の第1の実施形態を説明する。図1は、本実施形態によるクロック供給回路の構成を示している。また、図2は、図1に示すクロック供給回路を備えた電子カメラ装置の構成を示している。図2に示すように、本実施形態による電子カメラ装置は、撮像部1、制御・信号処理部2、およびケーブル3を備えており、撮像部1と制御・信号処理部2がケーブル3によって接続されている。
まず、本発明の第1の実施形態を説明する。図1は、本実施形態によるクロック供給回路の構成を示している。また、図2は、図1に示すクロック供給回路を備えた電子カメラ装置の構成を示している。図2に示すように、本実施形態による電子カメラ装置は、撮像部1、制御・信号処理部2、およびケーブル3を備えており、撮像部1と制御・信号処理部2がケーブル3によって接続されている。
撮像部1において、クロック供給回路4は、ケーブル3を介して制御・信号処理部2から伝送される基準クロック(以下、基準CLKと記す)から、水平駆動クロックφH1,φH2およびリセットクロックφRSを生成しCCD5に供給する。CCD5(固体撮像素子)は本実施形態における機能実行部である。このCCD5は複数の画素を有しており、図示せぬ撮像光学系を介して結像された光学像を光電変換し撮像信号を出力する。バッファ6は、CCD5から出力された撮像信号をバッファする。
制御・信号処理部2において、アナログ・フロント・エンド7は、ケーブル3を介して伝送されるバッファ6の出力信号を処理しデジタル画像信号を生成する。クロック源8はクロックを発生し、クロック供給回路4、アナログ・フロント・エンド7、およびV駆動手段9にクロックを供給する。V駆動手段9は、CCD5に供給する垂直駆動クロックφVを生成する。
図1に示すクロック供給回路4において、バッファ41は、ケーブル3を介して入力されたクロック源8からの基準CLKをバッファする。位相差検出手段42は、バッファ41から出力されるクロック(以下、基準CLKバッファ出力と記す)と、第1のクロック生成手段44から出力される遅延クロック(以下、遅延CLKと記す)との間の位相差を検出し、その位相差に応じた信号を出力する。
第1の制御手段43は、位相差検出手段42から出力された信号に基づいて、第1のクロック生成手段44を制御するための制御信号を生成する。この第1の制御手段43は、位相差検出手段42で検出された位相差に応じた電圧信号を発生するチャージポンプ43aと、帰還ループの安定性を確保するためのループフィルタ43bとを備えている。
第1のクロック生成手段44は、基準CLKバッファ出力から位相がずれた複数の遅延CLK(第1のクロック)を生成する。各遅延CLKの遅延量(基準CLKバッファ出力と各遅延CLKの位相差)は、第1のクロック制御手段41からの制御信号に基づいて制御される。以下、第1のクロック生成手段44から出力されるn種類の遅延CLKをそれぞれ遅延CLK1、遅延CLK2、・・・、遅延CLKnとする。
第2のクロック生成手段45は、基準CLKバッファ出力、遅延CLK1、遅延CLK2、・・・、遅延CLKnから所望のクロックを選択し、選択したクロックから、所望の位相およびデューティを持つ水平駆動クロックφH1,φH2(第2のクロック)およびリセットクロックφRS(第2のクロック)を生成する。第2の制御手段46は、第2のクロック生成手段45がクロック生成の際に使用するクロックの選択を制御する。ドライバ回路47は、第2のクロック生成手段45から出力された各クロックを駆動クロックとしてCCD5へ供給する。
次に、図3を参照しながら、クロック供給回路4の動作を説明する。まず、ケーブル3を介してクロック源8からクロック供給回路4のバッファ41へ基準CLKが伝送される。同時にクロック源8からアナログ・フロント・エンド7およびV駆動手段9へもクロックが伝送される。
図3に示すように、バッファ41に入力された基準CLKは、ケーブル3を伝送する間に振幅が減衰し、振幅の中点(波形の山と谷の中点)も変動してしまう。バッファ41がこの基準CLKを2値化すると、ケーブル3での特性変動によってデューティの崩れたクロック(基準CLKバッファ出力)がバッファ41から出力される。この基準CLKバッファ出力のデューティは例えば30%程度である。
この基準CLKバッファ出力は第1のクロック生成手段44に入力される。第1のクロック生成手段44は、基準CLKバッファ出力から位相だけがずれた遅延CLK1、遅延CLK2、・・・、遅延CLKnを出力する。それらの遅延CLKの中で、任意の遅延量を持つクロック(ここでは遅延CLKn)が位相差検出手段42に入力され、基準CLKバッファ出力と遅延CLKnの位相差に応じた信号が位相差検出手段42から出力される。
この信号に基づいて第1の制御手段43が生成する制御信号によって、第1のクロック生成手段44から出力される各遅延CLKの遅延量が制御される。図4は第1のクロック生成手段44の構成を示している。第1のクロック生成手段44は、第1の制御手段43からの制御信号に基づいて出力信号の遅延量が制御されるn個の同一の遅延素子440−1,440−2,440−3,・・・,440−nが直列に接続された構成を有している。各遅延素子から出力されるクロックがそれぞれ、図3に示す遅延CLK1、遅延CLK2、遅延CLK3、・・・、遅延CLKnとなる。
制御信号によって、基準CLKバッファ出力と遅延CLKnの位相差が無くなるように、言い換えると基準CLKバッファ出力と遅延CLKnの位相差が基準位相差(360°×n(nは整数))と略一致するようにフィードバックが掛かり、基準CLKバッファ出力と遅延CLKnの位相が一致したところで遅延CLKnが安定する。これにより、各遅延素子から出力される遅延CLKの遅延量が所定量で安定する。基準CLKの周期をTとすると、各遅延素子での遅延量Δは以下の(1)式で表せる。クロック供給回路4に入力される基準CLKに歪みや、減衰、レベル変動がある場合でも基準CLKの周期は変わらないため、その周期を基準にして各遅延CLKの遅延量が一定に保たれるようになる。
Δ=T/n ・・・(1)
Δ=T/n ・・・(1)
上記のように遅延量が制御された遅延CLK1、遅延CLK2、・・・、遅延CLKnから適宜必要な遅延CLKを用いて、第2のクロック生成手段45によって水平駆動クロックφH1,φH2およびリセットクロックφRSが生成される。第2の制御手段46は、第2のクロック生成手段45が使用する遅延CLKを制御する。
図3に示す水平駆動クロックφH1,φH2およびリセットクロックφRSは以下のようにして生成される。以下では一例として、水平駆動クロックφH1,φH2のデューティが50%、リセットクロックφRSのデューティが25%であるものとし、リセットクロックφRSと水平駆動クロックφH1の位相差が(T/n)×a、水平駆動クロックφH1とφH2の位相差がT/2であるものとする。
リセットクロックφRSの立ち上がりは基準CLKバッファ出力の立ち上がりで制御される。さらに、リセットクロックφRSのデューティが25%であるので、リセットクロックφRSの立ち下がりは遅延CLK(n/4)の立ち下がりで制御される。
また、リセットクロックφRSと水平駆動クロックφH1の位相差が(T/n)×aであるので、水平駆動クロックφH1の立ち上がりは遅延CLKaで制御される。さらに、水平駆動クロックφH1のデューティが50%であるので、水平駆動クロックφH1の立ち下がりは遅延CLK((n/2)+a)で制御される。
また、水平駆動クロックφH1とφH2の位相差がT/2であるので、水平駆動クロックφH2の立ち上がりは遅延CLK((n/2)+a)で制御される。さらに、水平駆動クロックφH2のデューティが50%であるので、立ち下がりは遅延CLKaで制御される。
上記において、aおよびn/4は整数であるものとする。(n/4)+a>nとなる場合には、遅延CLK((n/4)+a)の代わりに遅延CLK((−3n/4)+a)を用いればよい。また、(n/2)+a>nとなる場合には、遅延CLK((n/2)+a)の代わりに遅延CLK((−n/2)+a)を用いればよい。クロック周波数が50MHz、水平駆動クロックφH1,φH2とリセットクロックφRSの間の遅延量を1ns(周期の1/20)とする場合には遅延素子を20個(n=20)使用しa=1とするか、遅延素子を40個(n=40)使用しa=2とすればよい。
上記のように、所望のクロックの立ち上がりと立ち下がりのタイミングを基準CLKバッファ出力とn個の遅延CLKで制御することにより、(1)式に示した遅延量Δを最小単位とするタイミング制御が可能となる。これによって、クロックの位相とデューティを任意に設定することができる。
上述したように、本実施形態によれば、基準となる位相差に基づいて基準CLKバッファ出力との位相差が制御された遅延CLKを少なくとも用いて、CCD5に供給する駆動クロックが生成されるので、クロック供給回路4に入力される基準CLKの特性によらず、所定の特性(所定の位相およびデューティ)を持つ駆動クロックを得ることが可能となる。これによって、ケーブルでのクロック特性の変動に応じた調整をケーブル毎に行うことなく、所定の特性を持つクロックをCCD5に供給することができる。したがって、CCD5から所定の撮像信号を得ることができる。
また、部材のばらつきや温度変化などによる駆動クロックの位相やデューティの変動を低減することができる。さらに、画像の高精細化が進み伝送速度が高速になると、駆動クロックの調整に係る精度の確保が難しくなるが、本実施形態によれば、駆動クロックの調整を高精度に行うことができる。
(第2の実施形態)
次に、本発明の第2の実施形態を説明する。図5は、本実施形態によるクロック供給回路を備えた電子カメラ装置の構成を示している。本実施形態の撮像部1には、CCD5から出力された撮像信号を処理するCDS回路10(相関2重サンプリング回路)が設けられている。CDS10の駆動に必要なサンプリングパルスφSHP,φSHDはクロック供給回路4によって生成される。クロック供給回路4の構成は第1の実施形態と同様である。
次に、本発明の第2の実施形態を説明する。図5は、本実施形態によるクロック供給回路を備えた電子カメラ装置の構成を示している。本実施形態の撮像部1には、CCD5から出力された撮像信号を処理するCDS回路10(相関2重サンプリング回路)が設けられている。CDS10の駆動に必要なサンプリングパルスφSHP,φSHDはクロック供給回路4によって生成される。クロック供給回路4の構成は第1の実施形態と同様である。
図6は、本実施形態における各信号の波形を示している。クロック供給回路4がCCD5への水平駆動クロックφH1,φH2およびリセットクロックφRSを生成する動作は第1の実施形態と同様である。これら各クロックに同期してCCD5から撮像信号が出力される。CDS10はクロック供給回路4からのサンプリングパルスφSHP,φSHDに基づいて相関2重サンプリングを行い、撮像信号の画素信号分(信号レベルとフィードスルーレベルの差分)を増幅する。
サンプリングパルスφSHP,φSHDも水平駆動クロックφH1,φH2およびリセットクロックφRSと所定の位相関係を持つと共に所定のデューティを持つクロックであり、第1の実施形態と同様にして生成することができる。したがって、本実施形態によれば、第1の実施形態と同様の効果を得ることができる。
(第3の実施形態)
次に、本発明の第3の実施形態を説明する。図7は、本実施形態によるクロック供給回路を備えた撮像システムの構成を示している。撮像部1には、CCDを含む撮像ユニット101、撮像ユニット101の撮像方向等を変えるための移動に係る駆動力を発生するモーター102、モータードライバ103、および第1の実施形態と同様のクロック供給回路4が設けられている。モーター102の駆動に必要な駆動クロックφV1〜φVnはクロック供給回路4から供給される。
次に、本発明の第3の実施形態を説明する。図7は、本実施形態によるクロック供給回路を備えた撮像システムの構成を示している。撮像部1には、CCDを含む撮像ユニット101、撮像ユニット101の撮像方向等を変えるための移動に係る駆動力を発生するモーター102、モータードライバ103、および第1の実施形態と同様のクロック供給回路4が設けられている。モーター102の駆動に必要な駆動クロックφV1〜φVnはクロック供給回路4から供給される。
モーター102の動作は、クロック供給回路4から供給される駆動クロックφV1〜φVnによって制御される。モーター102が発生する駆動力によって、撮像ユニット101が撮像部1の回転変動に応じて移動する。モーター102が3相ブラシレスモーターである場合、3つの位相およびデューティが所望の値に設定されたクロックをクロック供給回路4が第1の実施形態と同様にして生成する。また、モーター102がパルスモーターである場合には、遅延量およびデューティが所望の値に設定されたクロックをクロック供給回路4が第1の実施形態と同様にして生成する。したがって、本実施形態によれば、第1の実施形態と同様の効果を得ることができると共に、所望のモーター駆動を行うことができる。
(第4の実施形態)
次に、本発明の第4の実施形態を説明する。図8は、本実施形態によるクロック供給回路を備えた電子内視鏡システムの構成を示している。本実施形態による電子内視鏡システムは、撮像部1、制御・信号処理部2、アナログ・フロント・エンド7からのデジタル画像信号を処理するデジタル信号処理回路201aを備えたビデオプロセッサ201、光源装置202、および光源装置202からの照明光を撮像部1に導くためのライトガイド203を備えている。このように構成された電子内視鏡システムによれば、第1の実施形態と同様の効果を得ることができる。
次に、本発明の第4の実施形態を説明する。図8は、本実施形態によるクロック供給回路を備えた電子内視鏡システムの構成を示している。本実施形態による電子内視鏡システムは、撮像部1、制御・信号処理部2、アナログ・フロント・エンド7からのデジタル画像信号を処理するデジタル信号処理回路201aを備えたビデオプロセッサ201、光源装置202、および光源装置202からの照明光を撮像部1に導くためのライトガイド203を備えている。このように構成された電子内視鏡システムによれば、第1の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1・・・撮像部、2・・・制御・信号処理部、3・・・ケーブル、4・・・クロック供給回路、5・・・CCD、6,41・・・バッファ、7・・・アナログ・フロント・エンド、8・・・クロック源、9・・・V駆動手段、10・・・CDS回路、42・・・位相差検出手段、43・・・第1の制御手段、43a・・・チャージポンプ、43b・・・ループフィルタ、44・・・第1のクロック生成手段、45・・・第2のクロック生成手段、46・・・第2の制御手段、47・・・ドライバ回路、101・・・撮像ユニット、102・・・モーター、103・・・モータードライバ、201・・・ビデオプロセッサ、202・・・光源装置、203・・・ライトガイド、440−1,440−2,440−3,440−n・・・遅延素子
Claims (7)
- 所定の特性を持つクロックにより所期の機能を実行する機能実行部に前記クロックを供給するクロック供給回路において、
入力される基準クロックから位相がずれた複数の第1のクロックを生成する第1のクロック生成手段と、
前記複数の第1のクロックの内の所定のクロックと前記基準クロックとの位相差を検出する位相差検出手段と、
検出された位相差が、基準となる位相差と略一致するように前記第1のクロック生成手段を制御する第1の制御手段と、
前記複数の第1のクロックから、前記機能実行部に供給する第2のクロックを生成する第2のクロック生成手段と、
を有するクロック供給回路。 - 前記基準クロックを発生するクロック源と、前記基準クロックを伝送するケーブルを介して接続されていることを特徴とする請求項1に記載のクロック供給回路。
- 前記第2のクロック生成手段が前記第2のクロックの生成に使用する前記複数の第1のクロックの選択を制御する第2の制御手段を有していることを特徴とする請求項1または請求項2に記載のクロック供給回路。
- 前記機能実行部は、複数の画素を有する固体撮像素子であることを特徴とする請求項1〜請求項3のいずれかに記載のクロック供給回路。
- 前記機能実行部はモーターであることを特徴とする請求項1〜請求項3のいずれかに記載のクロック供給回路。
- 前記第1のクロック生成手段は、前記第1の制御手段により遅延量が制御される、直列に接続された複数の遅延素子を有することを特徴とする請求項1〜請求項5のいずれかに記載のクロック供給回路。
- 請求項1〜請求項6のいずれかに記載のクロック供給回路を有する電子内視鏡システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046793A JP2008206763A (ja) | 2007-02-27 | 2007-02-27 | クロック供給回路および電子内視鏡システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046793A JP2008206763A (ja) | 2007-02-27 | 2007-02-27 | クロック供給回路および電子内視鏡システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008206763A true JP2008206763A (ja) | 2008-09-11 |
Family
ID=39783581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007046793A Pending JP2008206763A (ja) | 2007-02-27 | 2007-02-27 | クロック供給回路および電子内視鏡システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008206763A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05115482A (ja) * | 1991-10-25 | 1993-05-14 | Olympus Optical Co Ltd | 超音波内視鏡 |
JPH07322118A (ja) * | 1994-05-30 | 1995-12-08 | Rhythm Watch Co Ltd | ヘッド分離型ccdカメラ及びヘッド分離型ccdカメラの同期位相調整方法 |
JP2004350116A (ja) * | 2003-05-23 | 2004-12-09 | Renesas Technology Corp | 半導体集積回路装置 |
JP2006245632A (ja) * | 2005-02-28 | 2006-09-14 | Canon Inc | パルス生成回路、撮像装置及びカメラ |
-
2007
- 2007-02-27 JP JP2007046793A patent/JP2008206763A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05115482A (ja) * | 1991-10-25 | 1993-05-14 | Olympus Optical Co Ltd | 超音波内視鏡 |
JPH07322118A (ja) * | 1994-05-30 | 1995-12-08 | Rhythm Watch Co Ltd | ヘッド分離型ccdカメラ及びヘッド分離型ccdカメラの同期位相調整方法 |
JP2004350116A (ja) * | 2003-05-23 | 2004-12-09 | Renesas Technology Corp | 半導体集積回路装置 |
JP2006245632A (ja) * | 2005-02-28 | 2006-09-14 | Canon Inc | パルス生成回路、撮像装置及びカメラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4208892B2 (ja) | 固体撮像装置 | |
EP2537459A1 (en) | Electronic endoscopic apparatus | |
EP2094002A2 (en) | Electronic communication system and endoscope system | |
US10484607B2 (en) | Shake correction control device, shake correction apparatus, and image capture apparatus | |
US8587678B2 (en) | Head-separated camera device with switchable clocking | |
EP2088766A1 (en) | Solid-state image pickup device | |
JP5103913B2 (ja) | 撮像装置及び映像信号発生装置 | |
US8040374B2 (en) | Head separated camera apparatus | |
JP2011109611A (ja) | ヘッド分離式カメラ装置 | |
JP2007243680A (ja) | 撮像装置及びその露光制御方法 | |
JP2006191389A (ja) | ビデオカメラ | |
JP2008206763A (ja) | クロック供給回路および電子内視鏡システム | |
JP2008035967A (ja) | 電子内視鏡 | |
JP4676027B2 (ja) | ヘッド分離型カメラ装置及びデジタルビデオ信号送信方法 | |
JP4227596B2 (ja) | パルス生成回路、撮像装置及びカメラ | |
JP2010130235A (ja) | 撮像装置 | |
JP2008160369A (ja) | 撮像装置 | |
JP4703779B2 (ja) | ヘッド分離型カメラ装置 | |
JP7039733B2 (ja) | 撮像システム | |
JP3876530B2 (ja) | 撮像装置 | |
JP2006180293A (ja) | ヘッド分離型単板式カラーカメラ装置 | |
US20150189205A1 (en) | Image processing device that synthesizes a plurality of images, method of controlling the same, image pickup apparatus, and storage medium | |
JP2007288562A (ja) | 映像信号処理装置 | |
JP2008028696A (ja) | 撮像素子の同期回路 | |
JPWO2016208209A1 (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |