JP2007288562A

JP2007288562A - 映像信号処理装置

Info

Publication number: JP2007288562A
Application number: JP2006114196A
Authority: JP
Inventors: Yuji Sakura; 裕司櫻
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-04-18
Filing date: 2006-04-18
Publication date: 2007-11-01

Abstract

【課題】如何なる撮像信号を映像信号に変換する場合でもＡＤ変換器２１の入力レンジを最大限に利用できる映像信号処理装置を提供する。
【解決手段】撮像素子１１、撮像素子１１から出力された撮像信号ＣＣＤＯＵＴのノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）１２と、その出力信号ＣＤＳＯＵＴを増幅する増幅器１５、ＯＢクランプパルス発生回路１８からのクランプパルスにより増幅器の出力信号のＤＣ電圧レベルを与えるＤＣ電圧発生器５２、ＤＣ電圧発生回路５２からのＤＣ電圧レベルで増幅器１５の入力信号ＣＤＳＯＵＴをクランプするクランプ回路１９、相関ダブル・サンプラー（ＣＤＳ）１２でのサンプリングパルスを生成するタイミング発生器（ＴＧ）１３、タイミング発生器（ＴＧ）１３に基準となる同期信号を供給する同期信号発生器（ＳＳＧ）１７、撮像素子１１を駆動する駆動回路１４、映像信号に変換する信号処理回路２０とで構成した。
【選択図】図１

Description

本発明は半導体集積回路（ＬＳＩ）基板上に搭載された映像信号処理装置に関連し、電荷結合デバイスからの出力信号を映像出力用の信号に変換するアナログ・フロント・エンド・システムに関する。

集積回路技術の著しい進歩により、デジタル電子カメラを含めて、低コスト・高集積度・高画質の画像処理製品ができるようになっている。従来のカメラは、基本的には電荷結合デバイス（ＣＣＤ）である撮像素子と、アナログ・フロント・エンド（ＡＦＥ）と、デジタル画像処理装置から構成されている。撮像素子の撮像信号黒レベル補正機能を有するアナログ・フロント・エンドの多くは帰還回路を用いて、撮像信号黒レベルを補正する方式をとっている。

図７は、従来の回路例である。図７に示すように、撮像素子１１から出力された撮像信号ＣＣＤＯＵＴの内、撮像信号のノイズ成分を除去するための相関ダブル・サンプラー（ＣＤＳ）１２で信号処理され、ノイズ成分を除去された撮像信号ＣＤＳＯＵＴは増幅器１５で増幅される。

また、タイミング発生器（ＴＧ）１３は同期信号発生器（ＳＳＧ）１７により生成されるクロックにより動作し、駆動回路１４はタイミング発生器（ＴＧ）１３により動作する。撮像素子１１はこの駆動回路１４により動作する。

また、相関ダブル・サンプラー（ＣＤＳ）１２はタイミングパルス発生器（TG）１３から生成された撮像素子１１サンプリングクロックであるクロックＣＬＫ１とＣＬＫ２（図６を参照。）により駆動される。

図６は撮像素子１１から出力された撮像信号ＣＣＤＯＵＴから相関ダブル・サンプラー（ＣＤＳ）１２出力信号ＣＤＳＯＵＴが生成される様子のタイミングチャートの一例である。

撮像素子１１から出力された撮像信号ＣＣＤＯＵＴは、撮像信号の内、黒レベルに相当する信号と映像部分に相当する信号から構成されている。黒レベルに相当する信号はＣＬＫ１でサンプリングされ、映像部分に相当する信号はＣＬＫ２でサンプリングされ、相関ダブル・サンプラー（ＣＤＳ）１２の出力信号ＣＤＳＯＵＴのような図６に示す信号を生成する。

図７に示す増幅器１５からの出力信号を、相関ダブル・サンプラー（ＣＤＳ）１２出力信号ＣＤＳＯＵＴの遮光領域に相当する位置ＶＯＢでクランプパルスを発生するＯＢクランプパルス発生回路１８からのＯＢクランプパルスでクランプされる。

なお、この出願の発明に関する先行技術文献情報としては、例えば特許文献１が知られている。
特開２００３−１６９２６２公報

従来の回路例では、撮像素子１１から出力された撮像信号を、水平方向の遮光領域に相当する位置に加えて、垂直方向の遮光領域に相当する位置でもクランプした後、黒レベルの安定化を図っている。クランプ回路１９からの出力信号をＡＤ変換器２１でアナログ信号からデジタル信号に変換し、このデジタル信号内の遮光領域に相当するデータを減算して信号処理を行っている。

しかし、回路上で、クランプされた撮像信号の遮光領域に相当する黒レベルが必要以上に高いレベルに設定されると、信号処理回路２０内で黒レベルが必要以上に高く設定されたレベルだけ減算されるのでＡＤ変換器２１以降におけるデジタル信号の有効な入力レンジが狭くなる、つまり、ＡＤ変換器２１の入力レンジを最大限に利用していないという課題がある。

本発明は如何なる撮像信号を映像信号に変換する場合でもＡＤ変換器２１の入力レンジを最大限に利用できる映像信号処理装置を提供することを目的とする。

図１は、本発明の第１の映像信号処理装置である。電荷結合デバイス（ＣＣＤ）である撮像素子１１と、前記撮像素子１１から出力された撮像信号ＣＣＤＯＵＴのノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）１２と、前記相関ダブル・サンプラー（ＣＤＳ）１２出力信号ＣＤＳＯＵＴを増幅する増幅器１５と、前記ＯＢクランプパルス発生回路１８から出力されるクランプパルスによって前記増幅器１５の入力信号のＤＣ電圧レベルを与えるＤＣ電圧発生器５２と、前記ＤＣ電圧発生回路５２からのＤＣ電圧レベルで前記増幅器１５の入力信号である撮像信号ＣＤＳＯＵＴをクランプするクランプ回路１９と、前記相関ダブル・サンプラー（ＣＤＳ）１２でのサンプリングパルスを生成するタイミング発生器（ＴＧ）１３と、前記タイミング発生器（ＴＧ）１３に基準となる同期信号を供給する同期信号発生器（ＳＳＧ）１７と、前記撮像素子１１を駆動する為の駆動回路１４と、映像信号に変換する信号処理回路２０とを有する。

本発明によれば、前記増幅器１５の入力信号である撮像信号ＣＤＳＯＵＴの黒レベルに相当する電圧ＶＯＢを、前記ＤＣ電圧制御信号により前記ＤＣ電圧発生器５２で任意の出力電圧レベルＶＤＣにクランプ制御出来る手段を有する。

図６に示すように被写体の明るさにより前記撮像素子１１の映像領域に相当する信号レベルが変化する。被写体の明るい所では信号レベルが大きく、暗い所は信号レベルは小さくなる。前記信号処理回路２０内での限られた入力レンジに収まるように黒レベルに相当する電圧ＶＯＢを前記ＤＣ電圧制御信号により直接、かつ、任意の電圧レベルＶＤＣにクランプ制御出来る。これにより、クランプされた撮像信号の遮光領域に相当する黒レベルＶＯＢが必要以上に高いレベルに回路上で固定される事が無くなり、映像信号に変換する信号処理回路２０内での信号処理中の入力レンジを最大限に利用できる。

図２は、本発明の第２の映像信号処理装置である。電荷結合デバイス（ＣＣＤ）である撮像素子１１と、前記撮像素子１１から出力された撮像信号ＣＣＤＯＵＴのノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）１２と、前記相関ダブル・サンプラー（ＣＤＳ）１２出力信号ＣＤＳＯＵＴを増幅する増幅器１５と、前記撮像信号ＣＣＤＯＵＴの遮光領域に相当する位置でクランプパルスを発生するＯＢクランプパルス発生回路１８と、前記ＯＢクランプパルス発生回路１８から出力されるＯＢクランプパルスによって前記増幅器１５の入力信号である撮像信号ＣＤＳＯＵＴの黒レベルを前記ＤＣ電圧発生器５２の任意のＤＣ電圧レベルＶＤＣでクランプするクランプ回路１９と、前記クランプ回路１９から出力された信号をデジタル信号に変換するＡＤ変換器１００と、映像信号に変換する新しい信号処理システム２００とを有する。

前記信号処理システム２００は、前記ＡＤ変換器１００で変換されたデジタル信号ＡＤＯＵＴを記憶するメモリ５４と、前記メモリ５４を制御するメモリ制御回路５３と、前記ＯＢクランプパルス発生回路１８から出力されるＯＢクランプ電圧制御クロックＤＣ＿ＣＮＴ＿ＣＬＫと前記メモリ制御回路５３から出力されるＯＢ制御信号ＯＢ＿ＣＮＴによって前記ＡＤ変換器１００で変換されたデジタル信号ＡＤＯＵＴを入力信号ＤＡＴＡとして駆動するＤＣ電圧制御信号生成回路５１と、前記ＤＣ電圧制御信号生成回路５１から出力されるＤＣ電圧制御信号ＤＣ＿ＣＮＴにより任意のＤＣ電圧ＶＤＣを生成するＤＣ電圧発生器５２とを有する。

図３は前記ＤＣ電圧制御信号生成回路５１と前記ＤＣ電圧発生器５２の関係を説明する図である。

前記ＤＣ電圧制御信号生成回路５１は、前記ＡＤ変換器１００によって変換されたデジタル信号の内、黒レベルに相当するデジタル信号を複数回取り込んで平均値を算出する加算平均化回路４０と、所定の黒レベル値を設定する為のレジスタ値ＶＲＥＧと前記加算平均化回路４０の出力値ＯＢＡＶＥとを比較する比較器４１とを有する。

本発明によれば、前記比較器４１のデジタル出力値ＦＬＡＧを前記メモリ制御回路５３に帰還させる手段と、前記信号処理システム２００の出力ＶＤＣを前記増幅器１５の入力に帰還させる手段とを有する。

前記レジスタ値ＶＲＥＧに所定の黒レベル値を設定する事により、前記比較器４１で前記ＡＤ変換器１００のデジタル出力信号ＡＤＯＵＴの黒レベルに相当するデジタル信号と比較され、前記レジスタ値ＶＲＥＧとの差分値ＦＬＡＧを前記メモリ制御回路５３に帰還している。

このデジタル帰還ループにより、前記メモリ制御回路５３内で前記ＡＤ変換器１００のデジタル出力信号ＡＤＯＵＴを前記差分値ＦＬＡＧ相当分、デジタルシフト補正されるのでアナログ信号では困難であったＯＢクランプの応答性速度向上を図れ、かつ、クランプされた撮像信号の遮光領域に相当する黒レベルＶＯＢが必要以上に高いレベルに回路上で固定される事も無い。

本発明による映像信号処理装置においては、如何なる被写体映像を信号処理する場合でも黒レベルＶＯＢをＤＣ電圧制御信号により直接かつ任意の電圧レベルにクランプ制御する事により、クランプされた撮像信号の遮光領域に相当する黒レベルＶＯＢが必要以上に高いレベルに回路上で固定される事が無くなり、映像信号に変換する信号処理回路２０内で入力レンジを最大限に利用できる。

その結果、ＡＤ変換器前段で入力レンジを越えて信号が入力されることを防止できる。

更に、前記のアナログ回路部でのクランプに加え、目標とする黒レベル値をレジスタＶＲＥＧに設定する事で、ＡＤ変換器１００のデジタル出力信号ＡＤＯＵＴ内の黒レベルとの差分をデジタル信号で検出し補正量をメモリ制御回路５３に帰還させ、ＡＤ変換器のデジタル出力信号をデジタルシフト補正できる。

これにより、従来アナログ信号では困難であったＯＢクランプの応答性速度向上を容易に高精度に実施できる。

図１は第１の実施の形態のブロック図である。電荷結合デバイス（ＣＣＤ）である撮像素子１１と、相関ダブル・サンプラー（ＣＤＳ：Correlated Double Sampling）１２と、タイミング発生器（ＴＧ）１３と、駆動回路１４と、増幅器１５と、同期信号発生器（ＳＳＧ）１７と、ＯＢクランプパルス発生器１８と、クランプ回路１９と、ＤＣ電圧発生器５２と、信号処理回路２０とから構成されている。これらは半導体集積回路（ＬＳＩ）基板上に搭載されている。

ここで、撮像素子１１は、撮像領域と遮光領域であるオプチカルブラック（ＯＢ）部分
とから構成される。

また、撮像素子１１の撮像領域の各画素は、フォトダイオードと、フォトダイオードにより入射光量に応じて発生した電荷を蓄積する蓄積部と、電荷を蓄積部に転送する転送部と、蓄積部に蓄積された電荷を出力する出力部などから構成されている。撮像素子１１のＯＢ部分の各画素も撮像領域の各画素と構成は同様であるが、入射される光が遮光されるため、フォトダイオードは入射光量に応じた電荷は発生しない。

再び図１の説明に戻ると、タイミング発生器（ＴＧ）１３に基準となる同期信号を供給する同期信号発生器（ＳＳＧ）１７と、相関ダブル・サンプラー（ＣＤＳ：Correlated Double Sampling）１２の出力信号を受ける増幅器１５から出力された撮像信号ＣＤＳＯＵＴをクランプするクランプ回路１９とが接続され、また、クランプ回路１９にＯＢの期間ＯＢクランプパスを供給するＯＢクランプパルス発生回路１８と、クランプ回路１９におけるＤＣ電圧レベルを与えるＤＣ電圧発生器５２と、クランプ回路１９から出力された撮像信号を映像信号に変換する信号処理回路２０とが設けられている。

次に、本実施の形態の回路動作について説明する。図１において、撮像素子１１は被写体映像が全画素に同時に照射され、被写体映像の光量に応じた電荷を発生して電気信号である撮像信号に変換し、タイミング発生器（ＴＧ）１３からのタイミング信号に基づいて駆動回路１４から発生される駆動信号に基づいて出力される。撮像素子１１から出力された撮像信号は、相関ダブル・サンプラー（ＣＤＳ）１２において撮像素子１１で発生するノイズ成分がタイミング発生器（ＴＧ）１３からのサンプリング信号に基づき除去される。相関ダブル・サンプラー（ＣＤＳ）１２においてノイズ成分が除去された撮像信号は、増幅器１５で増幅された後、クランプ回路１９に供給される。

一方、同期信号発生器（ＳＳＧ）１７から出力された同期信号はＯＢクランプパルス発生回路１８に供給され、クランプパルスとして発生させる。クランプ回路１９ではＯＢ部分の期間の信号を基準にして、増幅器１５に入力された撮像信号ＣＤＳＯＵＴをＤＣ電圧発生器５２により与えられたＤＣ電圧ＶＤＣでクランプされる。

このＤＣ電圧ＶＤＣはＤＣ電圧制御信号により任意に制御できるので、映像信号に変換する信号処理回路２０内で入力レンジを最大限に利用できる。

次に、本発明の第２の実施の形態について説明する。

図２は第２の実施の形態のブロック図である。

同図中、図１と同一構成部分には同一符号を付与し、その説明を省略する。

クランプ回路１９から出力された信号をデジタル信号に変換するＡＤ変換器１００と、
映像信号に変換する新しい信号処理システム２００とを設けている。

信号処理システム２００では、ＡＤ変換器１００で変換されたデジタル信号ＡＤＯＵＴを一時的に記憶するメモリ５４と、メモリ５４を制御するメモリ制御回路５３と、ＯＢクランプパルス発生回路１８から出力されるＯＢクランプ電圧制御クロックＤＣ＿ＣＮＴ＿ＣＬＫとメモリ制御回路５３から出力されるＯＢ制御信号ＯＢ＿ＣＮＴによってＡＤ変換器１００で変換されたデジタル信号ＡＤＯＵＴを入力信号ＤＡＴＡとして駆動するＤＣ電圧制御信号生成回路５１と、ＤＣ電圧制御信号生成回路５１から出力されるＤＣ電圧制御信号ＤＣ＿ＣＮＴにより任意のＤＣ電圧ＶＤＣを生成するＤＣ電圧発生器５２とを備えている。

なお、これらは半導体集積回路（ＬＳＩ）基板上に搭載されている。

前記ＤＣ電圧制御信号生成回路５１では、前記ＡＤ変換器１００によって変換されたデジタル信号ＡＤＯＵＴの内、黒レベルに相当するデジタル信号を複数回取り込んで平均値を算出する加算平均化回路４０と、所定の黒レベル値を設定する為のレジスタ値ＶＲＥＧと前記加算平均化回路４０の出力値ＯＢＡＶＥとを比較する比較器４１とを備えている。

前記加算平均化回路４０では、前記ＡＤ変換器１００によって変換されたデジタル信号ＡＤＯＵＴをＤＡＴＡとして入力し、前記メモリ制御回路５３から出力されるＯＢ制御信号ＯＢ＿ＣＮＴが出力されている期間のみ、前記ＯＢクランプパルス発生回路１８から出力されるＯＢクランプ電圧制御クロックＤＣ＿ＣＮＴ＿ＣＬＫによって、前記ＤＡＴＡ内の黒レベル信号をサンプリングし黒レベルの加算平均値ＶＯＢＡＶＥを算出している。

図４は４画素の加算平均化時のタイミング図である。加算平均化を行う画素数を決める信号（ＯＢ＿ＣＮＴ）がＨｉｇｈレベル時、光学的黒信号をサンプリングするクロック（ＤＣ＿ＣＮＴ＿ＣＬＫ）の立ち上がりで４画素を取り込んでいる。

再び図２の説明に戻ると、前記ＤＣ電圧制御信号生成回路５１内の前記比較器４１では、ＤＳＰやＬＳＩ内部に持つレジスタなどにより前記レジスタ値ＶＲＥＧに所定の黒レベル値を設定する事により、前記ＡＤ変換器１００のデジタル出力信号ＡＤＯＵＴの黒レベルに相当するデジタル信号ＶＯＢＡＶＥと比較され、前記レジスタ値ＶＲＥＧとの差分値をＦＬＡＧとして前記メモリ制御回路５３に帰還している。

本発明による製品は、撮像素子からの黒レベル信号及び映像信号を処理するためにＤＣ電圧発生器、メモリ、ＡＤ変換器などを有する映像信号処理装置として有用である。

また、デジタルカメラ、医療用カメラ、監視用カメラ、ＣＣＤ信号処理システム、デジタルビデオシステム等の用途にも応用できる。

本発明の第１の実施の形態のブロック図本発明の第２の実施の形態のブロック図ＤＣ電圧制御信号生成回路５１と前記ＤＣ電圧発生器５２の関係を説明する図４画素の加算平均化時のタイミング図デジタルシフト補正のフローチャート撮像素子１１の出力信号ＣＣＤＯＵＴから相関ダブル・サンプラー（ＣＤＳ）１２の出力信号ＣＤＳＯＵＴが生成される様子のタイミングチャートの一例を示す図従来例のブロック図

符号の説明

１１撮像素子
１２相関ダブル・サンプラー（ＣＤＳ）
１３タイミング発生器（ＴＧ）
１４駆動回路
１５増幅器
１７同期信号発生器（ＳＳＧ）
１８ＯＢクランプパルス発生回路
１９クランプ回路
２０信号処理回路
２１Ａ／Ｄ変換器
５１ＤＣ電圧制御信号生成回路
５２ＤＣ電圧発生器
５３メモリ制御回路
５４メモリ
２００信号処理システム
ＣＣＤＯＵＴ撮像素子１１の出力信号
ＣＬＫ１，ＣＬＫ２撮像素子１１サンプリングクロック
ＣＤＳＯＵＴ相関ダブル・サンプラー（ＣＤＳ）の出力信号

Claims

被写体映像が照射され、その明るさに応じた電荷を発生する撮像領域と、前記撮像領域に付加された遮光領域とを有する撮像素子と、前記撮像素子から取り出された撮像信号のノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）と、前記相関ダブル・サンプラー（ＣＤＳ）からの出力信号を増幅する増幅器と、前記撮像信号の遮光領域に相当する位置でクランプパルスを発生するＯＢクランプパルス発生回路と、前記ＯＢクランプパルス発生回路から出力されるクランプパルスによって前記増幅器の入力信号のＤＣ電圧レベルを与えるＤＣ電圧発生器と、前記ＤＣ電圧発生器からのＤＣ電圧レベルで前記増幅器の入力信号をクランプするクランプ回路と、前記相関ダブル・サンプラー（ＣＤＳ）でのサンプリングパルスを生成するタイミング発生器（ＴＧ）と、前記タイミング発生器（ＴＧ）に基準となる同期信号を供給する同期信号発生器（ＳＳＧ）と、前記撮像素子を駆動する為の駆動回路と、映像信号に変換する信号処理回路とを有することを特徴とする映像信号処理装置。
請求項１記載の映像信号処理装置において、前記撮像素子から取り出された撮像信号のノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）の出力信号を前記増幅器で増幅し、この増幅された信号をクランプ回路でクランプする際のＤＣ電圧レベルを前記ＤＣ電圧発生器により任意のレベルに制御出来る手段を有することを特徴とする映像信号処理装置。
被写体映像が照射され、その明るさに応じた電荷を発生する撮像領域と、前記撮像領域に付加された遮光領域とを有する撮像素子と、前記撮像素子から取り出された撮像信号のノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）と、前記相関ダブル・サンプラー（ＣＤＳ）からの出力信号を増幅する増幅器と、前記撮像信号の遮光領域に相当する位置でクランプパルスを発生するＯＢクランプパルス発生回路と、前記ＯＢクランプパルス発生回路から出力されるクランプパルスによって前記増幅器の入力信号のＤＣ電圧レベルを与えるＤＣ電圧発生器と、前記ＤＣ電圧発生器からのＤＣ電圧レベルで前記増幅器の入力信号をクランプするクランプ回路と、前記クランプ回路の出力信号をデジタル信号に変換するＡＤ変換器と、前記相関ダブル・サンプラー（ＣＤＳ）でのサンプリングパルスを生成するタイミング発生器（ＴＧ）と、前記タイミング発生器（ＴＧ）に基準となる同期信号を供給する同期信号発生器（ＳＳＧ）と、前記撮像素子を駆動する為の駆動回路と、前記ＡＤ変換器のデジタル出力信号を映像信号に変換する信号処理システムとを有することを特徴とする映像信号処理装置。
請求項３記載の映像信号処理装置において、請求項３記載の信号処理システムが、前記ＡＤ変換器で変換されたデジタル信号を記憶するメモリと、前記メモリを制御するメモリ制御回路と、前記ＯＢクランプパルス発生回路から出力されるＯＢクランプ電圧制御クロックと前記メモリ制御回路から出力されるＯＢ制御信号によって駆動するＤＣ電圧制御信号生成回路と、前記ＤＣ電圧制御信号生成回路から出力されるＤＣ電圧制御信号により任意のＤＣ電圧レベルを生成するＤＣ電圧発生器とを有することを特徴とする映像信号処理装置。
請求項３記載の映像信号処理装置において、前記撮像素子から取り出された撮像信号のノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）の出力信号を前記増幅器で増幅し、この増幅された信号をクランプ回路でクランプする際のＤＣ電圧レベルを前記ＤＣ電圧発生器により任意のレベルに制御出来る手段を有することを特徴とする映像信号処理装置。
請求項３記載の映像信号処理装置において、請求項３記載のＤＣ電圧制御信号生成回路は、前記ＡＤ変換器によって変換されたデジタル信号の内、黒レベルに相当するデジタル信号を複数回取り込んで平均値を算出する加算平均化回路と、所定の黒レベル値を設定する為のレジスタ値ＶＲＥＧと前記加算平均化回路の出力値ＯＢＡＶＥとを比較する比較器とを有することを特徴とする映像信号処理装置。
請求項３記載の映像信号処理装置において、前記請求項３記載のＤＣ電圧制御信号生成回路内の前記比較器は、所定の黒レベル値を設定する為のレジスタ値ＶＲＥＧと前記加算平均化回路の出力値ＯＢＡＶＥとを比較し、この比較結果である差分値を前記メモリ制御回路に帰還させる手段を有することを特徴とする映像信号処理装置。
被写体映像が照射され、その明るさに応じた電荷を発生する撮像領域と、前記撮像領域に付加された遮光領域とを有する撮像素子と、前記撮像素子から取り出された撮像信号のノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）と、前記相関ダブル・サンプラー（ＣＤＳ）からの出力信号を増幅する増幅器と、前記撮像信号の遮光領域に相当する位置でクランプパルスを発生するＯＢクランプパルス発生回路と、前記ＯＢクランプパルス発生回路から出力されるクランプパルスによって前記増幅器の入力信号のＤＣ電圧レベルを与えるＤＣ電圧発生器と、前記ＤＣ電圧発生器からのＤＣ電圧レベルで前記増幅器の入力信号をクランプするクランプ回路と、前記相関ダブル・サンプラー（ＣＤＳ）でのサンプリングパルスを生成するタイミング発生器（ＴＧ）と、前記タイミング発生器（ＴＧ）に基準となる同期信号を供給する同期信号発生器（ＳＳＧ）と、前記撮像素子を駆動する為の駆動回路と、映像信号に変換する信号処理回路とが、半導体集積回路（ＬＳＩ）基板上に搭載されていることを特徴とする映像信号処理装置。
被写体映像が照射され、その明るさに応じた電荷を発生する撮像領域と、前記撮像領域に付加された遮光領域とを有する撮像素子と、前記撮像素子から取り出された撮像信号のノイズ成分を除去する相関ダブル・サンプラー（ＣＤＳ）と、前記相関ダブル・サンプラー（ＣＤＳ）からの出力信号を増幅する増幅器と、前記撮像信号の遮光領域に相当する位置でクランプパルスを発生するＯＢクランプパルス発生回路と、前記ＯＢクランプパルス発生回路から出力されるクランプパルスによって前記増幅器の入力信号のＤＣ電圧レベルを与えるＤＣ電圧発生器と、前記ＤＣ電圧発生器からのＤＣ電圧レベルで前記増幅器の入力信号をクランプするクランプ回路と、前記クランプ回路の出力信号をデジタル信号に変換するＡＤ変換器と、前記相関ダブル・サンプラー（ＣＤＳ）でのサンプリングパルスを生成するタイミング発生器（ＴＧ）と、前記タイミング発生器（ＴＧ）に基準となる同期信号を供給する同期信号発生器（ＳＳＧ）と、前記撮像素子を駆動する為の駆動回路と、前記ＡＤ変換器のデジタル出力信号を映像信号に変換する請求項４記載の信号処理システムとが、半導体集積回路（ＬＳＩ）基板上に搭載されていることを特徴とする映像信号処理装置。