JP5326463B2 - 撮像装置、内視鏡装置および制御装置 - Google Patents

Description

本発明は、撮像装置、内視鏡装置およびこれらの装置に適用される制御装置に関する。

固体撮像素子としてＣＣＤイメージセンサを備えた撮像装置が知られている(例えば、特許文献１参照)。この特許文献１の撮像装置としての監視カメラは、レンズ等の光学系と、ＣＣＤイメージセンサから構成される撮像部とを備えている。また、撮像部から読み出されたアナログ信号をデジタル信号に変換するＡＦＥ（アナログフロントエンド）と、ＡＦＥから入力されるデジタル信号を処理する信号処理部とを備えている。

特開２００８−８５４１０号公報

ＣＣＤイメージセンサから出力されたアナログ信号をデジタル信号に変換するＡＦＥの処理に際しては、ＣＣＤイメージセンサから得られた画像（画素）信号の信号波形に対して適切なタイミングでサンプル／ホールド処理を行い、デジタル信号に変換することが重要である。これは、ＣＣＤイメージセンサからの信号波形に対して適切なタイミングでサンプル／ホールド処理が行われないと、ＣＣＤイメージセンサが正常に機能したとしてもＡＦＥにて適切にデジタル信号に変換されず、出力画像の品質が低下してしまうからである。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、出力画像の品質を向上させることができる撮像装置を提供することにある。

請求項１に記載の発明は、各種のタイミング信号を発生するタイミング発生部と、前記タイミング発生部が発生したタイミング信号に基づく駆動信号を取得し、取得した当該駆動信号に応じて画像信号を出力する撮像素子と、前記タイミング発生部が発生したタイミング信号に基づくタイミングパルスを取得し、取得した当該タイミングパルスに応じて、前記撮像素子から出力される画像信号を処理する画像信号処理部と、前記タイミング発生部が発生したタイミング信号を基に、前記撮像素子から出力され前記画像信号処理部に入力する画像信号と当該画像信号処理部に入力するタイミングパルスとの位相を調整する位相調整手段と、を含み、前記撮像素子は、前記タイミング発生部と前記画像信号処理部と前記位相調整手段を含む制御部と、ケーブルを介して接続されており、前記位相調整手段は、前記タイミング発生部と前記画像信号処理部との間に介在し、当該タイミング発生部から供給されるタイミング信号の位相をプログラマブルな制御により遅らせて前記画像信号の処理の基となる前記タイミングパルスとして当該画像信号処理部に供給し、当該画像信号と当該タイミングパルスとの位相の調整量は、前記ケーブルの長さ、透磁率及び誘電率に基づいて算出することを特徴とする撮像装置である。これにより、本発明を採用しない場合に比べて、所望のタイミングのタイミングパルスにすることができる。

請求項２に記載の発明は、前記請求項１に記載の撮像装置は、被写体を撮像し、取得した駆動信号に基づいて画像信号を出力することを特徴とする内視鏡装置である。これにより、画像信号処理部に入力する画像信号とタイミングパルスとを適切なタイミングにすることができ、出力画像の品質を向上させた内視鏡装置を提供することができる。

画像信号処理部に入力する画像信号とタイミングパルスとを適切なタイミングにすることができ、出力画像の品質を向上させた撮像装置、内視鏡装置を提供できる。

以下、添付図面を参照して、本発明を実施するための最良の形態（実施の形態）について詳細に説明する。

＜実施形態＞
図１は、実施形態に係る撮像装置１の概略構成を示す図である。この撮像装置１は、体腔内の観察や検査を行う内視鏡装置、あるいは監視カメラとして用いられるものである。

図１に示すように、撮像装置１は、レンズ等の光学系１１と、固体撮像素子であるＣＣＤイメージセンサ１２とを有する先端部１０を備えている。また、撮像装置１は、ＣＣＤイメージセンサ１２からの出力信号を処理する制御部２０を備えている。また、撮像装置１は、先端部１０と制御部２０とを有線で接続する同軸ケーブル３０を備えている。

実施形態に係る先端部１０のＣＣＤイメージセンサ１２は、対象物の光学像を電気的信号に変換し、２次元の画像として出力する装置であり、光電変換を行う複数の受光素子（フォトダイオード）を含む受光部と、転送ゲートと、シフトレジスタ（転送部）とを備えている。

受光部の各受光素子は受光量に応じた電荷を生成して蓄積する。そして電荷蓄積に必要な所定の時間が経過した後にシフト信号がアクティブになると、転送ゲートがオンになる。これにより、アナログの画像データである蓄積電荷が、転送ゲートを介して各受光素子に対応して設けられたシフトレジスタに転送される。そして、各シフトレジスタに転送された画像（画素）信号（蓄積電荷）Ｖｏｕｔは、２相の駆動クロック（駆動信号）であるＨ１，Ｈ２に基づいて、ＣＣＤイメージセンサ１２からシリアル出力される。

制御部２０は、ＣＣＤイメージセンサ１２からの出力信号である画像信号Ｖｏｕｔを処理するＡＦＥ（アナログフロントエンド）２１と、ＡＦＥ２１の出力をデジタル信号処理するデジタル信号処理部２２とを備えている。また、制御部２０は、ＣＣＤイメージセンサ１２向け制御信号である後述する駆動クロックＨ１，Ｈ２を発生するとともに、ＡＦＥ２１向け制御信号である後述するＡＦＥ駆動パルスＳＨＰ，ＳＨＤなどの各種タイミング信号を発生するＴＧ（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）２３を備えている。なお、ＡＦＥ（アナログフロントエンド）２１、デジタル信号処理部２２およびＴＧ２３は、同一の制御基板に実装されている。

ＡＦＥ２１は、ＣＣＤイメージセンサ１２から入力される画像信号（蓄積電荷）Ｖｏｕｔをノイズ除去しながらサンプル／ホールド処理を行う画像信号処理部としてのＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関二重サンプリング）２１１と、サンプル／ホールド処理された画像信号を所定のレベルまで増幅するＰＧＡ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ：可変利得増幅回路）２１２を備えている。また、ＡＦＥ２１は、ＰＧＡ２１２にて増幅されたアナログの画像信号をデジタル信号に変換するＡ／Ｄ変換器２１３と、Ａ／Ｄ変換器２１３にて変換されたデジタル信号を信号処理部２２へ送出するラッチ部２１４とを備えている。

信号処理部２２は、ＡＦＥ２１から出力されたデジタル信号に対して処理を施し、この撮像装置１において必要とされる撮像データ処理を行う。例えば、信号処理部２２は、ホワイトバランス、ガンマ補正などの映像処理や、フォーマット処理、圧縮処理等のエンコード処理を行う。そして、信号処理部２２にて所与の処理が施されたデータは、図示しない表示部において画像表示が行われたり、図示しない記録部において記録メディアに記録されたり、図示しない送信部から出力されたりする。

ＴＧ２３は、ＣＣＤイメージセンサ１２の画像信号出力の基となる駆動クロックＨ１，Ｈ２、およびＣＣＤイメージセンサ１２のゲートに入力されるリセットゲートパルスＲＧを発生し、ＣＣＤイメージセンサ１２に向けて供給する。また、ＴＧ２３は、ＣＣＤイメージセンサ１２に向けの制御信号（タイミング信号）であるＨ１，Ｈ２，ＲＧと同期したタイミング信号であり、ＡＦＥ２１のＣＤＳ２１１のサンプル／ホールド処理の基となるタイミングパルスＳＨＰ，ＳＨＤを発生し、ＡＦＥ２１に向けて供給する。

また、制御部２０は、ＴＧ２３から出力されたＡＦＥ駆動パルスＳＨＰ，ＳＨＤの位相を補正し、補正パルスＸ−ＳＨＰ，Ｘ−ＳＨＤをＡＦＥ２１に向けて出力するための位相シフト回路であるＰＳＣ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｃｉｒｃｕｉｔ）２４を、ＴＧ２３とＡＦＥ２１との間に介在するように備えている。

言い換えれば、ＡＦＥ２１、ＴＧ２３およびＰＳＣ２４は、ＴＧ２３とＡＦＥ２１との間にＰＳＣ２４が接続されるように同一の制御基板に実装されている。このＰＳＣ２４は、ＣＣＤイメージセンサ１２から出力されＡＦＥ２１のＣＤＳ２１１に入力する画像信号ＶｏｕｔをＣＤＳ２１１にて最適なタイミングでサンプル／ホールド処理可能なように、ＴＧ２３から出力されたＡＦＥ駆動パルスＳＨＰ，ＳＨＤの位相を補正するものである。

以下に、このＰＳＣ２４によるＡＦＥ駆動パルスＳＨＰ，ＳＨＤの位相の補正（調整）について説明する。

ＡＦＥ２１が、ＣＣＤイメージセンサ１２から得た画素信号Ｖｏｕｔの信号波形に対して適切なタイミングでサンプル／ホールド処理を行い、Ａ／Ｄ変換しなければ、Ａ／Ｄ変換された撮像画像データとして適切なデータが得られない。

図２は、ＡＦＥ２１のＣＤＳ２１１にて行われるサンプル／ホールド処理のタイミング波形を示す図である。波形Ｖｏｕｔとして示した、ＣＣＤイメージセンサ１２から出力されたある画素についての画像信号の信号波形に対して、サンプル／ホールド処理として、基準レベル（例えば、波形の黒レベル）に相当するポイントとデータレベルに相当するポイントのサンプリングを行う。

なお、ＣＤＳ２１１が基準レベルの信号値とデータレベルの信号値の差分を採ることで、基準レベルに対する値としてのデータレベルを取得し、その差分をＡ／Ｄ変換器２１３にてＡ／Ｄ変換することで、ＡＦＥ２１は、基準レベルを基準とした適切なデータレベルをデジタルデータとして取得する。

そして、基準レベルのサンプル／ホールド処理のために図示するようなタイミングのＡＦＥ駆動パルスＳＨＰが用いられ、またデータレベルのサンプル／ホールド処理のために図示するようなタイミングのＡＦＥ駆動パルスＳＨＤが用いられる。

それゆえ、ＡＦＥ２１から適切な撮像画像データを得るためには、上記タイミングのＡＦＥ駆動パルスＳＨＰ，ＳＨＤが、ＣＣＤイメージセンサ１２からの画像信号Ｖｏｕｔに対して適切な位相状態でなければならない。もし、ＡＦＥ駆動パルスＳＨＰ，ＳＨＤと画像信号Ｖｏｕｔとの相互の位相が適切でない場合には、画像信号Ｖｏｕｔの基準レベル及びデータレベルのタイミングでサンプリングできず、Ａ／Ｄ変換された撮像画像データの値は適切な値にならない。つまり、ＡＦＥ駆動パルスＳＨＰ，ＳＨＤのＣＣＤイメージセンサ１２からの画像信号Ｖｏｕｔに対する位相が適切でないと画像の品質が低下してしまう。

一方、実施形態に係る撮像装置１のように、ＣＣＤイメージセンサ１２を有する先端部１０と、ＡＦＥ２１，ＴＧ２３を有する制御部２０が同軸ケーブル３０で接続されている場合においては、同軸ケーブル３０にて信号が伝送される際に、伝送遅延が発生する。特に、ＴＧ２３とＡＦＥ２１は同一の制御基板に実装され両者の離間距離が数ｍｍあるいは数ｃｍであるのに対して、同軸ケーブル３０の長さが数ｍである場合には、同軸ケーブル３０に起因する伝送遅延が顕著に現れる。

図３は、実施形態に係る撮像装置１に対して、ＴＧ２３とＡＦＥ２１との間に介在するＰＳＣ２４を省いた構成の撮像装置におけるタイミングチャートである。なお、図３中、ＣＫは、ＴＧ２３の動作周波数におけるクロック信号であり、駆動クロックＨ１，Ｈ２およびリセットゲートパルスＲＧは、クロック信号が分周比２で分周されて出力されている。また、Ｈ１−１，Ｈ２−１，ＲＧ−１は、ＴＧ２３から出力されたＨ１，Ｈ２，ＲＧがＣＣＤイメージセンサ１２に至った時点の制御信号である。

図２は、ＣＣＤイメージセンサ１２と制御部２０との間に伝送遅延が生じないと仮定した場合のタイミングチャートでもあり、この図２の状態と図３の状態を比較する。

図３に示すように、同軸ケーブル３０において伝送遅延が発生するために、ＴＧ２３から出力された制御信号Ｈ１，Ｈ２，ＲＧが同軸ケーブル３０を介してＣＣＤイメージセンサ１２に至るまでには、ＴＧ２３から出力された制御信号ＳＨＰ，ＳＨＤがＡＦＥ２１に至るまでに要する時間（ＴＧ２３とＡＦＥ２１の離間距離は数ｍｍあるいは数ｃｍであるのでほぼ０（ｓｅｃ））よりも長い時間ｄ１（ｓｅｃ）が経過する。また、ＣＣＤイメージセンサ１２から出力された画像信号Ｖｏｕｔが同軸ケーブル３０を介してＡＦＥ２１に至るまでには、時間ｄ２が経過する。

ここで、同軸ケーブル３０の伝送遅延時間Ｓ（ｓｅｃ）は以下の式（１）を用いて算出できる。
Ｓ＝Ｌ／Ｖｐ （ｓｅｃ）・・・（１）
ここで、Ｌ（ｍ）は、同軸ケーブル３０の長さであり、Ｖｐ（ｍ／ｓｅｃ）は、同軸ケーブル３０の伝送速度である。なお、Ｖｐ（ｍ／ｓｅｃ）は、以下の式（２）を用いて算出できる。
ここで、Ｃは光速度（２．９９７９２５×１０^８（ｍ／ｓｅｃ））であり、μｒは比透磁率であり、εｒは比誘電率である。

同軸ケーブル３０の場合、比透磁率μｒ＝１、比誘電率εｒ＝２．４であるので、これらの値を式（２）に入力すると、Ｖｐ＝１．９４×１０^８（ｍ／ｓｅｃ）である。
ゆえに、例えば、Ｌ＝１（ｍ）の同軸ケーブル３０を使用した場合、伝送遅延時間Ｓ（ｓｅｃ）は、Ｓ＝１／（１．９４×１０^８）≒５．２（ｎｓｅｃ）となる。
また、この算出された遅延時間Ｓは、図３に示すタイミングチャートのｄ１（往路）とｄ２（復路）に相当するため、撮像装置１全体での伝送遅延時間は、ｄ１＋ｄ２＝２×Ｓ＝１０．４（ｎｓｅｃ）となる。

なお、ＴＧ２３の最高動作周波数が５０ＭＨｚである場合、駆動クロックＨ１，Ｈ２およびＡＦＥ駆動パルスＳＨＰ，ＳＨＤの周期は、４０（ｎｓｅｃ）である。ゆえに、撮像装置１の同軸ケーブル３０として１（ｍ）の長さの同軸ケーブルを用いた場合には、同軸ケーブル３０に起因する遅延時間のみで、正規の画像データに比較して２５％もの位相のズレが生じる。

そこで、本実施の形態に係る撮像装置１においては、ＴＧ２３とＡＦＥ２１との間に位相調整手段としてのＰＳＣ２４を介在させて、ＴＧ２３から出力されたＡＦＥ駆動パルスＳＨＰ，ＳＨＤの位相を適切なタイミングに補正した補正パルスＸ−ＳＨＰ，Ｘ−ＳＨＤを、ＡＦＥ２１のＣＤＳ２１１に入力させるようにする。

そのために、ＰＳＣ２４として、プログラマブルに位相制御することができ、入力された信号に対し最高分解能（遅延差）がＮで位相を制御された少なくとも１つ以上のクロック信号を出力する位相制御（シフト）回路を用いる。最高分解能がＮであるので、周波数ｆ（Ｈｚ）（周期１／ｆ（ｓｅｃ））入力の場合は、１／（ｆ×Ｎ）（ｓｅｃ）単位にて位相補正することができる。

例えば、ＰＳＣ２４として、最高分解能が３２である位相シフト回路を例にすると、ＴＧ２３の最高動作周波数が５０（ＭＨｚ）で、ＡＦＥ駆動パルスＳＨＰ，ＳＨＤの周波数が２５（ＭＨｚ）である場合には、１／（２５（ＭＨｚ）×３２）＝１．２５（ｎｓｅｃ）単位にて位相をシフトできる。

ゆえに、１（ｍ）の長さの同軸ケーブル３０に起因する遅延時間１０．４（ｎｓｅｃ）を補正するべく、遅延時間に相当する位相シフト量を得たい場合には、シフト量８（／３２）にプログラムする。これにより、ＰＳＣ２４からＡＦＥ２１に出力される補正パルスＸ−ＳＨＰ，Ｘ−ＳＨＤが、ＴＧ２３から出力されたＡＦＥ駆動パルスＳＨＰ，ＳＨＤに対して１０（ｎｓｅｃ）（＝１．２５（ｎｓｅｃ）×８）遅延されることとなる。その結果、１（ｍ）の長さの同軸ケーブル３０に起因する遅延時間１０．４（ｎｓｅｃ）を１０（ｎｓｅｃ）補正することが可能となる。

図４は、実施形態に係る撮像装置１のＰＳＣ２４として最高分解能が３２の位相シフト回路を用い、シフト量を８にプログラムした場合におけるタイミングチャートである。なお、同軸ケーブル３０の長さは１（ｍ）とする。

同軸ケーブル３０に起因してＣＣＤイメージセンサ１２からの画像信号Ｖｏｕｔがｄ１＋ｄ２＝１０．４（ｎｓｅｃ）遅れてＡＦＥ２１に到達するが、ＡＦＥ駆動パルスＳＨＰ，ＳＨＤもＰＳＣ２４にて１０（ｎｓｅｃ）遅延されて出力され補正パルスＸ−ＳＨＰ，Ｘ−ＳＨＤとしてＡＦＥ２１に到達する。これにより、図４に示すように、ＡＦＥ駆動パルスの補正パルスＸ−ＳＨＰ，Ｘ−ＳＨＤが画像信号Ｖｏｕｔに対して適切なタイミングとなるので、ＣＤＳ２１１にてサンプル／ホールド処理が適切に行われることとなり、ＡＦＥ２１から適切な撮像画像データが得られる。その結果、ＰＳＣ２４にて位相補正を行わない撮像装置と比べると出力画像の品質が向上する。

上述した説明においては、同軸ケーブル３０の長さを１（ｍ）と仮定し、最高分解能が３２であるＰＳＣ２４のシフト量を８にプログラムする点について説明したが、同軸ケーブル３０の長さに応じてシフト量を調整することが好適である。例えば、同軸ケーブル３０の長さが２（ｍ）である場合には、ＰＳＣ２４のシフト量を１６にプログラムことが好適である。

また、ＰＳＣ２４として、最高分解能が３２であるものを例示したが、例えば最高分解能が１６である場合には、同軸ケーブル３０の長さが１（ｍ）のときにＰＳＣ２４のシフト量を４にプログラムすることが好適である。

なお、内視鏡装置あるいは監視カメラに適用される撮像装置に、上述した実施形態に係る撮像装置１における、ＡＦＥ２１、デジタル信号処理部２２、ＴＧ２３およびＰＳＣ２４をパーツ毎に区分けして備えることが必須ではなく、これらと同等の機能の形を問わずに備えていてもよい。

すなわち、各種のタイミング信号を発生するタイミング発生部と、タイミング発生部が発生したタイミング信号に基づく駆動信号を取得し、取得した当該駆動信号に応じて画像信号を出力する撮像素子と、タイミング発生部が発生したタイミング信号に基づくタイミングパルスを取得し、取得した当該タイミングパルスに応じて、撮像素子から出力される画像信号を処理する画像信号処理部と、タイミング発生部が発生したタイミング信号を基に、撮像素子から出力され画像信号処理部に入力する画像信号と当該画像信号処理部に入力するタイミングパルスとの位相を調整する位相調整手段とを含む撮像装置であることが好適である。

そして、タイミング発生部が、発生したタイミング信号を駆動信号として撮像素子に供給する一方で、位相調整手段は、タイミング発生部と画像信号処理部との間に介在し、当該タイミング発生部から供給され駆動信号と同期したタイミング信号の位相を遅らせて画像信号の処理の基となるタイミングパルスとして画像信号処理部に供給することが好適である。

あるいは、タイミング発生部が、発生したタイミング信号をタイミングパルスとして画像信号処理部に供給する一方で、位相調整手段は、タイミング発生部と撮像素子との間に介在し、当該タイミング発生部から供給されタイミングパルスと同期したタイミング信号の位相を進めて画像信号を出力する基となる駆動信号として当該撮像素子に供給することが好適である。

そして、タイミング発生部と画像信号処理部と位相調整手段を含む制御部と、撮像素子とがケーブルを介して接続されている場合には、位相調整手段による画像信号とタイミングパルスとの位相の調整量は、ケーブルの長さに応じた量であることが好適である。

また、撮像装置に適用される制御部１０は、タイミング信号を発生し、発生したタイミング信号に基づく駆動信号を撮像素子に供給するとともに、当該撮像素子から当該駆動信号に応じて出力される画像信号を発生したタイミング信号に基づくタイミングパルスに応じて処理する制御装置であって、発生したタイミング信号を基に、撮像素子から出力される画像信号とタイミングパルスとの位相を調整する位相調整手段を備えることが好適である。

そして、発生したタイミング信号を駆動信号として撮像素子に供給する一方で、位相調整手段は、駆動信号と同期させて発生したタイミング信号の位相を遅らせて画像信号の処理の基となるタイミングパルスとして供給することが好適である。

あるいは、発生したタイミング信号をタイミングパルスとして画像信号処理に用いる一方で、位相調整手段は、タイミングパルスと同期させて発生したタイミング信号の位相を進めた信号を駆動信号として撮像素子に供給することが好適である。

また、位相調整手段による画像信号とタイミングパルスとの位相の調整量は、撮像素子に駆動信号を伝送するケーブルの長さに応じた量であることが好適である。

なお、上述したの実施形態においては、各シフトレジスタに転送された画像信号（蓄積電荷）Ｖｏｕｔを、駆動クロック（駆動信号）であるＨ１，Ｈ２に基づいてシリアル出力する態様のＣＣＤイメージセンサ１２を備えた撮像装置１にＰＳＣ２４を適用させた。しかしながら、ＰＳＣ２４あるいはＰＳＣ２４を備える制御部１０は、かかる態様のＣＣＤイメージセンサ１２以外のＣＣＤイメージセンサを備える撮像装置を適用対象としてもよい。

実施形態に係る撮像装置の概略構成を示す図である。 ＡＦＥのＣＤＳにて行われるサンプル／ホールド処理のタイミング波形を示す図である。 実施形態に係る撮像装置に対して、ＴＧとＡＦＥとの間に介在するＰＳＣを省いた構成の撮像装置におけるタイミングチャートである。 実施形態に係る撮像装置におけるタイミングチャートである。

符号の説明

１…撮像装置、１０…先端部、１１…光学系、１２…ＣＣＤイメージセンサ、２０…制御部、２１…ＡＦＥ、２２…信号処理部、２３…ＴＧ、２４…ＰＳＣ、２１１…ＣＤＳ、２１２…ＰＧＡ、２１３…Ａ／Ｄ変換器、２１４…ラッチ部

Claims (2)

1. 各種のタイミング信号を発生するタイミング発生部と、
   前記タイミング発生部が発生したタイミング信号に基づく駆動信号を取得し、取得した当該駆動信号に応じて画像信号を出力する撮像素子と、
   前記タイミング発生部が発生したタイミング信号に基づくタイミングパルスを取得し、取得した当該タイミングパルスに応じて、前記撮像素子から出力される画像信号を処理する画像信号処理部と、
   前記タイミング発生部が発生したタイミング信号を基に、前記撮像素子から出力され前記画像信号処理部に入力する画像信号と当該画像信号処理部に入力するタイミングパルスとの位相を調整する位相調整手段と、を含み、
   前記撮像素子は、前記タイミング発生部と前記画像信号処理部と前記位相調整手段を含む制御部と、ケーブルを介して接続されており、
   前記位相調整手段は、前記タイミング発生部と前記画像信号処理部との間に介在し、当該タイミング発生部から供給されるタイミング信号の位相をプログラマブルな制御により遅らせて前記画像信号の処理の基となる前記タイミングパルスとして当該画像信号処理部に供給し、当該画像信号と当該タイミングパルスとの位相の調整量は、前記ケーブルの長さ、透磁率及び誘電率に基づいて算出することを特徴とする撮像装置。
2. 前記請求項１に記載の撮像装置は、被写体を撮像し、取得した駆動信号に基づいて画像信号を出力することを特徴とする内視鏡装置。