JP2007208805A - 撮像装置およびイメージセンサ - Google Patents
撮像装置およびイメージセンサ Download PDFInfo
- Publication number
- JP2007208805A JP2007208805A JP2006027048A JP2006027048A JP2007208805A JP 2007208805 A JP2007208805 A JP 2007208805A JP 2006027048 A JP2006027048 A JP 2006027048A JP 2006027048 A JP2006027048 A JP 2006027048A JP 2007208805 A JP2007208805 A JP 2007208805A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- circuit
- calibration
- sampling pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 68
- 238000005070 sampling Methods 0.000 claims abstract description 167
- 238000012545 processing Methods 0.000 claims abstract description 74
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 30
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000012937 correction Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 230000003111 delayed effect Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000006903 response to temperature Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 1
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 1
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 1
- 101100412401 Rattus norvegicus Reg3a gene Proteins 0.000 description 1
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 1
- 102000008817 Trefoil Factor-1 Human genes 0.000 description 1
- 108010088412 Trefoil Factor-1 Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】イメージセンサからの撮像信号のサンプリングタイミングを温度変化・個体ばらつきに対応させる。
【解決手段】映像ブランキング期間に画像信号Spに代えて較正用信号Scを生成するイメージセンサ20と、イメージセンサからの撮像信号のサンプリングを行いA/D変換した後に画像表示信号を生成する画像信号処理回路5と、イメージセンサを駆動する制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路8と、タイミング信号発生回路からのプリサンプリングパルスを遅延させてサンプリングパルスS1,S2を生成し画像信号処理回路5に送出するサンプリングパルス用遅延調整回路9bと、画像信号処理回路による較正用信号のA/D変換値に基づいてサンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号αを生成する較正制御回路11を備える。
【選択図】図1
【解決手段】映像ブランキング期間に画像信号Spに代えて較正用信号Scを生成するイメージセンサ20と、イメージセンサからの撮像信号のサンプリングを行いA/D変換した後に画像表示信号を生成する画像信号処理回路5と、イメージセンサを駆動する制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路8と、タイミング信号発生回路からのプリサンプリングパルスを遅延させてサンプリングパルスS1,S2を生成し画像信号処理回路5に送出するサンプリングパルス用遅延調整回路9bと、画像信号処理回路による較正用信号のA/D変換値に基づいてサンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号αを生成する較正制御回路11を備える。
【選択図】図1
Description
本発明は、CCD(Charge Coupled Device:電荷結合素子)やMOS(MetalOxide Semiconductor)などのイメージセンサを使用した撮像装置およびイメージセンサに関するものである。
従来のイメージセンサを使用した撮像装置において、イメージセンサが撮像信号を出力できるようにするために、画像処理DSP(Digital Signal Processor)で、SSG(Synchronous Signal Generator)などのタイミング信号発生回路にて水平・垂直制御パルスを発生させるとともに、イメージセンサからのアナログの撮像信号をサンプリングするためにサンプリングパルスをタイミング信号発生回路にて生成する。サンプリングパルスはイメージセンサからの撮像信号の振幅を確保してS/N比を上げ、かつ画像にノイズが現れにくい状態にするために、遅延調整回路により一定時間遅延させるようにしている。この遅延値は実験により決めていた。
図11は従来の撮像装置の構成を示すブロック図である。図11を用いて画像処理DSP30とイメージセンサ20の信号の流れを説明する。PLL(Phase Locked Loop)回路7は外部クロックCKを入力して、クロック周波数を高速化し、これをタイミング信号発生回路8の基本クロックCK′とする。タイミング信号発生回路8では、基本クロックCK′に基づいて各種のタイミング信号を生成出力する。タイミング信号発生回路8で生成されたタイミング信号は、水平・垂直パルス用遅延調整回路9a、サンプリングパルス用遅延調整回路9bおよびデジタル映像出力用遅延調整回路9cによって遅延される。すなわち、水平・垂直パルス用遅延調整回路9aは、タイミング信号発生回路8からのタイミング信号を入力し、所定の一定時間遅延させてイメージセンサ20を駆動するための水平・垂直制御パルスP1を生成出力する。サンプリングパルス用遅延調整回路9bは、タイミング信号発生回路8からの第1のプリサンプリングパルスpS1、第2のプリサンプリングパルスpS2を入力し、所定の一定時間遅延させて第1のサンプリングパルスS1、第2のサンプリングパルスS2を生成して画像信号処理回路5におけるCDS(CorrelatedDouble Sampling)回路1に出力するとともに、プリADクロックpCKを入力し、所定の一定時間遅延させてADクロックCK2を生成してGCA(GainControl Amp)回路2およびADC(Analog to Digital Converter)回路3に出力する。デジタル映像出力用遅延調整回路9cは、タイミング信号発生回路8からの遅延調整用クロックを所定の一定時間遅延させて遅延調整用クロックCK3を生成して映像出力回路6に出力する。水平・垂直制御パルスP1はセンサ制御出力回路10を経由して画像処理DSP30からイメージセンサ20に送られ、イメージセンサ20を駆動する。イメージセンサ20からは撮像信号S0が出力される。アナログの撮像信号S0は、画像信号処理回路5におけるCDS回路1で第1および第2のサンプリングパルスS1,S2によりサンプリングされた後、GCA回路2で増幅され、ADC回路3でデジタル信号に変換される。以降、信号処理ロジック回路4で画像表示用の信号が生成され、映像出力回路6を経由して、デジタル映像出力D1として画像処理DSP30から出力される。
図12は上記した各パルス、クロックの波形図である。サンプリングパルス用遅延調整回路9bにより、第1のプリサンプリングパルスpS1、第2のプリサンプリングパルスpS2、プリADクロックpCKは、基本クロックCK′の3周期分遅延されてそれぞれ第1のサンプリングパルスS1、第2のサンプリングパルスS2、ADクロックCK2となる。
第1のサンプリングパルスS1、第2のサンプリングパルスS2はCDS回路1の2相クロックとして使用され、ADクロックCK2はGCA回路2やADC回路3のクロックとして使用される。基本クロックCK′の16周期で第1および第2のサンプリングパルスS1,S2の1周期となるようにしており、これを便宜上、低速のクロック周期TLとし、基本クロックCK′の1周期を高速のクロック周期THとする。
図13は画像処理DSP30の入出力信号波形の抜粋図である。電荷リセットパルスRST、第1の水平転送パルスH1、第2の水平転送パルスH2は図11の水平・垂直制御パルスP1に相当する。イメージセンサ20からの撮像信号S0、動作用クロックCK1、デジタル映像出力D1も示している。第1のサンプリングパルスS1の立ち上がりエッジで撮像信号S0(画像信号)をサンプリングし、第2のサンプリングパルスS2の立ち上がりエッジで撮像信号S0をサンプリングし、両者の差分信号がサンプル信号としてGCA回路2に送られ、GCA回路2で増幅され、ADC回路3でデジタル信号に変換される。
図14はイメージセンサ20からの撮像信号S0に対するサンプリング状態の常温動作例と高温動作例である。
撮像信号S0に対するサンプリング位置が常温と高温では異なっている。CDS回路1では、第1のサンプリングパルスS1と第2のサンプリングパルスS2の2相クロックでサンプリングされた差分を出力するが、図14の例では、常温時に対して、高温時は撮像信号S0の位相に遅れが生じる結果、サンプリング値が異なり、差分が小さくなってしまい、画質劣化を招くおそれがある。
さらに、半導体チップには個体プロセスばらつきが存在し、画像処理DSP30のチップとイメージセンサ20のチップを互いに特性が合致するように選別して組み合わせるのは至難の業である。また出荷時に一品一品の調整を施すのは工程がかさみ、コストアップを招く。
従来のイメージセンサを使用した撮像装置において、動作中の環境温度の変化があってもセンサ出力信号をサンプリングするタイミングを適切に維持できるようにするために、画像処理DSP側に実際の遅延調整回路とは別に遅延量測定回路なるものを備え、測定した遅延量を反映して遅延調整回路に設定するようにしたものがある(例えば、特許文献1参照)。
特開2000−244804号公報(第4−5頁、第1−4図)
従来方式の撮像装置に使用される画像処理DSPでは、画像処理DSPとは別の半導体チップとなるイメージセンサからの信号によってサンプリングパルスの遅延量を補正する手段がないので、イメージセンサからの撮像信号の温度変化や個体プロセスばらつきにサンプリングパルスの設定タイミングが正確には追随できていないという課題がある。画像処理DSP側に遅延量測定回路を備えたものでも同様である。
本発明は、このような事情に鑑みて創作したものであり、イメージセンサでの温度変化さらには個体プロセスばらつきにも対応して常に適切なタイミングでイメージセンサからの撮像信号をサンプリングして良好な画像を撮像することができる撮像装置を提供することを目的としている。
本発明による撮像装置は、
映像ブランキング期間において、画像信号に代えて較正用信号を生成出力するイメージセンサと、
前記イメージセンサからの撮像信号のサンプリングを行いアナログ−デジタル変換した後に画像表示するための信号を生成する画像信号処理回路と、
前記イメージセンサを駆動するための制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路と、
前記タイミング信号発生回路からの前記プリサンプリングパルスを遅延させてサンプリングパルスを生成し前記画像信号処理回路に送出するサンプリングパルス用遅延調整回路と、
前記画像信号処理回路による前記較正用信号のアナログ−デジタル変換値に基づいて前記サンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号を生成出力する較正制御手段とを備えたものである。
映像ブランキング期間において、画像信号に代えて較正用信号を生成出力するイメージセンサと、
前記イメージセンサからの撮像信号のサンプリングを行いアナログ−デジタル変換した後に画像表示するための信号を生成する画像信号処理回路と、
前記イメージセンサを駆動するための制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路と、
前記タイミング信号発生回路からの前記プリサンプリングパルスを遅延させてサンプリングパルスを生成し前記画像信号処理回路に送出するサンプリングパルス用遅延調整回路と、
前記画像信号処理回路による前記較正用信号のアナログ−デジタル変換値に基づいて前記サンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号を生成出力する較正制御手段とを備えたものである。
この構成において、タイミング信号発生回路は制御パルスを生成してイメージセンサに送出し、イメージセンサを駆動する。また、タイミング信号発生回路はプリサンプリングパルスを生成し、サンプリングパルス用遅延調整回路に送出する。サンプリングパルス用遅延調整回路はプリサンプリングパルスを遅延してサンプリングパルスを生成し、画像信号処理回路に送出する。画像信号処理回路はイメージセンサからの撮像信号を入力し、サンプリングパルスを用いて撮像信号のサンプリングを行いアナログ−デジタル変換した後に画像表示するための信号を生成する。さらに、イメージセンサは映像ブランキング期間において、特別に較正用信号を生成出力する。この較正用信号が画像信号処理回路においてサンプリングされ、較正制御手段に与えられる。較正制御手段はサンプリングされた較正用信号に基づいて遅延調整信号を生成し、サンプリングパルス用遅延調整回路がプリサンプリングパルスを遅延してサンプリングパルスを生成するときの遅延量を制御し、最適化する。すなわち、イメージセンサからの撮像信号のサンプリングのタイミングを常に最適化することができる。その結果として、イメージセンサと画像処理DSPとが互いに別チップとなっていても、温度変化や個体ばらつきに良好に対応し、サンプリングタイミングのずれに起因する画像劣化を抑制することができる。
上記構成において、前記イメージセンサは、前記画像信号の周期と同一または整数倍の周期の較正用信号を生成出力するという態様がある。実際に出力される画像に悪影響を与えることなく、イメージセンサの温度変化および個体プロセスばらつきを精度良く較正できる。また、周期が同一または整数倍であるので、較正用信号に対する信号処理においても追加拡張が容易である。
上記構成において、前記イメージセンサは、画像信号の振幅最大値よりも大きい振幅となる状態で前記較正用信号を生成するように構成されているという態様がある。画像信号の振幅は、暗い画像の場合は小さく、明るい画像の場合は大きくなるが、較正用信号の振幅を常に画像信号の振幅最大値よりも大きくすることにより、ノイズの影響を抑制しS/N比を上げるようにしているので、較正を正確に行うことができる。
また上記構成において、前記画像信号処理回路は、前記映像ブランキング期間において前記較正用信号に対する増幅率を一定とするという態様がある。これは、画像信号処理回路にGCA回路が含まれている場合を想定している。映像有効期間において、画像が暗くて画像信号の振幅が小さいときはGCA回路にて増幅率を上げ、逆に画像が明るくて画像信号の振幅が大きいときはGCA回路の増幅率は上げすぎないような構成がとられる。その結果として、GCA回路の増幅率は常に一定であるということはなく、時系列的に絶えず変化している。しかし、このままであると、映像ブランキング期間での較正用信号のサンプル信号値は、その時々のGCA回路の増幅率に従って変化しまうことになる。これでは、不都合をきたすことになる。そこで、映像ブランキング期間においては、GCA回路の増幅率を一定にすることにより、較正用信号のサンプリングひいては遅延調整信号の生成を正確なものにすることができる。
また上記構成において、前記較正制御手段は、複数ラインにつき互いに位相を異にする較正用サンプリングパルスで、各ラインごとに複数回にわたってサンプリングされた前記較正用信号のデジタル値の平均値を求め、それら複数ラインの平均値のうち最大となる較正用サンプリングパルスの位相を最適タイミングとして、この最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成するという態様がある。イメージセンサからの撮像信号にはノイズが重畳されることから、一度のサンプリングだけで遅延調整量を設定すると誤差が出る。そこで、各ラインにつき複数回サンプリングを行い、平均値を求め、それら複数ラインの平均値のうち最大となる較正用サンプリングパルスの位相を最適タイミングとして、この最適タイミングに応じた遅延量をサンプリングパルス用遅延調整回路に設定することにより、サンプリングの最適タイミングを設定することができる。
また上記構成において、前記較正制御手段は、複数の画像フィールドについての前記最適タイミングのうちで最多の最適タイミングを求め、この最多の最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成するという態様がある。1ライン内での複数回のサンプリングのみならず、複数の画像フィールドでの結果からも判断することにより、さらに最適なサンプリングのタイミングを設定することができる。
また上記構成において、前記較正制御手段は、あらかじめ出力画像での画質より調整した補正量を加味して前記遅延調整信号を生成するという態様がある。また、前記サンプリングパルス用遅延調整回路は、あらかじめ出力画像での画質より調整した補正量を前記遅延量に加味するという態様もある。画像信号処理では様々なクロックを使用してアナログ−デジタル変換回路、センサ制御出力回路、信号処理ロジック回路、映像出力回路などが動作している。そのため、較正用信号を使用して決定した遅延調整信号による遅延量の調整だけでは、実際の出力画像が必ずしも好ましいとは限らない。そこで、あらかじめ出力画像での画質を見て調整しておいた補正量を加味してサンプリングパルスの遅延量を調整することにより、良好な画像を得ることができる。
また上記構成において、前記サンプリングパルス用遅延調整回路は、前記遅延調整信号に基づいて前記画像信号処理回路での動作用クロックの遅延量も追随させて自動設定するという態様がある。画像信号処理回路での信号処理ロジック回路の動作用クロックのタイミングをサンプリングパルスのタイミングに対して同時もしくは近いタイミングにしてしまうと、信号処理ロジック回路でのノイズがCDS回路やGCA回路やADC回路といったアナログ回路に重畳されて画像信号が劣化してしまう。そこで、サンプリングパルスの遅延量の調整とともに、画像信号処理回路での信号処理ロジック回路の動作用クロックのタイミングも追随させて調整することにより、画像信号の劣化を防ぐことができる。
本発明によるイメージセンサは、
被写体の光学像を光電変換して画像信号を生成出力する撮像回路主部と、
前記撮像回路主部からの前記画像信号を増幅して出力する出力アンプと、
周期性をもつ較正用信号を生成出力する較正用信号生成部と、
垂直水平両ブランキング期間を定めるための出力期間制御信号を生成出力する較正用信号制御部と、
前記較正用信号生成部の出力端子と前記出力アンプの入力端子との間に挿入され、前記較正用信号制御部からの前記出力期間制御信号によって制御される制御トランジスタとを備えたものである。
被写体の光学像を光電変換して画像信号を生成出力する撮像回路主部と、
前記撮像回路主部からの前記画像信号を増幅して出力する出力アンプと、
周期性をもつ較正用信号を生成出力する較正用信号生成部と、
垂直水平両ブランキング期間を定めるための出力期間制御信号を生成出力する較正用信号制御部と、
前記較正用信号生成部の出力端子と前記出力アンプの入力端子との間に挿入され、前記較正用信号制御部からの前記出力期間制御信号によって制御される制御トランジスタとを備えたものである。
この構成において、映像ブランキング期間において、較正用信号生成部は較正用信号を生成出力して制御トランジスタに出力する。較正用信号制御部は垂直水平両ブランキング期間を定めるための出力期間制御信号を生成出力し、制御トランジスタの導通制御を行う。この結果、垂直水平両ブランキング期間に限って、較正用信号が制御トランジスタから出力アンプへと出力される。このとき、映像ブランキング期間であるので画像信号は生成されない。したがって、イメージセンサから画像処理DSPに出力されるのは、較正用信号のみとなる。画像信号を生成出力するイメージセンサのチップと同一チップにおいて較正用信号を生成出力させ、かつ同一の出力アンプより出力させるため、イメージセンサの温度変化および個体プロセスばらつきを正しく反映した較正用信号を得ることができる。
上記のイメージセンサの構成において、前記較正用信号は、その周期が前記画像信号の周期と同一または整数倍に設定されているという態様がある。実際に出力される画像に悪影響を与えることなく、イメージセンサの温度変化および個体プロセスばらつきを精度良く較正できる。また、周期が同一または整数倍であるので、較正用信号に対する信号処理においても追加拡張が容易である。
また上記のイメージセンサの構成において、前記較正用信号は、その振幅が前記画像信号の振幅最大値よりも大きく設定されているという態様がある。画像信号の振幅は、暗い画像の場合は小さく、明るい画像の場合は大きくなるが、較正用信号の振幅を常に画像信号の振幅最大値よりも大きくすることにより、ノイズの影響を抑制しS/N比を上げるようにしているので、較正を正確に行うことができる。
本発明によれば、イメージセンサで特別に生成した較正用信号を画像処理DSPの画像信号処理回路に送り、その較正用信号に対するサンプリングおよびA/D変換に基づいて較正制御手段が遅延調整信号を生成し、サンプリングパルス用遅延調整回路の遅延量を調整するように構成したので、イメージセンサからの撮像信号のサンプリングのタイミングを常に最適化することができる。その結果として、イメージセンサと画像処理DSPとが互いに別チップとなっていても、温度変化や個体プロセスばらつきに対応して常に適切なタイミングでイメージセンサからの撮像信号をサンプリングし、良好な画像を撮像することができる。
以下、本発明にかかわる撮像装置の実施の形態を図面に基づいて詳細に説明する。
図1は本発明の実施の形態における撮像装置の構成を示すブロック図である。図1において、20は被写体の光学像を光電変換して撮像信号S0つまり画像信号Spを生成出力するとともに、映像ブランキング期間には特別の較正用信号Scを画像信号Spに代えて出力するイメージセンサ、30はイメージセンサ20から入力されてくる撮像信号S0(画像信号Spと較正用信号Sc)を画像処理する画像処理DSPである。イメージセンサ20と画像処理DSP30とは互いに別チップとなっている。1はCDS回路、2はGCA回路、3はADC回路、4は信号処理ロジック回路、5はCDS回路1、GCA回路2、ADC回路3および信号処理ロジック回路4からなる画像信号処理回路である。6は映像出力回路、7は外部クロックCKを入力してクロック周波数を高速化し、基本クロックCK′を生成出力するPLL回路、8はPLL回路7からの基本クロックCK′に基づいて各種のタイミング信号を生成出力するタイミング信号発生回路である。このタイミング信号発生回路8は、SSG(Synchronous Signal Generator)で構成されている。
9aはタイミング信号発生回路8からのタイミング信号を入力し、所定の一定時間遅延させてイメージセンサ20を駆動するための水平・垂直制御パルスP1を生成する水平・垂直制御パルス用遅延調整回路、9bはタイミング信号発生回路8からの第1のプリサンプリングパルスpS1、第2のプリサンプリングパルスpS2を入力し、所定の一定時間遅延させて第1のサンプリングパルスS1、第2のサンプリングパルスS2を生成してCDS回路1に出力するとともに、プリADクロックpCKを入力し、所定の一定時間遅延させてADクロックCK2を生成してGCA回路2およびADC回路3に出力するサンプリングパルス用遅延調整回路、9cはタイミング信号発生回路8からの遅延調整用クロックを所定の一定時間遅延させて遅延調整用クロックCK3を生成して映像出力回路6に出力するデジタル映像出力用遅延調整回路である。
10は水平・垂直制御パルスP1をイメージセンサ20に出力するセンサ制御出力回路、11は画像信号処理回路5における較正用信号Scについての2相クロックでのサンプル信号のAD値(アナログ−デジタル変換値)に基づいて、サンプリングパルス用遅延調整回路9bの遅延量を調整するための遅延調整信号αを生成出力する較正制御回路である。サンプリングパルス用遅延調整回路9bは、較正制御回路11からの遅延調整信号αに基づいて遅延量を調整し、その調整された遅延量のもとでタイミング信号発生回路8からのタイミング信号を遅延させて第1のサンプリングパルスS1および第2のサンプリングパルスS2を生成するように構成されている。
上記構成の撮像装置において、画像処理DSP30とイメージセンサ20での信号の流れを説明する。
外部クロックCKをPLL回路7でクロック周波数を高速化し、これをタイミング信号発生回路8の基本クロックCK′とする。タイミング信号発生回路8は、各種のタイミング信号を生成出力する。タイミング信号発生回路8で生成されたタイミング信号は、水平・垂直制御パルス用遅延調整回路9a、サンプリングパルス用遅延調整回路9b、デジタル映像出力用遅延調整回路9cに入力される。水平・垂直制御パルス用遅延調整回路9aが入力したタイミング信号を所定の一定時間遅延させて水平・垂直制御パルスP1を生成する。この水平・垂直制御パルスP1はセンサ制御出力回路10を経由して画像処理DSP30からイメージセンサ20に送られる。
イメージセンサ20からは撮像信号S0が画像処理DSP30に送出される。具体的には、画像信号処理回路5におけるCDS回路1に送出される。イメージセンサ20からの撮像信号S0は画像信号Spだけではなく、映像ブランキング期間における較正用信号Scも含んでいる。イメージセンサ20は、映像ブランキング期間において、画像信号Spに代えて較正用信号Scを出力するように構成されている(これについては、図2を用いて後述する。)。サンプリングパルス用遅延調整回路9bが生成する第1のサンプリングパルスS1および第2のサンプリングパルスS2は画像信号処理回路5におけるCDS回路1に送出される。また、サンプリングパルス用遅延調整回路9bが生成するADクロックCK2は画像信号処理回路5におけるGCA回路2およびADC回路3に送出される。
アナログ信号である撮像信号S0はCDS回路1において第1のサンプリングパルスS1および第2のサンプリングパルスS2の2相クロックによってサンプリングされ、両者の差分信号がサンプル信号としてGCA回路2に送られ、GCA回路2で増幅され、ADC回路3でデジタル信号に変換される。ADC回路3でのデジタル出力信号は信号処理ロジック回路4に入力され、ここで画像表示用の信号が生成され、映像出力回路6を経由してデジタル映像出力D1として画像処理DSP30から出力される。
映像ブランキング期間においては、撮像信号S0は較正用信号Scとなっている。この較正用信号ScがCDS回路1によって上記のように第1のサンプリングパルスS1によるサンプル結果と第2のサンプリングパルスS2によるサンプル結果との差分信号であるサンプル信号としてGCA回路2に送られ、さらにADC回路3でアナログ−デジタル変換された後、較正制御回路11に入力される。
較正制御回路11は、較正用信号Scについての2相クロックでのサンプル信号のAD値(アナログ−デジタル変換値)に基づいて、サンプリングパルス用遅延調整回路9bの遅延量を調整するための遅延調整信号αを生成出力する。サンプリングパルス用遅延調整回路9bでは、較正制御回路11からの遅延調整信号αに基づいて遅延量を調整し、その調整された遅延量のもとでタイミング信号発生回路8からのタイミング信号を遅延させて第1のサンプリングパルスS1および第2のサンプリングパルスS2を生成する。
このように較正用信号Scに対する2相クロックでのサンプル信号のAD値を判断して遅延調整信号αを生成し、遅延調整信号αに基づいて第1のサンプリングパルスS1および第2のサンプリングパルスS2の位相を制御するように構成してある。このことにより、後述するように、温度変化や個体ばらつきに起因して生じるサンプリングタイミングのずれを自動的に補正することができるようになる。
図2は、イメージセンサ20の概略構成図である。イメージセンサ20の撮像回路主部21におけるフォトダイオードに入射された光は画像信号Spとなって出力アンプ22を経由して撮像信号S0としてイメージセンサ20から出力される。本実施の形態では、さらに、較正用信号生成部23、較正用信号制御部24および制御トランジスタ25を追加している。較正用信号生成部23の出力端子は制御トランジスタ25を介して出力アンプ22の入力端子に接続されている。較正用信号生成部23は、イメージセンサ20内で生成された第1および第2のサンプリングパルスS1,S2に対する較正電圧とリセット信号RESETと第1および第2の水平転送パルスH1,H2とより較正用信号Scを生成するように構成されている。較正用信号制御部24は、垂直ブランキング信号VBLKと水平ブランキング信号HBLKとより、出力期間制御信号Stを生成し、制御トランジスタ25のゲートに出力するようになっている。出力期間制御信号Stは、後述する図3の左上隅の垂直水平両ブランキング期間VHbを指定するための信号である。
画素有効期間では撮像回路主部21からの画像信号Spが撮像信号S0として出力アンプ22より出力され、映像ブランキング期間では制御トランジスタ25からの較正用信号Scが撮像信号S0として出力アンプ22より出力される。
このように、較正用信号Scもイメージセンサ20のチップ内より発生させ、画像信号Spを出力させる出力アンプ22から較正用信号Scも出力させるように構成しているため、較正用信号Scはイメージセンサ20の温度変化および個体プロセスばらつきを反映したものとなっている。
上記において、イメージセンサ20からの撮像信号S0として、映像ブランキング期間で較正用信号Scを生成出力することを説明した。ここで、較正用信号Scについて詳しく説明する。
図3は1フィールド分の画像信号を示す模式図である。映像信号は、1画像フィールド単位で垂直画素有効期間Vpと垂直ブランキング期間Vbとに分かれている。また、水平方向では、水平画素有効期間Hpと水平ブランキング期間Hbとに分かれている。イメージセンサ20は、左上隅の垂直水平両ブランキング期間VHbで較正用信号Scを生成出力する。ただし、垂直画素および水平画素の有効期間以外であれば、どの時間領域で較正用信号Scを生成出力してもよい。
図4(a)に示すように、垂直ブランキング信号VBLKが“H”レベルとなる垂直ブランキング期間Vbでは、水平ブランキング期間Hbと水平画素有効期間Hpとが交互に繰り返される。水平ブランキング期間Hbでは、水平ブランキング信号HBLKが“H”レベルになる。
右側の垂直画素有効期間Vpかつ水平画素有効期間Hpの領域では、イメージセンサ20からの撮像信号S0は画像信号Spとなる。また、垂直画素有効期間Vpかつ水平ブランキング期間Hbの領域では、暗電流Sbとなる。水平ブランキング期間Hbかつ垂直画素有効期間Vpの領域でも、暗電流Saとなる。暗電流となるのは、イメージセンサ20への光の入射がないためである。垂直水平両ブランキング期間VHb(VbかつHb)の領域では、通常では暗電流となるが、本発明の実施の形態では、この領域で較正用信号Scを生成出力する。
時間的順序に従うと、較正用信号Sc→暗電流Sa→暗電流Sb→画像信号Spの循環となる。分かりやすく示すと、図5のようになる。較正用信号Scは、垂直水平両ブランキング期間VHbにだけ存在するもので、実際の可視画像には悪影響を与えることはない。
ここで、図6を用いて、較正用信号Scの振幅を画像信号Spの部分で得られる振幅の最大値よりも大きくすることについて説明する。図6は、画像信号処理回路5におけるGCA回路2での信号増幅の概略説明図である。
画素有効期間において、画像信号Spに対しては、GCA回路2を動的に機能させる。すなわち、暗い箇所での被写体は画像として見えにくく、CDS回路1に入力されてくる画像信号Spの振幅は小さくなるので、GCA回路2の増幅率を自動的に上げる制御を行う。このように、入力されてくる画像信号Spの振幅の変化に応じてGCA回路2の増幅率は自動調整されるようになっている。つまり、GCA回路2の増幅率は常に一定であるということはなく、時系列的に絶えず変化している。
しかし、このままであると、映像ブランキング期間での較正用信号Scを2相クロックでサンプリングした結果の差分のAD値は、その時々のGCA回路2の増幅率に従って変化しまうことになる。これでは、不都合をきたすことになる。
そこで、較正用信号Scを扱う場合は、GCA回路2の増幅率を常に一定にしておくようにする。図6の例では、較正用信号Scを扱う場合に、GCA回路2での増幅率を1としている。増幅率を固定値にすることにより、較正用信号Scについての2相クロックでのサンプル信号のAD値は、その基準値が常に一定の正確なデータとなる。そして、較正用信号Scの振幅を画像信号Spの部分で得られる振幅の最大値よりも大きくしてノイズの影響を抑制し、S/N比を上げるようにしているので、さらに正確な値の較正用信号Scについてのサンプル信号のAD値を得ることができる。このことは、較正の精度アップに寄与する。
なお、増幅率を固定値とするのであれば、必ずしも1にする必要はなく、1未満でもなるべく大きな値にすればよい。
次に、サンプリングパルス用遅延調整回路9bにおける遅延量を調整することの動作について説明する。図7は較正用信号Scのサンプリング状態図、図8は1画像フィールド単位でのタイミング設定手順を示すフローチャートである。
CDS回路1では、映像ブランキング期間における較正用信号Scに対して第1の較正用サンプリングパルスC1および第2の較正用サンプリングパルスC2の2相クロックを用いてサンプリングを行う。
図7において、a0からa7までの8箇所を第1の較正用サンプリングパルスC1の立ち上がりエッジでのサンプリングポイント、b0からb7までの8箇所を第2の較正用サンプリングパルスC2の立ち上がりエッジでのサンプリングポイントとする。第1の較正用サンプリングパルスC1および第2の較正用サンプリングパルスC2の周期は低速のクロック周期TLである。これは、タイミング信号発生回路8の基本クロックCK′の16分周に対応している。タイミングの間隔は、高速のクロック周期THであり、低速のクロック周期TLの1/16の周期となっている。なお、このタイミングの間隔でなければならないというわけではない。
図8を用いて具体的に説明する。
垂直ブランキング期間Vbにおいて、CDS回路1は、水平1ライン目で較正用信号Scを第1および第2の較正用サンプリングパルスC1,C2の2相クロックでサンプリングすると、ポイントa0とポイントb0でサンプリングされ、そのサンプリング結果の差分のサンプル信号がゲイン1に設定されたGCA回路2を通り、ADC回路3でデジタル変換されたAD値が得られる。較正用信号Scの1周期分で1つのAD値が得られるが、このAD値を20周期分にわたって、累積し、平均値をとって、較正制御回路11における第1のレジスタReg0に格納する。
次に、水平2ライン目でも同様にして、ポイントa1とポイントb1でのサンプリング結果の差分のAD値の20周期分の平均値を第2のレジスタReg1に格納する。このときの第1および第2の較正用サンプリングパルスC1,C2は、1ライン目に対して高速のクロック周期THの1周期分だけ後方へシフトさせている。このシフトは以下同様に繰り返される。
次に、水平3ライン目でも同様にして、ポイントa2とポイントb2でのサンプリング結果の差分のAD値の20周期分の平均値を第3のレジスタReg2に格納する。
次に、水平4ライン目でも同様にして、ポイントa3とポイントb3でのサンプリング結果の差分のAD値の20周期分の平均値を第3のレジスタReg3に格納する。
以下同様にして、水平8ライン目まで進め、ポイントa7とポイントb7でのサンプリング結果の差分のAD値の20周期分の平均値を第8のレジスタReg7に格納する。
次いで、8つのレジスタReg0〜Reg7に格納されているサンプル信号差分のAD値の平均値が最大となる両較正用サンプリングパルスC1,C2のタイミングを当該の画像フィールドでの最適タイミングとする。図7の例で、これを20回分の平均値とみなした場合、サンプル信号差分のAD値の平均値が最大となるのは、サンプリングポイントa3,b3に対応するタイミングであり、これを最適タイミングとする。この最適タイミングに該当する2相クロックは、水平4ライン目に使用した両較正用サンプリングパルスC1,C2と決定できる。
イメージセンサ20からの撮像信号S0には較正用信号Scを含めて常にノイズが重畳されている。一度のサンプリングだけで最適タイミングを決定すると誤差が出る。そこで、上記のように複数回のサンプリングを行うようにしている。これによって、最適タイミングの精度を高めることができる。
もし、上記の手順において、サンプル信号差分のAD値の平均値が最大となるタイミングが複数箇所現れた場合には、該当のタイミングの中で時間帯の早い方にするとか、中間点のものにするなど、あらかじめ判断基準を決めておけばよい。
なお、上記において、AD値の平均値をとるときの測定回数を20回としているが、必ずしもそれに限定されるものではなく、回数は適宜設定すればよい。
上記の説明は、1つの画像フィールドについてのものであったが、最適タイミングの精度をさらにアップさせるには、図9に示すように、複数の画像フィールドにおいて累積するようにすればよい。すなわち、0番目の画像フィールドから7番目の画像フィールドまでの結果を求め、最適タイミングとしてカウントしたときの最も多い画像フィールドでの最適タイミングを最終的な最適タイミングとして決定する。
温度変化は、画像の1フィールド単位分の時間に比べると、時間的に非常に遅い変化である。水平1ライン内での複数回のサンプリング結果だけで最適タイミングを決めるよりも、複数の画像フィールドでの結果から最適タイミングを決める方が、より的確な最適タイミングとなる。
もし、最も多い画像フィールドが複数現れた場合には、時間帯の早い方にするとか、中間点のものにするなど、あらかじめ判断基準を決めておけばよい。
以上のようにして、較正制御回路11において最適タイミングを求め、最適タイミングに対応する2相クロックの両較正用サンプリングパルスC1,C2の位相を決定し、サンプリングパルス用遅延調整回路9bに対して、その遅延量を調整するための遅延調整信号αを生成出力する。
サンプリングパルス用遅延調整回路9bは、較正制御回路11からの遅延調整信号αに基づいて遅延量を調整し、その調整された遅延量のもとでタイミング信号発生回路8からのタイミング信号を遅延させて第1および第2のサンプリングパルスS1,S2を生成する。
そして、このように最適化されたタイミングの2相クロックの第1および第2のサンプリングパルスS1,S2を用いて、画像信号処理回路5におけるCDS回路1で画像信号Spをサンプリングする。
図10は画像処理DSP30での入出力信号の波形図である。較正用信号Scに対し相クロックでサンプリングした結果の差分のサンプル信号のAD値が最大値となるサンプリングポイントに立ち上がりエッジがくるように、第1の較正用サンプリングパルスC1および第2の較正用サンプリングパルスC2の位相が決められている。この両較正用サンプリングパルスC1,C2の位相に対応する遅延調整信号αが較正制御回路11で生成され、サンプリングパルス用遅延調整回路9bに与えられる。サンプリングパルス用遅延調整回路9bは、遅延調整信号αに応じて第1のサンプリングパルスS1および第2のサンプリングパルスS2の遅延量を調整する。ここでは、これらの2相クロックは、両較正用サンプリングパルスC1,C2に対して高速のクロック周期THの1周期分だけ早めている。これは、実際に出力される画像をモニタすると、画像ノイズが最小となって画質が良好となる位相が、較正用サンプリングパルスの位相と同一とは限らないということを根拠にしている。つまり1周期分早める補正値を加味している。この補正値は、あらかじめ常温状態での実験により求めておけばよい。この補正値の加味は、較正制御回路11で行ってもよいし、あるいはサンプリングパルス用遅延調整回路9bで行うようにしてもよい。
さらに図10では、信号処理ロジック回路4に対する動作用クロックCK1の位相を、第1のサンプリングパルスS1および第2のサンプリングパルスS2の立ち上がりエッジに対して高速のクロック周期THの3周期分遅らせている。この制御は、タイミング信号発生回路8で行う。これは、信号処理ロジック回路4への動作用クロックCK1の位相調整を、CDS回路1への両サンプリングパルスS1,S2の位相調整と同等にすると、信号処理ロジック回路4でのノイズがCDS回路1やGCA回路2やADC回路3といったアナログ回路に重畳されて画像信号Spが劣化してしまうという問題に対しての配慮である。
また、図10の例では、較正用信号Scの周期は画像信号Spと同一であるが、これを整数倍の周期としても構わない。周期が同一か整数倍であることにより、従来用いていたCDSサンプリングパルス生成回路からの追加拡張が容易である。
なお、図1には3つの遅延調整回路を備えているが、それらの遅延調整機能をすべてタイミング信号発生回路8に含ませるような構成にしてもよい。
以上のように本実施の形態によれば、イメージセンサ20で生成された較正用信号Scを画像処理DSP30に導き、較正用信号Scをとりあえずの較正用サンプリングパルスC1,C2でサンプリングした結果の差分のAD値の累積データから較正用サンプリングパルスC1,C2の最適タイミングを求め、最適タイミングを設定するための遅延調整信号αを生成してサンプリングパルス用遅延調整回路9bの遅延量を調整するように構成してあるので、イメージセンサ20と画像処理DSP30とが互いに別チップとなっていても、温度変化さらには個体プロセスばらつきにも対応して、常に最適タイミングで撮像信号S0をサンプリングし良好な画像を撮像することができる。
本発明の技術は、CCDやNMOSなどのイメージセンサを使用した撮像装置等において有用である。
1 CDS回路
2 GCA回路
3 ADC回路
4 信号処理ロジック回路
5 画像信号処理回路
6 映像出力回路
7 PLL回路
8 タイミング信号発生回路(SSG回路)
9a 水平・垂直制御パルス用遅延調整回路
9b サンプリングパルス用遅延調整回路
9c デジタル映像出力用遅延調整回路
10 センサ制御出力回路
11 較正制御回路
20 イメージセンサ
21 撮像回路主部
22 出力アンプ
23 較正用信号生成部
24 較正用信号制御部
25 制御トランジスタ
30 画像処理DSP
α 遅延調整信号
a0〜a7 第1の較正用サンプリングパルスC1でのサンプリングポイント
b0〜b7 第2の較正用サンプリングパルスC2でのサンプリングポイント
C1 第1の較正用サンプリングパルス
C2 第2の較正用サンプリングパルス
CK 外部クロック
CK′ 基本クロック
CK1 動作用クロック
CK2 ADクロック
CK3 遅延調整用クロック
D1 デジタル映像出力
H1 第1の水平転送パルス
H2 第2の水平転送パルス
Hb 水平ブランキング期間
Hp 水平画素有効期間
HBLK 水平ブランキング信号
pS1 第1のプリサンプリングパルス
pS2 第2のプリサンプリングパルス
pCK プリADクロック
P1 水平・垂直制御パルス
RST 電荷リセットパルス
S0 撮像信号
S1 第1のサンプリングパルス
S2 第2のサンプリングパルス
Sc 較正用信号
Sp 画像信号
St 出力期間制御信号
TL 低速のクロック周期
TH 高速のクロック周期
Vb 垂直ブランキング期間
Vp 垂直画素有効期間
VHb 垂直水平両ブランキング期間
VBLK 垂直ブランキング信号
2 GCA回路
3 ADC回路
4 信号処理ロジック回路
5 画像信号処理回路
6 映像出力回路
7 PLL回路
8 タイミング信号発生回路(SSG回路)
9a 水平・垂直制御パルス用遅延調整回路
9b サンプリングパルス用遅延調整回路
9c デジタル映像出力用遅延調整回路
10 センサ制御出力回路
11 較正制御回路
20 イメージセンサ
21 撮像回路主部
22 出力アンプ
23 較正用信号生成部
24 較正用信号制御部
25 制御トランジスタ
30 画像処理DSP
α 遅延調整信号
a0〜a7 第1の較正用サンプリングパルスC1でのサンプリングポイント
b0〜b7 第2の較正用サンプリングパルスC2でのサンプリングポイント
C1 第1の較正用サンプリングパルス
C2 第2の較正用サンプリングパルス
CK 外部クロック
CK′ 基本クロック
CK1 動作用クロック
CK2 ADクロック
CK3 遅延調整用クロック
D1 デジタル映像出力
H1 第1の水平転送パルス
H2 第2の水平転送パルス
Hb 水平ブランキング期間
Hp 水平画素有効期間
HBLK 水平ブランキング信号
pS1 第1のプリサンプリングパルス
pS2 第2のプリサンプリングパルス
pCK プリADクロック
P1 水平・垂直制御パルス
RST 電荷リセットパルス
S0 撮像信号
S1 第1のサンプリングパルス
S2 第2のサンプリングパルス
Sc 較正用信号
Sp 画像信号
St 出力期間制御信号
TL 低速のクロック周期
TH 高速のクロック周期
Vb 垂直ブランキング期間
Vp 垂直画素有効期間
VHb 垂直水平両ブランキング期間
VBLK 垂直ブランキング信号
Claims (12)
- 映像ブランキング期間において、画像信号に代えて較正用信号を生成出力するイメージセンサと、
前記イメージセンサからの撮像信号のサンプリングを行いアナログ−デジタル変換した後に画像表示するための信号を生成する画像信号処理回路と、
前記イメージセンサを駆動するための制御パルスと画像信号処理のためのプリサンプリングパルスを生成するタイミング信号発生回路と、
前記タイミング信号発生回路からの前記プリサンプリングパルスを遅延させてサンプリングパルスを生成し前記画像信号処理回路に送出するサンプリングパルス用遅延調整回路と、
前記画像信号処理回路による前記較正用信号のアナログ−デジタル変換値に基づいて前記サンプリングパルス用遅延調整回路の遅延量を調整するための遅延調整信号を生成出力する較正制御手段とを備えた撮像装置。 - 前記イメージセンサは、前記画像信号の周期と同一または整数倍の周期の較正用信号を生成出力する請求項1に記載の撮像装置。
- 前記イメージセンサは、画像信号の振幅最大値よりも大きい振幅となる状態で前記較正用信号を生成するように構成されている請求項1または請求項2に記載の撮像装置。
- 前記画像信号処理回路は、前記映像ブランキング期間において前記較正用信号に対する増幅率を一定とする請求項1から請求項3までのいずれかに記載の撮像装置。
- 前記較正制御手段は、複数ラインにつき互いに位相を異にする較正用サンプリングパルスで、各ラインごとに複数回にわたってサンプリングされた前記較正用信号のデジタル値の平均値を求め、それら複数ラインの平均値のうち最大となる較正用サンプリングパルスの位相を最適タイミングとして、この最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成する請求項1から請求項4までのいずれかに記載の撮像装置。
- 前記較正制御手段は、複数の画像フィールドについての前記最適タイミングのうちで最多の最適タイミングを求め、この最多の最適タイミングに応じた前記遅延量を設定するための前記遅延調整信号を生成する請求項5に記載の撮像装置。
- 前記較正制御手段は、あらかじめ出力画像での画質より調整した補正量を加味して前記遅延調整信号を生成する請求項1から請求項6までのいずれかに記載の撮像装置。
- 前記サンプリングパルス用遅延調整回路は、あらかじめ出力画像での画質より調整した補正量を前記遅延量に加味する請求項1から請求項6までのいずれかに記載の撮像装置。
- 前記サンプリングパルス用遅延調整回路は、前記遅延調整信号に基づいて前記画像信号処理回路での動作用クロックの遅延量も追随させて自動設定する請求項1から請求項8までのいずれかに記載の撮像装置。
- 被写体の光学像を光電変換して画像信号を生成出力する撮像回路主部と、
前記撮像回路主部からの前記画像信号を増幅して出力する出力アンプと、
周期性をもつ較正用信号を生成出力する較正用信号生成部と、
垂直水平両ブランキング期間を定めるための出力期間制御信号を生成出力する較正用信号制御部と、
前記較正用信号生成部の出力端子と前記出力アンプの入力端子との間に挿入され、前記較正用信号制御部からの前記出力期間制御信号によって制御される制御トランジスタとを備えたイメージセンサ。 - 前記較正用信号は、その周期が前記画像信号の周期と同一または整数倍に設定されている請求項10に記載のイメージセンサ。
- 前記較正用信号は、その振幅が前記画像信号の振幅最大値よりも大きく設定されている請求項10または請求項11に記載のイメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006027048A JP2007208805A (ja) | 2006-02-03 | 2006-02-03 | 撮像装置およびイメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006027048A JP2007208805A (ja) | 2006-02-03 | 2006-02-03 | 撮像装置およびイメージセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007208805A true JP2007208805A (ja) | 2007-08-16 |
Family
ID=38487834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006027048A Pending JP2007208805A (ja) | 2006-02-03 | 2006-02-03 | 撮像装置およびイメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007208805A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4661996B2 (ja) * | 2009-03-24 | 2011-03-30 | コニカミノルタオプト株式会社 | 固体撮像装置 |
WO2011148440A1 (ja) * | 2010-05-25 | 2011-12-01 | パナソニック株式会社 | 固体撮像装置、半導体集積回路装置、カメラおよび信号処理方法 |
US8368791B2 (en) | 2010-05-18 | 2013-02-05 | Canon Kabushiki Kaisha | Imaging apparatus |
US8487985B2 (en) | 2008-06-03 | 2013-07-16 | Olympus Medical Systems Corp. | Imaging apparatus and in-vivo image obtaining apparatus |
US10721425B2 (en) | 2018-08-14 | 2020-07-21 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
-
2006
- 2006-02-03 JP JP2006027048A patent/JP2007208805A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8487985B2 (en) | 2008-06-03 | 2013-07-16 | Olympus Medical Systems Corp. | Imaging apparatus and in-vivo image obtaining apparatus |
JP4661996B2 (ja) * | 2009-03-24 | 2011-03-30 | コニカミノルタオプト株式会社 | 固体撮像装置 |
US8368791B2 (en) | 2010-05-18 | 2013-02-05 | Canon Kabushiki Kaisha | Imaging apparatus |
WO2011148440A1 (ja) * | 2010-05-25 | 2011-12-01 | パナソニック株式会社 | 固体撮像装置、半導体集積回路装置、カメラおよび信号処理方法 |
US10721425B2 (en) | 2018-08-14 | 2020-07-21 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3586116B2 (ja) | 画質自動調整装置及び表示装置 | |
JP4952301B2 (ja) | 撮像装置およびカメラ | |
JP6051500B2 (ja) | 画像読取装置及び電子機器 | |
JP2008135908A (ja) | 位相調整装置、デジタルカメラおよび位相調整方法 | |
US6593871B1 (en) | Automatic A/D convert positioning circuit and method | |
JP2007208805A (ja) | 撮像装置およびイメージセンサ | |
KR100618512B1 (ko) | 고체 촬상 장치, 이미지 센서, 화상 처리 장치 및 촬상 방법 | |
JP2013126015A (ja) | 固体撮像素子、電子機器、及び、固体撮像素子の駆動方法 | |
JP2001061105A (ja) | 撮像装置 | |
US20080174352A1 (en) | Phase adjusting device and related art thereof | |
JP2010010742A (ja) | 固体撮像装置 | |
US10531037B2 (en) | Solid-state electronic imaging device and method for controlling the same | |
JP4892402B2 (ja) | 半導体集積回路装置 | |
JP3744301B2 (ja) | 画像読み取り装置 | |
TWI239717B (en) | Analog front end with automatic sampling timing generation system and method thereof | |
JP2005142713A (ja) | 固体撮像装置と固体撮像装置の調整方法 | |
US20090244295A1 (en) | Imaging apparatus having camera control unit and separate camera head | |
JP2012109794A (ja) | 固体撮像装置 | |
JP4227596B2 (ja) | パルス生成回路、撮像装置及びカメラ | |
JP6661444B2 (ja) | 固体撮像装置 | |
KR100869855B1 (ko) | Ccd이미지신호의 고속 상관이중샘플링 구조 | |
JP2008028643A (ja) | 撮像装置 | |
JP2000244804A (ja) | 撮像装置及び撮像方法 | |
JP2002281235A (ja) | 画像読み取り装置 | |
JPH07143405A (ja) | 撮像装置 |