JP2010271841A

JP2010271841A - クロック信号同期回路

Info

Publication number: JP2010271841A
Application number: JP2009122066A
Authority: JP
Inventors: Tomoyuki Kajita; 智之梶田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-05-20
Filing date: 2009-05-20
Publication date: 2010-12-02

Abstract

【課題】外部に存在する共通のクロック信号発生器を用いることなく、複数のモジュール間におけるクロック信号の同期を得るクロック信号同期回路を提供する。
【解決手段】第１モジュール１０と第２モジュール１６を備え、第１モジュール１０と第２モジュール１６間に供給されるクロック信号を同期させるクロック信号同期回路において、第１モジュール１０に具備され、クロック信号を生成するクロック生成部１１と、第２モジュール１６に具備され、クロック生成部１１からのクロック信号を受けて第１モジュール１０に折り返すクロック信号折り返し手段１７，１８と、第１モジュール１０に具備され、クロック生成部１１で生成されたクロック信号とクロック信号折り返し手段１７，１８で折り返されたクロック信号との位相差を検出し、クロック生成部１１で生成されたクロック信号を補正する位相差検出部１４とを備えた。
【選択図】図１

Description

この発明は、複数のモジュールに供給されるクロック信号を同期させるクロック信号同期回路に関するものである。

従来、プラント監視制御装置などの高信頼性が要求されるシステムにおいて、複数の信号出力モジュールに供給されるクロック信号を同期させるのに、外部に存在するクロック信号発生器によりクロック信号を生成し、このクロック信号を複数の信号出力モジュールに供給していた。

図８は、前記従来のクロック信号の供給回路を説明するブロック図である。図８に示すように、従来においては、第１モジュール８０と第２モジュール８１に対し、外部に存在する共通のクロック信号発生器８３から同一クロック信号を供給していた。これにより、第１モジュール８０と第２モジュール８１に供給されるクロック信号の同期を得る回路が用いられていた（例えば、特許文献１参照）。

特開昭６２−５５７１７号公報（発明の技術的背景と問題点の欄、第６図）

従来のクロック信号同期回路は、前記のように外部に存在する共通のクロック信号発生器８３を用いる同期回路であるため、クロック信号発生器８３に故障が発生すると、すべてのモジュール（図８では、第１モジュール８０と第２モジュール８１）へのクロック信号の供給がとだえ、システムの動作は停止することになる。従って、クロック信号発生器８３の信頼性がシステムの信頼性に大きく関わってくる。また、クロック信号発生器８３のコストが課題となる。

この発明は、前記課題を解決するためになされたもので、外部に存在する共通のクロック信号発生器を用いることなく、複数のモジュール間におけるクロック信号の同期を得るクロック信号同期回路を提供するものである。

この発明は、第１モジュールと第２モジュールを備え、前記第１モジュールと前記第２モジュール間に供給されるクロック信号を同期させるクロック信号同期回路において、前記第１モジュールに具備され、クロック信号を生成するクロック生成部と、前記第２モジュールに具備され、前記クロック生成部からのクロック信号を受けて前記第１モジュールに折り返すクロック信号折り返し手段と、前記第１モジュールに具備され、前記クロック生成部で生成されたクロック信号と前記クロック信号折り返し手段で折り返されたクロック信号との位相差を検出し、前記クロック生成部で生成されたクロック信号を補正する位相差検出部と、を備えたものである。

この発明によれば、第１モジュールと第２モジュール間に供給されるクロック信号を同期させるクロック信号同期回路において、前記第１モジュールに具備され、クロック信号
を生成するクロック生成部と、前記第２モジュールに具備され、前記クロック生成部からのクロック信号を受けて前記第１モジュールに折り返すクロック信号折り返し手段と、前記第１モジュールに具備され、前記クロック生成部で生成されたクロック信号と前記クロック信号折り返し手段で折り返されたクロック信号との位相差を検出し、前記クロック生成部で生成されたクロック信号を補正する位相差検出部とを備えたので、外部のクロック信号発生器を用意する必要なく、複数のモジュール間におけるクロック信号を同期させることが可能である。

この発明の実施の形態１に係るクロック信号同期回路を説明する図である。モジュール間のクロック信号の位相差を説明する波形図である。位相差検出部の内部構成を説明する図である。位相差検出部の動作を説明する図である。この発明の実施の形態２に係るクロック信号同期回路を説明する図である。この発明の実施の形態３に係るクロック信号同期回路を説明する図である。この発明の実施の形態４に係るクロック信号同期回路を説明する図である。従来のクロック信号同期回路を説明する図である。

以下、添付の図面を参照して、この発明に係るクロック信号同期回路について好適な実施の形態を説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、この発明の実施の形態１に係るクロック信号同期回路を説明する図である。図１において、符号１０は第１モジュールを示し、この第１モジュール１０は、クロック生成部１１、第１ドライバ１２、第１レシーバ１３、位相差検出部１４、および第１制御回路１５を備えている。また、符号１６は第２モジュールを示し、この第２モジュール１６は、第２レシーバ１７、第２ドライバ１８、および第２制御回路１９を備えている。ここで、第２レシーバ１７と第２ドライバ１８とにより、クロック信号折り返し手段を構成している。

次に、前記構成において、第１モジュール１０と第２モジュール１６との間においてクロック信号の同期を得る動作について説明する。
第１モジュール１０のクロック生成部１１で生成されたクロック信号は、第１ドライバ１２により第２モジュール１６の第２レシーバ１７に供給され、第２レシーバ１７から第２制御回路１９にクロック信号が供給される。第２制御回路１９はこのクロック信号を使用して動作する。

第２レシーバ１７と第２ドライバ１８は、前述のようにクロック信号折り返し手段を構成しており、第２モジュール１６の第２レシーバ１７に供給されたクロック信号は、第２ドライバ１８によって第１モジュール１０の第１レシーバ１３に折り返えされ、位相差検出部１４に供給される。

位相差検出部１４には、クロック生成部１１で生成されたクロック信号が供給されており、このクロック生成部１１からのクロック信号位相と、第１レシーバ１３に折り返えされて位相差検出部１４に供給されたクロック信号位相との差を計測するとともに、クロック生成部１１からのクロック信号位相を補正し、この補正クロック信号を第１制御回路１５に供給する。第１制御回路１５はこの補正クロック信号を使用することにより、第１モジュール１０と第２モジュール１６が同期して動作することになる。なお、第１ドライバ１２、第２ドライバ１８、第１レシーバ１３、第２レシーバ１７に同一集積回路を用いることで、位相差の精度を向上させることができる。

次に、位相差検出部１４の処理について図２および図３を用いて説明する。まず、図２について説明する。
図１において説明したクロック生成部１１からの入力を自クロック信号、第１レシーバ１３からの入力を相手クロック信号とし、この時の位相差をｔと定義すると、図２に示すように、自クロック信号と相手クロック信号との間に位相差ｔが生じる。なお、この位相差ｔは、第１ドライバ１２から第２レシーバ１７への信号伝達、および第２ドライバ１８から第１レシーバ１３への信号伝達や周囲温度などの影響により生じるものである。

次に、図３により位相差検出部１４の内部構成について説明する。位相差検出部１４は、位相差算出部１４ａとクロック信号加算部１４ｂにより構成される。位相差算出部１４ａは、自クロック信号と相手クロック信号とを入力し、その位相差ｔを算出する。そして、その１／２の補正位相差ｔ／２をクロック信号加算部１４ｂにて自クロック信号に足し合わせて補正後自クロック信号を生成し、この補正後自クロック信号を第１制御回路１５に供給する。これにより、第１制御回路１５と第２制御回路１９へのクロック信号の同期を得ている。

次に、算出した位相差ｔの１／２を自クロック信号に足し合わせることにより、同期信号が得られる理由について説明する。即ち、図４において、（ａ）をクロック生成部１１からの自クロック信号（送出クロック）とすると、第２モジュール１６の第２レシーバ１７の受信クロックは、ｔ１の位相遅れを有する（ｂ）のクロック信号となり、折り返された信号を受信する第１モジュール１０の第１レシーバ１３の受信クロックは、（ｃ）のように、ｔ２（＝２×ｔ１）の位相遅れを有するクロック信号となる。従って、クロック信号加算部１４ｂにて、（ｄ）に示すように、算出した位相差ｔの１／２を自クロック信号に足し合わせて同期信号を得ている。

以上のように、実施の形態１に係るクロック信号同期回路によれば、外部のクロック信号発生器を用意する必要なく、複数のモジュール間におけるクロック信号の同期を得ることが可能である。

実施の形態２．
次に、実施の形態２に係るクロック信号同期回路について説明する。実施の形態２に係るクロック信号同期回路は、実施の形態１において説明した位相差検出部１４での位相差検出処理の頻度を実施の形態１と相違させたものである。

図５は、実施の形態２における位相差検出部１４での位相差検出処理を、実施の形態１に対して間引いたものである。具体的には、例えば、送出クロック１００００クロックに１回のみの位相差検出処理を実施する。

以上のように構成された実施の形態２によれば、位相差検出部１４での位相差検出処理を間引くことで、消費電力を抑えることが可能となる。

実施の形態３．
次に、実施の形態３に係るクロック信号同期回路について説明する。図６は、実施の形態３に係るクロック信号同期回路を説明する図である。図６において、符号６０は第１モジュールを示し、この第１モジュール６０には、第３レシーバ６１、第３ドライバ６２、および第１クロック選択部６３が設けられている。また、符号６４は第２モジュールを示し、この第２モジュール６４には、クロック生成部６５、第４ドライバ６６、第４レシーバ６７、位相差検出部６８、および第２クロック選択部６９が設けられている。ここで、
第３レシーバ６１と第３ドライバ６２とにより、クロック信号折り返し手段を構成している。

第１クロック選択部６３および第２クロック選択部６９は、それぞれ入力されるクロック信号を選択して出力するように構成されている。また、第２クロック選択部６９は、更に、クロックロス検出部（図示せず）を具備し、第１モジュール６０のクロック生成部１１で生成されるクロック信号が途切れた場合、その途切れたクロック信号を検出し、その情報を第２モジュール６４のクロック生成部６５に通知するように構成されている。なお、その他の構成は実施の形態１と同様であり、同一符号を付して説明を省略する。

次に、前記構成において、第１モジュール６０と第２モジュール６４との間においてクロック信号の同期を得る動作について説明する。
第１モジュール６０のクロック生成部１１にて生成されたクロック信号に基づいて、第１モジュール６０と第２モジュール６４との間のクロック信号の同期を得る動作については、実施の形態１で説明したのと同様であり、ここでは、クロック生成部１１からのクロックが途切れた場合について説明する。

即ち、第１モジュール６０のクロック生成部１１で生成されるクロック信号が途切れた場合、第２クロック選択部６９に具備するクロックロス検出部によりそれを検出し、その情報を第２モジュール６４のクロック生成部６５に通知する。これにより、第２モジュール６４がマスタモジュールとして機能し、第２モジュール６４のクロック生成部６５にて生成されたクロック信号は、第４ドライバ６６により第１モジュール６０の第３レシーバ６１に供給され、第３レシーバ６１から第１クロック選択部６３を介して第１制御回路１５にクロック信号が供給される。第１制御回路１５はこのクロック信号を使用して動作する。

第３レシーバ６１と第３ドライバ６２は、前述のようにクロック信号折り返し手段を構成しており、第１モジュール６０の第３レシーバ６１に供給されたクロック信号は、第３ドライバ６２によって第２モジュール６４の第４レシーバ６７に折り返えされ、位相差検出部６８に供給される。

位相差検出部６８には、クロック生成部６５で生成されたクロック信号が供給されており、このクロック生成部６５からのクロック信号位相と、第４レシーバ６７に折り返えされて位相差検出部６８に供給されたクロック信号位相との差を計測するとともに、クロック生成部６５からのクロック信号位相を補正し、この補正クロック信号を、第２クロック選択部６９を介して第２制御回路１９に供給する。第２制御回路１９はこの補正クロック信号を使用することにより、第１モジュール６０と第２モジュール６４が同期して動作することとなる。なお、位相差検出部６８の処理については、実施の形態１における図２および図３で説明したのと同様である。また、第１ドライバ１２、第２ドライバ１８、第３ドライバ６２、第４ドライバ６６、第１レシーバ１３、第２レシーバ１７、第３レシーバ６１、第４レシーバ６７に同一集積回路を用いることで、位相差の精度を向上させることができる。

以上のように構成された実施の形態３によれば、第１モジュール６０のクロック生成部１１で生成されるクロック信号が途切れた場合、第２モジュール６４のクロック生成部６５で生成されたクロック信号により、第１制御回路１５、第２制御回路１９に同期したクロック信号を供給することができる。

実施の形態４．
次に、実施の形態４に係るクロック信号同期回路について説明する。図７は、実施の形
態４に係るクロック信号同期回路を説明する図である。図７において、符号７０は第１モジュールを示し、この第１モジュール７０は、補正位相差記憶手段（以下、補正位相差記憶メモリという。）７１と選択回路７２を備えている。補正位相差記憶メモリ７１は、位相差検出部１４で生成される補正後自クロック信号を保存する。また、選択回路７２は、補正位相差記憶メモリ７１からの補正後自クロック信号と位相差検出部１４で生成される補正後自クロック信号とを選択し、第１制御回路１５に供給するように構成されている。なお、その他の構成は実施の形態１と同様であり、同一符号を付して説明を省略する。

実施の形態４に係るモジュール間のクロック信号同期方式は前記のように構成されているので、実施の形態１では、電源起動時に位相計測処理を必ず実施する必要があったものを、補正後自クロック信号を位相差記憶メモリ７１に保存しているので、電源起動と同時に同期処理を行うことが可能となる。

１０、６０、７０、８０第１モジュール
１１、６５クロック生成部
１２第１ドライバ
１３第１レシーバ
１４、６８位相差検出部
１４ａ位相差算出部
１４ｂクロック信号加算部
１５第１制御回路
１６、６４、８１第２モジュール
１７第２レシーバ
１８第２ドライバ
１９第２制御回路
６１第３レシーバ
６２第３ドライバ
６３第１クロック選択部
６６第４ドライバ
６７第４レシーバ
６９第２クロック選択部
７１補正位相差記憶メモリ
７２選択回路
８３クロック信号発生器

Claims

第１モジュールと第２モジュールを備え、前記第１モジュールと前記第２モジュール間に供給されるクロック信号を同期させるクロック信号同期回路において、
前記第１モジュールに具備され、クロック信号を生成するクロック生成部と、
前記第２モジュールに具備され、前記クロック生成部からのクロック信号を受けて前記第１モジュールに折り返すクロック信号折り返し手段と、
前記第１モジュールに具備され、前記クロック生成部で生成されたクロック信号と前記クロック信号折り返し手段で折り返されたクロック信号との位相差を検出し、前記クロック生成部で生成されたクロック信号を補正する位相差検出部と、
を備えたことを特徴とするクロック信号同期回路。
前記位相差検出部での位相差検出処理回数を間引くことを特徴とする請求項１に記載のクロック信号同期回路。
前記第１モジュールに、前記位相差検出部で補正されたクロック信号を保存する補正位相差記憶手段を備えたことを特徴とする請求項１または請求項２に記載のクロック信号同期回路。
第１モジュールと第２モジュールを備え、前記第１モジュールと前記第２モジュール間に供給されるクロック信号を同期させるクロック信号同期回路において、
前記第１モジュールに具備され、クロック信号を生成する第１クロック生成部と、
前記第２モジュールに具備され、前記第１クロック生成部からのクロック信号を受けて前記第１モジュールに折り返す第１クロック信号折り返し手段と、
前記第１モジュールに具備され、前記第１クロック生成部で生成されたクロック信号と前記第１クロック信号折り返し手段で折り返されたクロック信号との位相差を検出し、前記第１クロック生成部で生成されたクロック信号を補正する第１位相差検出部と、
前記第２モジュールに具備され、クロック信号を生成する第２クロック生成部と、
前記第１モジュールに具備され、前記第２クロック生成部からのクロック信号を受けて前記第２モジュールに折り返す第２クロック信号折り返し手段と、
前記第２モジュールに具備され、前記第２クロック生成部で生成されたクロック信号と前記第２クロック信号折り返し手段で折り返されたクロック信号との位相差を検出し、前記第２クロック生成部で生成されたクロック信号を補正する第２位相差検出部と、
前記第１モジュールに具備され、前記第１位相差検出部からの補正後クロック信号と前記第２クロック生成部からのクロック信号とを選択する第１クロック選択部と、
前記第２モジュールに具備され、前記第１クロック生成部のクロック信号が途切れた場合に前記第２クロック生成部でクロック信号を生成させるとともに、前記第２位相差検出部からの補正後クロック信号と前記第１クロック生成部からのクロック信号とを選択する第２クロック選択部と、
を備えたことを特徴とするクロック信号同期回路。