JP2008064467A - 装置および試験装置 - Google Patents

Abstract

【課題】複数の回路ユニット間の動作および出力信号の時間ずれを小さくする。
【解決手段】所定の基準信号を受け取った場合にそれぞれが動作する複数の回路ユニットと、複数の回路ユニットのうちのマスター回路ユニットが生成する基準信号を受け取り、出力する分岐部と、分岐部が出力する基準信号を、マスター回路ユニットを含む複数の回路ユニットに、それぞれ略等しい線路長の伝送経路を介して入力する基準信号分配部とを備える信号生成装置を提供する。
【選択図】図１

Description

本発明は、装置および試験装置に関する。特に本発明は、基準信号に基づき動作する装置および試験装置に関する。

同一の基準信号に基づき動作する複数の回路ユニットを備えるシステムは、１つの回路ユニットから他の回路ユニットに対して基準信号を分配する。これにより、このようなシステムは、複数の回路ユニットを同期して動作させることができる。
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。

ところで、回路ユニットの数が多い場合、回路ユニット間の距離が長い場合または基準信号の周波数が高い場合等、このようなシステムにおいては、１つの回路ユニットから出力された基準信号を他の回路ユニットが受け取る時刻が大きくずれる。従って、このようなシステムによれば、複数の回路ユニットが用いる基準信号の位相差が大きくなり、複数の回路ユニットの動作に時間ずれが生じ、この結果、複数の回路ユニットの間で同期して信号を出力したり、授受したりできなくなる。

そこで本発明は、上記の課題を解決することのできる装置および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１形態においては、所定の基準信号を受け取った場合にそれぞれが動作する複数の回路ユニットと、複数の回路ユニットのうちのマスター回路ユニットが生成する基準信号を受け取り、出力する分岐部と、分岐部が出力する基準信号を、マスター回路ユニットを含む複数の回路ユニットに、それぞれ略等しい線路長の伝送経路を介して入力する基準信号分配部とを備える装置を提供する。

本発明の第２形態においては、所定の基準信号を受け取った場合にそれぞれが動作する複数の回路ユニットと、複数の回路ユニットのうちのマスター回路ユニットが生成する基準信号を受け取り、出力する分岐部と、マスター回路ユニットを含む複数の回路ユニットに対して、分岐部が出力する基準信号を略同一の位相で入力する基準信号分配部とを備える装置を提供する。

本発明の第３形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに、複数の試験信号を入力する信号生成装置と、被試験デバイスが、試験信号に応じて出力する信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号生成装置は、所定の基準信号を受け取った場合に、それぞれが試験信号を生成する複数の回路ユニットと、複数の回路ユニットのうちのマスター回路ユニットが生成する基準信号を受け取り、出力する分岐部と、分岐部が出力する基準信号を、マスター回路ユニットを含む複数の回路ユニットに、それぞれ略等しい線路長の伝送経路を介して入力する基準信号分配部とを有する試験装置を提供する。

本発明の第４形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに、複数の試験信号を入力する信号生成装置と、被試験デバイスが、試験信号に応じて出力する信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号生成装置は、所定の基準信号を受け取った場合に、それぞれが試験信号を生成する複数の回路ユニットと、複数の回路ユニットのうちのマスター回路ユニットが生成する基準信号を受け取り、出力する分岐部と、マスター回路ユニットを含む複数の回路ユニットに対して、分岐部が出力する基準信号を略同一の位相で入力する基準信号分配部とを有する試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る装置１０の構成を示す。装置１０は、複数の回路ユニット２０と、分岐部３０と、基準信号分配部４０とを備え、位相が略一致した複数の基準信号を複数の回路ユニット２０に対して供給して、複数の回路ユニット２０間を同期して動作させる。

複数の回路ユニット２０は、所定の基準信号を受け取った場合にそれぞれが動作する。複数の回路ユニット２０は、一例として、互いに異なる複数の基板であってもよいし、基板上の互いに異なる複数のＬＳＩ（例えばＣＰＵ等）であってもよい。また、複数の回路ユニット２０が互いに異なる基板である場合、各回路ユニット２０は、複数の基板を保持することができるスロット内に挿入されてよい。複数の回路ユニット２０のうちのいずれか一つは、基準信号を出力するマスター回路ユニット２０−Ｍとして予め設定され、複数の回路ユニット２０のうちのマスター回路ユニット２０−Ｍ以外はスレーブ回路ユニット２０−Ｓとして予め設定される。また、マスター回路ユニット２０−Ｍとして設定される回路ユニット２０は、一例として、複数の回路ユニット２０の中から自由に選択可能であり、ユーザにより切り替えられてもよいし、ホスト装置により設定及び切り替えられてもよい。また、スロットに複数の回路ユニット２０が挿入される場合には、スロットの挿入位置に関わらず任意の回路ユニット２０がマスター回路ユニット２０−Ｍに設定されてもよいし、また、ある特定のスロット位置に挿入された任意の回路ユニット２０がマスター回路ユニット２０−Ｍとなってもよい。

マスター回路ユニット２０−Ｍを含めた複数の回路ユニット２０のそれぞれは、マスター回路ユニット２０−Ｍから出力された基準信号を、分岐部３０および基準信号分配部４０を介して受け取り、当該基準信号に基づき動作する。なお、複数の回路ユニット２０のそれぞれは、マスター回路ユニット２０−Ｍから分岐部３０および基準信号分配部４０を介して基準信号を受け取れない場合には、自身が発生した基準信号に基づき動作してもよい。

複数の回路ユニット２０のそれぞれは、一例として、動作回路５２と、基準信号生成部５４と、受信部５６と、同期部５８とを有してよい。なお、複数の回路ユニット２０のそれぞれは、同一の機能および構成を採るので、図１中には１つのスレーブ回路ユニット２０−Ｓの構成を代表して示す。

動作回路５２は、基準信号に応じて動作する。基準信号は、一例として、クロック信号またはＲＦ信号であってよい。この場合、動作回路５２は、クロック信号である基準信号に同期して動作して、クロック信号に同期した信号を生成してよい。また、基準信号は、一例として、トリガ信号であってもよい。この場合、動作回路５２は、トリガ信号である基準信号により指定されたタイミングで動作を開始して、当該動作により生成された信号を出力してよい。

基準信号生成部５４は、基準信号を生成する。複数の回路ユニット２０のうち予め定められたマスター回路ユニット２０−Ｍの基準信号生成部５４は、基準信号を分岐部３０に出力する。基準信号生成部５４は、一例として、クロック信号を生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を含んでよく、当該ＰＬＬ回路により生成されたクロック信号を基準信号として出力してよい。

受信部５６は、当該回路ユニット２０の外部から基準信号を受け取る。すなわち、受信部５６は、マスター回路ユニット２０−Ｍから出力された基準信号を、分岐部３０および基準信号分配部４０を介して受け取る。そして、受信部５６は、受け取った基準信号に応じて当該回路ユニット２０に含まれる動作回路５２を動作させる。基準信号がクロック信号である場合、受信部５６は、一例として、内部にＰＬＬ回路を含み、当該ＰＬＬ回路により受け取った基準信号に基づきクロックを生成してよい。これに代えて、受信部５６は、受け取った基準信号を増幅して直接クロックとして用いてもよい。

基準信号がクロック信号である場合、受信部５６は、一例として、マスター回路ユニット２０−Ｍからの基準信号が入力されない場合に、当該回路ユニット２０に含まれる基準信号生成部５４が生成した基準信号に応じて、動作回路５２を動作させてよい。すなわち、受信部５６は、分岐部３０および基準信号分配部４０を介して基準信号を受け取ることができない場合、これに代えて、当該回路ユニット２０に含まれる基準信号生成部５４が生成した基準信号を同期部５８を介して受け取って、動作回路５２を動作させてよい。

受信部５６は、一例として、動作開始時から予め定められた待機期間、基準信号を受け取らなかった場合、当該回路ユニット２０に含まれる基準信号生成部５４が生成した基準信号に応じて動作回路５２を動作させてよい。受信部５６は、一例として、マスター回路ユニット２０−Ｍから分岐部３０および基準信号分配部４０を介して受け取っていた基準信号を受け取れなくなった時から予め定められた待機期間経過した場合、当該回路ユニット２０に含まれる基準信号生成部５４が生成した基準信号に応じて動作回路５２を動作させてよい。また、受信部５６は、基準信号生成部５４が生成した基準信号に応じて動作回路５２を動作させている最中に分岐部３０および基準信号分配部４０を介して基準信号を受け取った場合に、基準信号生成部５４が生成した基準信号に代えて、受け取った基準信号に応じて、動作回路５２を動作させてよい。

また、予め定められたスレーブ回路ユニット２０−Ｓの受信部５６は、一例として、予め定められた待機期間、マスター回路ユニット２０−Ｍからの基準信号を受け取らなかった場合に、当該回路ユニット２０に含まれる基準信号生成部５４が生成する基準信号を、分岐部３０に出力させてよい。すなわち、予め定められたマスター回路ユニット２０−Ｍが分岐部３０および基準信号分配部４０を介してスレーブ回路ユニット２０−Ｓに基準信号を出力できない場合、複数のスレーブ回路ユニット２０−Ｓの受信部５６は、一例として、いずれか一つのスレーブ回路ユニット２０−Ｓを次のマスター回路ユニット２０−Ｍとして機能させてよい。この場合、複数のスレーブ回路ユニット２０−Ｓには、一例として、異なる待機期間が設定されてよい。これにより、マスター回路ユニット２０−Ｍが基準信号を出力しない期間が連続した場合、複数のスレーブ回路ユニット２０−Ｓは、１つずつ順番に次のマスター回路ユニット２０−Ｍとして選択されていく。

同期部５８は、基準信号生成部５４が生成する基準信号を、受信部５６が受け取る基準信号と予め同期させる。マスター回路ユニット２０−Ｍの同期部５８は、基準信号生成部５４が基準信号を出力したタイミングから、受信部５６が当該基準信号を分岐部３０および基準信号分配部４０を介して受信したタイミングまでの時間差を予め測定して、配線遅延量として記憶する。スレーブ回路ユニット２０−Ｓの同期部５８は、マスター回路ユニット２０−Ｍから受け取っていた基準信号を受け取れなくなったために基準信号生成部５４が生成した基準信号に応じて動作回路５２を動作させる場合、予め測定された配線遅延量を、マスター回路ユニット２０−Ｍの同期部５８から取得する。そして、マスター回路ユニット２０−Ｍおよびスレーブ回路ユニット２０−Ｓの各同期部５８は、基準信号生成部５４により生成された基準信号を、取得した配線遅延量分補正して受信部５６に供給する。これにより、同期部５８は、マスター回路ユニット２０−Ｍから受け取っていた基準信号が受け取れなくなった後にも、受信部５６が受け取っていたマスター回路ユニット２０−Ｍからの基準信号と位相が略一致する基準信号を、受信部５６に供給することができる。

また、同期部５８は、一例として、受信部５６が受け取っているマスター回路ユニット２０−Ｍからの基準信号と、当該回路ユニット２０に含まれる基準信号生成部５４が生成した基準信号との位相差を予め測定しておく。そして、同期部５８は、マスター回路ユニット２０−Ｍから受け取っていた基準信号を受け取れなくなったために基準信号生成部５４が生成した基準信号に応じて動作回路５２を動作させる場合、基準信号生成部５４により生成された基準信号を予め測定しておいた位相差分補正して受信部５６に供給する。これにより、同期部５８は、マスター回路ユニット２０−Ｍから受け取っていた基準信号が受け取れなくなった後にも、受信部５６が受け取っていたマスター回路ユニット２０−Ｍからの基準信号と位相が略一致する基準信号を、受信部５６に供給することができる。

分岐部３０は、複数の回路ユニット２０のうちのマスター回路ユニット２０−Ｍが生成する基準信号を受け取り、出力する。分岐部３０は、一例として、複数の回路ユニット２０から出力された基準信号をワイヤードロジック、論理和回路またはセレクタを介して入力することにより、複数の回路ユニット２０のうちのマスター回路ユニット２０−Ｍが生成する基準信号を受け取ってよい。

分岐部３０は、一例として、マスター回路ユニット２０−Ｍが生成した基準信号を、複数の回路ユニット２０に対応した複数の基準信号に分岐する。この場合において、分岐部３０は、当該分岐部３０に基準信号を入力してから、分岐した複数の基準信号を出力するまでの経路長を略一致させてよい。分岐部３０は、一例として、内部配線長および経由する論理素子を同一として、入力された基準信号が論理素子の端子から外部に出力されるタイミングを同一する。なお、複数の回路ユニット２０のそれぞれから分岐部３０への経路長は、異なってよい。

例えば当該装置１０が４つの回路ユニット２０を備える場合、分岐部３０は、第１分岐器６２と、第２分岐器６４と、第３分岐器６６とを有してよい。第１分岐器６２は、マスター回路ユニット２０−Ｍから出力された基準信号を２つの基準信号に分岐する。第２分岐器６４は、第１分岐器６２により分岐された第１の基準信号をさらに２つの基準信号に分岐する。第３分岐器６６は、第１分岐器６２により分岐された第２の基準信号を、第１分岐器６２と第２分岐器６４との間の配線と等長配線を介して入力する。第３分岐器６６は、入力した第１分岐器６２により分岐された第２の基準信号を、さらに２つの基準信号に分岐する。そして、第２分岐器６４および第３分岐器６６は、４本の基準信号を等長配線を介して外部に出力する。これにより、分岐部３０によれば、出力された複数の基準信号が通過した分岐器の数と経路を一致させて、経路長を略一致させることができる。

基準信号分配部４０は、分岐部３０が出力する基準信号を、マスター回路ユニット２０−Ｍを含む複数の回路ユニット２０に、それぞれ略等しい線路長の伝送経路を介して入力する。基準信号分配部４０は、一例として、分岐部３０から出力された複数の基準信号のそれぞれを、対応する回路ユニット２０の受信部５６に供給する互いに略等しい長さの複数の伝送線７２を有してよい。すなわち、基準信号分配部４０は、等長配線の複数の伝送線７２により、分岐部３０の複数の出力端子と、複数の回路ユニット２０のそれぞれの基準信号の入力端子とを接続してよい。

また、基準信号分配部４０は、基準信号が周期信号である場合、マスター回路ユニット２０−Ｍを含む複数の回路ユニット２０に対して、分岐部３０が出力する基準信号を略同一の位相で入力してもよい。基準信号分配部４０は、一例として、基準信号を伝送する線路中に設けられた複数の可変遅延素子を有し、これら複数の可変遅延素子の遅延量を調整することにより、複数の回路ユニット２０に対して略同一の位相の基準信号を供給してよい。また、基準信号分配部４０は、一例として、可変遅延素子に代えて、互いに位相が同期した信号を発生する複数の発振器を備えてもよい。

以上のような装置１０によれば、１つの回路ユニット２０から出力され複数の回路ユニット２０に供給される複数の基準信号の経路長を略同一とするので、位相が略一致した基準信号を複数の回路ユニット２０のそれぞれに対して供給することができる。これにより、装置１０によれば、複数の回路ユニット２０の間の動作および出力信号の時間ずれを小さくすることができる。

図２は、本実施形態に係る試験装置１００の構成を被試験デバイス２００とともに示す。試験装置１００は、被試験デバイス２００を試験する。すなわち、試験装置１００は、被試験デバイス２００を試験するための試験パターンに基づく試験信号を被試験デバイス２００に入力し、試験信号に応じて被試験デバイス２００が出力する出力信号に基づいて被試験デバイス２００の良否を判定する。

試験装置１００は、装置１０と、判定部１２０とを備える。装置１０は、被試験デバイス２００に、複数の試験信号を入力する。なお、図２に示す装置１０は、図１に示した装置１０の各回路ユニット２０が同期して動作し、試験信号を異なるピンに出力する構成を採るので、以下相違点を除き説明を省略する。装置１０の複数の回路ユニット２０は、複数の試験信号を被試験デバイス２００に入力する。装置１０は、一例として、被試験デバイス２００のピン毎に回路ユニット２０を備えてよい。

例えば、複数の回路ユニット２０のそれぞれは、当該試験装置１００のテストヘッド等に挿入される被試験デバイス２００の異なるピンに接続される試験モジュールであってよい。また、例えば、被試験デバイス２００がＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）等に対応した通信デバイスである場合、装置１０は、一例として、被試験デバイス２００の通信チャネル毎に回路ユニット２０を備えてもよい。

判定部１２０は、被試験デバイス２００が、試験信号に応じて出力する信号に基づいて、当該被試験デバイス２００の良否を判定する。以上の構成の試験装置１００によれば、被試験デバイス２００に対して、位相が略一致した基準信号に基づき生成された複数の試験信号を供給することができる。これにより、試験装置１００によれば、被試験デバイス２００に供給する試験信号のスキューを小さくすることができ、被試験デバイス２００の良否を精度よく判定することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

本発明の実施形態に係る装置１０の構成を示す。 本発明の実施形態に係る試験装置１００の構成を被試験デバイス２００とともに示す。

符号の説明

１０ 装置
２０ 回路ユニット
３０ 分岐部
４０ 基準信号分配部
５２ 動作回路
５４ 基準信号生成部
５６ 受信部
５８ 同期部
６２ 第１分岐器
６４ 第２分岐器
６６ 第３分岐器
７２ 伝送線
１００ 試験装置
１２０ 判定部
２００ 被試験デバイス

Claims (10)

1. 所定の基準信号を受け取った場合にそれぞれが動作する複数の回路ユニットと、
   複数の前記回路ユニットのうちのマスター回路ユニットが生成する前記基準信号を受け取り、出力する分岐部と、
   前記分岐部が出力する前記基準信号を、前記マスター回路ユニットを含む前記複数の回路ユニットに、それぞれ略等しい線路長の伝送経路を介して入力する基準信号分配部と
   を備える装置。
2. それぞれの前記回路ユニットは、
   前記基準信号に応じて動作する動作回路と、
   前記基準信号を生成する基準信号生成部と、
   前記回路ユニットの外部から前記基準信号を受け取り、前記基準信号に応じて前記動作回路を動作させる受信部と
   を有し、
   予め定められた前記マスター回路ユニットの前記基準信号生成部は、前記基準信号を前記分岐部に出力する
   請求項１に記載の装置。
3. 前記基準信号はクロック信号であり、
   前記受信部は、前記マスター回路ユニットからの前記基準信号が入力されない場合に、前記基準信号生成部が生成した前記基準信号に応じて、前記動作回路を動作させる
   請求項２に記載の装置。
4. 前記受信部は、予め定められた待機期間、前記マスター回路ユニットからの前記基準信号を受け取らなかった場合に、前記基準信号生成部が生成する前記基準信号を、前記分岐部に出力させる
   請求項３に記載の装置。
5. それぞれの前記回路ユニットには、異なる前記待機期間が設定される
   請求項４に記載の装置。
6. 前記受信部は、前記基準信号を受け取った場合に、前記基準信号生成部が生成した前記基準信号に代えて、受け取った前記基準信号に応じて、前記動作回路を動作させる
   請求項４に記載の装置。
7. それぞれの前記回路ユニットは、前記基準信号生成部が生成する前記基準信号を、前記受信部が受け取る前記基準信号と予め同期させる同期部を更に有する
   請求項３に記載の装置。
8. 所定の基準信号を受け取った場合にそれぞれが動作する複数の回路ユニットと、
   複数の前記回路ユニットのうちのマスター回路ユニットが生成する前記基準信号を受け取り、出力する分岐部と、
   前記マスター回路ユニットを含む前記複数の回路ユニットに対して、前記分岐部が出力する前記基準信号を略同一の位相で入力する基準信号分配部と
   を備える装置。
9. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスに、複数の試験信号を入力する信号生成装置と、
   前記被試験デバイスが、前記試験信号に応じて出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記信号生成装置は、
   所定の基準信号を受け取った場合に、それぞれが前記試験信号を生成する複数の回路ユニットと、
   複数の前記回路ユニットのうちのマスター回路ユニットが生成する前記基準信号を受け取り、出力する分岐部と、
   前記分岐部が出力する前記基準信号を、前記マスター回路ユニットを含む前記複数の回路ユニットに、それぞれ略等しい線路長の伝送経路を介して入力する基準信号分配部と
   を有する試験装置。
10. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに、複数の試験信号を入力する信号生成装置と、
    前記被試験デバイスが、前記試験信号に応じて出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記信号生成装置は、
    所定の基準信号を受け取った場合に、それぞれが前記試験信号を生成する複数の回路ユニットと、
    複数の前記回路ユニットのうちのマスター回路ユニットが生成する前記基準信号を受け取り、出力する分岐部と、
    前記マスター回路ユニットを含む前記複数の回路ユニットに対して、前記分岐部が出力する前記基準信号を略同一の位相で入力する基準信号分配部と
    を有する試験装置。

Images