KR101449615B1 - 복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치 - Google Patents

복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치 Download PDF

Info

Publication number
KR101449615B1
KR101449615B1 KR1020107001755A KR20107001755A KR101449615B1 KR 101449615 B1 KR101449615 B1 KR 101449615B1 KR 1020107001755 A KR1020107001755 A KR 1020107001755A KR 20107001755 A KR20107001755 A KR 20107001755A KR 101449615 B1 KR101449615 B1 KR 101449615B1
Authority
KR
South Korea
Prior art keywords
measurement
signal
clock signal
phase
assembly
Prior art date
Application number
KR1020107001755A
Other languages
English (en)
Other versions
KR20100050487A (ko
Inventor
고트프리드 홀츠만
베르너 미터마이어
안톤 슈타이네거
Original Assignee
로오데운트쉬바르츠게엠베하운트콤파니카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로오데운트쉬바르츠게엠베하운트콤파니카게 filed Critical 로오데운트쉬바르츠게엠베하운트콤파니카게
Publication of KR20100050487A publication Critical patent/KR20100050487A/ko
Application granted granted Critical
Publication of KR101449615B1 publication Critical patent/KR101449615B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

본 발명은 측정 채널 어셈블리(2, 3, 4)를 동기화하기 위한 측정 장치 및 방법에 관한 것이다. 기준 신호는 기준 신호원(5)에 의해 발생된다. 기준 신호는 측정 장치(1)의 개별 측정 채널 어셈블리(2, 3, 4)에 공급된다. 클록 신호 발생기(19)는 저 주파수에서 클록 신호를 발생하는데 사용되고, 클록 신호 발생기(19)는 동일한 길이의 개별 연결 라인(17, 18)에 의해 각각의 측정 채널 어셈블리(2, 3, 4)에 연결된다. 클록 신호는 클록 신호의 위상으로 각각의 측정 채널 어셈블리(2, 3, 4)에 기준 신호의 위상을 연결하기 위해 위상 보정 소자(11)를 통해 제공된다.

Description

복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치{Method for synchronizing a plurality of measuring channel assemblies and/or measuring devices, and appropriate measuring device}
본 발명은 적어도 하나의 측정 장치의 복수의 측정-채널 어셈블리, 복수의 측정 장치들을 동기화하는 방법, 및 대응하는 측정 장치들에 관한 것이다.
예를 들어, 현대 이동-무선 시스템에서의 측정은 이동-무선 측정 장치들에 의해 지금까지 이행되어 왔고, 이는 상대적으로 부정확한 동기화로 복수의 채널 또는 하나의 채널을 가지고 동작한다. 동기화는 예를 들어 약 10MHz의 범위 내에서 동기화 신호를 통해 이행된다. 그러나, 이러한 종류의 동기화는 현대 이동-무선 방법을 이용하는 측정에 적절하지 않다. 여기서, 10 나노세컨드 미만의 정확도를 가지는 동기화를 필요로 한다.
따라서, 본 발명의 목적은 복수의 측정 장치들, 및 하나의 측정 장치의 복수의 측정-채널 어셈블리들을 동기화하는 방법 및 대응하는 측정 장치들을 제공하는 것이며, 동기화는 공지된 측정 장치와의 비교에 의해 개선된다.
상기 목적은 청구항 13 및 19의 특징을 가지는 본 발명에 따른 측정 장치 및 청구항 1 및 청구항 10의 특징을 가지는 본 발명에 따른 방법에 의해 달성된다.
복수의 측정-채널 어셈블리를 동기화하기 위한 본 발명에 따른 측정 장치는 적어도 2 개의 측정-채널 어셈블리를 포함한다. 측정 장치에서, 클록 신호는 클록-신호원에 의해 발생된다. 클록 신호를 발생하는 클록-신호원은 각각의 경우에 연결 라인을 통해, 측정 장치의 모든 측정-채널 어셈블리에 연결되어, 클록 신호는 측정-채널 어셈블리에 제공된다. 클록 발생기와 측정-채널 어셈블리 사이의 연결 라인은 동일한 지연 시간을 제공한다. 예를 들어, 동일한 길이의 동축 케이블을 이용해 이것이 달성된다. 각각의 측정-채널 어셈블리는 위상-보정 소자 및 어셈블리 클록 신호의 발생을 위해 어셈블리 신호원을 제공하며, 어셈블리 클록 신호는 클록 신호 상의 위상 위치와 관련하여 보정된다.
본 발명에 따른 방법은 동일한 주파수로 복수의 측정-채널 어셈블리 들이 동작하는 이점을 가진다. 측정 장치의 매 측정-채널 어셈블리에서의 상대적 위상은 위상 기준에 대한 기초로서 클록 신호를 취하여 보정된다. 또다른 측정 임무를 위해 제공된 위상-보정된 어셈블리 클록 신호는 측정 장치의 측정-채널 어셈블리들의 각각에 동일한 위상 위치를 가진다. 따라서, 예를 들어, 심지어 현대 이동-무선 시스템에서의 어려운 측정 임무들이 이러한 종류의 다채널 측정 시스템을 사용하여 이행될 수 있다.
본 발명에 따른 측정 장치의 또다른 유리한 점은 종속항에 구체화되어 있다.
특히, 모든 측정-채널의 위상-보정 소자가 위상 검출기를 구비하는 점이 유리하다. 어셈블리 클록 신호의 위상 위치를 보정하기 위해, 어셈블리 클록 신호, 또는 이로부터 발생된 출력 클록 신호, 및 측정 장치의 클록 신호는 위상 검출기 내에 제공된다. 여기서 출력 클록 신호는 예를 들어, 분주기에 의해 각각의 측정-채널 어셈블리에서의 어셈블리 클록 신호로부터 발생된 신호이다.
또한, 유리하게는 제어 신호는 제어가능한 위상 천이기의 제어에 대한 위상 검출기에 의해 발생된다. 위상 천이기는 또한 위상-보정 소자의 구성요소이며 위상 검출기에 연결된다. 어셈블리 클록 신호의 위상 위치의 보정은 그러므로 모든 측정-채널 어셈블리 내에서 이행된다. 따라서, 예를 들어, 측정 장치 내의 측정-채널 어셈블리의 다른 배열의 결과로서 발생하는, 지연 시간 변위에 무관하게, 필요한 위상 보정이 위상-보정 소자에서 위상 검출기에 의해 국부 환경에서 결정될 수 있기 때문에, 기준 신호는 어셈블리 클록 신호로서 측정-채널 어셈블리에 제공될 수 있다. 어셈블리 클록 신호로서 기준 신호는 측정-채널 어셈블리 내에서 위상 위치와 관련하여 보정되고 측정-채널 어셈블리의 측정 임무를 위한 동기화 방식으로 이용가능하다.
대안으로는, 측정-채널 어셈블리에서 내부적으로 어셈블리 클록 신호를 발생하는, 제어가능한 오실레이터를 제공하는 것이 가능하다.
또한, 클록 신호 상의 표시(marking)를 중첩시키는 것이 유리하며, 이는 개별 측정-어셈블리에 대해 공통적으로 측정 장치에서 발생된다. 표시는 예를 들어, 클록 신호와의 비교에 의해 상대적으로 낮은 주파수를 제공한다. 이 낮은 주파수의 결과로서, 다른 처리 단계에 대한 공통의 타이밍점을 위한 제어를 동기화시킬 수 있다. 표시에 의해 클록 신호 상에 중첩되거나 또는 새겨있는, 이러한 종류의 상대적으로 더 느린 타임스탬프를 이용하여, 측정 소프트웨어는 예를 들어, 시간-제어될 수 있다. 이는 측정 임무를 이행하기 위해 더 느린 타임스탬프 신호를 판독할 수 있거나 또는 이를 제어 명령을 변환할 수 있다.
바람직하게는 클록 신호는 기준 신호로부터 발생된다. 예를 들어, 측정 장치에서 발생되거나 측정 장치에 제공되는, 고주파수 기준 신호는 분주기를 사용하여 더 낮은 주파수로 분할될 수 있다. 기준 신호로부터 이 방식으로 발생된 측정 장치의 클록 신호는 개별 측정-채널 어셈블리에 대한 위상 기준을 형성한다. 이를 위해, 클록-신호 발생기는 측정 장치의 클록-신호원으로서 기준-신호원에 연결되어 잇다.
본 발명에 따르면, 복수의 측정 장치들은 또한 서로 동기화될 수 있다. 그러므로, 이를 위해, 위상 위치를 포함하는 하나의 측정 장치 내의 복수의 측정-채널 어셈블리뿐만 아니라, 측정-장치-전역(measuring-device-wide) 방식으로 복수의 측정 장치들을 동기화하는 것이 가능하며, 각각의 측정 장치는 복수의 측정-채널 또는 측정-채널 어셈블리를 제공할 수 있다. 하나의 측정-채널만을 각각 가지는 복수의 측정 장치의 동기화가 또한 가능하다. 이를 위해, 시스템-동기화 신호원에 의해 발생된 시스템-동기화 신호는 하나의 측정 장치로부터 전체 측정 시스템의 모든 또다른 측정 장치 및 측정 장치 자체로 전송된다. 이 시스템-동기화 신호의 지연 시간은 여기서 동일하다. 모든 측정 장치에서, 클록 신호원은 이용가능하며, 이는 클록 신호를 발생한다. 클록 신호는 모든 측정 장치의 측정-장치 입력을 통해 제공된 시스템-동기화 신호의 위상 위치로, 제 2 위상-보정 소자에 의해 교정된다.
서로 개별 측정 장치를 동기화하기 위해, 모든 측정 장치 내에서 발생되거나 또는 이용가능한 클록 신호는 위상 위치와 관련하여 시스템-동기화 신호의 위상 위치로 보정된다. 클록 신호의 위상 위치를 보정하기 위해, 제공된 시스템-동기화 신호 및 클록 신호는 제 2 위상-보정 소자의 위상 검출기로 제 2 위상-보정 소자에 제공된다. 측정 장치의 기준 신호로부터 클록 신호의 발생의 경우에, 클록 신호가 기초로 하며 따라서 측정 장치의 클록 신호가 유도되는 기준 신호는 위상 위치와 관련하여 보정된다. 장치 내의 측정-채널 어셈블리들의 동기화 및 서로 복수의 장치들의 동기화가 또한 유리하게 결합될 수 있음을 유의해야 한다. 서로 장치들의 동기화 및 측정-채널 어셈블리들의 동기화는 동일 원리에 기초한다. 다음의 설명은 측정 장치를 기초로 하며, 이는 시스템 및 복수의 내부 측정-채널 어셈블리들의 다른 측정 장치들과의 동기화 모두를 허용한다.
본 발명의 내용에 포함되어 있음.
본 발명의 바람직한 실시예들은 도면에 나타나 있으며 이하 설명에서 더욱 상세히 설명되어 있다. 도면은 다음과 같다:
도 1은 서로 복수의 측정 장치들을 동기화하기 위한 장치 및 복수의 측정-채널 어셈블리를 가지는 본 발명에 따른 측정 장치에 관한 블록 회로도를 나타내고;
도 2는 서로 복수의 측정 장치들의 동기화를 설명하는 다이어그램을 나타내고;
도 3은 동기화를 위해 시스템 내에 사용된 신호들에 관한 다이어그램을 나타낸다.
도 1은 측정 장치(1)의 구조를 개략적으로 나타낸다. 측정 장치(1)는 제 1 측정-채널 어셈블리(2) 및 제 2 측정-채널 어셈블리(3)를 포함한다. 또다른 측정-채널 어셈블리(4)에 의해 나타내지는 바와 같이, 측정-채널 어셈블리가 측정 장치(1) 내에 추가로 배열될 수 있다. 측정-채널 어셈블리(2, 3, ...)는 측정 채널 어셈블리들을 서로 동기화하기 위한 구성과 관련하여 동일한 방식으로 구성될 수 있다. 도 1에 설명된 어셈블리 또는 구조 소자들을 통하여, 측정-채널 어셈블리(2, 3, 4, ...)는 또한 각각의 측정 임무에 대응하는 추가적 장치를 구비할 수 있다. 예를 들어, 전송 또는 수신 장치는 설명되지 않은, 이동-무선 장치와 통신하기 위한 측정-채널 어셈블리들 각각에 존재할 수 있다. 예를 들어, 측정 장치(1)와 연결된 이동-무선 장치 사이의 데이터 전송에서 블록-오류율 또는 비트-오류율을 결정하기 위한 평가 장치는 또한 개별 측정-채널 어셈블리에서 또는 모든 측정-채널 어셈블리에 존재할 수 있다.
불필요한 반복을 피하기 위해, 측정-채널 어셈블리(2, 3, ...)에서의 동기화를 위해 각각의 경우에 존재하는 구성소자들은 측정-채널 어셈블리(2)를 참고로 하여서만 설명될 것이다. 다른 측정-채널 어셈블리(3)와 관련하여, 제 1 측정-채널 어셈블리(2)와의 차이만이 설명될 것이다.
기준-신호원(5)은 측정 장치(1)에 구비되어 있다. 이 기준-신호원(5)은 기준 신호를 출력하고, 이는 서로 측정-채널 어셈블리(2, 3, 4) 및 복수의 측정 장치의 동기화를 위한 기초로서 사용된다. 측정-채널 어셈블리(2, 3, ...)의 동기화를 위해, 기준 신호는 분배기(6)에 제공된다. 분배기(6)는 개별 측정-채널(2, 4, ...)에 부분적으로 연결되고 기준 신호를 이들 측정-채널 어셈블리(2, 4, ...)에 제공한다. 여기서, 기준 신호의 개별 측정-채널 어셈블리(2, 4, ...)로의 지연 시간은 다를 수 있다.
기준-신호원(5)은 예를 들어, 내부 신호 발생기(7)에 의해 장치 내에서 내부적으로, 발생되는 바와 같이, 제공된 신호에 기초하여 기준 신호를 발생한다. 기준 신호는 이 신호에 기초하여, 예를 들어, 800MHz로 발생되며, 이는 선택 스위치(9)를 통해 기준 신호원(5)으로 제공된다. 이 고주파수 기준 신호는 양호한 스펙트럼 순도(spectral purity)를 제공하며, 이는 또다른 응용, 특히 기준 신호로부터 유도된 또다른 주파수 또는 신호의 발생에 유리하다. 본 발명에 따른 측정 장치(1)의 경우에 기준 신호가 측정-채널 어셈블리(2, 4, ...)와 동기화 방식으로 제공될 필요가 없기 때문에, 측정 장치 내의 측정-채널 어셈블리(2, 4, ...)의 배열은 변할 수 있다. 그러므로, 제 1 분배기(6)와 측정-채널 어셈블리(2, 4, ...) 사이의 기준 신호의 동일한 지연 시간이 필요하지 않기 때문에, 측정 장치의 인쇄 회로 기판상의 배열은 경제적 기준에 따라 이행될 수 있다.
도 1에 설명된 바와 같이 신호 발생기(7)의 신호가 선택 스위치(9)를 통해 기준신호원(5)에 제공되는 반면, 신호 입력(8)이 측정 장치(1)에 추가로 구비된다. 신호 입력(8)을 통해, 신호는 또한 기준-신호원(5)에 선택 스위치(9)를 통해 제공될 수 있다. 이는 도 2를 참고로 하여 이하 더욱 상세히 설명될 것이다. 바람직하게는 신호 발생기(7)는 주파수 안정 신호 발생기, 예를 들어 OXCO(oven controlled oscillator)이다.
기준 신호가 기초로 하는, 신호가 이 종류의 측정 장치(1)의 OXCO에서 발생된다면, 신호는 측정 장치(1)에 연결된 또다른 측정 장치들에 동시에 공급될 수 있다. 이를 위해, 신호는 선택 스위치(9)와 기준 신호원(5) 사이에 선택되고, 측정 장치(1)의 신호 출력(10)에 제공된다. 이 신호 출력의 사용은 서로 복수의 측정 장치(1)의 동기화의 설명에 있어 더욱 상세히 이하 설명될 것이다.
서로에 대해 복수의 측정-채널 어셈블리(2, 3,...)의 동기화를 위해, 제 1 위상-보정 소자(11)는 모든 측정-채널 어셈블리(2, 3, ...)에 배열되어 있다. 위상 보정 소자(11)는 위상 천이기(12)를 구비하고, 분배기(6)를 통해 제공된 기준 신호는 입력에 연결된다. 기준 신호가 제공되는 경우에, 어셈블리 클록 신호가 기준 신호에 의해 형성된다. 측정-채널 어셈블리(2, 4, ...)에서의 또다른 처리 전에 위상 천이기(12)에서의 위상과 관련하여 유입 기준 신호는 변위된다(displaced). 위상 천이기(12)를 통해 출력된 이후, 위상-보정된 기준 신호는 도 1에 예로서 설명된 바와 같이, 분주기(divider)(13)에 제공되거나 또는 또다른 임무를 위해 직접 사용될 수 있다.
그러나, 측정-채널 어셈블리(2)에 대해 도시된 바와 같이, 어셈블리 클록 신호는 제어가능한 오실레이터(12')에 의해 측정-채널 어셈블리 내에서 발생될 수 있다. 설명된 예시적 실시예에서, 저주파수 출력 클록 신호가 측정-채널 어셈블리(2, 3)의 어셈블리 클록 신호로부터, 분주기(13)를 통해 발생된다.
이 출력 클록 신호는 제 2 분배기(14)에 제공된다. 제 2 분배기(14) 내에 특히, 제 2 분배기(14)로부터 밖으로 시간 기초로서 출력 클록 신호를 사용하는 다른 소자들로 이동하며, 동일한 신호 경로 길이가 요구되어, 제 2 분배기(14)를 통해 분배된 출력 클록 신호는 측정에 대해 관련된 모든 구조 유닛에 위해 동위상으로 도달한다. 제 2 분배기(14)의 가지는 위상-보정 소자(11)의 위상 검출기(15)로 연결 라인(16)을 통해 제공된다. 따라서, 알려지지 않은 위상 위치를 가지는 기준 신호로부터 초기에 발생된, 출력 신호는 위상-보정 소자(11)에 제공된다. 측정 장치(1)의 클록 신호는 동일 신호 경로 길이를 각각 가지는 라인(17, 18)을 통해, 제 1 측정-채널 어셈블리(2) 및 제 2 측정-채널 어셈블리(3)에 대한 예로서 도시된 바와 같이, 모든 측정-채널 어셈블리(2, 3, 4, ...)에 또한 제공된다. 따라서 이 클록 신호는 신호를 제공하며, 이는 모든 측정-채널 어셈블리(2, 3, 4, ...)로, 동일한 위상 위치를 가지는 측정-채널 어셈블리(2, 3, 4, ...)에 도달한다. 이 클록 신호는 또한 위상 검출기(15)로 라인(17)을 통해 제공된다. 따라서, 위상 검출기(15)는 라인(17)을 통해 제공되는, 클록 신호와의 위상 차를 발생하며, 연결 라인(16)을 통해 제공된 출력 클록 신호로부터의 위상 차를 발생한다. 이 위상 차에 기초하여, 제어 신호는 위상 검출기(15)에 의해 발생되고, 이에 의해 제어가능한 위상 천이기(12)가 제어된다. 이 제어 신호에 기초하여, 유입 기준 신호는 측정-채널 어셈블리(2, 4)의 경우에 위상 천이기(12)에 의해 변위되어 어셈블리 클록 신호 및 측정 장치(1)의 출력 클록 신호 및 클록 신호는 위상 변위를 제공하지 않는다. 여기서, 클록 신호 및 출력 클록 신호는 동일 주파수를 반드시 제공할 필요는 없다. 예를 들어, 신호는 또한 서로에 대해 정수비로 배치될 수 있다.
제어가능한 오실레이터(12')에 의해 측정-채널 어셈블리(3) 내의 어셈블리 클록 신호의 발생의 경우에, 제어가능한 오실레이터(12')는 위상 검출기(15)에 의해 제어된다. 분주기에 의한 분할이 여기서 제공될 수 있다. 분할이 제공될 수 있지만, 그러나 어셈블리 클록 신호 자체가 또한 위상 검출기(15)에 공급될 수 있음을 유의해야 한다.
또한, 예를 들어, 위상 검출기(15)를 향해 개별 측정-채널 어셈블리(2, 3, 4, ...) 내의 클록 신호에 대한 신호 경로 길이가 다르다면, 신호-경로 길이 보상은 연결 라인(16)을 통해 이행될 수 있다.
기준-신호원(5)에 의해 발생된 기준 신호는 예시적인 실시예에서 클록 신호의 발생의 기초로 또한 사용된다. 이를 위해, 클록 신호 발생기(19)는 클록 신호원으로서 라인(20)을 통해 기준-신호원(5)에 연결된다. 클록-신호원(19)에서, 클록 신호는 기준 신호로부터 발생되고 제 2 분배기(23)에 제공된다. 여기서 제 2 분배기(23)는 클록 신호 발생기(19)에서 발생된 클록 신호가 제 2 분배기(23)의 출력에서 동일한 지연 시간으로 출력되도록 구조된다. 또한, 라인(17, 18, ...)은 동일한 길이를 가져, 클록 신호는 동일한 위상 위치로 개별 측정 채널 어셈블리(2, 3, ... )에 제공된다. 동축 케이블은 예를 들어 라인(17, 18)으로서 측정 장치(1)에 설치될 수 있다.
연결 라인(20) 내에, 제 2 분주기(22)가 구비되며, 이는 상대적으로 더 낮은 주파수를 고주파수 기준 신호로부터 발생하며, 이는 또한 상대적으로 더 낮은 주파수의 클록 신호를 형성하기 위해 클록-신호 발생기(19)에 의해 처리된다. 이러한 종류의 주파수 분할은 선택적이다. 상대적으로 낮은 주파수, 예를 들어 100 MHz의 클록 신호를 사용하는 것을 통해, 측정 장치 내의 지연 시간 길이를 제어하는 것이 더 쉽다. 그러므로 비록 측정-채널 어셈블리(2, 3, ...)의 각각의 측정 임무의 이행을 위해, 고주파수 기준 신호가 개별적으로 제공되거나 또는 새로운 어셈블리 클록 신호가 발생되더라도, 기준 신호로부터 발생된 더 낮은 주파수 클록 신호는 측정-채널 어셈블리(2, 3, ...)에 대한 공통 시간 기초를 제공하는 가능성을 제공한다.
클록 신호 발생기(19)에 의해 클록 신호 상에 표시(marking)가 추가적으로 중첩될 수 있다. 이러한 종류의 표시는 타임스탬프 신호에 의해 이행될 수 있다. 타임스탬프 신호의 중첩은 예를 들어, 사각파 신호로 설계된 클록 신호에 제공된 블랭킹(blanking) 간격일 수 있다. 이는 도 3을 참고로 하여 이하 더욱 상세히 설명될 것이다. 이러한 종류의 타임스탬프 신호는 클록 신호에 대하여 주파수와 관련하여 다시 감소되어, 타임스탬프 신호는 주파수를 가지고 측정-채널 어셈블리(2, 3, ...)에 제공되며, 측정 소프트웨어에 의해 처리될 수 있다. 모든 측정-채널 어셈블리(2, 3, ...)에 타임스탬프를 등록하기 위해, 타임스탬프 검출기(24)를 구비한다. 타임스탬프 검출기(24)는 블랭킹 간격을 인식하며 중앙 처리기와 같은 또다른 소자(25)에 이를 제공한다.
표시는 또한 프로토콜에 의해 전송될 수 있다. 예를 들어, 표시는 펄스 코드 변조를 통해 이행될 수 있다.
하나의 측정 장치 내의 복수의 측정-채널 어셈블리(2, 3, ...)의 동기화를 설명한 반면, 각각의 측정 장치(1)는 복수의 측정 장치(1)가 또한 공통 시간 기초로 서로 동기화될 수 있도록 구성되어 있다. 이를 위해, 제 2 위상-보정 소자(21)가 연결 라인(20)에 구비된다. 제 2 위상-보정 소자(21)를 사용하여, 측정 장치(1)들 중 하나에 클록 신호의 발생을 위해 사용된 기준 신호는 동일 위상 위치에서 클록 신호의 발생 전에 연결 라인(20)에 도입된다. 이를 위해, 제 2 위상-보정 소자(21)는 위상 검출기(27)를 다시 포함하고, 제어 연결은 제어가능한 위상 천이기(28)에 연결된다. 이 방식으로 분기된, 기준 신호가 분주기(22) 또는 각각 클록-신호 발생기(19)로 제공되기 전에, 연결 라인(20)은 제어가능한 위상 천이기(28)로 기준 신호를 유도한다. 제어가능한 위상 천이기(28)를 위한 제어 신호를 발생시키기 위해, 제 2 분배기(23)는 제 2 위상-보정 소자(21)의 위상 검출기(27)로 클록 신호 피드백 라인(29)을 통해 연결된다. 클록 신호 피드백 라인(29)은 라인(17, 18)과 길이가 동일하다.
시스템-동기화-신호 발생기(30)를 통해 발생된, 시스템-동기화 신호는 비교를 위한 기초로 위상 검출기(27)에 의해 사용된다. 시스템-동기화 신호는 또한 기준 신호원(5)에 의해 발생된 기준 신호를 기초로 발생된다. 이를 위해, 연결 라인(20)은 분기하여 시스템-신호 발생기(30)로 제 2 분주기(31)를 통해 기준-신호원(5)에 의해 직접적으로 발생된 기준 신호를 유도한다. 여기서 또다른 분주기(31)는 기준 신호로부터 저-주파수 시스템-동기화 신호를 발생하기 위해 제공되는 것이 바람직하다. 시스템-동기화 발생기(30)에 의해 발생된 시스템-동기화 신호는 제 3 분주기(32)에 제공된다. 시스템-동기화 신호 발생기(30)로부터의 시스템-동기화 신호의 지연 시간은 동일하다. 처음에, 제 3 분주기(32)의 모든 가지에 대해, 연결은 제 3 분주기(32)로부터 측정-장치 출력 연결(33)로 제공된다. 측정-장치 출력 연결(33)이 개수는 서로 결합되도록 측정 장치(1)의 최대 개수와 대응한다. 피드백 라인(34)을 통해, 시스템-동기화 신호는 측정 장치 입력(35)에 외부에서 제공된다. 서로 복수의 측정 장치(1)의 동기화를 위해, 이는 도 2에 관한 설명에서와 같이, 서로에 결합된 측정 장치들 중 하나에 대해 이행된다. 이 피드백 시스템-동기화 신호는 측정 장치(1)의 클록 신호에 대한 위상 위치를 결정하기 위한 기초를 제공한다.
예에서, 장치-내부 제 3 분배기를 구비한다. 그러나, 시스템-동기화-신호가 신호 측정-장치 출력에 연결될 수 있고 또다른 외부 분배기를 구비할 수 있음은 말할 것도 없다. 결정적 요인은 시스템-동기화 신호가 시스템-동기화 신호원으로부터 개별 위상 검출기에 각각 또는 연결된 측정 장치의 측정-장치 입력으로의 동일한 신호 경로를 이동한다.
이를 위해, 피드백된 시스템 동기화 신호 및 내부적으로 피드백된 클록 신호는 위상 검출기(27) 내에서 서로 비교된다. 서로에 대하여 이들 2 개의 신호의 위상 위치에서의 편차의 경우에, 제어 신호는 제 1 위상 검출기(15)의 경우에서와 같이 위상 검출기(27)에 의해 출력된다. 제어 신호는 제 2 위상-보정 소자(21)의 위상 천이기(28)에 제공된다. 그 결과, 피드백된 클록 신호 및 피드백된 시스템-동기화 신호가 무시할 수 있는 위상 차를 제공할 때까지, 위상 천이기(28)에 제공된 기준 신호는 위상-변위된다.
동일 위상 위치의 시스템-동기화 신호가 서로 동기화되도록 측정 장치(1)에 시스템-동기화 신호 피드백 라인(34)을 통해 각 경우에 제공되기 때문에, 시스템-동기화 신호 상의 위상 위치와 관련하여 클록 신호의 개별 장치-내부 교정은 동기 측정 장치를 발생한다. 또한, 위상 위치와 관련하여 이 방식으로 동기화된 개별 측정 장치의 클록 신호에 기초하여, 측정 장치(1)의 개별 측정-채널 어셈블리(2, 3, ...)에서 기준 신호의 위상 보정이 이행된다. 마지막으로, 서로에 결합되는, 모든 측정 장치(1)의 모든 측정-채널 어셈블리(2, 3, ...)는 위상 위치와 관련하여 동일하다. 그러므로 측정은 동일한 시각 계획으로 이행될 수 있다. 여기서, 복잡한 측정 임무를 제어하기 위해, 특히 블랭킹 펄스가 개별 클록 신호에 제공된다는 이점을 가진다. 다시 한번, 이 측정-장치-전역을 이행하기 위해, 블랭킹 펄스가 시스템-동기화 신호에 시스템-동기화 신호 발생기(30)에 의해 추가되는 것이 바람직하다. 이는 대응하는 장치(36)에 의해 판독되고, 그 결과 클록-신호 발생기(19)에 제공된다. 이는 시스템-동기화 신호의 블랭킹 펄스를 기초로 모든 측정 장치(1)의 클록 신호에 블랭킹 펄스를 발생시킨다. 따라서, 측정 장치(1)의 각각에, 개별 측정-채널 어셈블리(2, 3, ...)에 의해 평가될 수 있는 블랭킹 펄스는 동일 타이밍 포인트에 존재한다.
측정-장치 연결(33)은 또다른 점선의 측정 장치로 표시된 바와 같이 복수의 측정 장치(1', 1'', 1''')에 연결될 수 있다. 측정 장치(1', 1'', 1''', ...)의 서로에 대한 연결은 도 2에 도시되어 있다.
도 2의 하부에 도시된 측정 장치(1)는 다른 측정 장치(1', 1'')를 하는 경우, 도 1에 상세히 설명된 것과 그 구조에 있어 대응한다. 여기서, 측정 장치(1)는 "마스터"로서 기능하는 반면, 다른 측정 장치(1' 및 1'')는 소위 "슬레이브" 측정 장치라 불리는 바와 같이 동작된다.
한편으로는, 기준신호원(5)이 기초로 하는, 신호는 측정 장치(1)에 의해 복수의 측정 장치들의 조합 내에서 신호 발생기(7)에 의해 발생된다. 따라서, 측정 장치(1)의 기준-신호원(5)은 선택 스위치(9)를 경유하여 신호원(7)에 연결된다. 신호 발생기(7)에 의해 발생된 신호는 측정 장치(1')의 신호 입력(8)에 신호 출력(10)을 통해 그리고 측정 장치(1'')의 신호 입력(8)에 신호 출력(10)을 통해 인가된다. 따라서, 측정 장치(1',1'')의 선택 스위치(9)는 각각 다른 위치에 배열된다. 그러므로 신호 발생기(7)의 신호로부터 시작하여, 측정 장치(1, 1', 1'')의 모든 기준-신호원(5)은 동일 주파수 예를 들어 800 MHz의 기준 신호를 발생한다.
모든 측정 장치(1, 1', 1'')의 개별 채널 어셈블리(2, 3, ...)의 동기화를 위해, 클록 신호는 측정 장치(1)를 참고로 상세히 설명된 방식으로 개별 측정 장치(1, 1', 1'') 내에 발생된다. 장치 내에서 내부적으로 발생된 이 클록 신호는 각각의 측정 장치의 모든 측정-채널 어셈블리(2, 3, ...)의 내부 동기화를 허용한다.
대조적으로, 복수의 측정 장치(1, 1', 1'')의 동기화는 "마스터" 측정 장치(1)에 의해 추가로 발생된 시스템-동기화 신호를 통해 이행된다. 이 시스템-동기화 신호는 측정 장치(1)를 참고로 이미 설명된 바와 같이 발생되며 제 3 분배기(32)를 통해 복수의 출력 연결(33)에 제공된다. 각각의 경우에, 이들 출력 연결(33) 중 하나는 측정 장치(1)의 측정-장치 입력(35)에, 측정 장치(1')의 측정-장치 입력(35)에, 그리고 측정 장치(1'')의 측정-장치 입력(35)에 시스템-동기화 신호 피드백 케이블(34)을 통해 연결된다. 여기서 측정 장치 연결(35)로의 출력 연결(33)의 연결을 위해 사용된 케이블은 동일한 길이를 가진다. 그러므로 시스템-동기화 신호의 개별 측정 장치로의 지연 시간은 동일하다. 따라서, 각각의 제 2 위상-보정 소자(21)에 의한 측정 장치에서의 클록 신호의 위상 위치의 교정은 시스템-동기화 신호를 통해 가능하게 된다. 각각의 위상 보정된 클록 신호를 기초로 하여, 기준 신호의 위상 교정 및 이에 의한 측정 장치(1, 1', 1'')의 측정 채널 어셈블리(2, 3, ...)의 내부 동기화가 내부에서 이행되기 때문에, 모든 측정 장치(1, 1', 1'')의 모든 측정 채널 어셈블리는 결국 서로 동기화된다.
측정 장치의 동기화가 하나의 측정 장치의 설명한 개수의 측정-채널 어셈블리 또는 설명한 개수의 측정장치들에 제한되지 않음은 명백하다.
도 3은 서로에 대해 측정 채널 어셈블리(2, 3, ...) 각각 또는 장치들을 동기화하는데 필요한 신호들이 공통 기준 신호로부터 발생하는 방법을 예로서 설명한다. 예를 들어, 800 MHz의 기준 신호 Fref가 시작점이다. 이 신호는 높은 스펙트럼 순도를 가지며 클록 신호 Fsys 및 측정 채널 어셈블리(2, 3, ...)의 선택가능한 시간 래스터(raster)를 발생하기 위한 기초로서 사용된다. 클록 신호 Fsys 는 주파수 분주 기준 신호 Fref를 기초로 클록 신호 발생기(19)에 의해 발생되고 예를 들어 100 MHz의 주파수를 가진다. 타임스탬프 신호 Fts는 또한 이 클록 신호 Fsys 상에 중첩되고, 이는 예를 들어, 1 kHz의 주파수를 제공한다. 타임스탬프 신호의 발생에 따라, 클록 신호에서의 블랭킹 펄스는, 수정된 클록 신호 Fsys CLK가 클록-신호 발생기(19)에 의해 마지막으로 출력되기 전에, 클록 신호 발생기(19)에 의해 발생된다.
유사한 방식으로, 시스템-동기화 신호는 또한 기준 신호로부터 시작하여 발생된다. 여기서, 타임스탬프 신호는 시스템-동기화 신호 상에 또한 중첩될 수 있다. 이 중첩된 타임스탬프 신호를 기초로 하여, 시간에서 동일하게 개별 측정 장치들(1, 1', 1'')에서 모든 타임스탬프를 위치하는 것이 가능하다.
시스템-동기화 신호에 장치-전역 시스템 동기화를 통해, 개별 측정 장치들의 내부 지연 시간 차는 동위상 시스템-동기화 신호의 분배에 의해 보상된다. 이는 또한 측정-채널 어셈블리(2, 4, ...)를 향해 기준 신호의 다른, 내부 지연 시간에 대해 이행되기 때문에, 모든 측정 채널 어셈블리(2, 3, 4, ...)의 장치-전역 시스템 동기화가 달성된다.
본 발명은 예시적인 실시예에 제한되지 않는다. 특히, 유리한 방식으로 서로 도시된 예들의 개별 특징을 결합할 수 있다.
본 발명의 내용에 포함되어 있음.

Claims (22)

  1. 적어도 하나의 측정-채널 어셈블리(2, 3, 4)를 각각 가지고 복수의 측정 장치(1, 1', 1'')를 동기화하는 방법으로서,
    측정 장치(1)에 의해 시스템-동기화 신호를 발생시키는 단계;
    또다른 측정 장치(1', 1'') 및 발생 측정 장치(1) 자체로 시스템-동기화 신호를 제공하는 단계;
    각각의 측정 장치(1, 1,', 1'')에 또다른 클록 신호를 발생시키는 단계; 및
    시스템-동기화 신호의 위상 위치로 각각의 측정 장치(1, 1', 1'')의 클록 신호의 위상 위치를 보정하는 단계를 포함하며,
    모든 측정 장치(1, 1', 1'')로의 시스템-동기화 신호의 지연 시간은 동일하고,
    시스템-동기화 신호는 측정-장치 출력(33) 및 측정-장치 입력(35)을 통해 발생 측정 장치(1)로 외부에서 피드백되며,
    시스템-동기화 신호는 위상-보정 소자(21)로의 측정-장치 입력(35)을 통해 발생 측정 장치(1)로 피드백되고,
    측정 장치(1, 1', 1'') 내의 복수의 측정 채널 어셈블리(2, 3, 4)의 동기화를 위해, 각각의 측정 장치(1, 1', 1'')의 클록 신호의 위상 위치를 보정하는 단계 이후, 측정-채널 어셈블리(2, 3, 4)로 위상 보정된 클록 신호를 제공하는 단계가 구현되며,
    측정-채널 어셈블리(2, 3, 4)로의 클록 신호의 지연 시간은 동일한 길이를 가지는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  2. 제 1 항에 있어서,
    모든 측정 장치(1, 1', 1'')의 클록 신호의 위상 위치는 제공된 시스템-동기화 신호의 위상 위치로 보정되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  3. 제 1 항에 있어서,
    측정 장치(1, 1', 1'') 내의 복수의 측정 채널 어셈블리(2, 3, 4)의 동기화를 위해, 각각의 측정 장치(1, 1', 1'')의 클록 신호의 위상 위치를 보정하는 단계 이후,
    각각의 측정-채널 어셈블리(2, 3, 4)에 어셈블리 클록 신호를 발생시키는 단계; 및
    클록 신호의 위상 위치로 모든 측정-채널 어셈블리(2, 3, 4)에서의 어셈블리 클록 신호의 위상 위치를 보정하는 단계가 더 구현되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  4. 제 3 항에 있어서,
    기준 신호를 발생하고, 측정-채널 어셈블리(2, 3, 4)의 적어도 일부에서, 어셈블리 클록 신호가 기준 신호로부터 발생되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  5. 제 3 항에 있어서,
    측정-채널 어셈블리(2, 3, 4)의 적어도 일부에서, 어셈블리 클록 신호는 제어가능한 오실레이터에 의해 발생되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  6. 제 3 항에 있어서,
    위상 위치를 보정하기 위하여, 클록 신호 및 각각의 어셈블리 클록 신호, 또는 측정 채널 어셈블리(2, 3, 4)로부터 발생된 측정 채널 어셈블리의 출력 클록 신호는 위상 검출기(15)에 제공되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  7. 제 6 항에 있어서,
    제어가능한 위상 천이기(12)를 제어하기 위한 제어 신호는 위상 검출기(15)에 의해 발생되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  8. 제 6 항에 있어서,
    기준 신호가 측정-채널 어셈블리(2, 3, 4)의 제어가능한 위상 천이기(12)의 입력으로 제공되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  9. 제 6 항에 있어서,
    어셈블리 클록 신호는 제어가능한 오실레이터(12')에 의해 발생되고, 위상 검출기(15)의 제어 신호는 제어를 위해 제공되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  10. 제 3 항 내지 제 9 항 중 어느 한 항에 있어서,
    표시는 클록 신호 상에 중첩되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  11. 제 3 항 내지 제 9 항 중 어느 한 항에 있어서,
    클록 신호는 기준 신호로부터 발생되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  12. 클록 신호의 발생을 위한 클록-신호원(19), 적어도 하나의 측정-장치 출력에 연결되는 시스템-동기화 신호원, 및 클록 신호의 위상 위치를 매칭하기 위한 위상-보정 소자(21)를 구비하고,
    측정-장치 입력(35)이 측정-장치 입력(35)을 통해 외부에서 제공된 신호의 위상 위치로 클록 신호의 위상 위치를 매칭하기 위한 위상-보정 소자(21)에 연결되며,
    측정 장치는 적어도 2 개의 측정-채널 어셈블리(2, 3, 4)를 구비하고, 클록-신호원(19)은 동일한 신호-경로 길이의 연결 라인(17, 18)을 통해 각각 모든 측정-채널 어셈블리(2, 3, 4)에 연결되는 것을 특징으로 하는 측정 장치.
  13. 제 12 항에 있어서,
    기준-신호원(5)은 클록-신호원(19) 및 시스템-동기화-신호원(30)으로 각각 연결되는 것을 특징으로 하는 측정 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    각각의 측정-채널 어셈블리(2, 3, 4)는 클록 신호의 위상 위치로 어셈블리 클록 신호의 위상 위치를 매칭하기 위한 또다른 위상-보정 소자(11) 및 어셈블리 클록 신호의 발생을 위한 어셈블리-신호원(12, 12')을 구비하는 것을 특징으로 하는 측정 장치.
  15. 제 14 항에 있어서,
    모든 측정-채널 어셈블리(2, 3, 4)의 위상-보정 소자(11)는 위상 검출기(15)를 구비하는 것을 특징으로 하는 측정 장치.
  16. 제 15 항에 있어서,
    또다른 위상-보정 소자(11)는 위상 천이기(12) 또는 제어가능한 오실레이터(12')를 구비하고, 이는 위상 검출기(15)에 연결되는 것을 특징으로 하는 측정 장치.
  17. 제 16 항에 있어서,
    기준-신호원(5)은 모든 측정-채널 어셈블리(2, 3, 4)의 위상 천이기(12)의 입력 연결에 각각 연결되는 것을 특징으로 하는 측정 장치.
  18. 제 2 항에 있어서,
    측정 장치(1, 1', 1'') 내의 복수의 측정 채널 어셈블리(2, 3, 4)의 동기화를 위해, 각각의 측정 장치(1, 1', 1'')의 클록 신호의 위상 위치를 보정하는 단계 이후,
    각각의 측정-채널 어셈블리(2, 3, 4)에 어셈블리 클록 신호를 발생시키는 단계; 및
    클록 신호의 위상 위치로 모든 측정-채널 어셈블리(2, 3, 4)에서의 어셈블리 클록 신호의 위상 위치를 보정하는 단계가 더 구현되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  19. 제 4 항에 있어서,
    측정-채널 어셈블리(2, 3, 4)의 적어도 일부에서, 어셈블리 클록 신호는 제어가능한 오실레이터에 의해 발생되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  20. 제 4 항 또는 제 5 항에 있어서,
    위상 위치를 보정하기 위하여, 클록 신호 및 각각의 어셈블리 클록 신호, 또는 측정 채널 어셈블리(2, 3, 4)로부터 발생된 측정 채널 어셈블리의 출력 클록 신호는 위상 검출기(15)에 제공되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  21. 제 7 항에 있어서,
    기준 신호가 측정-채널 어셈블리(2, 3, 4)의 제어가능한 위상 천이기(12)의 입력으로 제공되는 것을 특징으로 하는 복수의 측정 장치의 동기화 방법.
  22. 삭제
KR1020107001755A 2007-07-26 2008-05-26 복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치 KR101449615B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007034988 2007-07-26
DE102007034988.4 2007-07-26
DE102007046300.8 2007-09-27
DE102007046300A DE102007046300A1 (de) 2007-07-26 2007-09-27 Verfahren zur Synchronisation von mehreren Messkanalbaugruppen und/oder Messgeräten sowie entsprechendes Messgerät
PCT/EP2008/004178 WO2009012834A2 (de) 2007-07-26 2008-05-26 Verfahren zur synchronisation von mehreren messkanalbaugruppen und/oder messgeräten sowie entsprechendes messgerät

Publications (2)

Publication Number Publication Date
KR20100050487A KR20100050487A (ko) 2010-05-13
KR101449615B1 true KR101449615B1 (ko) 2014-10-13

Family

ID=40157447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001755A KR101449615B1 (ko) 2007-07-26 2008-05-26 복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치

Country Status (7)

Country Link
US (1) US8565293B2 (ko)
EP (1) EP2171490B1 (ko)
JP (1) JP5323826B2 (ko)
KR (1) KR101449615B1 (ko)
CN (1) CN101939662B (ko)
DE (1) DE102007046300A1 (ko)
WO (1) WO2009012834A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621376B (zh) * 2012-03-16 2014-06-11 国网电力科学研究院武汉南瑞有限责任公司 一种高低电位多电学参量高精度同步测量方法及装置
DE102014203968A1 (de) 2014-03-05 2015-09-10 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Hallstadt Steuergerät für ein Mehrspannungsbordnetz eines Fahrzeugs
CN112929902A (zh) * 2020-04-28 2021-06-08 丁禹 一种采用通信联网平台的指定范围信号控制系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
KR100274300B1 (ko) 1995-08-25 2000-12-15 팔머 린다 알. 디지털 데이터 전송용 장치 및 방법
JP2002152864A (ja) 2000-11-09 2002-05-24 Haamorinku:Kk 制御・監視信号伝送システム
US20070168766A1 (en) * 2005-08-03 2007-07-19 Advantest Corporation Providing precise timing control between multiple standardized test instrumentation chassis

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778518B2 (ja) * 1987-08-10 1995-08-23 日本電信電話株式会社 Ｉｃテスト装置
JPH0814609B2 (ja) * 1987-09-22 1996-02-14 日本電信電話株式会社 Ｉｃテスト装置
JP3648396B2 (ja) * 1998-12-02 2005-05-18 トヨタ自動車株式会社 車両用のドアハンドル
JP2000347764A (ja) * 1999-06-08 2000-12-15 Hitachi Ltd Ｐｌｌを用いた回路ブロック接続方法および半導体集積回路接続方法
FI107481B (fi) * 1999-07-01 2001-08-15 Nokia Networks Oy Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä
DE10061167B4 (de) * 2000-11-30 2005-12-15 Infineon Technologies Ag Verfahren zur Erzeugung von Taktsignalen in einem Datenverarbeitungssystem mit einer Vielzahl von Datenkanälen und Anordnung zur Durchführung des Verfahrens
JP2002318638A (ja) * 2001-04-24 2002-10-31 Hitachi Ltd 情報処理システム及び半導体集積回路装置
DE10132925A1 (de) * 2001-06-12 2003-01-02 Bosch Gmbh Robert Türaussengriffanordnung
JP3539494B2 (ja) * 2001-06-13 2004-07-07 日本電気株式会社 クロック分配回路及び分配方法並びにクロック供給回路
JP4023598B2 (ja) * 2001-11-20 2007-12-19 株式会社日立製作所 半導体集積回路装置
JP4003453B2 (ja) * 2001-12-26 2007-11-07 アイシン精機株式会社 人体検出装置
ATE425606T1 (de) * 2002-08-30 2009-03-15 Ericsson Telefon Ab L M Verfahren und ausrüstung zur reduzierung von phasensprüngen beim umschalten zwischen synkronisationsquellen
JP2007158783A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd 入力クロックの位相補償装置
JP2008219216A (ja) * 2007-03-01 2008-09-18 Fujitsu Ltd クロック供給装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
KR100274300B1 (ko) 1995-08-25 2000-12-15 팔머 린다 알. 디지털 데이터 전송용 장치 및 방법
JP2002152864A (ja) 2000-11-09 2002-05-24 Haamorinku:Kk 制御・監視信号伝送システム
US20070168766A1 (en) * 2005-08-03 2007-07-19 Advantest Corporation Providing precise timing control between multiple standardized test instrumentation chassis

Also Published As

Publication number Publication date
WO2009012834A3 (de) 2009-07-30
EP2171490A2 (de) 2010-04-07
JP2010534962A (ja) 2010-11-11
DE102007046300A1 (de) 2009-01-29
US8565293B2 (en) 2013-10-22
EP2171490B1 (de) 2018-02-28
JP5323826B2 (ja) 2013-10-23
CN101939662B (zh) 2014-03-19
KR20100050487A (ko) 2010-05-13
US20100207674A1 (en) 2010-08-19
CN101939662A (zh) 2011-01-05
WO2009012834A2 (de) 2009-01-29

Similar Documents

Publication Publication Date Title
US6847691B2 (en) Time synchronizing system
CN101150316B (zh) 一种多通道时钟同步方法及系统
US7801258B2 (en) Aligning timebases to share synchronized periodic signals
JP5569299B2 (ja) 通信システム及び通信インタフェース装置、並びに同期方法
CN112214065B (zh) 设备同步校准方法、装置、设备及存储介质
EP2657806B1 (en) Signal source synchronization circuit
US9026402B2 (en) Method and apparatus for synchronization of test and measurement apparatuses
CN108023591B (zh) 独立数模转换器同步
US6836851B2 (en) Two-step synchronization method in which two modules are synchronized first by frequency followed by a synchronization in phase
KR101449615B1 (ko) 복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치
CN106612151A (zh) 一种多通道dds间同步输出设备及同步方法
US7499512B2 (en) Clock transmission apparatus for network synchronization between systems using an even-second clock and an Unshielded Twisted Pair (UTP)
JP2007163330A (ja) 時刻情報通信システム
US20070297546A1 (en) Signal synchronization system
KR101711543B1 (ko) 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치
US10778201B1 (en) System and method of creating periodic pulse sequences with defined absolute phase
US7482960B2 (en) Arrangement for the synchronous output of analog signals generated in two or more digital-to-analog converters
JP2008064467A (ja) 装置および試験装置
JP5039073B2 (ja) 基準周波数発生装置
CN117997335A (zh) 一种高精度多通道数字io模块同步及补偿方法
JPH0454745A (ja) 時刻同期方式
KR20030046686A (ko) 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치
CN115065360A (zh) 一种基于动态移相的秒脉冲高精度同步方法及系统
JP2006270542A (ja) 電波監視システム
JP2001197046A (ja) データ伝送方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 6