KR101711543B1 - 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치 - Google Patents

분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치 Download PDF

Info

Publication number
KR101711543B1
KR101711543B1 KR1020160015802A KR20160015802A KR101711543B1 KR 101711543 B1 KR101711543 B1 KR 101711543B1 KR 1020160015802 A KR1020160015802 A KR 1020160015802A KR 20160015802 A KR20160015802 A KR 20160015802A KR 101711543 B1 KR101711543 B1 KR 101711543B1
Authority
KR
South Korea
Prior art keywords
data
slave
encoder
logic unit
master
Prior art date
Application number
KR1020160015802A
Other languages
English (en)
Inventor
박민지
윤동근
현명한
유제택
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020160015802A priority Critical patent/KR101711543B1/ko
Application granted granted Critical
Publication of KR101711543B1 publication Critical patent/KR101711543B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3053Block-companding PCM systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3055Conversion to or from Modulo-PCM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명에 따른 데이터 엔코딩 장치는, 채널 및 싱크(sync) 데이터 동기화를 위한 DSSP(Dual Sync Start Pulse) 신호를 발생시켜 슬레이브 엔코더로 전달하는 통합 로직부; 상기 전달된 DSSP를 기준으로 마스터 엔코더와 동기화된 PCM(Pulse Coded Modulation) 싱크 클록을 생성하는 DSSP 수신 및 동기화 로직부; 및 상기 PCM 싱크 클록을 사용하여 상기 마스터 엔코더를 기준으로 채널과 프레임을 구성하는 제어신호를 초기화하고, 슬레이브 채널 데이터를 수집하여 상기 통합 로직부로 전달하는 슬레이브 PCM 로직부를 포함하고, 상기 통합 로직부는, 상기 슬레이브 PCM 로직부 및 마스터 PCM 로직부로부터 각각 상기 슬레이브 채널 데이터 및 마스터 채널 데이터를 수신하고, 메모리에 저장된 룩업 테이블을 기반하여 상기 슬레이브 채널 데이터 및 마스터 채널 데이터가 통합된 통합 데이터를 출력하고, 비동기 장치에서 발생할 수 있는 시간적 지연요소를 해소할 수 있다.

Description

분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치{AN APPARATUS FOR ENCODING DATA IN A DISTRIBUTED TELEMETRY ENCODER SYSTEM}
본 발명은 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치 및 엔코더 데이터 통합 기법에 관한 것이다.
탑재 공간의 제약이 있는 환경에서 하나의 원격측정장치로 계측할 수 있는 신호 수는 제한된다. 그러므로 분산형 원격측정장치를 이용해 공간적으로 분산되어 있는 신호를 계측할 필요성이 대두 되고 있다.
이와 관련하여 분산된 다수의 슬레이브 원격측정장치의 데이터를 마스터 원격측정장치 엔코더로 전송하고, 마스터 원격측정장치 엔코더는 유효데이터를 선별하여 최종적으로 통합 데이터를 생성하는 방법에 대한 구체적인 방법들에 대한 논의가 없는 실정이다.
따라서, 다수의 슬레이브 원격측정장치와 마스터 원격측정장치 간에 데이터를 교환하는 경우에도 상기 데이터 간에 동기화를 수행할 수 없다는 문제점이 있었다.
본 발명은 위 배경기술에 따라 새로운 기술 요구에 의하여 안출된 것으로, 다수의 슬레이브 원격측정장치와 마스터 원격측정장치 간에 데이터를 교환하는 경우 데이터 간 동기화를 수행하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 데이터 엔코딩 장치는, 채널 및 싱크(sync) 데이터 동기화를 위한 DSSP(Dual Sync Start Pulse) 신호를 발생시켜 슬레이브 엔코더로 전달하는 통합 로직부; 상기 전달된 DSSP를 기준으로 마스터 엔코더와 동기화된 PCM(Pulse Coded Modulation) 싱크 클록을 생성하는 DSSP 수신 및 동기화 로직부; 및 상기 PCM 싱크 클록을 사용하여 상기 마스터 엔코더를 기준으로 채널과 프레임을 구성하는 제어신호를 초기화하고, 슬레이브 채널 데이터를 수집하여 상기 통합 로직부로 전달하는 슬레이브 PCM 로직부를 포함하고, 상기 통합 로직부는, 상기 슬레이브 PCM 로직부 및 마스터 PCM 로직부로부터 각각 상기 슬레이브 채널 데이터 및 마스터 채널 데이터를 수신하고, 메모리에 저장된 룩업 테이블을 기반하여 상기 슬레이브 채널 데이터 및 마스터 채널 데이터가 통합된 통합 데이터를 출력하고, 비동기 장치에서 발생할 수 있는 시간적 지연요소를 해소할 수 있다.
일 실시예에 따르면, 상기 통합 로직부는, 상기 룩업 테이블에 기반하여 상기 슬레이브 채널 데이터 및 마스터 채널 데이터가 포함된 복수의 채널들 중 어느 하나의 채널을 선택하여 출력할 수 있다.
일 실시예에 따르면, 상기 복수의 채널들은 동기에 맞춰 수신되는 제1 내지 제n채널 데이터를 포함하고, 상기 제1 내지 제n채널 데이터는 n개의 버퍼에 저장되고, 상기 룩업 테이블에 기반하여 상기 제1 내지 제n채널 데이터 중 어느 하나의 채널 데이터를 선택하고, 상기 선택된 채널 데이터를 시프트 버퍼에 저장하고, 상기 저장된 채널 데이터는 시프트 연산을 통해 상기 통합 데이터로 출력될 수 있다.
일 실시예에 따르면, 상기 제1 내지 제n채널 데이터가 선택되는 비율에 해당하는 제1 내지 제n배율은 서로 다른 값을 가지고, 시간에 따라 가변이고, 상기 제1 내지 제n배율은 상기 룩업 테이블에 저장될 수 있다.
일 실시예에 따르면, 상기 통합 로직부는, 상기 제어신호의 초기화 시점에 맞추어 슬레이브 엔코더 제어신호를 허용오차 범위 내에 초기화하여, 상기 슬레이브 엔코더와 마스터 엔코더의 데이터 비트를 동기화할 수 있다.
일 실시예에 따르면, 상기 슬레이브 엔코더와 마스터 엔코더의 PCM 데이터 출력을 위한 클록 동기화를 위해 상기 슬레이브 엔코더와 마스터 엔코더 간 출력 데이터 시간 차가 상기 클록 동기화를 위한 클록 주기의 0.5배 이내가 되고, 상기 클록 동기화를 위한 주파수는 1.024MHz이고, 상기 출력 데이터 시간 차는 0.48828125μs 이내가 되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 상기 DSSP 수신 및 동기화 로직부는, 32.768MHz의 PLL(Phased Lock Loop) 클록 신호로부터 상기 마스터 엔코더의 클록 신호와 동기화되어 분주되는 1.024MHZ, 2.048MHz, 4.096MHz, 8.192MHz 클록 신호를 발생시키는 Division SYNC 로직부를 더 포함할 수 있다.
일 실시예에 따르면, 상기 DSSP 신호 수신 시점 이후에 상기 1.024MHZ, 2.048MHz, 4.096MHz, 8.192MHz의 클록 신호 및 상기 PLL 클록 신호가 모두 하강 에지(falling edge)가 될 때 상기 싱크 클록을 생성하여, 상기 슬레이브 엔코더 및 상기 마스터 엔코더의 PCM 출력들의 시간 차는 상기 클록 주기의 0.5배 이내인 것을 특징으로 할 수 있다.
본 발명에 따르면, 분산형 원격측정 엔코더 데이터 통합 기법을 분산형 원격측정장치에 적용하였을 시, 비동기 장치에서 발생할 수 있는 시간적 지연요소를 해소할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 마스터 및 슬레이브 엔코더 간 동기화 클럭을 생성하는 기법을 사용하여 분산형 원격측정장치로부터 계측되는 데이터를 동기화시킬 수 있다는 장점이 있다.
또한, 본 발명에 따르면, 슬레이브 원격측정장치에서 출력되는 데이터를 마스터 원격측정장치에서 일정 시간마다 통합 데이터 프레임을 구성함으로써, 하나의 원격측정장치에서 지연요소 없이 신호를 계측할 수 있다는 장점이 있다.
도 1은 본 발명과 관련된 PCM 엔코더의 구성도를 도시한다.
도 2는 본 발명에 따른 통합 PCM 데이터를 구성하는 방법을 도시한다.
도 3은 본 발명에 따른 512채널 데이터를 출력하는 n개 엔코더의 데이터를 룩업 테이블(Lookup Table)을 이용하여 채널별로 선정하여 최종 통합데이터를 출력하는 방법을 도시한다.
도 4는 본 발명에 따른 룩업 테이블을 이용하여 채널 단위로 데이터를 선정하고, 최종 통합데이터를 출력하는 방법을 도시한다.
도 5는 본 발명에 따른 마스터 엔코더와 슬레이브 엔코더를 포함하는 데이터 엔코딩 장치를 도시한다.
도 6은 본 발명에 따른 슬레이브 엔코더에 포함되는 분할(Division) 싱크 로직부의 입출력 인터페이스를 도시한다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 명세서에서 사용한 용어는 단지 특정한 실시 예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.
제1, 제2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈", "블록" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
이하 첨부된 도면을 참조하여 본 발명에 따른 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치 및 엔코더 데이터 통합 기법을 상세하게 설명하기로 한다.
도 1은 본 발명과 관련된 PCM 엔코더의 구성도를 도시한다. 이와 관련하여, IRIG-106 Telemetry Standards가 적용될 수 있다. 상기 PCM 엔코더(100)는 신호조절기(110), 신호조절기 MUX부(120), Gain 조절기(130), A/D 변환기(140) 및 제어 로직부(150)를 포함한다.
상기 신호조절기(110)는 상기 PCM 엔코더(100)로 입력되는 외부 아날로그 신호 및 디스크리트 신호 레벨을 적절히 조절한다.
상기 신호조절기 MUX부(120)는 다중 채널 입력을 선택하여 상기 외부 아날로그를 PAM 신호로 변환한다. 상기 Gain 조절기(130)는 입력 신호의 Gain 값을 프로그램으로 제어하고 Gain 영점조정 및 Gain 값을 조절한다. 상기 A/D 변환기(140)는 Gain 값이 조절된 PAM 신호를 12비트 해상도를 가진 디지털 신호로 변환한다. 상기 제어 로직부(150)는 A/D 변환기의 2의 보수 형태를 가진 12비트 디지털 신호를 10비트 해상도의 Binary offset 디지털신호로 변환하고 동기부호, 아날로그 데이터, 디스크리트 데이터 및 시리얼 데이터를 NRZ-L 부호레벨 형태의 프레임 단위로 출력한다.
한편, 본 발명에서는 분산형 원격측정 엔코더에서 출력되는 데이터를 통합하되, Lookup Table을 사용하여 어떤 엔코더의 데이터를 최종 통합데이터로 출력할지를 결정하는 방법을 제안한다. 각 엔코더에서 출력되는 데이터량과 최종적으로 통합되어 출력되는 데이터량은 동일하다. 예를 들어 세 개의 엔코더를 사용할 경우, Lookup Table정보에 의해 선택 된 엔코더 1의 데이터량은 0.3, 엔코더 2의 데이터량은 0.2, 엔코더 3의 데이터량은 0.5로 설정될 수 있으며, 이에 따른 최종 통합데이터량은 1이 된다. 이렇듯, 본 발명은 각 엔코더의 데이터량 비율을 용도에 맞게 가변적으로 구성한다.
이와 관련하여, 도 2는 본 발명에 따른 통합 PCM 데이터를 구성하는 방법을 도시한다. 또한, 도 3은 본 발명에 따른 512채널 데이터를 출력하는 n개 엔코더의 데이터를 룩업 테이블(Lookup Table)을 이용하여 채널별로 선정하여 최종 통합데이터를 출력하는 방법을 도시한다.
한편, 도 4는 본 발명에 따른 룩업 테이블을 이용하여 채널 단위로 데이터를 선정하고, 최종 통합데이터를 출력하는 방법을 도시한다. 이때, 채널 단위는 10비트일 수 있다. 먼저, TLM(Telemetry) #1에서 TLM #n까지의 PCM 데이터를 1.024MHz에 동기를 맞추어 수신하고 각 데이터를 채널단위(10bit)로 buffer(TLM#1_Enc Buffer ~ TLM#n_Enc Buffer)에 저장한다. 데이터를 저장함과 동시에 Lookup Table의 정보를 읽어 최종 출력될 유효데이터를 판단하며, 그 데이터를 시프트 버퍼(Shift buffer)로 저장한다. 마지막으로 Shift buffer에 저장된 유효데이터를 Shift 연산을 통해 최종 통합데이터로 출력한다.
한편, 도 5는 본 발명에 따른 마스터 엔코더와 슬레이브 엔코더를 포함하는 데이터 엔코딩 장치를 도시한다. 이와 관련하여, 분산형 원격측정 엔코더에서 출력되는 데이터를 선별적으로 선택하여 최종 통합데이터로 구성하기 위해서는 각각의 엔코더에서 출력되는 PCM 데이터의 동기화 여부가 가장 중요한 요소이다. 따라서 본 발명에서는 정밀 오실레이터(오차율 1ppm급)를 사용하여 비동기 장치 간 동기오차를 최소화 하였으며, 마스터 엔코더에서 DSSP(Dual Sync Start Pulse) 신호를 생성하고, 이를 슬레이브 엔코더에 전달하는 방식으로 각 엔코더 간 데이터 채널동기를 맞추었다.
본 발명 시스템의 제어 및 데이터 신호 흐름은 다음과 같다. 먼저 마스터 엔코더 통합 로직에서 채널 및 Sync 데이터 동기화를 위한 DSSP 신호를 발생시켜 RS-485 통신을 통해 슬레이브 엔코더로 전달한다. 그 다음 슬레이브 엔코더 “DSSP 수신 및 동기화 로직부”에서는 수신한 DSSP를 기준으로 마스터 엔코더 “PCM 로직부”와 동기화 된 ‘PCM sync Clock’을 생성한다. 이 때 슬레이브 엔코더 “PCM 로직부“에서는 마스터 엔코더와 슬레이브 엔코더 간 실시간 동기를 맞추기 위해 “DSSP 수신 및 동기화 로직부”에서 생성된 Clock 신호를 사용하여 마스터 엔코더 “PCM 로직부“를 기준으로 채널과 프레임을 구성하는 제어신호를 초기화 한다. 이로써 슬레이브 엔코더 ”PCM 로직부“는 초기화 과정을 거치고, MUX Address Control을 수행하여 각 채널데이터를 수집하여 마스터 엔코더 ”통합 로직부“로 전달한다. 마지막으로 마스터 엔코더 ”통합 로직부“에서는 마스터 및 슬레이브 엔코더 “PCM 로직부”로부터 데이터를 수신하고 Lookup Table을 참조하여 실시간으로 데이터를 통합하여 출력한다.
전술된 바와 같은 제어 및 데이터 신호 흐름을 상기 데이터 엔코딩 장치(300)의 각 구성 부분과 관련하여 살펴보면 다음과 같다. 한편, 상기 데이터 엔코딩 장치(300)는 마스터 엔코더(400) 및 슬레이브 엔코더(500)를 포함한다. 한편, 상기 마스터 엔코더(400)는 통합 로직부(410) 및 마스터 PCM 로직부(420)를 포함한다. 또한, 상기 슬레이브 엔코더(500)는 DSSP 수신 및 동기화 로직부(510) 및 슬레이브 PCM 로직부(520)를 포함한다.
상기 통합 로직부(410)는 채널 및 싱크(sync) 데이터 동기화를 위한 DSSP(Dual Sync Start Pulse) 신호를 발생시켜 상기 슬레이브 엔코더(500)로 전달한다.
상기 마스터 PCM 로직부(420)는 마스터 채널 데이터를 상기 통합 로직부(410)로 전달하여, 상기 통합 로직부(410)가 통합 데이터를 출력하도록 한다.
상기 DSSP 수신 및 동기화 로직부(510)는 상기 PCM 싱크 클록을 사용하여 상기 마스터 엔코더를 기준으로 채널과 프레임을 구성하는 제어신호를 초기화한다. 또한, 상기 DSSP 수신 및 동기화 로직부(510)는 슬레이브 채널 데이터를 수집하여 상기 통합 로직부(410)로 전달한다.
또한, 상기 통합 로직부(410)는 상기 슬레이브 PCM 로직부(520) 및 마스터 PCM 로직부(410)로부터 각각 상기 슬레이브 채널 데이터 및 마스터 채널 데이터를 수신하고, 메모리에 저장된 룩업 테이블을 기반하여 상기 슬레이브 채널 데이터 및 마스터 채널 데이터가 통합된 통합 데이터를 출력한다.
또한, 상기 통합 로직부(410)는 도 2에 도시된 바와 같이, 상기 룩업 테이블에 기반하여 상기 슬레이브 채널 데이터 및 마스터 채널 데이터가 포함된 복수의 채널들 중 어느 하나의 채널을 선택할 수 있다.
한편, 상기 복수의 채널들은 도 3 및 도 4에 도시된 바와 같이, 동기에 맞춰 수신되는 제1 내지 제n채널 데이터를 포함하고, 상기 제1 내지 제n채널 데이터는 n개의 버퍼에 저장된다. 이때, 상기 룩업 테이블에 기반하여 상기 제1 내지 제n채널 데이터 중 어느 하나의 채널 데이터를 선택하고, 상기 선택된 채널 데이터를 시프트 버퍼에 저장하고, 상기 저장된 채널 데이터는 시프트 연산을 통해 상기 통합 데이터로 출력된다. 이와 관련하여, 상기 제1 내지 제n채널 데이터가 선택되는 비율에 해당하는 제1 내지 제n배율은 서로 다른 값을 가지고, 시간에 따라 가변이고, 상기 제1 내지 제n배율은 상기 룩업 테이블에 저장된다.
한편, 상기 통합 로직부(410)는 상기 제어신호의 초기화 시점에 맞추어 슬레이브 엔코더 제어신호를 허용오차 범위 내에 초기화하여, 상기 슬레이브 엔코더와 마스터 엔코더의 데이터 비트를 동기화한다.
이와 관련하여, 상기 슬레이브 엔코더와 마스터 엔코더의 데이터 비트를 동기화하는 구체적인 방법에 대해 살펴보면 다음과 같다.
즉, 본 발명에서는 다수 엔코더 “PCM 로직부”에서 채널과 비트제어 관련 신호를 같은 시점에 초기화하여 각 엔코더 간의 데이터를 동기화하는 방법을 제안한다. 즉, 마스터 엔코더 제어신호 초기화 시점에 맞추어 슬레이브 엔코더 제어신호를 허용오차 범위 내에 초기화하여 동기화를 이루는 방법이다.
마스터 엔코더 PCM 데이터 동작을 기준으로 하여 채널과 비트제어 관련신호가 초기화되는 시점에 맞추어 DSSP를 발생시키면, 슬레이브 엔코더에서는 DSSP 신호를 감지하여 수신하게 된다. 이때, 각각의 슬레이브 엔코더에서도 채널과 비트제어 관련신호를 초기화 시킨다. 더욱이 DSSP 신호는 5ms 주기로 발생하여 채널 및 비트제어 관련신호를 초기화 시켜주므로 오실레이터 신뢰도 오차에서 발생되는 누적오차를 없애준다. 뿐만 아니라 DSSP는 프레임 제일 후반부 채널(Sync 채널)에서 발생하도록 설계하여 계측데이터를 처리하는데 영향을 주지 않는 특징이 있다.
다음은, 데이터 동기화 방법과 관련하여 데이터 동기화 로직설계 방법에 대하여 살펴보기로 한다.
먼저, 비트제어 신호 동기화 로직에 대해 살펴보자. 마스터 엔코더에서 DSSP 신호를 발생하고 이 시점을 기준으로 1.024MHz의 전송클럭에 맞춰 1.5Clock(=1.46484375μs) 후에 비트제어 신호를 0으로 초기화 시킨다. 슬레이브 엔코더에서도 DSSP 신호를 수신하여 초기화 관련 자체 제어신호(Sync DSSP)를 만듦과 동시에 1.5Clock(=1.46484375μs) 후에 비트제어 신호를 초기화 하여 비트 동기를 맞춘다.
다음으로, 채널제어 신호 동기화 로직에 대해 살펴보자. 마스터 엔코더 채널제어 신호인 Chan_cnt의 초기화는 DSSP 발생 후 2.9296875μs 후에 초기화 된다. 슬레이브 엔코더에도 2.9296875μs 후에 초기화하여 채널제어 신호를 초기화하여 마스터, 슬레이브 엔코더 간 채널 동기를 맞춘다.
다음으로, 마스터, 슬레이브 엔코터 간 CLOCK 동기화 로직에 대해 살펴보자. 마스터와 슬레이브 엔코더 간 비트 및 채널이 동기화 되더라도 PCM 데이터를 출력하고 Buffer에 저장하는 CLOCK(1.024MHz)이 동기화되지 않으면 실시간으로 데이터를 통합할 수 없다. 이는 마스터 및 슬레이브 엔코더 “PCM 로직부”에서는 1.024MHz CLOCK의 rising edge에서 데이터를 출력하는 데에 반하여, 마스터 엔코더 ”통합 로직부“에서는 1.024MHz CLOCK의 falling edge에서 데이터를 Buffer에 저장하기 때문에 발생하는 문제이다. 즉, 이러한 문제점을 해결하기 위해서는 마스터 엔코더와 슬레이브 엔코더 간 출력 데이터 시간 차가 0.5CLOCK(0.48828125μs) 이내가 되도록 로직을 설계할 수 있다. 즉, 도 5에 도시된 바와 같이, 상기 슬레이브 엔코더(500)와 마스터 엔코더(400)의 PCM 데이터 출력을 위한 클록 동기화를 위해 상기 슬레이브 엔코더(500)와 마스터 엔코더(400) 간 출력 데이터 시간 차가 상기 클록 동기화를 위한 클록 주기의 0.5배 이내가 된다. 이때, 상기 클록 동기화를 위한 주파수는 1.024MHz이고, 상기 출력 데이터 시간 차는 0.48828125μs 이내가 되는 것을 특징으로 할 수 있다.
이와 관련하여, 도 6은 본 발명에 따른 슬레이브 엔코더에 포함되는 분할(Division) 싱크 로직부의 입출력 인터페이스를 도시한다.
도 6에 도시된 바와 같이, “Division SYNC 로직부“를 슬레이브 엔코더에 설계하여 DSSP를 수신하도록 할 수 있다. 한편, 도 5 및 도 6을 참조하면, 상기 DSSP 수신 및 동기화 로직부(510)는, 32.768MHz의 PLL(Phased Lock Loop) 클록 신호로부터 상기 마스터 엔코더의 클록 신호와 동기화되어 분주되는 1.024MHZ, 2.048MHz, 4.096MHz, 8.192MHz 클록 신호를 발생시키는 Division SYNC 로직부(600)를 더 포함할 수 있다. 이와 관련하여, 상기 Division SYNC 로직부(600)는 DSSP 신호 수신 시점 이후에 상기 1.024MHZ, 2.048MHz, 4.096MHz, 8.192MHz의 클록 신호 및 상기 PLL 클록 신호가 모두 하강 에지(falling edge)가 될 때 상기 싱크 클록을 생성할 수 있다. 상기 슬레이브 엔코더 및 상기 마스터 엔코더의 PCM 출력들의 시간 차는 상기 클록 주기의 0.5배 이내인 것을 특징으로 할 수 있다. 결론적으로, 상기 Division SYNC 로직부(600)는 다수의 CLOCK을 사용하여 동기화 CLOCK을 생성하는 방식을 사용하여, 마스터 엔코더 PCM 출력과 슬레이브 엔코더 PCM출력의 시간 차를 데이터 통합가능 한 시간차(0.5CLOCK(0.48828125μs) 이내)가 되도록 하는 기능을 한다.
한편, 전술된 본 발명의 실시예들 중 적어도 하나에 따르면, 분산형 원격측정 엔코더 데이터 통합 기법을 분산형 원격측정장치에 적용하였을 시, 비동기 장치에서 발생할 수 있는 시간적 지연요소를 해소할 수 있는 장점이 있다.
또한, 본 발명의 실시예들 중 적어도 하나에 따르면, 마스터 및 슬레이브 엔코더 간 동기화 클럭을 생성하는 기법을 사용하여 분산형 원격측정장치로부터 계측되는 데이터를 동기화시킬 수 있다는 장점이 있다.
또한, 본 발명의 실시예들 중 적어도 하나에 따르면, 슬레이브 원격측정장치에서 출력되는 데이터를 마스터 원격측정장치에서 일정 시간마다 통합 데이터 프레임을 구성함으로써, 하나의 원격측정장치에서 지연요소 없이 신호를 계측할 수 있다는 장점이 있다.
소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능 뿐만 아니라 각각의 구성 요소들은 별도의 소프트웨어 모듈로도 구현될 수 있다. 상기 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 작동을 수행할 수 있다. 적절한 프로그램 언어로 쓰여진 소프트웨어 어플리케이션으로 소프트웨어 코드가 구현될 수 있다. 상기 소프트웨어 코드는 메모리에 저장되고, 제어부(controller) 또는 프로세서(processor)에 의해 실행될 수 있다.
100: PCM 엔코더 110: 신호조절기
120: 신호조절기 MUX부 130: Gain 조절기
140: A/D 변환기 150: 제어 로직부
300: 데이터 엔코딩 장치
400: 마스터 엔코더 410: 통합 로직부
420: 마스터 PCM 로직부
500: 슬레이브 엔코더 510: DSSP 수신 및 동기화 로직부
520: 슬레이브 PCM 로직부

Claims (8)

  1. 데이터 엔코딩 장치에 있어서,
    채널 및 싱크(sync) 데이터 동기화를 위한 DSSP(Dual Sync Start Pulse) 신호를 발생시켜 슬레이브 엔코더로 전달하는 통합 로직부;
    마스터 채널 데이터를 상기 통합 로직부로 전달하여, 상기 통합 로직부가 통합 데이터를 출력하도록 하는 마스터 PCM 로직부;
    상기 전달된 DSSP를 기준으로 마스터 엔코더와 동기화된 PCM(Pulse Coded Modulation) 싱크 클록을 생성하는 DSSP 수신 및 동기화 로직부; 및
    상기 PCM 싱크 클록을 사용하여 상기 마스터 엔코더를 기준으로 채널과 프레임을 구성하는 제어신호를 초기화하고, 슬레이브 채널 데이터를 수집하여 상기 통합 로직부로 전달하는 슬레이브 PCM 로직부를 포함하고,
    상기 통합 로직부는, 상기 슬레이브 PCM 로직부 및 상기 마스터 PCM 로직부로부터 각각 상기 슬레이브 채널 데이터 및 상기 마스터 채널 데이터를 수신하고, 메모리에 저장된 룩업 테이블을 기반하여 상기 슬레이브 채널 데이터 및 상기 마스터 채널 데이터가 통합된 상기 통합 데이터를 출력하는, 데이터 엔코딩 장치.
  2. 제1항에 있어서,
    상기 통합 로직부는,
    상기 룩업 테이블에 기반하여 상기 슬레이브 채널 데이터 및 마스터 채널 데이터가 포함된 복수의 채널들 중 어느 하나의 채널을 선택하여 출력하는, 데이터 엔코딩 장치.
  3. 제2항에 있어서,
    상기 복수의 채널들은 동기에 맞춰 수신되는 제1 내지 제n채널 데이터를 포함하고, 상기 제1 내지 제n채널 데이터는 n개의 버퍼에 저장되고, 상기 룩업 테이블에 기반하여 상기 제1 내지 제n채널 데이터 중 어느 하나의 채널 데이터를 선택하고, 상기 선택된 채널 데이터를 시프트 버퍼에 저장하고, 상기 시프트 버퍼에 저장된 채널 데이터는 시프트 연산을 통해 상기 통합 데이터로 출력되는, 데이터 엔코딩 장치.
  4. 제3항에 있어서,
    상기 제1 내지 제n채널 데이터가 선택되는 비율에 해당하는 제1 내지 제n배율은 서로 다른 값을 가지고, 시간에 따라 가변이고, 상기 제1 내지 제n배율은 상기 룩업 테이블에 저장되는, 데이터 엔코딩 장치.
  5. 제1항에 있어서,
    상기 통합 로직부는,
    상기 제어신호의 초기화 시점에 맞추어 슬레이브 엔코더 제어신호를 허용오차 범위 내에 초기화하여, 상기 슬레이브 엔코더와 마스터 엔코더의 데이터 비트를 동기화하는, 데이터 엔코딩 장치.
  6. 제5항에 있어서,
    상기 슬레이브 엔코더와 마스터 엔코더의 PCM 데이터 출력을 위한 클록 동기화를 위해 상기 슬레이브 엔코더와 마스터 엔코더 간 데이터 출력 시간 차가 상기 클록 동기화를 위한 클록 주기의 0.5배 이내가 되고,
    상기 클록 동기화를 위한 주파수는 1.024MHz이고, 상기 데이터 출력 시간 차는 0.48828125μs 이내가 되는 것을 특징으로 하는, 데이터 엔코딩 장치.
  7. 제6항에 있어서,
    상기 DSSP 수신 및 동기화 로직부는,
    32.768MHz의 PLL(Phased Lock Loop) 클록 신호로부터 상기 마스터 엔코더의 클록 신호와 동기화되어 분주되는 1.024MHZ, 2.048MHz, 4.096MHz, 8.192MHz 클록 신호를 발생시키는 Division SYNC 로직부를 더 포함하는, 데이터 엔코딩 장치.
  8. 제7항에 있어서,
    상기 DSSP 신호 수신 시점 이후에 상기 1.024MHZ, 2.048MHz, 4.096MHz, 8.192MHz의 클록 신호 및 상기 PLL 클록 신호가 모두 하강 에지(falling edge)가 될 때 상기 싱크 클록을 생성하여, 상기 슬레이브 엔코더 및 상기 마스터 엔코더의 PCM 데이터 출력들의 시간 차는 상기 클록 주기의 0.5배 이내인 것을 특징으로 하는, 데이터 엔코딩 장치.
KR1020160015802A 2016-02-11 2016-02-11 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치 KR101711543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160015802A KR101711543B1 (ko) 2016-02-11 2016-02-11 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160015802A KR101711543B1 (ko) 2016-02-11 2016-02-11 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치

Publications (1)

Publication Number Publication Date
KR101711543B1 true KR101711543B1 (ko) 2017-03-02

Family

ID=58427063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160015802A KR101711543B1 (ko) 2016-02-11 2016-02-11 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치

Country Status (1)

Country Link
KR (1) KR101711543B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111161524A (zh) * 2019-12-11 2020-05-15 北京东方计量测试研究所 一种测试装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101183118B1 (ko) * 2011-04-25 2012-09-19 국방과학연구소 군집 비행 물체를 위한 무선 분산 측정 장치 및 방법
JP2015130656A (ja) * 2014-01-08 2015-07-16 タタ コンサルタンシー サービシズ リミテッドTATA Consultancy Services Limited データ圧縮のシステム及び方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101183118B1 (ko) * 2011-04-25 2012-09-19 국방과학연구소 군집 비행 물체를 위한 무선 분산 측정 장치 및 방법
JP2015130656A (ja) * 2014-01-08 2015-07-16 タタ コンサルタンシー サービシズ リミテッドTATA Consultancy Services Limited データ圧縮のシステム及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111161524A (zh) * 2019-12-11 2020-05-15 北京东方计量测试研究所 一种测试装置
CN111161524B (zh) * 2019-12-11 2022-03-04 北京东方计量测试研究所 一种测试装置

Similar Documents

Publication Publication Date Title
US10007639B2 (en) PLL system with master and slave devices
US9521636B2 (en) Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
CN102882673B (zh) 多通道高速dac同步实现方法
CN108233906B (zh) 一种基于adc的开机确定性延时系统及方法
CN106301378B (zh) 一种高速dac同步方法及电路
Hartwich et al. The configuration of the CAN bit timing
US9094908B1 (en) Device and method for synchronization in a mobile communication system
CN114567926A (zh) 一种用于无线分布式测试系统的时钟同步和触发装置
CN110958018A (zh) 一种生成多频率同步时钟系统设计方法
US6118314A (en) Circuit assembly and method of synchronizing plural circuits
CN108023591B (zh) 独立数模转换器同步
JP4542286B2 (ja) 並列信号自動位相調整回路
CN106612151A (zh) 一种多通道dds间同步输出设备及同步方法
KR101711543B1 (ko) 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치
CN102244926B (zh) 帧时序控制器以及帧时序控制方法
KR20140147179A (ko) 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치
JP2011066621A (ja) データ転送装置
US7139348B1 (en) Distributed clock network using all-digital master-slave delay lock loops
CN111357243B (zh) 总线系统的用户设备、运行方法及总线系统
CN111641414B (zh) 一种基于群延迟滤波器的dac多芯片同步装置
KR101449615B1 (ko) 복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치
KR20160053348A (ko) 멀티 칩 시스템에서 칩들 간의 클럭 신호의 위상차 보상방법 및 장치
JP2693758B2 (ja) フレームパルス発生方式
CN115220334B (zh) 一种高精度时延调整的秒脉冲输出装置
US20230238975A1 (en) Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 4