JP2010534962A - 幾つかのチャネル測定部品及び/又は測定装置を同期させる方法並びに対応する測定装置 - Google Patents

幾つかのチャネル測定部品及び/又は測定装置を同期させる方法並びに対応する測定装置 Download PDF

Info

Publication number
JP2010534962A
JP2010534962A JP2010517280A JP2010517280A JP2010534962A JP 2010534962 A JP2010534962 A JP 2010534962A JP 2010517280 A JP2010517280 A JP 2010517280A JP 2010517280 A JP2010517280 A JP 2010517280A JP 2010534962 A JP2010534962 A JP 2010534962A
Authority
JP
Japan
Prior art keywords
clock signal
signal
component
phase
channel measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010517280A
Other languages
English (en)
Other versions
JP5323826B2 (ja
Inventor
ホルズマン,ゴットフリード
ミッテルマイアー,フェルナー
シュテインガー,アントン
Original Assignee
ローデ ウント シュワルツ ゲーエムベーハー ウント コー カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローデ ウント シュワルツ ゲーエムベーハー ウント コー カーゲー filed Critical ローデ ウント シュワルツ ゲーエムベーハー ウント コー カーゲー
Publication of JP2010534962A publication Critical patent/JP2010534962A/ja
Application granted granted Critical
Publication of JP5323826B2 publication Critical patent/JP5323826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Measuring Phase Differences (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

本発明は、チャネル測定部品(2、3、4)を同期させる方法及び測定装置に関する。基準信号は、基準信号源(5)により生成される。基準信号は測定装置(1)の個々のチャネル測定部品(2、3、4)に供給される。クロック生成器(19)は、低周波数でクロック信号を生成するために用いられる。クロック信号生成器(19)は、同一長の各接続線(17、18)により各チャネル測定部品(2、3、4)に接続される。クロック信号は、各チャネル測定部品(2、3、4)内の基準信号の位相を補正するための位相補正要素(11)を通じて供給される。

Description

本発明は、少なくとも1つの測定装置の幾つかのチャネル測定部品、幾つかの測定装置を同期させる方法並びに対応する測定装置に関する。
測定は、例えば現代の移動体無線システムでは、単一チャネル又は比較的不正確な同期を有する複数のチャネルの何れかで動作する移動体無線測定装置により実施されている。同期は、例えば約10MHzの範囲内の同期信号を介して実施される。しかしながら、この種の同期は、現在の移動体無線方法における測定には十分ではない。この環境では、10ナノ秒以下の精度の同期が要求される。
従って、本発明の目的は、測定装置の幾つかのチャネル測定部品、幾つかの測定装置を同期させる方法並びに関連する測定装置を提供する。ここで、同期は知られている測定装置との比較により向上される。
上記目的は、請求項13及び19の特徴を有する本発明による測定装置並びに請求項1及び10の特徴を有する方法により達成される。
本発明による測定装置は、幾つかのチャネル測定部品を同期させ、少なくとも2つのチャネル測定部品を有する。測定装置内で、クロック信号がクロック信号源により生成される。クロック信号を生成するクロック信号源は、クロック信号がチャネル測定部品に供給されるように、接続線を介してそれぞれ測定装置の各チャネル測定部品に接続される。ここで、クロック発生器とチャネル測定部品との間の接続線は、同一の遅延時間を提供する。これは、例えば、同一の長さの同軸ケーブルにより達成される。各チャネル測定部品は、部品クロック信号を生成する部品信号源及び位相補正要素を設ける。これらにより、部品クロック信号は、クロック信号に対して該部品クロック信号の位相位置を補正される。
本発明による方法は、幾つかのチャネル測定部品が同一の周波数で動作されるという利点を有する。測定装置の各チャネル測定部品内の相対位相は、位相基準の基礎としてクロック信号を用いることにより補正される。更なる測定タスクのために供給される位相補正された部品クロック信号は、測定装置の各チャネル測定部品内で同一の位相位置を有する。従って異なる測定タスクも、例えば現代の移動体無線システムも、この種のマルチチャネル測定システムを用いて実施されうる。
本発明による測定装置の更なる利点は従属請求項に定められる。
特に、有利なことに、各測定チャネルの位相補正要素は位相検出器を設ける。部品クロック信号の位相位置を補正するために、部品のクロック信号又は該クロック信号から生成された出力信号、及び測定装置のクロック信号は、位相検出器内で供給される。この場合の出力クロック信号は、例えば分周器により、各チャネル測定部品内の部品クロック信号から生成される。
更に、有利なことに、制御可能な位相シフタの制御のために、制御信号が位相検出器により生成される。位相シフタは、位相補正要素の構成要素であり、位相検出器に接続される。従って、部品クロック信号の位相位置の補正は、各チャネル測定部品内で実施される。従って、基準信号は、部品クロック信号としてチャネル測定部品に供給される。何故なら、例えば測定装置内のチャネル測定部品の構成の相違の結果として生じる遅延時間変位の独立性、必要な位相補正は、位相補正要素内の位相検出器により局所環境で決定されうる。部品クロック信号としての基準信号は、位相位置に関し、チャネル測定部品内の所謂現場で補正され、チャネル測定部品の測定タスクのために同期して利用可能である。
或いは、チャネル測定部品の内部で部品クロック信号を生成する制御可能な発振器を設けることも可能である。
更に、有利なことに、クロック信号にマーキングを重畳する。マーキングは、個々のチャネル測定部品に対して共通に、測定装置内で生成される。マーキングは、例えばクロック信号と比較して相対的に低い周波数を提供する。この低い周波数の結果として、異なる処理段階に対して共通の時間点に制御を同期することが可能である。マーキングによりクロック信号に与えられるか又は重畳されるこの種の相対的に遅いタイムスタンプにより、測定ソフトウェアは、例えば時間制御されうる。これは、測定タスクを実施するためにより遅いタイムスタンプの信号を読み出すか、又は該信号を制御命令に変換しうる。
望ましくは、クロック信号は基準信号から生成される。例えば、測定装置内で生成されるか測定装置に供給される高周波数の基準信号は、分周器を用いてより低い周波数に分周されうる。この方法で基準信号から生成された測定装置のクロック信号は、次に個々のチャネル測定部品の位相基準を形成する。この目的のため、クロック信号生成器は、測定装置のクロック信号源として基準信号源に接続される。
本発明によると、幾つかの測定装置は互いに同期してもよい。この目的のため、位相位置を含む1つの測定装置内の幾つかの測定チャネルを同期するだけでなく、測定装置に渡り幾つかの測定装置を同期することも可能である。ここで、各測定装置は、幾つかの測定チャネル又はチャネル測定部品を設けてよい。それぞれ1つのチャネル測定のみを有する幾つかの測定装置の同期も可能である。この目的のために、システム同期信号源により生成されたシステム同期信号は、1つの測定装置か測定システム全体の各更なる測定装置へ及び測定装置自身へ送信される。ここで、このシステム同期信号の遅延時間は同一である。各測定装置内で、クロック信号を生成するクロック信号源が利用可能である。クロック信号は、第2の位相補正要素により、各測定装置の測定装置入力を介して供給されるシステム同期信号の位相位置に補正される。
個々の測定装置を互いに同期するために、利用可能な又は各測定装置内で生成されたクロック信号は、位相位置に関し、供給されたシステム同期信号の位相位置に補正される。クロック信号の位相位置を補正するために、供給されたシステム同期信号及びクロック信号は、第2の位相補正要素内で、第2の位相補正要素の位相検出器に供給される。測定装置の基準信号からクロック信号を生成する場合には、クロック信号が基づく基準信号、従って該基準信号から得られた測定装置のクロック信号は、位相位置に関し補正される。
留意すべき点は、測定装置内のチャネル測定部品の同期の特徴及び幾つかの装置の互いに対する同期の特徴は、有利に結合されてもよいことである。装置の互いに対する同期及びチャネル測定部品の同期は、同一の原理に基づく。以下の説明は、システムの他の測定装置との同期及び幾つかの内部チャネル測定部品同士の同期の両方を可能にする測定装置に基づく。
本発明の好適な実施形態は図面に示され、以下の詳細な説明において詳細に説明される。図は、以下の通りである。
本発明による、幾つかのチャネル測定部品を有する測定装置及び幾つかの測定装置を互いに同期させる装置のブロック回路図を示す。 幾つかの測定装置の互いに対する同期を説明する図である。 同期のためのシステム内で用いられる信号の図である。
図1は、測定装置1の構造を概略的に示す。測定装置1は、第1のチャネル測定部品2及び第2のチャネル測定部品3を有する。更なるチャネル測定部品4により示されるように、追加のチャネル測定部品が測定装置1内に配置されてもよい。チャネル測定部品2、3、...は、チャネル測定部品を互いに同期させるための構成に関して同様に構成されてよい。図1に示される部品又は構成要素を介して、チャネル測定部品2、3、4、...は、それら個々の測定タスクに対応する追加の装置を設けてもよい。例えば、送信又は受信装置は、図示されない移動体無線装置と通信するために各チャネル測定部品内に存在してもよい。例えば、測定装置1と接続された移動体無線装置との間のデータ送信におけるブロック誤り率又はビット誤り率を決定する評価装置は、各チャネル測定部品内に又は個々のチャネル測定部品内に存在してもよい。
不要な重複を避けるため、チャネル測定部品2、3、...内の同期のためにそれぞれ存在する構成要素は、チャネル測定部品2のみを参照して説明される。他のチャネル測定部品3に関しては、第1のチャネル測定部品2との相違のみが説明される。
基準信号源5は、測定装置1内に設けられる。基準信号源5は、基準信号を出力する。基準信号は、チャネル測定部品2、3、4及び幾つかの測定装置の互いに対する同期の基礎として用いられる。チャネル測定部品2、3、...の同期のために、基準信号は分配器6に供給される。分配器6は、個々のチャネル測定部品2、4、...に部分的に接続され、基準信号をこれらのチャネル測定部品2、4、...に供給する。この場合には、個々のチャネル測定部品2、4、...への基準信号の遅延時間は異なってよい。
基準信号源5は、例えば内部信号生成器7により装置内で内部的に生成され供給された信号に基づき基準信号を生成する。例えば、該供給された信号は選択スイッチ9を介して基準信号源5に供給され、基準信号は該供給された信号に基づき800MHzで生成される。この高周波数の基準信号は、良好なスペクトル純度を提供する。これは、更なる適用のために及び特に基準信号からの更なる周波数若しくは信号の生成のために有利である。本発明による測定装置1の場合の基準信号はチャネル測定部品2、4、...に同期して供給される必要がないので、測定装置内のチャネル測定部品2、4、...の配置は可変である。従って、測定装置の回路基板上の配置は、経済上の基準に従って実装されうる。何故なら、第1の分配器6とチャネル測定部品2、4、...との間の基準信号の遅延が同一である必要がないからである。
図1に示されるように信号生成器7の信号が選択スイッチ9を介して基準信号源5に供給される一方で、測定装置1内に信号入力8が更に設けられる。信号入力8を介し、信号は選択スイッチ9を介して基準信号源5に供給されてもよい。これは、図2を参照し以下に更に議論される。信号生成器7は、望ましくは安定した周波数の信号生成器、例えばOXCO(「oven controlled oscillator」)である。
基準信号が基づく信号がこの種の測定装置1のOXCO内で生成される場合、信号は測定装置1に接続された更なる測定装置に同時に供給されうる。この目的のため、信号は、選択スイッチ9と基準信号源5との間で拾われ、測定装置1の信号出力10に供給される。この信号出力の使用は、幾つかの測定装置1の互いに対する同期に関する説明において以下に更に詳細に説明される。
幾つかのチャネル測定部品2、3、...の互いに対する同期のために、第1の位相補正要素11は、各チャネル測定部品2、3、...内に配置される。位相補正要素11は、位相シフタ12を設ける。位相シフタ12の入力には、分配器6を介して供給される基準信号が接続される。基準信号が供給される場合、部品クロック信号は基準信号により形成される。入来する基準信号は、チャネル測定部品2、4、...内で更に処理される前に、位相シフタ12内で位相をずらされる。位相補正された基準信号は、図1に例として示されるように、位相シフタ12を通じて出力された後に、更なるタスクのために直接に用いられるか分周器13に供給されるかの何れかである。
しかしながら、チャネル測定部品2について示されるように、部品クロック信号は、制御可能な発振器12’によりチャネル測定部品内で生成されてもよい。図示された例である実施形態では、分周器を通じて、チャネル測定部品2、3の部品クロック信号から共に低周波数出力クロック信号が生成される。
この出力クロック信号は第2の分配器14に供給される。第2の分配器14内では、特に出力クロック信号を時間の基礎として第2の分配器14から他の構成要素へ出て行くとき、第2の分配器14を介して分配される出力クロック信号が測定に関連する全てのユニットで同相で到来するように、同一の信号経路長が必要とされる。第2の分配器14のブランチは、接続線16を介して位相補正要素11の位相検出器15に供給される。従って、未知の位相位置を有する基準信号から最初に生成された出力信号は、位相補正要素11に供給される。測定装置1のクロック信号は、全てのチャネル測定部品2、3、4、...に供給される。これは、第1のチャネル測定部品2及び第2のチャネル測定部品3を例として、同一の信号経路長を有する線17及び18をそれぞれ介して示される。従って、このクロック信号は、チャネル測定部品2、3、...に同一の位相位置で到達する信号を全てのチャネル測定部品2、3、4、...に供給する。このクロック信号は、線17を介して位相検出器15にも供給される。従って、位相検出器15は、線17を介して供給されるクロック信号の接続線16を介して供給される出力クロック信号からの位相差を生成する。この位相差に基づき、位相検出器15により制御信号が生成され、該制御信号により制御可能な位相シフタ12が制御される。この制御信号に基づき、チャネル測定部品2、4の場合には、部品クロック信号、従って最終的には出力クロック信号及び測定装置1のクロック信号が位相のずれを提供しないように、入来する基準信号は位相シフタ12によりずらされる。この場合には、クロック信号及び出力クロック信号は、同一の周波数を提供する必要はない。例えば、信号は互いに対して整数比でずらされてもよい。
制御可能な発振器12’によりチャネル測定部品3内で部品クロック信号を生成する場合には、制御可能な発振器12’は位相検出器15により制御される。ここでまた、分周器による分周が提供されてよい。留意すべき点は、分周が提供されてもよいが、部品クロック信号自体は位相検出器15に供給されてもよいことである。
更に、例えば、個々のチャネル測定部品2、3、4、...内のクロック信号が位相検出器15へ向かう信号経路長が異なる場合、信号経路長の比較は、接続線16を通じて実施されてよい。
基準信号源5により生成された基準信号は、提示された例である実施形態において、クロック信号の生成の基礎として用いられてもよい。この目的のため、クロック信号生成器19は、クロック信号源として線20を介して基準信号源5に接続される。クロック信号源19では、クロック信号は基準信号から生成され、第2の分配器23に供給される。この場合の第2の分配器23は、クロック信号生成器19内で生成されたクロック信号が第2の分配器23の出力で同一の遅延時間を有して出力されるように構成される。更に、線17、18、...は同じ長さであり、従ってクロック信号は個々のチャネル測定部品2、3、...に同一の位相位置で供給される。例えば同軸ケーブルが、線17、18として測定装置1内に敷設されてよい。
接続線20内に、第2の分周器22が設けられる。第2の分周器22は、高周波数の基準信号から相対的に低い周波数を生成する。該低い周波数は、クロック信号生成器19により更に処理され、相対的に低周波数のクロック信号が生成される。この種の分周は任意である。相対的に低周波数、例えば100MHzのクロック信号の使用を通じて、測定装置内の遅延時間長を制御することが容易になる。従って、基準信号から生成された低周波数のクロック信号は、チャネル測定部品2、3、...に共通の時間的基礎を提供する可能性を提供する。しかしながら、各チャネル測定部品2、3、...の測定タスクの実施のために、高周波数の基準信号が個々に供給されるか又は新たな部品クロック信号が生成される。
マーキングは、クロック信号生成器19によりクロック信号に任意的に重畳されてよい。この種のマーキングは、タイムスタンプ信号を用いて実施されてよい。タイムスタンプ信号の重畳は、例えば、方形波信号として設計されたクロック信号内に供給されたブランキング間隔であってよい。これは、図3を参照し以下に更に議論される。この種のタイムスタンプ信号は、クロック信号に対して周波数をもう一度低減される。従って、タイムスタンプ信号は、測定ソフトウェアにより処理されうる周波数でチャネル測定部品2、3、...に供給される。タイムスタンプを各チャネル測定部品2、3、...内に登録するために、タイムスタンプ検出器24が設けられる。タイムスタンプ検出器24は、ブランキング間隔を認識し、該ブランキング間隔を中央プロセッサのような更なる構成要素25に供給する。
マーキングは、プロトコルによって送信されてもよい。例えば、マーキングは、パルス符号変調を通じて実施されてもよい。
以上の説明は1つの測定装置内の幾つかのチャネル測定部品2、3、...の同期が説明されたが、各測定装置1は、幾つかの測定装置1が共通の時間的基礎に基づき互いに同期されうるように構成される。この目的のため、第2の位相補正要素21が接続線20内に設けられる。第2の位相補正要素21を用い、各測定装置1内でクロック信号の生成に用いられた基準信号は、クロック信号の生成の前に同一の位相位置で接続線20に導入される。この目的のため、第2の位相補正要素21は、再び位相検出器27を有する。位相検出器27の制御接続は、制御可能な位相シフタ28に接続される。接続線20は、基準信号がこのように分岐され分周器22に又はクロック信号生成器19にそれぞれ供給される前に、基準信号を制御可能な位相シフタ28へ導く。制御可能な位相シフタ28のために制御信号を生成するために、第2の分配器23は、クロック信号帰還線29を介し第2の位相補正要素21の位相検出器27に接続される。クロック信号帰還線29は、線17、18と長さが同じである。
システム同期信号生成器30を介して生成されたシステム同期信号は、位相検出器27により比較のための基礎として用いられる。システム同期信号はまた、基準信号源5により生成された基準信号に基づき生成される。この目的のため、接続線20は分岐し、基準信号源5により直接生成された基準信号を第2の分周器31を介してシステム信号生成器30に導く。この場合、更なる分周器31は、望ましくは、基準信号から低周波数のシステム同期信号を生成するために設けられる。システム同期信号生成器30により生成されたシステム同期信号は、第3の分分配器32に供給される。システム同期信号生成器30からのシステム同期信号の遅延時間は、再び同一である。最初に、第3の分配器32のブランチ毎に、第3の分配器32から測定装置出力接続33への接続が設けられる。測定装置出力接続33の数は、ここでは、帰還線34を介して互いに結合される測定装置1の最大数に対応する。また、システム同期信号は、測定装置入力35に外部から供給される。幾つかの測定装置1の互いに対する同期では、これは、図2に関して以下に説明されるように、互いに結合される各測定装置にとって重要である。この帰還システムの同期信号は、測定装置1のクロック信号に対する位相位置の決定の基礎を提供する。
ある例では、装置内部の第3の分配器が設けられる。しかしながら、システム同期信号源が単一の測定装置出力に接続されること、及び更なる外部分配器が設けられてよいことは明らかである。決定的要因は、システム同期信号が、システム同期信号源から接続された測定装置の測定装置入力まで又は個々の位相検出器まで同一の信号経路長を伝達することである。
この目的のため、帰還されたシステム同期信号及び内部で帰還されたクロック信号は、位相検出器27内で互いに比較される。これら2つの信号の位相位置に相対的な変位が生じた場合、第1の位相検出器15の場合のように、制御信号が位相検出器27により出力される。制御信号は、第2の位相補正要素21の位相シフタ28に供給される。結果として、位相シフタ28に供給される基準信号は、帰還されたクロック信号及び帰還されたシステム同期信号が無視できる位相差を提供するまで、位相をずらされる。
同一の位相位置のシステム同期信号が各場合にシステム同期信号帰還線34を介して互いに同期されるべき測定装置1に供給されるので、個々の装置内部の、システム同期信号に対するクロック信号の位相位置に関する較正は、同期した測定装置を生成する。更に、このように位相位置に関して同期された個々の測定装置のクロック信号に基づき、測定装置1の個々のチャネル測定部品2、3、...内の基準信号の位相補正が実施される。従って、最終的に互いに結合された測定装置1の全てのチャネル測定部品2、3、...の位相位置が同じになる。従って、測定は同一の時間スキームで実施されてよい。この例では、複雑な測定タスクの制御のために、特に、ブランキング間隔が個々のクロック信号に供給されるので有利である。再び、測定装置に渡りこれを実施するために、望ましくは、ブランキング・パルスはシステム同期信号生成器30によりシステム同期信に付加される。これは、対応する装置36により読み出され、その結果はクロック信号生成器19に供給される。これは、システム同期信号のブランキング・パルスに基づき各測定装置1のクロック信号内にブランキング・パルスを生成する。従って、各測定装置1内では、個々のチャネル測定部品2、3、...により評価されうるブランキング・パルス波、同一の時点に存在する。
測定装置接続33は、更に破線の測定装置により示されたような幾つかの測定装置1’、1’’、1’’’に接続されてよい。図2は、測定装置1’、1’’、1’’’の互いの接続を説明のために示す。
図2の下に示された測定装置1は、図1に詳細に記載された構成と同様の構成を有し、他の測定装置1’、1’’も同様である。本例では、測定装置1は、「マスタ」として動作し、他の測定装置1’及び1’’は所謂「スレーブ」測定装置として動作する。
一方で、基準信号源5が基準とする信号は、測定装置1により幾つかの測定装置の組み合わせ内で信号生成器7により生成される。従って、測定装置1の基準信号源5は、選択スイッチ9を介して信号源7に接続される。信号生成器7により生成された信号は、信号出力10を介して測定装置1’の信号入力8に、及び信号出力10を介して測定装置1’’の信号入力8に供給される。従って、測定装置1’、1’’の選択スイッチ9は、それぞれ他の位置に配置される。信号生成器7の信号から開始し、測定装置1、1’、1’’の全ての基準信号源5は、同一の周波数、例えば800MHzの基準信号を生成する。
各測定装置1、1’、1’’の各チャネル測定部品2、3、...の同期のため、クロック信号は、測定装置1を参照して詳細に記載されたように、個々の測定装置1、1’、1’’内で生成される。このクロック信号は、装置内部で生成され、各測定装置の全てのチャネル測定部品2、3、...の内部同期を可能にする。
対照的に、幾つかの測定装置1、1’、1’’の同期は、「マスタ」測定装置1により更に生成されたシステム同期信号を通じて実施される。このシステム同期信号は、測定装置1を参照して既に説明された方法で生成され、第3の分配器32を介して幾つかの出力接続33に供給される。各場合で、これらの出力接続33のうちの1つが、システム同期信号帰還ケーブル34を介して測定装置1の測定装置入力35に、測定装置1’の測定装置入力35に、及び測定装置1’’の測定装置入力35に接続される。本例において出力接続33の測定装置入力35への接続のために使用されるケーブルは、同一の長さである。従って、システム同期信号の個々の測定装置までの遅延時間は同一である。従って、対応する第2の位相補正要素21による測定装置内のクロック信号の位相位置の較正は、システム同期信号を介して可能になる。基準信号の位相補正、従って測定装置1、1’、1’’のチャネル測定部品2、3、...の内部同期は、個々の位相補正されたクロック信号に基づき内部で実施されるので、全ての測定装置1、1’、1’’の全てのチャネル測定部品2、3、...は、最終的に互いに同期される。
測定装置の同期が測定装置のチャネル測定部品の図示された数にも測定装置の図示された数にも限定されないことは明らかである。
図3は、例として、複数の装置又はチャネル測定部品2、3、...のそれぞれを互いに同期するために必要な信号が、共通の基準信号からどのように生成されるかを示す。始点は、例えば800MHzの基準信号Frefである。この信号は、高いスペクトル純度であり、チャネル測定部品2、3、...及びクロック信号Fsysの選択可能な時間ラスタを生成するための基礎として用いられる。クロック信号Fsysは、分周された基準信号Frefに基づきクロック信号生成器19により生成され、例えば100MHzの周波数を有する。タイムスタンプ信号Ftsは、クロック信号Fsysに重畳され、例えば1kHzだけの周波数を提供する。タイムスタンプ信号が発生すると、変更されたクロック信号Fsys CLKがクロック信号生成器19により最終的に出力される前に、クロック信号内のブランキング・パルスがクロック信号生成器19により生成される。
同様の方法で、システム同期信号も基準信号から開始して生成される。本例では、タイムスタンプ信号はシステム同期信号に重畳されてもよい。この重畳されたタイムスタンプ信号に基づき、個々の測定装置1、1’、1’’内の全てのタイムスタンプを同一の時間に位置付けることが可能である。
システム同期信号への装置に渡るシステム同期を通じ、各測定装置の内部遅延時間差が、同相システム同期信号の配信により補償される。これは、チャネル測定部品2、4、...へ向かう基準信号の異なる内部遅延時間に対して実施されてもよいので、全てのチャネル測定部品2、3、4、...の装置に渡るシステム同期が達成される。
本発明は、例示された実施例に限定されない。特に、示された例の各特徴を互いに有利な方法で結合することが可能である。

Claims (22)

  1. 少なくとも1つの測定装置の幾つかのチャネル測定部品を同期させる方法であって:
    クロック信号を生成する段階;
    該クロック信号の前記チャネル測定部品への遅延時間は同じ長さであり、該クロック信号を前記チャネル測定部品に供給する段階;
    前記各チャネル測定部品内で部品クロック信号を生成する段階;及び
    前記各チャネル測定部品内の部品クロック信号の位相位置を前記クロック信号の位相位置に補正する段階;
    を有する方法。
  2. 基準信号が生成され、
    少なくとも一部の前記チャネル測定部品内で、前記部品クロック信号は前記基準信号から生成される、
    ことを特徴とする請求項1記載の方法。
  3. 少なくとも一部の前記チャネル測定部品内で、前記部品クロック信号は制御可能な発振器により生成される、
    ことを特徴とする請求項1又は2記載の方法。
  4. 前記位相位置を補正するために、前記クロック信号及び各部品クロック信号、又は該部品クロック信号から生成される前記チャネル測定部品の出力クロック信号は、位相検出器に供給される、
    ことを特徴とする請求項1乃至3のいずれか一項記載の方法。
  5. 制御可能な位相シフタを制御する制御信号は、前記位相検出器を通じて生成される、
    ことを特徴とする請求項4記載の方法。
  6. 前記基準信号は、チャネル測定部品の制御可能な位相シフタの入力に供給される、
    ことを特徴とする請求項4又は5のいずれか一項記載の方法。
  7. 前記部品クロック信号は、制御可能な発振器により生成され、
    該制御可能な発振器に、前記位相検出器の制御信号が制御のために供給される、
    ことを特徴とする請求項4記載の方法。
  8. マーキングが前記クロック信号に重畳される、
    ことを特徴とする請求項1乃至7のいずれか一項記載の方法。
  9. 前記クロック信号は、前記基準信号から生成される、
    ことを特徴とする請求項1乃至8のいずれか一項記載の方法。
  10. それぞれ少なくとも1つのチャネル測定部品を有する幾つかの測定装置を同期する方法であって:
    測定装置を通じてシステム同期信号を生成する段階;
    該システム同期信号の全ての測定装置への遅延時間は同じであり、更なる測定装置のそれぞれに及び生成する測定装置自身に前記システム同期信号を供給する段階;
    前記各測定装置内でクロック信号を生成する段階;及び
    該各測定装置内のクロック信号の位相位置を前記システム同期信号の位相位置に補正する段階;
    を有する方法。
  11. 前記各測定装置のクロック信号の位相位置は、前記システム同期信号の位相位置に補正される、
    ことを特徴とする請求項10記載の方法。
  12. 前記測定装置内の幾つかのチャネル測定部品の同期のために、請求項1乃至9のいずれか一項記載の方法が実施される、
    ことを特徴とする請求項10又は11記載の方法。
  13. 少なくとも2つのチャネル測定部品;
    同一の信号経路長の接続線を介して各チャネル測定部品に接続され、クロック信号を生成するクロック信号源;
    を有し、
    各チャネル測定部品は、
    部品クロック信号を生成する部品信号源;及び
    前記部品クロック信号の位相位置を前記クロック信号の位相位置に合わせる位相補正要素;
    を設ける、
    ことを特徴とする測定装置。
  14. 各チャネル測定部品の位相補正要素は位相検出器を設ける、
    ことを特徴とする請求項13記載の測定装置。
  15. 前記位相補正要素は、前記位相検出器に接続された位相シフタ又は制御可能な発振器を設ける、
    ことを特徴とする請求項14記載の測定装置。
  16. 基準信号源は、各チャネル測定部品の位相シフタの入力接続にそれぞれ接続される、
    ことを特徴とする請求項15記載の測定装置。
  17. クロック信号を生成するクロック信号源;
    少なくとも1つの測定装置出力と接続されるシステム同期信号源;及び
    測定装置入力に接続され、前記クロック信号の位相位置を該測定装置入力を介して供給された信号の位相位置に合わせる更なる位相補正要素;
    を有する測定装置。
  18. 基準信号源は、前記クロック信号源及び前記システム同期信号源にそれぞれ接続される、
    ことを特徴とする請求項17記載の測定装置。
  19. 当該測定装置は、少なくとも2つのチャネル測定部品を設け、
    前記クロック信号源は、同一の信号経路長の接続線を介して各チャネル測定部品にそれぞれ接続され、
    前記各チャネル測定部品は、
    部品クロック信号を生成する部品信号源;及び
    前記部品クロック信号の位相位置を前記クロック信号の位相位置に合わせる位相補正要素;
    を設ける、
    ことを特徴とする請求項17又は18記載の測定装置。
  20. 各チャネル測定部品の位相補正要素は位相検出器を設ける、
    ことを特徴とする請求項19記載の測定装置。
  21. 前記位相補正要素は、前記位相検出器に接続された位相シフタ又は制御可能な発振器を設ける、
    ことを特徴とする請求項20記載の測定装置。
  22. 基準信号源は、各チャネル測定部品の位相シフタの入力接続にそれぞれ接続される、
    ことを特徴とする請求項21記載の測定装置。
JP2010517280A 2007-07-26 2008-05-26 幾つかのチャネル測定部品及び/又は測定装置を同期させる方法並びに対応する測定装置 Expired - Fee Related JP5323826B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007034988.4 2007-07-26
DE102007034988 2007-07-26
DE102007046300.8 2007-09-27
DE102007046300A DE102007046300A1 (de) 2007-07-26 2007-09-27 Verfahren zur Synchronisation von mehreren Messkanalbaugruppen und/oder Messgeräten sowie entsprechendes Messgerät
PCT/EP2008/004178 WO2009012834A2 (de) 2007-07-26 2008-05-26 Verfahren zur synchronisation von mehreren messkanalbaugruppen und/oder messgeräten sowie entsprechendes messgerät

Publications (2)

Publication Number Publication Date
JP2010534962A true JP2010534962A (ja) 2010-11-11
JP5323826B2 JP5323826B2 (ja) 2013-10-23

Family

ID=40157447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517280A Expired - Fee Related JP5323826B2 (ja) 2007-07-26 2008-05-26 幾つかのチャネル測定部品及び/又は測定装置を同期させる方法並びに対応する測定装置

Country Status (7)

Country Link
US (1) US8565293B2 (ja)
EP (1) EP2171490B1 (ja)
JP (1) JP5323826B2 (ja)
KR (1) KR101449615B1 (ja)
CN (1) CN101939662B (ja)
DE (1) DE102007046300A1 (ja)
WO (1) WO2009012834A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621376B (zh) * 2012-03-16 2014-06-11 国网电力科学研究院武汉南瑞有限责任公司 一种高低电位多电学参量高精度同步测量方法及装置
DE102014203968A1 (de) 2014-03-05 2015-09-10 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Hallstadt Steuergerät für ein Mehrspannungsbordnetz eines Fahrzeugs
CN112887398B (zh) * 2020-04-28 2024-05-24 广州织网通讯科技有限公司 采用通信联网平台的指定范围信号控制系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441875A (en) * 1987-08-10 1989-02-14 Nippon Telegraph & Telephone Ic tester
JPS6479676A (en) * 1987-09-22 1989-03-24 Nippon Telegraph & Telephone Ic tester
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
JP2000347764A (ja) * 1999-06-08 2000-12-15 Hitachi Ltd Pllを用いた回路ブロック接続方法および半導体集積回路接続方法
JP2002152864A (ja) * 2000-11-09 2002-05-24 Haamorinku:Kk 制御・監視信号伝送システム
JP2002318638A (ja) * 2001-04-24 2002-10-31 Hitachi Ltd 情報処理システム及び半導体集積回路装置
JP2002374235A (ja) * 2001-06-13 2002-12-26 Nec Corp クロック分配回路及び分配方法並びにクロック供給回路
JP2007158783A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd 入力クロックの位相補償装置
US20070168766A1 (en) * 2005-08-03 2007-07-19 Advantest Corporation Providing precise timing control between multiple standardized test instrumentation chassis
JP2008219216A (ja) * 2007-03-01 2008-09-18 Fujitsu Ltd クロック供給装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356555B1 (en) 1995-08-25 2002-03-12 Terayon Communications Systems, Inc. Apparatus and method for digital data transmission using orthogonal codes
JP3648396B2 (ja) * 1998-12-02 2005-05-18 トヨタ自動車株式会社 車両用のドアハンドル
FI107481B (fi) * 1999-07-01 2001-08-15 Nokia Networks Oy Vaihelukitun silmukan ohjaus synkronointilähteen vaihdon yhteydessä
DE10061167B4 (de) * 2000-11-30 2005-12-15 Infineon Technologies Ag Verfahren zur Erzeugung von Taktsignalen in einem Datenverarbeitungssystem mit einer Vielzahl von Datenkanälen und Anordnung zur Durchführung des Verfahrens
DE10132925A1 (de) * 2001-06-12 2003-01-02 Bosch Gmbh Robert Türaussengriffanordnung
JP4023598B2 (ja) * 2001-11-20 2007-12-19 株式会社日立製作所 半導体集積回路装置
JP4003453B2 (ja) * 2001-12-26 2007-11-07 アイシン精機株式会社 人体検出装置
ATE425606T1 (de) * 2002-08-30 2009-03-15 Ericsson Telefon Ab L M Verfahren und ausrüstung zur reduzierung von phasensprüngen beim umschalten zwischen synkronisationsquellen

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441875A (en) * 1987-08-10 1989-02-14 Nippon Telegraph & Telephone Ic tester
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
JPS6479676A (en) * 1987-09-22 1989-03-24 Nippon Telegraph & Telephone Ic tester
JP2000347764A (ja) * 1999-06-08 2000-12-15 Hitachi Ltd Pllを用いた回路ブロック接続方法および半導体集積回路接続方法
JP2002152864A (ja) * 2000-11-09 2002-05-24 Haamorinku:Kk 制御・監視信号伝送システム
JP2002318638A (ja) * 2001-04-24 2002-10-31 Hitachi Ltd 情報処理システム及び半導体集積回路装置
JP2002374235A (ja) * 2001-06-13 2002-12-26 Nec Corp クロック分配回路及び分配方法並びにクロック供給回路
US20070168766A1 (en) * 2005-08-03 2007-07-19 Advantest Corporation Providing precise timing control between multiple standardized test instrumentation chassis
JP2009503436A (ja) * 2005-08-03 2009-01-29 株式会社アドバンテスト 標準化テスト計測器シャーシ内の回路カード同期
JP2007158783A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd 入力クロックの位相補償装置
JP2008219216A (ja) * 2007-03-01 2008-09-18 Fujitsu Ltd クロック供給装置

Also Published As

Publication number Publication date
CN101939662A (zh) 2011-01-05
DE102007046300A1 (de) 2009-01-29
EP2171490B1 (de) 2018-02-28
EP2171490A2 (de) 2010-04-07
US8565293B2 (en) 2013-10-22
CN101939662B (zh) 2014-03-19
KR101449615B1 (ko) 2014-10-13
WO2009012834A2 (de) 2009-01-29
US20100207674A1 (en) 2010-08-19
WO2009012834A3 (de) 2009-07-30
KR20100050487A (ko) 2010-05-13
JP5323826B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
EP3611540B1 (en) Apparatus and methods for synchronization of radar chips
EP3217556B1 (en) Synchronization of outputs from multiple digital-to-analog converters
CN107918444B (zh) 基于反馈时钟信号的相位控制
US7801258B2 (en) Aligning timebases to share synchronized periodic signals
CN101150316B (zh) 一种多通道时钟同步方法及系统
CN112214065B (zh) 设备同步校准方法、装置、设备及存储介质
CN108023591B (zh) 独立数模转换器同步
JP5323826B2 (ja) 幾つかのチャネル測定部品及び/又は測定装置を同期させる方法並びに対応する測定装置
CN106612151A (zh) 一种多通道dds间同步输出设备及同步方法
CN113497660B (zh) 一种信号源同步系统、方法、设备及通道同步方法
KR100967197B1 (ko) 시스템간 망동기를 위한 클록 전송장치
JP2002071854A (ja) 標準電波受信装置
US7467316B2 (en) System for clock synchronization for modules in an analytical device
JP2021515238A (ja) レーダセンサシステムおよびレーダセンサシステムを動作させる方法
JP2005181215A (ja) Uwbセンサ
KR101711543B1 (ko) 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치
JP2009014363A (ja) 半導体試験装置
JP2008064467A (ja) 装置および試験装置
US10778201B1 (en) System and method of creating periodic pulse sequences with defined absolute phase
US7986923B1 (en) Signal channel balancing
JP2008020441A (ja) 位相補正装置、dvor装置および位相補正方法
JP2010200047A (ja) 基準周波数発生装置
JP2006270542A (ja) 電波監視システム
JP2745775B2 (ja) 同期動作適合測定装置
KR20010077440A (ko) 광대역 무선 가입자 망 시스템에서 클록 동기화 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees