CN107918444B - 基于反馈时钟信号的相位控制 - Google Patents

基于反馈时钟信号的相位控制 Download PDF

Info

Publication number
CN107918444B
CN107918444B CN201710929910.1A CN201710929910A CN107918444B CN 107918444 B CN107918444 B CN 107918444B CN 201710929910 A CN201710929910 A CN 201710929910A CN 107918444 B CN107918444 B CN 107918444B
Authority
CN
China
Prior art keywords
signal
clock
phase
feedback
data converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710929910.1A
Other languages
English (en)
Other versions
CN107918444A (zh
Inventor
J·K·贝希尔
R·P·内尔森
M·D·麦克舍
M·L·库西
K·简特尔
C·C·斯皮尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Priority to CN202110059695.0A priority Critical patent/CN112882532B/zh
Publication of CN107918444A publication Critical patent/CN107918444A/zh
Application granted granted Critical
Publication of CN107918444B publication Critical patent/CN107918444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/1508—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及基于反馈时钟信号的相位控制。本公开的方面涉及基于来自器件的反馈信号提供至器件的调节时钟信号的相位。反馈信号可提供与器件相关的相位信息和/或与器件相关的其它信息，例如温度信息。反馈信号处理器可以基于反馈信号计算相位控制信号。相位控制信号可用于调节所述时钟信号的相位。通过调节一个或多个时钟信号的相位，可以同步诸如数据转换器之类的几个器件。

Description

基于反馈时钟信号的相位控制
技术领域
本公开涉及在电子系统中调节时钟信号的相位。
背景技术
某些电子系统可包括时钟发生器，被构造为提供器件时钟信号到不同的数据转换器(例如，数模转换器或模数转换器)和/或其他器件。时钟信号可以根据JESD204标准(如JESD204B或JESD204C)提供给器件。
可能希望保持不同数据转换器的某些信号的相位同步。数据转换器的某些信号之间的相位不匹配可以是系统性能的限制因素，例如在无线系统的校准之间延长时间量。
发明内容
权利要求中描述的创新各自具有若干方面，其中唯一的单独的方面仅仅对其理想的属性负责。在不限制权利要求的范围的情况下，现在将简要描述本公开的一些显着特征。
本公开的一个方面是具有时钟信号相位调节的系统。该系统包括器件，被构造为接收时钟信号并提供反馈信号，其中与器件有关的相位基于所述时钟信号。该系统还包括时钟发生器，被构造为提供时钟信号。时钟发生器包括反馈信号处理器和时钟发生电路。反馈信号处理器被构造为从所述器件接收反馈信号，并基于所述反馈信号计算相位控制信号。时钟发生电路被构造为基于所述相位控制信号调节所述时钟信号的相位。
反馈信号可包括指示与所示器件相关的相位的信息。反馈信号处理器可包括相位处理器和计算电路。相位处理器可基于所述反馈信号生成指示与所述器件相关的相位的数字信号。计算电路可基于所述数字信号计算相位控制信号。相位处理器可包括时数转换器。
该系统还可包括第二器件，被构造为从所述时钟发生器接收第二时钟信号，其中时钟发生器还被构造为从第二器件接收第二反馈信号，并基于所述第二反馈信号调节第二时钟信号的相位。
该系统还可包括第二器件，被构造为从时钟发生器接收第二时钟信号，并向所述时钟发生器提供第二反馈信号，其中反馈信号处理器包括计算电路，被构造为基于反馈信号和第二反馈信号计算相位控制信号。
该系统还可包括三个其他器件，被构造为从所述时钟发生器接收相应的时钟信号，并向所述时钟发生器提供相应的反馈信号，其中时钟发生器被构造为基于来自所述三个其他器件中另一个的反馈信号调节所述三个其他器件中的至少一个的相应的时钟信号的相位。
时钟信号可以是器件时钟信号。时钟发生器可包括双向接口，被构造为从所述器件接收反馈信号，并向所述器件提供系统参考信号。
器件可包括数据转换器。时钟信号可以是器件时钟信号。时钟发生器可以向所述器件提供系统参考信号。
反馈信号可包括和所述器件相关的数据信息。反馈信号处理器可包括计算电路，被构造为基于指示温度的信息计算所述相位控制信号。
时钟发生电路可包括锁相回路，被构造为接收所述相位控制信号并调节所述时钟信号的相位。可选择地或另外，时钟发生电路可包括时钟信号路径，被构造为接收所述相位控制信号并调节所述时钟信号路径中的延迟以调节所述时钟信号的相位。
本公开的另一方面是用于提供调节时钟信号的相位的相位控制信号的反馈信号处理器。反馈信号处理器包括相位处理器和计算电路。相位处理器被构造为接收由被构造为接收时钟信号的器件生成的反馈信号。相位处理器还被构造为基于所述反馈信号生成指示和所述器件有关的相位的数字信号，其中和所述器件有关的相位取决于所述时钟信号。计算电路被构造为基于所述数字信号计算相位控制信号，并输出所述相位控制信号以调节所述时钟信号的相位。
相位处理器可包括时数转换器。
计算电路可以基于额外信息计算所述相位控制信号。额外信息可包括温度信息或与来自另一器件的另一反馈信号相关的信息中的至少一个。
时钟发生器可包括反馈信号处理器和时钟发生电路，被构造为调节所述时钟信号的相位，并将具有调节相位的时钟信号输出到所述器件。器件可以数据转换器，并且时钟发生器可以将第二时钟信号输出到第二数据转换器，并将与第二时钟信号同步源的系统参考信号提供给第二器件。时钟发生器可以提供其他时钟信号至其他器件，并且基于来自其他器件的至少一个的反馈来调节至少一个其他时钟信号的相位。
本公开的另一方面是具有时钟信号相位调节的时钟发生器。时钟发生器包括用于基于来自器件的反馈产生相位控制信号的构件，被构造为从所述时钟发生器接收时钟信号。时钟发生器还包括时钟发生电路，被构造为产生所述时钟信号，基于所述相位控制信号调节时钟信号的相位，并输出具有调节相位的时钟信号。
时钟发生器可以提供其他时钟信号至其他器件，并基于从其他器件收到的反馈信号调节每个其他时钟信号的相位。
为了概括本公开，本文已经描述了创新的某些方面、优点和新颖特征。应当理解，根据任何特定实施例，不一定都可以实现所有这些优点。因此，可以以实现或优化本文教导的一个优点或优点组的方式来体现或实施创新，而不一定实现本文可教导或建议的其他优点。
附图说明
现在将参考附图通过非限制性示例来描述本公开的实施例。
图1是根据实施方案电子系统的示意图，其中数据转换器提供反馈信号至时钟发生器。
图2是根据实施方案电子系统的示意图，其中多个数据转换器提供反馈信号至时钟发生器。
图3是根据实施方案时钟发生器的示意性框图。
图4是根据实施方案反馈处理器的示意性框图。
图5是根据实施方案时钟发生电路的示意性框图。
图6是根据实施方案基于器件的反馈，具有器件时钟信号的相位调节的电子系统的示意图。
图7是根据实施方案在时钟信号源和时钟信号路径中具有器件时钟信号的相位调节的电子系统的示意图。
图8是根据实施方案基于器件的反馈和额外信息，具有器件时钟信号的相位调节的电子系统的示意图。
图9是包括相位和数据信息的反馈信号的时序图。
图10是根据实施方案基于具有编码温度信息的反馈信号，具有器件时钟信号的相位调节的电子系统的示意图。
图11是根据实施方案基于器件的反馈信号和温度信息，具有器件时钟信号的相位调节的电子系统的示意图。
图12是根据实施方案基于相位处理器的额外细节的反馈，具有器件时钟信号的相位调节的电子系统的示意图。
图13是根据实施方案具有器件时钟信号的相位调节的电子系统的示意图，其中共同振荡器向时钟信号路径和反馈信号处理器提供参考信号。
图14是根据实施方案具有器件时钟信号的相位调节的电子系统的示意图，其中来自时钟信号源的参考信号被提供给反馈信号处理器。
图15是根据实施方案包括时数转换器的具有器件时钟信号的相位调节的电子系统的示意图。
图16是根据另一实施方案包括时数转换器的具有器件时钟信号的相位调节的电子系统的示意图。
图17是根据另一实施方案包括时数转换器的具有器件时钟信号的相位调节的电子系统的示意图。
图18是根据实施方案包括具有相位调节的数字锁相回路的所述时钟发生电路的示意性框图。
图19是根据另一实施方案包括具有相位调节的数字锁相回路的时钟发生电路的示意性框图。
图20是根据实施方案包括具有相位调节的延迟元件的时钟发生电路的示意性框图。
图21是根据实施方案包括具有相位调节的迟延锁定回路的时钟发生电路的示意性框图。
图22是根据实施方案具有器件时钟信号的相位调节的电子系统的示意图，其中器件的反馈信号提供至双向接口。
图23是根据实施方案描述针对双向接口的信号传播的示意图。
图24根据实施方案包括具有双向接口的时钟发生器和数据转换器的电子系统的示意图。
图25是描述图24的系统中的信号传播的示意图。
图26是根据实施方案具有器件时钟相位调节的电子系统的示意图，其中器件被构造为接收器件时钟和相位调节信号。
图27是根据实施方案包括多个反馈信号处理器和时钟发生电路的电子系统的示意图。
图28是根据实施方案包括布置为处理来自多个器件的反馈信号的反馈信号处理器的电子系统的示意图。
图29是根据实施方案具有器件时钟相位调节的电子系统的示意图，其中缓冲器被构造为缓冲器件时钟信号和系统参考信号。
图30是根据实施方案具有器件时钟相位调节的电子系统的示意图，包括缓冲器和总线以提供反馈信号。
图31是根据实施方案包括布置成菊花链的多个时钟发生器的电子系统的示意图。
图32是根据实施方案包括布置成环的多个时钟发生器的电子系统的示意图。
具体实施方式
以下对某些实施例的详细描述给出了具体实施例的各种描述。然而，本文描述的创新可以以多种不同的方式来实现，例如，如权利要求所限定和覆盖的。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。应当理解，附图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比图中所示出的更多的元件和/或图中所示元件的子集。此外，一些实施例可以包括来自两个或更多个附图的特征的任何合适的组合。本文提供的标题仅为方便起见，并不一定影响权利要求的范围或含义。
电子系统可以包括提供器件时钟信号到数据转换器的时钟发生器，以保持数据转换器的同步。这样的电子系统可以被包括在被布置为执行周期性校准作为信道计算的一部分的无线通信系统中。校准可以利用宝贵的数据传输时间。定期校准可以将相位同步规范限制到校准之间的时间。这种系统的操作者可能期望延长校准之间的时间。然而，由于硬件而导致的一个或多个器件时钟信号的相位变化是可以限制在校准之间延长时间的能力的因素之一。
时间相关误差可以由传递函数从输入时钟到数据转换器输出的差异以及器件时钟信号的路径与公共时钟发生器的差异引起。这些差异可能是由于在器件的系统中的半导体工艺变化(例如，制造变化)，系统中的温度梯度，时钟路径之间的跟踪路由差异等或其任何组合引起的信号路径中的不同之处。
本公开的方面涉及控制提供给器件的一个或多个器件时钟信号的相位，例如数据转换器。这可以在初始系统启动时和典型操作期间同步器件。因此，本公开的方面涉及调整提供给器件相对于提供给不同器件的另一时钟信号的相位的时钟信号的相位。这与某些传统的反馈循环系统不同，这些系统被布置为相对于时钟发生器的另一信号(例如，如锁相回路所做的那样)将反馈信号相位差降低到最小量。本文公开的相位调节可以在器件的任何期望的节点处同步器件。例如，器件可以在其输出端同步。作为另一示例，器件可以在其采样节点(例如数据转换器采样节点)处同步。还公开了对相位的增强控制。
可以根据本公开的方面来实现增强的同步、相位控制和相位跟踪。来自一个或多个器件的反馈信号(例如，数据转换器(例如模数转换器、数模转换器或时数转换器)、收发器、多通道转换器、本地振荡发生器、锁相回路，混合信号前端等)可以提供给时钟发生器。反馈信号可以提供给时钟发生器或时钟发生器的双向接口的专用接口，该时钟发生器也被构造为输出系统参考信号(例如，根据JESD204B或JESD204C标准的SYSREF信号)。时钟发生器可为提供反馈信号的器件提供器件时钟信号。“器件时钟信号”一词可以在时钟发音器上用作时钟信号的时钟信号。如本文所使用的，术语“器件时钟信号”包括JESD204B和JESD204C标准中定义的“DEVCLK”和“器件时钟”。
本公开的方面涉及反馈信号处理器被构造为基于来自被布置为从时钟发生器接收时钟信号的器件的反馈信号生成相位控制信号。反馈处理器可以包括相位处理器、计算电路和相位控制端口。相位处理器可以从器件接收反馈信号。相位处理器可以提供包括与从时钟发生器接收时钟信号的器件相关联的相位信息的信号。计算电路可以基于来自相位处理器的信号计算相位控制信号，该信号包括与器件相关联的相位信息。可选择地或另外，计算电路可以基于诸如过程信息、电压信息、温度信息或其任何组合的其他信息来计算相位控制信号。相位控制信号可以是调整所述时钟信号的相位的任何合适的信号。反馈信号处理器可以向相位控制端口提供相位控制信号。相位控制端口可以耦合到时钟发生器的时钟发生电路。相位控制信号可以使时钟发生电路调整器件时钟信号的相位。这可能导致器件的输出具有期望的相位。在期望的相位，器件的输出可以与一个或多个其他器件的输出同步。
反馈信号可以与具有可由提供给器件的器件时钟信号的相位控制的相位的输出信号的器件相关联。反馈处理器可以从具有待追踪阶段的器件接收反馈信号。器件可以是数据转换器，例如模数转换器或数模转换器、锁相回路、通信收发器或任何其它合适的定时器件。
计算电路可以基于相位处理器的输出和/或额外信息计算相位控制信号。相位控制信号可用于对齐与不同器件相关的相位，用于同步器件。额外信息可以包括例如与提供反馈信号的器件的管芯相关联的温度信息、与时钟发生器器件相关联的温度信息、控制要与输入数据一起使用的所需数学处理的数据、来自另一个反馈信号处理器的信息(例如，提供关于来自不同数据转换器的数据转换器的不同反馈信号的相位的信息)等，或其任何组合。任何其他合适的额外信息可以替代地或另外被计算电路用于计算相位控制信号。
计算电路可以基于输入数据计算所需的响应。所需的响应和/或实际响应可用于调整相位控制信号。计算电路可以基于反馈相位信息、从管芯接收反馈信号的管芯的温度信息、反馈相位和温度信息、与相位和/或与提供反馈信号的器件分离的一个或多个器件相关的管芯温度信息相关联的数据来计算期望的响应，或其任何组合。计算电路可以执行所需响应的自适应计算(例如，数学响应的自动计算)。
作为一个示例，两个不同的数据转换器可以具有与温度相关联的不同相位延迟，并且计算电路使用补偿与每个数据转换器相关联的延迟来同步数据转换器。在该示例中，计算电路可以通过对与每个数据转换器相关联的相位控制信号进行不同的调整来补偿与每个数据转换器相关联的延迟。这些响应可以通过在时钟发生器芯片上具有不同阶段的时钟信号和/或反馈信号来实现补偿。
反馈信号处理器可以包括布置成调整由时钟发生器提供的输出信号(例如，器件时钟信号)的相位的一个或多个输出。例如，反馈处理器的输出可以被提供给数字锁相回路(DPLL)相位偏移控制。作为另一示例，反馈处理器的输出可以被布置成在锁相回路中调整相位-频率检测器(PFD)之前的延迟。作为另一示例，反馈处理器的输出可以被提供给位于时钟发生器上的器件时钟信号的前向路径中的电路，诸如数字分频器的粗相位步骤或延迟线控制端口。在另一示例中，反馈信号处理器的输出可以通过数据链路提供给诸如数据转换器之类的器件。在一些情况下，反馈信号处理器的输出可以通过串行外设接口(SPI)提供或嵌入在器件时钟信号上，如由JESD204标准定义的DEVCLK信号。
尽管可以参考调整与提供给器件的器件时钟信号相关的相位来讨论本公开的实施例，但是可以结合调整任何合适的时钟信号的阶段来实现本文所讨论的任何合适的原理和优点。例如，本文讨论的任何合适的原理和优点可以结合调整系统参考信号的相位而实现，例如根据提供给器件的JESD204标准的SYSREF信号。在该示例中，可以调整一个或多个系统参考信号的相位以与一个或多个其他系统参考信号的相位一致，以使得器件被同步。另一个例子，一些器件可以在本地生成系统参考信号，系统参考信号可以在本地进行调整。例如，数据转换器可以根据JESD204标准本地生成系统参考信号，如SYSREF信号，相位控制信号可以调整一个或多个本地生成的系统参考信号的阶段。因此，分布式SYSREF发生器可以使用一个或多个反馈信号对准(例如，通过时钟发生器)。
系统与时钟发生器被构造为从器件接收反馈
现在将描述时钟发生器从时钟发生器接收时钟信号(例如，器件时钟信号，例如由JESD204标准定义的“器件时钟”或“DEVCLK”)的器件接收反馈的所述电子系统。这种系统可以从时钟发生器增强器件被构造为接收时钟信号的输出信号的同步。虽然可以参考作为数据转换器的器件来描述一些实施例，但是这里讨论的原理和优点可以应用于布置成从时钟发生器接收时钟信号的任何合适的器件和/或任何其他可能受益于与一个或多个其他信号同步的信号。
图1是根据实施方案的电子系统10的示意图，其中数据转换器12提供反馈信号给时钟发生器14。数据转换器12和时钟发生器14可以是单独的器件。例如，这些器件可以封装在单独的封装和/或不同的半导体裸片上。数据转换器12和时钟发生器14可以是分开的封装芯片。数据转换器12和时钟发生器14可以是单独的集成电路器件。在某些情况下，本文讨论的技术可以在芯片上或在同一封装内实现。在数据转换器12和时钟发生器14之间可以存在相对较短的点对点链路。例如，这样的链路可以位于相同的印刷电路板上或跨相对较短的电缆。
在电子系统10中，数据转换器12可以是数模转换器、模数转换器或任何其它合适的数据转换器。数据转换器12可以从时钟发生器14接收器件时钟信号器件时钟和系统参考信号SYSREF。这些信号可以分别符合JESD204标准，如JESD204B或JESD204C。器件时钟信号器件时钟可以用作数据转换器12的时钟信号。系统参考信号SYSREF可以是与器件时钟信号器件时钟同步的系统参考信号。系统参考信号SYSREF可以被分配用于在数据转换器12的接收电路处增强设置和/或保持时间的符合性。
时钟发生器14可以接收参考信号参考时钟并产生数据转换器14的器件时钟信号器件时钟。如图1所示，数据转换器12可以向时钟发生器14提供反馈信号反馈。时钟发生器14可以根据反馈信号反馈调整器件时钟信号器件时钟的相位。因此，电子系统10提供闭环反馈来调整器件时钟信号器件时钟。
在某些实施方案中，反馈信号反馈可以提供给时钟发生器14的专用端口，如图1所示。根据本文所述的一些其他实施方案中，反馈信号可以提供给时钟发生器的双向接口。反馈信号反馈可以在某些实施例中提供各种信息，例如，反馈信号反馈可以提供与数据转换器12相关的相位信息、数据转换器12的数据、或来自数据转换器12的相位信息和数据。数据转换器12可以将反馈信号反馈连续地和/或间歇地发送到时钟发生器14。
与数据转换器12相关联的相位可以基于器件时钟信号器件时钟。与数据转换器12相关联的相位可以是例如数据转换器12的输入端的器件时钟信号器件时钟的相位、数据转换器12的采样节点处的时钟信号的相位或数据转换器12的输出处的信号的相位，该相位被耦合到时钟发生器14以外的电路。器件时钟信号器件时钟可以用于数据转换器12的时钟，使得与数据转换器12相关的相位依赖于器件时钟信号器件时钟。调整器件时钟信号器件时钟的相位可以调整与数据转换器12相关的相位。因此，调整器件时钟信号器件时钟的相位应该调整与数据转换器12相关联的相位。
图2是根据实施方案的电子系统20的示意图，其中多个数据转换器12a至12n向时钟发生器24提供反馈1至反馈N的反馈信号。这些反馈信号可以为数据转换器12a
Figure BDA0001428465110000101
12n提供相位同步信息。时钟发生器24可以使用反馈信号反馈1至反馈N将数据转换器12a至12n的输出相位同步。图2示出了本文讨论的任何原理和优点可以在其中时钟发生器24向多个分离的器件提供器件时钟信号的系统中实现。单独的器件可以单独封装集成电路器件。可以实现基于反馈信号的器件时钟信号的相位调节，以更好地同步接收器件时钟信号的不同器件的节点(例如，采样节点、输出节点等)。不同的器件可以从同一个时钟发生器接收不同的器件时钟信号，如图2所示。在电子系统20中，基于反馈信号反馈1至反馈N中的一个或多个来分别调整器件时钟信号器件时钟1到器件时钟N中的一个或多个的相位可以改善数据转换器12a到12n的输出转换器1的输出到转换器N的输出。
时钟发生器被构造为从器件接收反馈
现在将描述所述时钟发生器及其电路部件。这种时钟发生器可以在本文讨论的任何电子系统中实现。时钟发生器的任何电路块可以根据本文讨论的时钟发生器的其它电路块的任何合适的原理和优点来实现。
图3是根据实施方案的时钟发生器的示意性框图30。该时钟发生器是可以在图1和/或2的系统中实现的时钟发生器的示例。时钟发生器30包括反馈信号处理器32和时钟发生电路34。反馈信号处理器32被布置为在时钟发生器30的联结35处接收反馈信号。反馈信号在一些应用中可以包括差分信号。反馈信号携带来自另一个器件的信息。关于反馈信号的信息可以取决于时钟发生器30提供的器件时钟信号器件时钟。反馈处理器32可以响应于反馈信号而产生相位控制信号。相位控制信号可以是任何合适的信号以调整时钟信号的相位。反馈处理器32可以跟踪反馈信号的相位并调整相位控制信号，从而导致器件时钟信号器件时钟的相位的期望调整。反馈处理器32可以向时钟发生电路34提供相位控制信号，以调整由时钟发生器30提供的器件时钟信号器件时钟的相位。
当反馈信号包括相位信息时，反馈信号处理器32可以监视由时钟发生器30提供的器件时钟信号的相位。反馈信号处理器32可以向时钟发生电路34提供相位控制信号，使得反馈信号可以使器件时钟信号以期望的方式相移。来自反馈信号处理器32的一个或多个相位控制信号可以以补偿反馈信号的初始启动阶段的方式来调整器件时钟信号，实现反馈信号的温度变化、由时钟发生器30提供的器件时钟信号的变化、或其组合。如结合其他实施例更详细地讨论的，一个或多个相位控制信号可以补偿各种其他因素，例如不同器件之间的相对相位差。补偿可以保持与器件时钟信号相关的相位随时间基本上恒定。例如，补偿可以保持数据转换器或其他器件的相位在一段时间内基本上恒定。
时钟发生电路34包括从反馈处理器32接收相位控制信号的相位控制端口。时钟发生电路34可以包括布置成在输入端口36处接收参考信号的任何合适的电路，并在时钟发生器30的输出端口37处提供器件时钟信号。时钟发生电路34可包括时钟信号源和时钟信号路径。时钟信号源可以包括锁相回路和/或布置成从参考信号产生时钟信号的其它电路。时钟信号路径可以包括时钟信号源和被设置为提供器件时钟信号的时钟发生器30的输出端口37之间的信号路径中的一个或多个缓冲器、一个或多个延迟元件、路由和/或一个或多个其他元件、器件时钟信号。
图4是根据实施方案的反馈信号处理器的示意性框图40。反馈信号处理器40是图3的反馈信号处理器32的示例，并且可以根据本文所讨论的任何合适的原理和优点来实现。反馈信号处理器40包括相位处理器42和计算电路44。时间发生器可以包括整个反馈信号处理器40。在一些情况下，相位处理器42可以与计算电路44分开定位(例如，在不同的管芯上或在不同的封装内)。例如，计算电路44可以位于与时钟发生器不同的器件(例如，FPGA或CPU)上。这可以允许使用从多个反馈信号到多个相位处理器的信息进行计算。在一个实施例中，反馈信号处理器40可以在被构造为从时钟发生器接收器件时钟信号的器件上实现，并在器件上提供相位调节。反馈信号处理器40可以在输入端口46处接收反馈信号反馈。反馈信号反馈可以包括与被布置为接收由时钟发生器提供的器件时钟信号的器件相关联的相位和/或数据信息。反馈信号处理器40可以基于反馈信号反馈来计算可以导致对器件时钟信号的相位的期望调整的响应。可以提供一个或多个相位调节控制端口48作为反馈信号处理器40的输出。这可以允许将一个或多个相位调节信号提供给时钟发生电路，以便以期望的幅度和/或变化率调整器件时钟信号的相位。
相位处理器42可以在反馈信号处理器40的输入46处接收反馈信号。相位处理器42可以处理反馈信号反馈并提供表示与被构造为提供反馈信号反馈的器件相关的相位指示相位信号相位信息。相位信号相位信息可以是数字信号，使得计算电路44可以由数字电路实现，并且在数字域中计算相位控制信号相位控制。这样的数字电路可以比模拟电路更可靠和/或更不容易受到环境影响(例如温度)和/或相对便宜的实现。计算电路44可以是可重新配置的(例如，通过诸如串行端口接口的接口对时钟发生器进行编程)。在某些实施方案中，相位处理器42包括将反馈信号反馈转换为数字相位信号相位信息的时数转换器。相位信号相位信息可以指示被布置为提供反馈信号反馈的器件的输出的相位、被设置为提供反馈信号反馈的器件上的信号的相位、与器件时钟信号相关联的延迟传播到被安排成提供反馈信号反馈的器件上的节点，或其任何组合。
计算电路44可以响应诸如相位信号相位信息的输入数据来确定相位控制信号相位控制的响应。如下面将更详细地讨论的，计算电路还可以响应于其他输入信息来确定相位控制信号相位控制的响应。计算电路44可以在某些实施例中提供相对于其输入数据的线性响应。根据一些其他实施例，可以实现任何合适的数学响应以便实现期望的结果，诸如增强与一个或多个时钟发生器通信的数据转换器的同步。使用的数学响应也可以根据提供给计算块的信息而改变。以这种灵活方式的操作可以允许反馈信号处理器40相对于各种输入数据支持多个数学响应，包括但不限于相对于一个或多个输入数据的行为的预测响应。
在某些实施方案中，计算电路44可以基于来自相位处理器42的相位信号相位信息和/或额外信息来计算相位控制信号相位控制。额外信息可用于确定器件时钟信号的期望的相位调节行为，例如由JESD204标准定义的DEVCLK信号。这种行为可以在不同的输入数据集和相位调节端口之间具有任何合适的关系。例如，相位调节可以是线性的、非线性的、静态映射的、动态映射的和/或计算的、或类似的、或其任何合适的组合。器件时钟信号相位调节可以同步多个器件(例如数据转换器)和/或多个时钟信号。计算电路44可以被布置成实现任何合适的数学关系，以通过利用任何可用信息(例如，反馈阶段、器件温度、相对于其他转换器等的相位等)或任何组合)。关于使用额外信息计算相位控制信号的更多细节将结合一些其他实施例来提供。
图5是根据实施方案的时钟发生电路的示意性框图50。图5的时钟发生电路50是图3的时钟发生电路34的示例。时钟发生电路50可以从参考信号参考时钟生成器件例如数据转换器的器件时钟信号器件时钟。时钟发生电路50可以包括从反馈信号处理器接收相位控制信号相位控制的一个或多个输入端口，以调整器件时钟信号器件时钟的相位。如所示出的，时钟发生电路包括时钟信号源52和时钟信号路径54。时钟信号源52可以包括从诸如系统时钟信号的参考信号生成时钟信号的任何合适的电路。例如，时钟信号源52可包括锁相回路。这样的锁相回路可以是任何合适的模拟锁相回路或任何合适的数字锁相回路。时钟信号路径54可以包括时钟信号源52和时钟发生电路50的输出端口之间的信号路径中的任何合适的电路，其被布置成提供器件时钟信号器件时钟。时钟信号路径54可以包括例如分频器或延迟元件，例如可调延迟元件。
在电子系统中基于反馈信号调整时钟相位
时钟信号的相位调节，如器件时钟信号，可以在各种电子系统中实现。将参照所述实施例描述这种系统的特征。实施例的特征的任何合适的组合可以与另一实施例的特征的任何合适组合组合。这样的系统可以根据本文讨论的任何合适的原理和优点来包括时钟发生器和数据转换器。尽管参考具有时钟发生器和数据转换器的电子系统描述了一些实施例，但是这些实施例的任何原理和优点都可以应用于包括两个或多个被设置为接收器件时钟信号的数据转换器的电子系统和/或其他器件。
图6是根据实施方案的基于来自器件的反馈的具有器件时钟信号的相位调节的电子系统60的示意图。如图所示，电子系统60包括时钟发生器61和数据转换器62。在图6中，时钟发生器61包括反馈信号处理器63和时钟信号源64。反馈信号处理器63被配置为通过输入接收器65从数据转换器62接收反馈信号反馈。图6示出了可以通过将由反馈信号处理器63产生的相位控制信号相位控制提供给时钟信号源64的相位调节端口来实现器件时钟信号的相位调节。时钟信号源64的输出可以通过输出驱动器66从时钟发生器输出。因此，时钟发生器61可以以期望的相位向数据转换器62提供器件时钟信号器件时钟。利用该期望的相位，数据转换器62可以与一个或多个其他数据转换器同步。例如，利用期望的相位，数据转换器62的采样节点可以与一个或多个其他数据转换器的采样节点同步。
数据转换器62可包括核心电路67，核心电路67被构造为用于实现任何适当的数据转换，例如将模拟信号转换为数字信号或将数字信号转换为模拟信号。核心电路67可以提供具有取决于器件时钟信号器件时钟的相位的数据转换器的输出，例如DAC信号输出或ADC的采样信号数据。数据转换器的输入驱动器68可以接收器件时钟信号器件时钟，并提供具有内部器件时钟信号的核心电路67。核心电路67还可以为时钟发生器61产生反馈。反馈信号(模拟或数字形式)可以与核心电路67上将与另一个转换器同步的位置或电路相关。例如，反馈信号可以通过将具有时钟信号路径的时钟信号路径匹配或包括到采样节点的时钟信号路径的部分而与数据转换器的采样节点相关。作为另一示例，反馈信号可以包括表示数据转换器自己对采样节点的相位与数据转换器的时钟接收机的器件时钟信号位置之间的差的测量的数据。作为另一示例，反馈信号可以包括数据转换器的本地SYSREF发生器的相位的表示。输出驱动器69可以将数据转换器62的反馈信号反馈提供给时钟发生器61。
在一些情况下，本文讨论的任何实施例的器件时钟信号器件时钟和反馈信号反馈可以具有彼此谐波相关的频率。
本文所述反馈信号处理器可以包括多个输入和/或多个输出。这种反馈信号处理器可以包括不同配置的各种计算电路。一些计算电路可以被配置为在计算一个或多个相位控制信号时执行各种不同的计算。
例如，某些反馈信号处理器可以包括滤波器，例如低通滤波器(例如，数字低通滤波器或模拟低通滤波器)，耦合在计算电路和时钟发生电路的相位调节口之间的信号路径。在一些这样的反馈信号处理器中，反馈相位信息可以用于通过低通滤波响应来控制一个或多个相位调节端口。也可以实现第二低通滤波器来控制具有低通滤波响应的时钟发生电路的不同相位调节端口。从另一个输入到计算电路的数据可用于控制第三相位调节端口，而没有经过滤波的响应。
根据某些实施方案，响应于反馈阶段和被提供为计算电路的输入的参考时钟相位之间的差异，该参考时钟相位满足阈值(例如，大于阈值)，信号路径中到一个或多个相位调节端口的低通滤波器可以增加带宽，以加快响应。可选择地或另外，在其他情况下可以降低低通滤波器的带宽。
在一些实施方案中，提供给第三相位调节端口的相位控制信号可以具有响应于其他输入数据的预测方式确定的值。例如，当其他输入数据为温度信息时，计算电路可以根据温度变化率而不是温度绝对值来实现预测调整。
在某些实施例中，反馈信号处理器可以接收附加输入信息，例如来自系统的温度信息。反馈信号处理器可以提供基于反馈信号和/或附加输入信息以线性或非线性方式计算的一个或多个相位控制输出。一个或多个相位控制输出可以控制由时钟发生器提供的器件时钟信号的相位。
图7是时钟信号源和时钟信号路径根据实施方案的电子系统70的示意图，其具有器件时钟信号的相位调节。如图7所示，可以实现多个相位调节端口和/或相位调节方法。相位控制信号可以提供给时钟信号源(例如，锁相回路)的相位调节端口和/或时钟信号路径的相位调节端口。在电子系统70中，可以使用来自反馈信号处理器73的多个输出来调整器件时钟信号器件时钟的相位。反馈信号处理器73可以向时钟信号源74的相位调节端口提供第一相位控制信号相位控制1。反馈信号处理器73还可以向时钟信号路径75的相位调节端口提供第二相位控制信号相位控制2。因此，可以使用时钟信号源74和/或时钟信号路径75来调整器件时钟信号器件时钟的相位。
图8是基于来自器件的反馈和额外信息根据实施方案的具有器件时钟信号的相位调节的电子系统80的示意图。在电子系统80中，时钟发生器81包括被构造为接收额外信息的反馈信号处理器83并提供多个输出。所示的反馈信号处理器83包括相位处理器84、被构造为接收额外信息的计算电路85、第一滤波器86和第二滤波器87。计算电路85可以基于来自相位处理器84的相位信息和/或额外信息来计算相位控制信号的相位控制1和相位控制2。额外信息可以包括这里讨论的任何额外信息，例如温度信息。计算电路85可以在数字电路中实现。第一滤波器86和第二滤波器87可以由诸如数字电路和/或模拟电路的任何合适的电路来实现。计算电路85的输出可以分别由滤波器86和87滤波，分别提供给时钟信号源74和时钟信号路径75。这样，反馈处理器83可以接收多个输入并提供多个相位控制输出，以便以多种方式调整器件时钟信号器件时钟的相位。
反馈信号处理器可以使用额外信息，除了或代替由被构造为接收器件时钟信号的器件提供的反馈信号提供的信息。例如，当与反馈信号的相位相关联的值在可接受的范围内时，反馈信号处理器可以仅使用相位信息来使用温度数据来控制对器件时钟信号的相位的调整。在计算电路中使用哪些信息的选择可以在系统运行时改变。例如，计算电路在计算相位控制信号中使用哪些信息的选择可以响应于提供给反馈处理器的控制信号而发生。
相位调节信号可以补偿诸如数据转换器的具有与另一个器件如数据转换器同步的输出的器件上的错误机制。这种补偿可以由反馈信号处理器的计算电路来实现。
通过反馈链路从数据转换器发送到反馈信号处理器的相位信息本质上可以是模拟的，例如信号边缘位置。通过反馈链路从数据转换器发送到反馈信号处理器的相位信息可以替代地包括通过反馈信号发送的数字数据。通过反馈链路发送的数据信息可以包括诸如但不限于器件模具温度和/或器件分配器的状态的信息。
当反馈信号被构造为包括诸如器件芯片温度的数据信息时，处理器可以在计算中使用该信息来调整器件时钟信号的相位。相位和数据信息可以在数字和/或模拟域中以各种不同的方式组合在反馈信号上。方法的示例包括边缘的脉冲宽度调制和扩频调制。图9提供了组合相位和数据信息的一个示例。当存在相位和数据信息时，反馈信号处理器可以包括数据解码器以分离反馈信号的相位和/或数据信息。图10包括用于分离反馈信号的相位和数据信息的示例数据解码器。
图9是包括相位和数据信息的反馈信号的时序图。在这个例子中，相位信息被包含在反馈信号的上升沿的定时中，并且通过下降沿的脉冲宽度调制来提供数据。反馈信号处理器可以接收这样的反馈信号并分离出相位信息和/或数据信息。反馈信号处理器可以使用相位信息和/或数据信息来调整器件时钟信号的相位。
图10是基于具有编码温度信息根据实施方案的反馈信号的器件时钟信号的相位调节的电子系统100的示意图。电子系统100包括时钟发生器101和数据转换器102。在电子系统100中，温度信息被嵌入在反馈信号中并被反馈信号处理器103解码。该温度信息与数据转换器102相关联。例如，嵌入在反馈信号中的温度信息可以指示数据转换器102的管芯温度。
如图所示，时钟发生器101包括具有被构造为从反馈信号反馈解码温度信息的数据解码器104的反馈信号处理器103。数据解码器104可以将解码的温度信息提供给计算电路105。计算电路105可以使用解码的温度信息来调整器件时钟信号器件时钟的相位。时钟发生器101还可以包括温度传感器106。温度传感器106可以将与时钟发生器101相关联的温度信息提供给计算电路105，以用于计算相位控制信号。
数据转换器102可以包括温度传感器107和编码器108。所示的温度传感器107被构造为将与数据转换器102相关联的温度信息提供给编码器108。然后编码器108可以将温度信息编码到来自核心电路67的反馈。
虽然参考温度信息描述了图10，但是参考图10讨论的任何原理和优点都可以应用于任何其它合适的信息。
图11是基于来自器件的反馈信号和温度信息根据实施方案的具有器件时钟信号的相位调节的电子系统110的示意图。图11示出了信息可以通过专用连接从数据转换器发送到反馈信号处理器的计算电路。专用连接可以是任何合适的芯片到芯片接口，如串行外设接口(SPI)。温度信息，例如硅温度信息，可以从数据转换器112发送到反馈信号处理器113的计算电路115。时钟发生器111的温度传感器106可以提供温度信息，例如与时钟发生器111相关联的硅温度信息。
在一些其他实施方案中，中间件(例如，现场可编程门阵列(FPGA)、微处理器或缓冲器)可以被构造为在数据转换器和时钟发生器之间传递信息。在这些实施方案中，反馈信号可以包括相位信息、温度信息、相位和温度信息、一个或多个控制信号、或来自用于同步数据转换器的数据转换器的任何其它合适的信息。
在某些实施方案中，反馈处理器包括被构造为将反馈信号转换为数字信号形式的数据的相位处理器。该数据可以是单个位，例如由爆炸相位检测器(BBPD)产生的、或者诸如由时间到数字转换器(TDC)产生的多位字。TDC可以以表示相对于时钟信号源的时间的数字字的形式产生数据。当以这种方式使用时，通常相对于与器件时钟信号具有已知关系的另一个时钟信号产生表示相位信息的数据。例如，其他时钟信号可以是也被分为器件时钟信号的普通的较高频率的时钟信号。或者，其他时钟信号可以是一个常见的信号，如常用的系统时钟信号，即用来推导出更高频率的时钟信号。图12、13和14示出了示例电子系统，其中反馈处理器包括被构造为将反馈从数据转换器转换为数字信号的相位处理器。
图12是根据实施方案基于示出了相位处理器的附加细节的反馈信号的具有器件时钟信号的相位调节的电子系统120的示意图。所述电子系统120包括时钟发生器121，其包括被构造为将来自数据转换器62的反馈处理为表示与数据转换器62相关联的相位信息的数字信号的反数据处理器123。所示的反馈信号处理器123包括被构造为通过输入接收器65和数字时钟信号接收反馈信号反馈的相位处理器124。数字时钟信号可以与器件时钟信号器件时钟有一个已知的关系。
反制处理器124可以是被构造为从数据转换器62提供的反馈中产生指示与数据转换器62相关的相位的数字信号的任何合适的处理器。例如，反馈处理器124可以是TDC。TDC可以产生代表反相信号反馈相对于数字时钟信号的相位的数字字。数字字可以提供给计算电路125，用于计算相位控制信号。作为另一示例，反馈处理器124可以是BBPD。BBPD可以向计算电路125提供与数据转换器62相关联的数字相位信息，以计算相位控制信号。计算电路125的输出可以由滤波器126(例如，低通滤波器)滤波并提供给时钟信号源64的相位调节端口。
图13是具有器件时钟信号的相位调节的电子系统130的示意图，其中公共振荡器向时钟信号路径提供参考信号，并且根据实施方案提供反馈信号处理器。如图13所示，时钟发生器131可以包括锁相回路和被构造为生成时钟信号的振荡器132。锁相回路和振荡器132是时钟信号源的示例，并且可以实现本文所讨论的任何时钟信号源。反馈信号处理器123和时钟信号路径75都可以从锁相回路和振荡器132接收时钟信号。相位处理器124可以使用时钟信号作为参考信号，从数据转换器62处理反馈信号反馈进入阶段信息。如图13所示，反馈信号处理器124可以向时钟信号路径75的相位调节端口提供相位控制信号。
图14是具有器件时钟信号的相位调节的电子系统140的示意图，其中根据实施方案来自时钟信号源的参考信号被提供给反馈信号处理器。如图14所示，时钟发生器141可以包括被构造为向反馈信号处理器123提供输出的时钟信号源74。相位处理器124可以使用时钟信号源74的输出作为参考信号，处理来自数据转换器62的反馈并提供相位信息。如图14所示，反馈信号处理器124可以向时钟信号源74的相位调节端口提供相位控制信号。
在某些实施方案中，时数转换器(TDC)可以向反馈信号处理器的计算电路提供信息。TDC可以产生数字时间戳，以识别何时输入信号相对于参考信号经历边缘转换。参考信号可以是任何合适的公共参考信号，例如系统时钟信号。可以检测两个TDC之间的时间戳差异，并将其插入到相位检测器的输出端的回路中，以补偿所测量的相位差和/或提供所需的调节行为。图15、16和17是包括这样的TDC的电子系统的所有示例。
图15是具有根据实施方案包括时数转换器的器件时钟信号的相位调节的电子系统150的示意图。在电子系统150中，包括多个TDC 151、152、153和包含DPLL核心154的数字锁相回路(DPLL)。TDC 151、152和153向计算电路155提供数据。TDC 152和153可以被认为是DPLL的一部分。
在电子系统150中，反馈信号处理器包括TDC 151和计算电路155。TDC 151可以实现相位处理器。TDC 151可以提供从数据转换器62到计算电路155的反馈的相位信息。因此，TDC 151可以被称为反馈TDC。计算电路155还可以接收来自TDC 152和153的输入。TDC 152可以接收参考信号参考，并向DPLL核心154(例如，到DPLL核心的数字相位检测器)和计算电路155提供信号。参考信号参考可以是任何合适的参考信号，例如作为公共系统时钟信号或相对于可以进行哪些测量的另一个输入信号。TDC 153可以耦合在诸如压控振荡器的频率产生电路156和DPLL核心154之间。TDC 153可以向DPLL核心154(例如，DPLL核心154的整数或分数分频器，其可以耦合到TDC 153的输入或输出)和计算电路155提供信号。计算电路155可以使用从TDC 152接收的信号和/或从TDC 153接收的信号来计算相位调节信号。可以将相位调节信号提供给DPLL核心154，以使得提供给数据转换器62的器件时钟信号被调整。
图16是根据另一实施例的包括时数转换器的具有器件时钟信号的相位调节的电子系统160的示意图。电子系统160如图15的电子系统150，除了计算电路165被构造为接收额外信息。计算电路165可以基于额外信息计算相位控制信号。计算电路可以基于额外信息和其他信息(例如，来自TDC 151的相位信息和/或来自TDC 152和/或TDC 153的信息)来计算相位控制信号。额外信息可以包括来自与数据转换器62不同的数据转换器相关联的另一个TDC或计算电路的温度信息和/或信息。在一些其他实施方案中，附加信息可以包括计算一个或多个相位控制信号的任何其他适合的信息。
图17是根据另一实施例的包括时数转换器的具有器件时钟信号的相位调节的电子系统170的示意图。电子系统170类似于图16的电子系统160，除了相位调节在时钟发生电路中的多于一个点上实现，并且相位调整电路177耦合在频率发生电路156和时钟发生器的输出驱动器66之间的信号路径中。如图17所示，计算电路175可以计算多个相位控制信号，并将相位控制信号提供给时钟发生电路的不同电路。如图所示，计算电路175可以向DPLL核154和第二相位控制信号提供第一相位控制信号到相位调整电路177。相位调整电路177可以包括可调节延迟元件、具有可编程延迟步长的分频器或延迟锁定环路。
通过调整时钟发生电路多于一点的相位，电子系统170可以以不同的方式调整器件时钟信号的相位。这些不同的调节器件时钟信号的方式可以有不同的特点。例如，某些调整器件时钟信号的方式可能会比其他方式具有更低的延迟。作为另一个例子，调整器件时钟信号的某些方式可以具有比其他方式更高的精度。以不同的方式调整器件时钟信号的相位可以将相位调节定制到特定应用和/或补偿导致不同数据转换器彼此不同步的特定类型的原因。
调节时钟发生器中的器件时钟信号的相位
一个或多个相位调节信号可以被提供给时钟发生器的时钟发生电路的各种不同的电路，以使时钟发生器提供的时钟信号的相位被调整。图18、19、20和21提供了可以基于一个或多个相位控制信号来调整器件时钟信号的相位的时钟发生电路的所述示例。这些例子并不详尽，并且相位控制信号可以提供给时钟发生电路的任何合适的电路，以调整器件时钟信号的相位。
图18是根据实施方案包含具有相位调节的数字锁相回路181的所述时钟发生电路180的示意性框图。图18示出了来自反馈信号处理器的相位控制信号相位控制可以与(例如，添加到)锁相回路的数字相位检测器的输出进行组合，以调整器件时钟信号的相位。
数字锁相回路(DPLL)是使用数字电路实现的锁相回路。DPLL可以用数字电路取代锁相回路的传统模拟组件。一些DPLL包括产生数字时间戳的时数转换器(TDC)，用于识别何时输入信号经历相对于精确参考信号的边沿转换。例如，所示的DPLL 181包括TDC 182和183。来自TDC 182和183的信息可被DPLL 181的数字相位检测器184用于相位比较。如图所示，分频器189(例如，如图所示的分数分频器或整数分频器)可以接收TDC 183的输出，并划分TDC 183的输出频率，并将分频输出提供给数字相位检测器184。因为TDC 182和183提供数字定时信息，所以可以确定两个TDC 182和183之间的时间戳的差异并将其插入到相位检测器183的输出端的环路中，以补偿测得的相位差和/或提供所需的相位调节。如图所示，TDC 183可以接收来自数控振荡器186的输入。或者，可以由模拟PLL 190提供对TDC 183的输入。
所述DPLL 181还包括数字环路滤波器185，其产生驱动数控振荡器(NCO)186的数字频率调谐字调谐字。NCO 186的输出可以提供给模拟PLL 190。模拟PLL 190可用于产生器件时钟信号。基本的DPLL架构如图18所示。通常可以包括附加功能，例如监视器187，以控制相变速率和调整字历史。
可以通过将相位偏移加到由数字相位检测器184提供的数字输出信号中来调节NCO 186的输出相位。如图18所示，在数字相位检测器184的输出处有一个加法器188将数字输出信号与相位控制信号相位控制相加。该相加可以在数字相位检测器184和数字环路滤波器185之间的节点执行，如图18所示。类似的求和可以在数字环路滤波器185的输出端执行，在一些其他实施方案中，其可以提供更快或更慢的相位调节响应。
图19是根据另一实施例的包括具有相位调节的数字锁相回路(DPLL)193的时钟发生电路192的示意性框图。图19示出DPLL 193包括在时钟发生电路192中，时钟发生电路192还包括NCO 194、模拟锁相回路(APLL)195、分频器196、输出驱动器197和输入驱动器198。相位控制信号相位控制可以提供给DPLL 193，例如，如参照图18所述。因此，DPLL 193可以调整由时钟发生电路192提供的器件时钟信号器件时钟的相位。在一些其他实施方案中，另一个相位控制信号可以提供给输出驱动器197和/或其他时钟发生电路192的电路部件，以调整器件时钟信号器件时钟的相位。
器件时钟的相位可以在时钟信号源与被布置为提供器件时钟信号的时钟发生器的输出之间的器件时钟信号的时钟信号路径中进行调整。这样的时钟信号路径可以包括可以连续更新的可编程延迟元件和/或具有相位调节能力的延迟锁定环路或分频器。相位控制信号可以使用控制端口控制延迟元件的延迟。
图20是时钟发生电路200的示意性框图，其包括具有相位调节的根据实施方案的可编程延迟元件202。如图20所示，相位控制信号相位控制可以调整延迟元件202的延迟，从而调整器件时钟信号器件时钟的相位。
图21是时钟发生电路210的示意性框图，其包括具有相位调节的根据实施方案的迟延锁定回路212。如图21所示，相位控制信号相位控制可以调节延迟锁定环路212的延迟，从而调整器件时钟信号器件时钟的相位。
用于器件反馈的双向接口
在某些实施方案中，时钟发生器与器件之间的双向电气连接可以提供(1)从器件到时钟发生器的反馈信号，(2)从时钟发生器到器件的信号。因此，时钟发生器与用于提供来自时钟发生器的信号的器件之间的现有信号线可以提供反馈信号。双向信号线可以具有可重新编程的信号方向模式，将反馈信号从器件发送到时钟发生器。因此，可以从器件到时钟发生器提供反馈，而不增加时钟发生器和器件之间的信号路由的数量。此外，时钟发生器可以在某些实施例中通过实现双向接口而从机器接收反馈而不增加输入/输出触点的数量。
一些现代的蜂窝通信系统使用JEDECJESD204B和/或JESD204C标准。这些规范的一个重要目标是用于电子系统中的器件(例如，转换器，收发器、PLL和专用集成电路(ASIC))的同步。这可以使用器件时钟信号和系统参考信号来实现，这在JESD204B和JESD204C规范中被称为SYSREF信号。SYSREF信号与器件时钟信号一起可以实现系统中器件的同步。然而，JESD204B和JESD204C标准规定了器件时钟信号和SYSREF信号之间的紧密的时序关系，在更高的器件时钟速度下可能变得越来越难以实现。这些标准还涉及到器件同步的开环方法。这两者都可以将一定量的同步限制在比用更先进的技术可以实现的更大的水平上。
以前在提高按照JESD204标准运行的系统中同步的尝试涉及到在器件时钟和SYSREF信号上制定了严格的规范。然而，这种尝试是开环方式。使用开环方式，没有从器件安排接收器件时钟信号的反馈。交替的想法涉及让客户通过SPI端口将数据信息传递到不同的部分。然而，准确的相位信息(例如，通过信号边缘)可能不可用，加上这涉及到客户的额外的复杂性。这两种方法使得难以紧密地同步多个数据转换器并且随着时间的推移来维持该同步。例如，开环同步方案可能会遇到难以跟踪由于温度导致的定时漂移。此外，在没有闭环伺服机构的情况下，可能无法实现紧密的定时对准，这可以将对准驱动到零误差。为了提高超出这些标准范围的同步能力，可能涉及更先进的技术。
由JESD204B和JESD204C标准指定的信号通常沿着从时钟发生器到数据转换器/收发器的单一方向传播。特别地，JESD204B和JESD204C标准规定了器件时钟信号和SYSREF信号都是单向信号。这些信号通常来自公共时钟发生器，并发送到器件以用于同步器件。在典型的JESD204系统操作中，SYSREF信号从时钟发生器流向另一个器件(例如数据转换器)，以提供同步。通常可以根据需要偶尔发送SYSREF信号以提供同步，然后将其置于静态或掉电模式，直到再次需要。
根据某些实施方案，系统参考信号和反馈信号可以通过时钟发生器和诸如数据转换器、PLL、通信收发器或任何其它合适的器件的时钟发生器和器件之间的双向电连接传播，以与另一个器件同步。例如，JESD204规范中定义的SYSREF(例如JESD204B或JESD204C规范)和反馈信号都可以通过时钟发生器和器件之间的双向电连接传播。反馈信号和SYSREF信号可以在不同时间在相同的电气连接上传播。在一些情况下，信号线可以是差分的，并且每个信号可以同时在单个差分线中的不同方向上传播。要同步的器件(例如，数据转换器)可以从时钟发生器器件接收同步信息，并通过双向接口将反馈信号提供回时钟发生器器件。时钟发生器还可以包括被构造为为器件提供SYREF信号的双向接口，并从器件接收反馈信号。
双向电气连接方向的动态控制可以是自动的(例如，按照JESD204标准定义的SYSREF信号传输之后)和/或通过外部控制(例如，通过单独的控制接口，如串行外设接口(SPI)端口)。可以使用这种双向接口来实现诸如改进的同步、相位控制、相位跟踪和通信等附加功能或其任何组合。通过使用在反馈信号上嵌入数据，器件还能够将诸如其硅温度信息的信息和/或关于一个或多个数字计数器的内部相关的信息传递给时钟发生器的反馈信号处理器。
因此，根据JESD204标准(例如，JESD204B或JESD204C)的现有信号线可以允许电子系统以相位信息的反馈(例如，使用信号边缘位置或通过将相位信息作为数字数据传递)从一个或多个数据转换器回到时钟发生器。在一些实施方案中，可以使用此方法启用系统中多个器件的改进同步。示例包括信号链的自动同步和温度相变的补偿/跟踪。
在一个实施例中，时钟发生器包括双向接口、系统参照电路和反馈信号处理器。双向接口被构造为与器件电通信。系统参照电路可以产生系统参考信号。双向接口可以将系统参考信号从时钟发生器传送到器件。双向接口可以从器件接收到反馈信号。反馈信号处理器可以从器件处理反馈信号。
双向接口可以使时钟发生器在集成电路器件的公共输入/输出触点上传输系统参考信号并接收反馈信号。系统参考信号可以是符合JESD204标准的SYSREF信号，如JESD204B或JESD204C。时钟发生器可以通过双向接口在第一模式下实现传输，并且能够以第二模式通过双向接口进行接收。第三种模式可以允许在两个方向上的同时通信，例如当接口使用两根电线时(例如可以在具有SYSREF信号的JESD204B/C系统中使用的LVDS或其他差分信令格式)。在第三模式中，差分线之一可将数据发送到时钟发生器，而另一线可以将数据从时钟发生器发送到数据转换器。一个例子是使用LVDS模式用于SYSREF信令模式、以及通用的异步接收/发射(UART)模式用于每个线路的第三个同时双向模式。或者，第三种模式可以是由I2C/I3C标准定义的两线接口。控制电路可以控制双向接口在第一模式下和第二模式或第三模式下之间工作。时钟发生器也可以向器件提供器件时钟信号。反馈信号处理器可以根据反馈信号调整器件时钟信号的相位。这可以使器件与一个或多个其他器件同步。例如，器件可以是数据转换器。
在另一实施例中，数据转换器包括双向接口、反馈电路和数据转换电路。双向接口被构造为与时钟发生器电通信。反馈电路可以产生包括与数据转换器相关联的相位和/或数据信息的反馈信号。双向接口可以将反馈信号从数据转换器发送到时钟发生器。双向接口可以从时钟发生器接收系统参考信号。数据转换电路可以使用系统参考信号作为参考信号。
双向接口可以使数据转换器在集成电路器件的公共输入/输出触点(或差分信号的情况下接触)中发送反馈信号并接收系统参考信号。系统参考信号可以是符合JESD204标准的SYSREF信号，如JESD204B或JESD204C。数据转换器可以通过双向接口在第一模式下实现传输，并且能够以第二模式通过双向接口进行接收。在第三模式中，双向接口允许通过差分信号线同时发送和接收。控制电路可以控制双向接口在任何模式和任何其他模式之间切换。数据转换器也可以从时钟发生器接收一个器件时钟信号。反馈信号可以使时钟发生器调整器件时钟信号的相位。例如，数据转换器可以是模数转换器或数模转换器。数据转换电路可以在这样的数据转换器中执行任何合适的数据转换。
根据另一实施例，电子系统包括时钟发生器和器件。时钟发生器和器件彼此电连接。时钟发生器被被构造为向器件提供器件时钟信号。时钟发生器被构造为向所述器件提供系统参考信号。器件被构造为提供反馈信号给时钟发生器。反馈信号和系统参考信号可以在时钟发生器和器件之间的相同电气连接上传播。时钟发生器可以根据反馈信号调整器件时钟信号的相位。这可以更好地将器件与一个或多个其他器件同步。
时钟发生器可以向一个或多个其他器件提供相应的器件时钟信号。系统参考信号可以是符合JESD204标准的SYREF信号，如JESD204B标准或JESD204C标准。器件可以是数据转换器。
现在将描述系统参考信号和反馈信号通过双向电连接传播的所述电子系统。这些实施例的特征的任何合适的组合可以彼此组合和/或其它实施例的特征的任何合适的组合。这样的系统可以根据本文讨论的任何合适的原理和优点，包括时钟发生器和一个或多个器件，例如数据转换器。尽管可以参考具有时钟发生器和数据转换器的电子系统描述一些实施例，但是这些实施例的任何原理和优点都可以应用于包括两个或多个数据转换器和/或被配置为接收器件时钟信号和系统参考信号的其他器件的电子系统。
图22是具有器件时钟信号的相位调节的电子系统220的示意图，根据实施方案其中来自器件的反馈信号被提供给时钟发生器的双向接口。图22示出了双向信号线可以提供从时钟发生器224到数据转换器12a的SYSREF信号，并且数据转换器12a可以通过相同的信号线向时钟发生器224提供反馈信号。双向信号线可以提供时钟发生器224和任何合适数量的数据转换器12a和12b之间的电连接。
图23是通过双向接口根据实施方案的信号传播的示意图。如图23所示，时钟发生器232可以向数据转换器234提供SYSREF信号，并且数据转换器234可以通过相同的信号线向时钟发生器232提供反馈。具体地，时钟发生器232的输出驱动器235可以向数据转换器234的输入接收器237提供SYREF信号。另外，数据转换器234的输出驱动器238可以向时钟发生器232的输入驱动器236提供反馈信号。
时钟发生器232的输出驱动器235和数据转换器234的输入接收器237可以在第一操作模式下启用。时钟发生器232的输入驱动器236和数据转换器234的输入驱动器238可以在第二种操作模式下启用。电子系统可以动态地控制系统在第一种操作模式或第二种操作模式下的工作。这种动态控制可以是自动的和/或响应于提供给时钟发生器232和/或数据转换器234的信号。在一些情况下，信号可以通过在另一种操作模式下的差分信号线在双向接口中双向传播。
双向信号线可以允许器件同步(例如，DAC或ADC)向时钟发生器发送包括相位信息的反馈信号。反馈信号可以替代地或附加地包括关于器件的管芯温度、内部状态、任何其他合适的信息或其任何组合的数据。在一些实施方案中，信息可以从时钟发生器发送到通过改变方向(例如，经由诸如SPI端口的单独的控制接口或通过接口发送的控制信号)的另一种方式同步的器件。
图24是根据实施方案的具有双向接口的时钟发生器244和数据转换器242的电子系统240的示意图。如图所示，数据转换器242包括时钟信号和数据模式发生器电路246和时钟信号接收器、数据模式检测器和解码器电路245。时钟信号和数据模式发生器电路246可以通过输出驱动器238处理来自转换器核心67的反馈以用于发送。例如，时钟信号和数据模式发生器电路246可以将信息编码成时钟发生器244的反馈信号。时钟信号接收机、数据模式检测器和解码器电路245可以处理来自时钟发生器244的SYSREF信号，以提供给转换器核心67。
如图24所示，时钟发生器244可以包括时钟信号和数据模式发生器电路247以及数据模式检测器和解码器电路248。时钟信号和数据模式发生器电路247可以处理来自时钟发生器核心249的信号，以将SYSREF信号发送到数据转换器242。数据模式检测器和解码器电路248可以处理来自提供给时钟发生器核心249的数据转换器242的反馈信号。例如，数据模式检测器和解码器电路248可以解码来自反馈电路的信息，例如与数据转换器242的管芯相关联的温度信息，并将解码的信息提供给时钟发生器核心249(例如，计算电路被构造为计算相位控制信号)。
图25是图24系统中信号传播的示意图。如图25所示，信号可以通过SYSREF模式中的双向接口从时钟发生器244传播到数据转换器242。如图25所示，信号可以以同步模式从数据转换器242传播到时钟发生器244。在一些情况下，信号可以通过在另一种操作模式下的差分信号线在双向接口中双向传播。
通过时钟发生器和数据转换器之间的双向接口，可以实现几种操作模式。可以实现以下一个或多个示例模式。例如，可以实现脉冲宽度调制数据模式，其中信号的一个边沿及时地被调制并且表示数据信息。可以实现对器件时钟和双向SYSREF信号的调制支持。作为另一示例，可以实现传统的JESD204B/JEDC204C器件时钟信号作为数据时钟或包含调制边缘上的数据的两线数据通信模式(用于类似于I2C的模式)。作为另一示例，可以实现类似于UART接口的单线通信模式，其中一条线路用于UART接收或发送。SYSREF和/或器件时钟信号上的脉冲宽度调制信号可以允许在此模式下运行，而这些信号的另一个边沿可用于不同的目的。作为又一示例，可以实现具有任一个或两个信号的扩频调制模式。
向器件提供相位调节信号
在一些实施方案中，可以将来自反馈信号处理器的一个或多个相位控制信号发送到数据转换器，以调整数据转换器上的信号的相位。可以使用多种方法将一个或多个相位控制信号发送到数据转换器。一些示例性方法包括通过SPI的通信、通过中介器件的通信、或者通过脉冲宽度调制将信息嵌入到器件时钟或SYSREF信号线上的数据。
图26是具有器件时钟相位调节的电子系统260的示意图，根据实施方案其中器件被构造为接收器件时钟器件时钟和相位控制信号相位调节。如图26所示，时钟发生器261可以向数据转换器62提供相位控制信号相位调节。时钟发生器261包括被构造为生成相位控制信号相位调节的反馈信号处理器263以引起要调整的数据转换器62的相位。反馈信号处理器263包括被构造为基于来自相位处理器84的一个或多个相位信息来计算输出的计算电路265，通过数据解码器264解码来自提供的数据转换器的数据或额外信息。计算电路265的输出可以由滤波器267滤波，并作为相位调节信号提供给数据转换器62。相位控制信号相位调节可以根据本文讨论的任何合适的原理和优点在数据转换器62上引起相位调节。
基于来自多个器件的反馈调整器件时钟信号的相位
在一些情况下，数据转换器的同步可以涉及其输入器件时钟信号在数据转换器的相应输入端的对准。然而，在其他情况下，可以期望在数据转换器的一个或多个相应输入处调整一个或多个器件时钟信号的相位，使得器件时钟信号中的至少一个与一个或多个其他器件时钟信号不对齐。在这种情况下，计算电路可以实现考虑到一个或多个特定数据转换器器件所独有的变化和/或影响以实现同步的更复杂的计算。例如，为了维持相对于每个模数转换器的采样节点的同步，可以实现补偿以减少或消除每个模数转换器的片上时钟路径上的路径中的错误或其他变化。
在某些实施方案中，反馈信号处理器的计算电路可以从与另一个数据转换器相关联的另一个反馈信号处理器接收信息。例如，可以从一个反馈信号处理器提供来自计算电路、数据解码器、相位处理器或其任何组合的信息。此外，可以将与其他数据转换器相关联的一些或多个其他反馈信号处理器的信息提供给反馈信号处理器的计算电路。与另一个反馈信号处理器相关联的信息可以与提供给本文讨论的计算电路的其他信息的任何组合一起使用以计算一个或多个相位控制信号。
计算电路可以使用来自不同反馈信号处理器的信息来确定电子系统中的不同数据转换器之间的相位关系。
可以使用指示不同数据转换器之间的相位关系的信息来维持两个或多个数据转换器之间的期望的相位关系。在一些实施方案中，根据本文讨论的任何原则和优点，可以涉及多个反馈信号处理器。
根据某些实施方案，反馈信号处理器的计算电路本质上可以适应。在这些实施方案中，可以响应于监视对计算电路的各种输入来确定期望的数学关系，以便确定提供期望的转换器同步的期望响应。例如，计算电路可以相对于来自其他转换器的相位信息监视其相关联的转换器的反馈相位信息，以便确定与多个转换器同步于所有部件上的温度变化的数学响应。
图27是电子系统270的示意图，根据实施方案其包括多个反馈信号处理器和时钟发生电路。在电子系统270中，时钟发生器271包括多个时钟电路272a、272b和272c。每个时钟电路272a、272b和272c包括反馈信号处理器273和时钟发生电路34。每个反馈信号处理器273可以从不同的时钟电路的反馈信号处理器接收信息。这可以将信息从一个反馈信号处理器提供给另一个反馈信号处理器。反馈信号处理器273的计算电路可以基于来自另一个反馈信号处理器的信息计算相位控制信号。T反馈信号处理器273的计算电路可以替代地或另外基于来自数据转换器12a的反馈和/或额外信息来计算相位控制信号。虽然具有单独的反馈信号处理器和时钟发生电路的三个时钟电路如图27所示，但是可以实现具有单独的反馈信号处理器和时钟发生电路的任何合适数量的时钟电路。在一些实施方案中，只有时钟发生器271的时钟电路的反馈信号处理器的子集可以被安排成从另一个反馈信号处理器接收反馈。时钟发生器271可以是单个集成电路器件。
图28是电子系统280的示意图，根据实施方案其包括反复信号处理器282，用于处理来自多个器件的反馈信号。例如，反馈信号处理器282可以分别从数据转换器12a至12n接收反馈信号反馈1到反馈N。反馈信号处理器282可以向时钟发生电路283提供一个或多个相位控制信号的相位控制，以将与一个或多个器件时钟信号器件时钟1相关联的相位调整到器件时钟N。或者，相位控制信号中的一个或多个可以通过通信链路(例如，SPI，I2C，双向SYSREF链路或通过第三中间设备和FPGA)发送到一个或多个转换器。时钟发生电路283可以为相应的数据转换器生成多个器件时钟信号。
在一些实施方案中，时钟发生器的器件时钟与系统参考信号(例如，SYSREF信号)对之间没有直接的1∶1相关性，以及来自安排接收器件时钟和系统的器件的反馈信号参考信号对可以为器件时钟和系统参考信号对提供多个反馈信号。根据某些实施方案，反馈信号可以通过共享总线提供给时钟发生器，其中一个反馈信号一次处于活动状态。
在一些实施方案中，时钟发生器的器件时钟与系统参考信号(例如，SYSREF信号)对之间没有直接的1:1相关性，以及来自器件的反馈信号被配置为接收器件时钟和系统的参考信号对。可以为器件时钟和系统参考信号对提供多个反馈信号。根据某些实施方案，反馈信号可以通过共享总线提供给时钟发生器，其中一次有一个反馈信号处于活动状态。
时钟发生器通常在相同的集成电路器件上生成多个器件时钟和系统参考信号。根据一些实施例，另一个集成电路器件(例如，具有附加能力的缓冲器或器件)可以从时钟发生器集成电路器件提供器件时钟信号和系统参考信号到被构造为向时钟发生器集成电路器件提供反馈信号的器件。在一些情况下，耦合在时钟发生器和器件之间的中间器件可以使用一个或多个相位控制信号来调整来自时钟发生器的时钟信号的相位，该时钟信号是由器件通过中间器件。例如，中间器件可以包括用于器件时钟信号的延迟线，相位调节信号可以通过控制延迟线来调整器件时钟信号的相位。
例如，中间器件可以包括用于器件时钟信号的延迟线，相位调节信号可以通过控制延迟线来调整器件时钟信号的相位。
图29是具有器件时钟相位调节的电子系统290的示意图，根据实施方案其中缓冲器被构造为缓冲器件时钟信号和系统参考信号。图29示出了由时钟发生器提供的一个或多个信号可以扇形到多个器件。在电子系统290中，时钟发生器291可以通过缓冲器292向数据转换器12提供器件时钟信号器件时钟。缓冲器292还可以向一个或多个其他器件提供器件时钟信号器件时钟。缓冲器292可以在与时钟发生器291和数据转换器12不同的集成电路器件上实现。时钟发生器291可以通过缓冲器293向数据转换器12提供系统参考信号SYSREF。缓冲器293还可以向一个或多个其他器件提供系统参考信号SYSREF。缓冲器293可以在与时钟发生器291和数据转换器12不同的集成电路器件上实现。在一些其他实现中，缓冲器292和缓冲器293可以被实现为能够缓冲两个信号的单个器件。
图30是具有器件时钟相位调节的电子系统300的示意图，根据实施方案，其包括缓冲器和总线，以提供反馈信号。如图所示，电子系统包括时钟发生器301、缓冲器302和被构造为通过总线向时钟发生器301提供反馈的多个数据转换器12a至12d。缓冲器302可以缓冲时钟发生器301和相应的数据转换器12a至12d之间的信号路径中的信号。图30示出了可以将共同的系统参考信号SYSREF分别提供给被构造为接收不同的器件时钟信号器件时钟1到器件时钟4的多个不同的数据转换器12a至12d。或者，缓冲器可以被构造为向每个转换器提供单独的SYSREF信号，而不是使用共享总线。时钟发生器301、缓冲器302和转换器12a至12d中的每一个可以是不同的集成电路器件。通过SPI或作为嵌入在器件时钟信号器件时钟1到器件时钟4或SYSREF信号的数据的通信可以控制哪个数据转换器12a至12d具有反馈信号接口的控制。
图31是电子系统310的示意图，根据实施方案其包括以菊花链方式布置的多个时钟发生器311a至311d。这些时钟发生器的每一个311a到311d都可以是单独的集成电路器件。诸如图27的时钟电路272a至272c的时钟电路，每个包括时钟发生电路，反馈信号处理器可类似地在公共时钟发生器集成电路器件上以菊花链布置。在一些情况下，时钟发生器311a至311d可以与图27的具有时钟电路272a的多个实例的时钟发生器271类似地实现。反馈信号反馈A到反馈C从一个时钟发生器提供给可以包括任何合适的反馈信息的另一个时钟发生器，例如来自数据转换器和/或时钟发生器的反馈信息。
图32是电子系统320的示意图，其包括根据实施方案布置在环上的多个时钟发生器311a至311d。每一个这些时钟发生器311a到311d都可以是单独的集成电路器件。诸如图27的时钟电路272a至272c的时钟电路每个包括时钟发生电路，反馈信号处理器可以类似地在公共时钟发生器集成电路器件上以环形式布置。在一些情况下，时钟发生器311a至311d可以类似于具有时钟电路272a的多个实例的图27的时钟发生器271来实现。从时钟发生器提供的反馈信号的反馈A反馈D可以包括任何合适的反馈信息，例如来自数据转换器的反馈信息和/或时钟发生器的反馈信息。
在图31和32所示的电子系统中，将多个时钟发生器311a至311d连接在一起(例如，菊花链或环形)可以使与器件12a至12d相关联的相位彼此相互同步。时钟发生器器件311a至311n可以例如通过SPI、I2C或通过嵌入在链路上的信息彼此进行通信，例如当反馈信号被实现为双向信号以允许系统参考信号SYSREF和反馈信号在相同的链接上传播。因此，时钟发生器的反馈信号处理器的计算电路可以基于来自另一时钟发生器的信息来确定期望的相位响应，以便实现目标行为。这可以校准时钟发生器。因此，这可以在没有外部处理器的情况下实现系统的自校准和/或自动校准。
应用
本文讨论的任何原理和优点都可以应用于其他系统，而不仅仅是上述的系统。上述各种实施例的元件和操作可以组合以提供其他实施例。上述一些实施例提供了与时钟发生器和数据转换器有关的示例。然而，实施例的原理和优点可以结合可以受益于本文任何教导的任何其它系统、装置或方法来使用。例如，本文讨论的任何原理和优点可以与需要彼此同步的任何器件相关联地实现。
本公开的方面可以在各种电子器件中实现。电子器件的示例可以包括但不限于消费电子产品、诸如半导体管芯和/或封装模块的消费电子产品的部件、电子测试设备、无线通信设备、个人区域网络通信器件、诸如基站等的蜂窝通信基础设施等。消费电子产品的示例可以包括但不限于诸如智能电话的移动电话、诸如智能手表或耳机的可穿戴计算器件、电话、电视、计算机监视器、计算机、路由器、调制解调器、手持式计算机、笔记本电脑、平板电脑、个人数字助理(PDA)、微波炉、冰箱、诸如汽车电子系统的车载电子系统、立体声系统、DVD播放机、CD播放机、MP3播放器等数字音乐播放器、收音机、摄像机、数码相机等照相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、外围设备、时钟等。此外，电子器件可以包括未完成的产品。
结论
除非上下文另有要求，否则在整个说明书和权利要求书中，“包括”、“包含”、“含有”、“具有”等词通常以包容性的意思来解释，而不是排他或详尽的意思，也就是说，在“包括但不限于”的意义上。这里通常使用的“耦合”一词是指两个或更多个可以彼此直接耦合或通过以下方式耦合的元件：一个或多个中间元件。同样，这里通常使用的“连接”一词是指可以直接连接或通过一个或多个中间元件连接的两个或多个元件。另外，在本申请中使用时，“本文”、“上文”、“以下”和类似的词语均应参照本申请作为整体，而不是本申请的任何特定部分。在上下文许可的情况下，使用单数或复数的上述具体实施方式中的词也可以分别包括复数或单数。提及两个或多个项目的列表中的“或”一词通常旨在包括以下对该词的所有解释：列表中的任何项目，列表中的所有项目以及列表中的项目的任何组合。
此外，本文中使用的条件语言，诸如“可以”、“可能”，“可以”、例如”、“诸如”等，除非另有明确说明或者在所使用的上下文中以其他方式理解的情况，通常旨在表达某些实施例包括但不限于某些特征、元件和/或状态的其他实施例。因此，这种条件语言通常不意图暗示特征、元素和/或状态以任何方式对于一个或多个实施例是必需的，或者一个或多个实施例必然包括用于确定是否包括这些特征、元素和/或状态或将在任何特定实施例中执行。
虽然已经描述了本发明的某些实施例，但是这些实施例仅以示例的方式呈现，并不意图限制本公开的范围。实际上，本文描述的新颖方法、装置和系统可以以各种其他形式来体现；此外，在不脱离本公开的精神的情况下，可以对本文所述的方法、装置和系统的形式进行各种省略、替换和改变。例如，本文描述的电路块可以被删除、移动、添加、细分、组合和/或修改。这些电路块中的每一个可以以各种不同的方式来实现。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的任何此类形式或修改。

Claims (21)

1.一种具有时钟信号相位调节的数据转换器系统，该数据转换器系统包括:
第一数据转换器，所述第一数据转换器被配置为接收时钟信号并提供反馈信号，其中与所述第一数据转换器有关的相位基于所述时钟信号；
第二数据转换器；以及
时钟发生器，所述时钟发生器与所述第一数据转换器和所述第二数据转换器通信，所述时钟发生器被配置为提供所述时钟信号，所述时钟发生器包括:
反馈信号处理器，所述反馈信号处理器被配置为从所述第一数据转换器接收所述反馈信号，并基于所述反馈信号计算相位控制信号；和
时钟发生电路，所述时钟发生电路被配置为基于所述相位控制信号调节所述时钟信号的相位，用于在所述第一数据转换器和所述第二数据转换器的对应节点处使所述第一数据转换器与所述第二数据转换器同步。
2.如权利要求1所述的数据转换器系统，其中所述反馈信号包括指示与所述第一数据转换器相关的相位的信息。
3.如权利要求2所述的数据转换器系统，其中所述反馈信号处理器包括：
相位处理器，所述相位处理器被配置为基于所述反馈信号生成指示与所述第一数据处理器相关的相位的数字信号；和
计算电路，所述计算电路被配置为基于所述数字信号计算所述相位控制信号。
4.如权利要求3所述的数据转换器系统，其中所述相位处理器包括时数转换器，所述时数转换器被配置为生成表示所述反馈信号和另一时钟信号之间的相位差的数字信号。
5.如权利要求1所述的数据转换器系统，其中所述时钟发生器还被配置为从所述第二数据转换器接收第二反馈信号，并基于所述第二反馈信号调节提供给所述第二数据转换器的第二时钟信号的相位。
6.如权利要求1所述的数据转换器系统，其中所述第二数据转换器被配置为从所述时钟发生器接收第二时钟信号，并向所述时钟发生器提供第二反馈信号，其中所述反馈信号处理器包括计算电路，所述计算电路被配置为基于所述反馈信号和所述第二反馈信号计算所述相位控制信号。
7.如权利要求1所述的数据转换器系统，还包括两个其他数据转换器，所述两个其他数据转换器被配置为从所述时钟发生器接收相应的时钟信号，并向所述时钟发生器提供相应的反馈信号，其中所述时钟发生器被配置为基于来自所述两个其他数据转换器中的另一个数据转换器的反馈信号调节所述两个其他数据转换器中的至少一个数据转换器的相应的时钟信号的相位。
8.如权利要求1所述的数据转换器系统，其中所述时钟信号是第一数据转换器时钟信号，其中所述时钟发生器经由双向信号线与所述第一数据转换器通信，以及其中所述时钟发生器包括连接到所述双向信号线的双向接口，所述双向接口被配置为从所述第一数据转换器接收所述反馈信号，并向所述第一数据转换器提供系统参考信号。
9.如权利要求1所述的数据转换器系统，其中所述时钟信号是第一数据转换器时钟信号，并且其中所述时钟发生器被配置为向所述第一数据转换器提供系统参考信号。
10.如权利要求1所述的数据转换器系统，其中所述反馈信号包括与所述第一数据转换器相关的数据信息。
11.如权利要求1所述的数据转换器系统，其中所述反馈信号处理器包括计算电路，所述计算电路被配置为基于指示温度的信息计算所述相位控制信号。
12.如权利要求1所述的数据转换器系统，其中所述时钟发生电路包括锁相回路，所述锁相回路被配置为接收所述相位控制信号并调节所述时钟信号的相位。
13.如权利要求1所述的数据转换器系统，其中所述时钟发生电路包括时钟信号路径，所述时钟信号路径被配置为接收所述相位控制信号并调节所述时钟信号路径中的延迟以调节所述时钟信号的相位。
14.一种用于提供调节时钟信号的相位的相位控制信号的反馈信号处理器，所述反馈信号处理器包括：
相位处理器，所述相位处理器包括时数转换器，所述相位处理器被配置为：
接收由被配置为接收时钟信号的器件生成的反馈信号；和
生成指示相对于另一信号的相位的所述反馈信号的相位的数字信号，其中所述反馈信号的相位取决于所述时钟信号；以及
计算电路，所述计算电路被配置为基于所述数字信号计算相位控制信号，并输出所述相位控制信号用于调节所述时钟信号的相位。
15.如权利要求14所述的反馈信号处理器，其中所述计算电路被配置为基于额外信息计算所述相位控制信号。
16.如权利要求15所述的反馈信号处理器，其中所述额外信息包括与来自另一器件的另一反馈信号相关的信息或温度信息中的至少一个。
17.一种时钟发生器，包括：
如权利要求14所述的反馈信号处理器；和
时钟发生电路，所述时钟发生电路被配置为调节所述时钟信号的相位，并将具有调节相位的时钟信号输出到所述器件；
其中所述时钟发生器被配置为生成第二器件的第二时钟信号，使得所述器件和所述第二器件在所述器件和所述第二器件内的对应节点处同步。
18.如权利要求17所述的时钟发生器，其中所述器件是数据转换器以及所述第二器件是第二数据转换器，并且其中所述时钟发生器被配置为将所述第二时钟信号输出到所述第二数据转换器，并将与所述第二时钟信号源同步的系统参考信号提供给所述第二器件。
19.如权利要求17所述的时钟发生器，其中所述时钟发生器被配置为向其他器件提供其他时钟信号，并且基于来自所述其他器件中的至少一个器件的反馈来调节所述其他时钟信号中的至少一个时钟信号的相位。
20.一种具有时钟信号相位调节的时钟发生器系统，所述时钟发生器系统包括：
第一时钟发生器，所述第一时钟发生器包括：
用于基于来自器件的反馈产生相位控制信号的构件，所述器件被配置为从所述时钟发生器系统接收时钟信号；和
时钟发生电路，所述时钟发生电路被配置为产生所述时钟信号，基于所述相位控制信号调节所述时钟信号的相位，并输出具有调节相位的时钟信号；
第二时钟发生器，所述第二时钟发生器被配置为从所述第一时钟发生器接收反馈信号，所述第二时钟发生器包括：
第二时钟发生电路，所述第二时钟发生电路被配置为生成第二时钟信号，基于来自所述第一时钟发生器的反馈信号调节所述第二时钟信号的相位，并输出具有第二调节相位的第二信号。
21.如权利要求20所述的时钟发生器系统，其中所述时钟发生器系统被配置为向其他器件提供其他时钟信号，并基于从所述其他器件接收到的器件反馈信号来调节所述其他时钟信号中的每个时钟信号的相位。
CN201710929910.1A 2016-10-06 2017-10-09 基于反馈时钟信号的相位控制 Active CN107918444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110059695.0A CN112882532B (zh) 2016-10-06 2017-10-09 基于反馈时钟信号的相位控制

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/287,435 US10305495B2 (en) 2016-10-06 2016-10-06 Phase control of clock signal based on feedback
US15/287,435 2016-10-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110059695.0A Division CN112882532B (zh) 2016-10-06 2017-10-09 基于反馈时钟信号的相位控制

Publications (2)

Publication Number Publication Date
CN107918444A CN107918444A (zh) 2018-04-17
CN107918444B true CN107918444B (zh) 2021-05-25

Family

ID=60051353

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110059695.0A Active CN112882532B (zh) 2016-10-06 2017-10-09 基于反馈时钟信号的相位控制
CN201710929910.1A Active CN107918444B (zh) 2016-10-06 2017-10-09 基于反馈时钟信号的相位控制

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110059695.0A Active CN112882532B (zh) 2016-10-06 2017-10-09 基于反馈时钟信号的相位控制

Country Status (3)

Country Link
US (2) US10305495B2 (zh)
EP (1) EP3306819A1 (zh)
CN (2) CN112882532B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872055B2 (en) * 2016-08-02 2020-12-22 Qualcomm Incorporated Triple-data-rate technique for a synchronous link
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US10749534B2 (en) 2017-06-28 2020-08-18 Analog Devices, Inc. Apparatus and methods for system clock compensation
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10581447B1 (en) 2018-09-28 2020-03-03 Apple Inc. Method and apparatus for measuring phase response
US10965442B2 (en) * 2018-10-02 2021-03-30 Qualcomm Incorporated Low-power, low-latency time-to-digital-converter-based serial link
CN112088523B (zh) * 2019-03-27 2023-04-28 京东方科技集团股份有限公司 物联网系统、中央控制设备、应用设备以及通信方法
US11139916B2 (en) 2019-12-05 2021-10-05 Texas Instruments Incorporated Reduced power transmitter during standby mode
US11038602B1 (en) 2020-02-05 2021-06-15 Credo Technology Group Limited On-chip jitter evaluation for SerDes
WO2021180927A1 (en) * 2020-03-12 2021-09-16 Analog Devices International Unlimited Company Delay locked loops with calibration for external delay
US10992501B1 (en) 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
CN111510277B (zh) * 2020-04-21 2022-12-30 普源精电科技股份有限公司 一种多通道信号同步系统、电路及方法
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths
US11057125B1 (en) 2020-06-25 2021-07-06 Analog Devices, Inc. Programmable digital loopback for RF applications
CN112436915B (zh) * 2020-11-05 2022-04-22 苏州云芯微电子科技有限公司 一种sysref建立时间及保持时间的检测系统
KR20220104490A (ko) * 2021-01-18 2022-07-26 에스케이하이닉스 주식회사 클럭 생성 회로 및 이를 포함하는 전압 생성 회로
US11870880B2 (en) * 2022-01-31 2024-01-09 Samsung Display Co., Ltd. Clock data recovery (CDR) with multiple proportional path controls

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275464B1 (de) * 1986-12-11 1992-02-19 Siemens Nixdorf Informationssysteme Aktiengesellschaft Sende-Empfangs-Einrichtung für ein Busleitungssystem
US5828250A (en) * 1994-09-06 1998-10-27 Intel Corporation Differential delay line clock generator with feedback phase control
US5537068A (en) * 1994-09-06 1996-07-16 Intel Corporation Differential delay line clock generator
US5870046A (en) * 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
KR100280447B1 (ko) * 1998-03-02 2001-02-01 김영환 디지털지연동기루프회로
IL123739A (en) * 1998-03-19 2001-11-25 Infineon Technologies Ag Method and equipment for restoring clock timing in XDSL modems and especially VDSL modems
TW420911B (en) * 1999-03-15 2001-02-01 Actpro Internat Hk Ltd Mixed mode transceiver digital control network and collision-free communication method
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6987823B1 (en) * 2000-02-07 2006-01-17 Rambus Inc. System and method for aligning internal transmit and receive clocks
EP2104232B1 (en) * 2000-04-28 2012-12-12 Broadcom Corporation Phase interpolator for high-speed serial data transceiver systems
US7245638B2 (en) * 2000-07-21 2007-07-17 Broadcom Corporation Methods and systems for DSP-based receivers
US8155256B2 (en) * 2000-10-23 2012-04-10 Texas Instruments Incorporated Method and apparatus for asynchronous clock retiming
WO2003017563A2 (en) * 2001-08-16 2003-02-27 Koninklijke Philips Electronics N.V. Data and clock recovery circuit and an arrangement comprising a plurality of such circuits
US7174543B2 (en) * 2001-08-29 2007-02-06 Analog Devices, Inc. High-speed program tracing
US7013178B2 (en) * 2002-09-25 2006-03-14 Medtronic, Inc. Implantable medical device communication system
US7139613B2 (en) * 2002-09-25 2006-11-21 Medtronic, Inc. Implantable medical device communication system with pulsed power biasing
GB2396279A (en) * 2002-12-09 2004-06-16 Acuid Corp Simultaneous bidirectional differential signalling interface with echo cancellation
US7702004B2 (en) * 2002-12-09 2010-04-20 Alexander Roger Deas Simultaneous bidirectional differential signalling interface
US7019577B2 (en) * 2003-07-29 2006-03-28 Lattice Semiconductor Corporation Clock generator
US6885227B2 (en) * 2003-07-29 2005-04-26 Lattice Semiconductor Corporation Clock generator with skew control
US7397300B2 (en) * 2003-09-09 2008-07-08 Analog Devices, Inc. FSK demodulator system and method
US6812771B1 (en) * 2003-09-16 2004-11-02 Analog Devices, Inc. Digitally-controlled, variable-gain mixer and amplifier structures
US7499044B2 (en) * 2003-10-30 2009-03-03 Silicon Graphics, Inc. System for synchronizing display of images in a multi-display computer system
US7327820B2 (en) * 2003-11-05 2008-02-05 Massachusetts Institute Of Technology Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers
JP3869406B2 (ja) * 2003-11-10 2007-01-17 株式会社東芝 クロック位相差検出回路、クロック分配回路、及び大規模集積回路
US7272526B2 (en) * 2003-11-19 2007-09-18 Analog Devices, Inc. Method and apparatus for autocalibrating a plurality of phase-delayed clock signal edges within a reference clock period
US6927599B2 (en) * 2003-11-24 2005-08-09 Fairchild Semiconductor Corporation Failsafe for differential circuit based on current sense scheme
US7356107B2 (en) * 2004-01-26 2008-04-08 Texas Instruments Incorporated Flying-adder frequency synthesizer-based digital-controlled oscillator and video decoder including the same
US6956416B2 (en) * 2004-02-25 2005-10-18 Analog Devices, Inc. Powerup control of PLL
US7098707B2 (en) * 2004-03-09 2006-08-29 Altera Corporation Highly configurable PLL architecture for programmable logic
US8050373B2 (en) * 2004-06-28 2011-11-01 Broadcom Corporation Phase interpolator based transmission clock control
US7183860B2 (en) * 2004-08-12 2007-02-27 Texas Instruments Incorporated Gain calibration of a digital controlled oscillator
US7283074B2 (en) * 2004-09-21 2007-10-16 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
US7738617B1 (en) * 2004-09-29 2010-06-15 Pmc-Sierra, Inc. Clock and data recovery locking technique for large frequency offsets
US7817767B2 (en) * 2004-12-23 2010-10-19 Rambus Inc. Processor-controlled clock-data recovery
EP2375662B1 (en) * 2005-01-20 2018-09-26 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
KR100674953B1 (ko) * 2005-02-05 2007-01-26 학교법인 포항공과대학교 반도체 메모리의 등화 수신기
US7702059B2 (en) * 2005-02-09 2010-04-20 Analog Devices, Inc. Adaptable phase lock loop transfer function for digital video interface
JP4529714B2 (ja) * 2005-02-09 2010-08-25 日本電気株式会社 Ｄｌｌ回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置
US7826579B2 (en) * 2005-02-11 2010-11-02 International Business Machines Corporation Method and apparatus for generating synchronization signals for synchronizing multiple chips in a system
JP4252561B2 (ja) * 2005-06-23 2009-04-08 富士通マイクロエレクトロニクス株式会社 クロック発生回路及びクロック発生方法
JP2007020101A (ja) * 2005-07-11 2007-01-25 Toshiba Corp クロック生成器及びこれを用いた無線受信装置
DE102005042710B4 (de) * 2005-09-09 2007-04-26 Infineon Technologies Ag Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals
US7697647B1 (en) * 2005-10-03 2010-04-13 Avaya Inc. Method and system for switching between two (or more) reference signals for clock synchronization
US7227809B2 (en) * 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
US7498890B2 (en) * 2005-10-19 2009-03-03 Texas Instruments Incorporated Continuous reversible gear shifting mechanism
US7292110B2 (en) * 2005-12-06 2007-11-06 Etron Technology, Inc. Self-test digital phase-locked loop and method thereof
KR100705502B1 (ko) * 2005-12-10 2007-04-09 한국전자통신연구원 클록 편차를 제거하는 클록 발생 장치 및 클록 수신 장치
US7307562B2 (en) * 2006-02-22 2007-12-11 Analog Devices, Inc. Spectrally-adjusted sampling methods and structures for digital displays
US20070271495A1 (en) * 2006-05-18 2007-11-22 Ian Shaeffer System to detect and identify errors in control information, read data and/or write data
US7689177B2 (en) * 2006-05-24 2010-03-30 Samsung Electronics Co., Ltd. Method and apparatus for transmitting/receiving feedback information and system supporting the same in a multi-user multi-antenna system
US7657773B1 (en) * 2006-06-22 2010-02-02 Lattice Semiconductor Corporation Clock distribution chip for generating both zero-delay and non-zero-delay clock signals
US7805122B2 (en) * 2006-08-29 2010-09-28 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using digital mixing and weighting functions
US7570182B2 (en) * 2006-09-15 2009-08-04 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US8321489B2 (en) * 2006-09-15 2012-11-27 National Semiconductor Corporation Software reconfigurable digital phase lock loop architecture
US8272023B2 (en) * 2006-11-02 2012-09-18 Redmere Technology Ltd. Startup circuit and high speed cable using the same
CN101207472B (zh) * 2006-12-20 2012-03-14 国际商业机器公司 同步时钟信道和数据信道信号的通信系统及接收器和方法
US20080205571A1 (en) * 2007-02-27 2008-08-28 Khurram Muhammad System and Method for Time Aligning Signals in Transmitters
EP2153525B1 (en) * 2007-05-29 2017-04-05 Rambus Inc. Adjusting clock error across a circuit interface
US7890788B2 (en) * 2007-07-09 2011-02-15 John Yin Clock data recovery and synchronization in interconnected devices
US8463189B2 (en) * 2007-07-31 2013-06-11 Texas Instruments Incorporated Predistortion calibration and built in self testing of a radio frequency power amplifier using subharmonic mixing
US7870415B2 (en) * 2007-08-24 2011-01-11 Analog Devices, Inc. Clock processors in high-speed signal converter systems with data clock aligner sharing error signal produced in duty cycle stabilizer
EP2069005A4 (en) * 2007-08-31 2010-12-15 Proteus Biomedical Inc SELF-RELATED COMMUNICATION IN IMPLANTABLE DEVICES
TWI385927B (zh) * 2007-09-14 2013-02-11 Realtek Semiconductor Corp 時間交錯式時脈資料回復電路及方法
WO2009058789A1 (en) * 2007-10-30 2009-05-07 Rambus Inc. Signaling with superimposed clock and data signals
CN101183927B (zh) * 2007-12-03 2010-06-16 中兴通讯股份有限公司 时钟同步装置及其同步方法
US7583152B2 (en) * 2008-01-04 2009-09-01 Qualcomm Incorporated Phase-locked loop with self-correcting phase-to-digital transfer function
US8289086B2 (en) * 2008-04-02 2012-10-16 Qualcomm Atheros, Inc. Fractional and integer PLL architectures
US7859344B2 (en) * 2008-04-29 2010-12-28 Renesas Electronics Corporation PLL circuit with improved phase difference detection
DE102008021877B3 (de) * 2008-05-02 2009-12-24 Infineon Technologies Ag Zweipunktpolarmodulator und Verfahren zum Erzeugen eines polarmodulierten Signals basierend auf einer Amplitudeninformation und einer Phaseninformation
US7719452B2 (en) * 2008-09-23 2010-05-18 Analog Devices, Inc. Pipelined converter systems with enhanced linearity
WO2010067448A1 (ja) * 2008-12-11 2010-06-17 富士通株式会社 受信装置、伝送装置及び伝送方法
US20110249718A1 (en) * 2008-12-31 2011-10-13 Rambus Inc. Method and apparatus for correcting phase errors during transient events in high-speed signaling systems
WO2010080175A1 (en) * 2009-01-12 2010-07-15 Rambus Inc. Signaling system with asymmetrically-managed timing calibration
JP5305935B2 (ja) * 2009-01-16 2013-10-02 ルネサスエレクトロニクス株式会社 デジタルフェーズロックドループ回路
CN104038246A (zh) * 2009-03-03 2014-09-10 交互数字专利控股公司 无线发射/接收单元
KR101591338B1 (ko) * 2009-03-30 2016-02-19 삼성전자주식회사 롱 텀 지터를 최소화 한 클럭발생기
JP2012532369A (ja) * 2009-06-30 2012-12-13 ラムバス・インコーポレーテッド ノイズを補償するためにクロック信号を調節する技法
US9094252B2 (en) * 2009-07-31 2015-07-28 Lg Electronics Inc. Method and apparatus for feedback transmission in wireless communication system
US9673910B1 (en) * 2009-11-02 2017-06-06 Clariphy Communications, Inc. Single-chip transceiver with electronic dispersion compensation for coherent optical channels
US8339165B2 (en) * 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8599708B2 (en) * 2010-01-14 2013-12-03 Qualcomm Incorporated Channel feedback based on reference signal
WO2011106055A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Coordinating memory operations using memory-device generated reference signals
US8179173B2 (en) * 2010-03-12 2012-05-15 Raytheon Company Digitally calibrated high speed clock distribution
US8743973B2 (en) * 2010-05-25 2014-06-03 Rambus Inc. Receiver resistor network for common-mode signaling
US8488657B2 (en) * 2010-06-04 2013-07-16 Maxim Integrated Products, Inc. Data interface with delay locked loop for high speed digital to analog converters and analog to digital converters
US8188796B2 (en) * 2010-07-19 2012-05-29 Analog Devices, Inc. Digital phase-locked loop clock system
US8432231B2 (en) * 2010-07-19 2013-04-30 Analog Devices, Inc. Digital phase-locked loop clock system
JP5471962B2 (ja) * 2010-08-13 2014-04-16 富士通セミコンダクター株式会社 クロックデータ再生回路およびクロックデータ再生方法
JP5463246B2 (ja) * 2010-09-01 2014-04-09 株式会社日立製作所 位相同期回路、ｃｄｒ回路及び受信回路
US8472884B2 (en) * 2010-09-09 2013-06-25 Texas Instruments Incorporated Terahertz phased array system
US8675714B2 (en) * 2010-10-12 2014-03-18 Pericom Semiconductor Corporation Trace canceller with equalizer adjusted for trace length driving variable-gain amplifier with automatic gain control loop
FR2967510B1 (fr) * 2010-11-15 2012-12-28 St Microelectronics Rousset Conversion de protocole de communication sur bus unifilaire
TWI449339B (zh) * 2010-12-13 2014-08-11 Ind Tech Res Inst 時脈偏移補償裝置
EP2658154B1 (en) * 2010-12-23 2018-12-12 LG Electronics Inc. Method for reporting channel status information in a multi-cell cooperative wireless communication system, and device for same
US8253458B2 (en) * 2011-01-11 2012-08-28 Freescale Semiconductor, Inc. Digital phase locked loop with reduced switching noise
US8520787B2 (en) * 2011-03-09 2013-08-27 Analog Devices, Inc. Apparatus and method for deskewing serial data transmissions
US8526554B2 (en) * 2011-03-09 2013-09-03 Analog Devices, Inc. Apparatus and method for deskewing serial data transmissions
US8634503B2 (en) * 2011-03-31 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast lock clock-data recovery for phase steps
US8373472B2 (en) * 2011-06-20 2013-02-12 Intel Mobile Communications GmbH Digital PLL with automatic clock alignment
US8508266B2 (en) * 2011-06-30 2013-08-13 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
US8942334B1 (en) * 2011-07-13 2015-01-27 Pmc-Sierra, Inc. Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
US8913632B2 (en) * 2011-08-05 2014-12-16 Khalifa University Of Science, Technology And Research Method and system for frequency synchronization
JP5662911B2 (ja) * 2011-08-31 2015-02-04 ルネサスエレクトロニクス株式会社 高周波信号処理装置および無線通信システム
US9026390B2 (en) * 2011-09-06 2015-05-05 Tektronix, Inc. Interleaved RF triggering on a test and measurement instrument
WO2013061272A1 (en) * 2011-10-28 2013-05-02 Koninklijke Philips Electronics N.V. Data communication with interventional instruments
US9160350B2 (en) * 2011-11-15 2015-10-13 Rambus Inc. Integrated circuit comprising a delay-locked loop
US9031167B2 (en) * 2012-01-31 2015-05-12 Innophase Inc. Receiver architecture and methods for demodulating quadrature phase shift keying signals
US8643414B1 (en) * 2012-02-13 2014-02-04 Rambus Inc. Fast locking phase-locked loop
US9742416B2 (en) * 2012-02-15 2017-08-22 Texas Instruments Incorporated IC phase detector with re-timed reference clock controlling switches
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US9197402B2 (en) * 2012-04-10 2015-11-24 Intel Corporation Re-circulating time-to-digital converter (TDC)
JP5800752B2 (ja) * 2012-04-25 2015-10-28 三菱電機株式会社 信号源同期回路
US8917996B2 (en) * 2012-06-13 2014-12-23 Raytheon Company Simplified serial data over optical fiber for remote receiver/sensor applications
US8797075B2 (en) * 2012-06-25 2014-08-05 Intel Corporation Low power oversampling with reduced-architecture delay locked loop
US9329623B2 (en) * 2012-08-22 2016-05-03 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal
US8958504B2 (en) * 2012-09-07 2015-02-17 Texas Instruments Incorporated Carrier recovery in amplitude and phase modulated systems
JP5948195B2 (ja) * 2012-09-14 2016-07-06 ザインエレクトロニクス株式会社 クロック生成装置およびクロックデータ復元装置
TWI477081B (zh) * 2012-11-30 2015-03-11 Univ Nat Taiwan 頻率追蹤電路及其方法
US9007105B2 (en) * 2013-01-29 2015-04-14 Perceptia Devices Australia Pty Ltd Hitless switching phase-locked loop
US9112517B1 (en) * 2013-06-04 2015-08-18 Pmc-Sierra Us, Inc. Low-noise flexible frequency clock generation from two fixed-frequency references
US9077512B2 (en) * 2013-09-18 2015-07-07 Analog Devices, Inc. Lock detector for phase-locked loop
US9762995B2 (en) * 2013-10-16 2017-09-12 Samsung Electronics Co., Ltd. Stochastic transmission/reception method and apparatus for MU-MIMO scheme in MIMO radio communication system
TWI543596B (zh) * 2013-12-26 2016-07-21 晨星半導體股份有限公司 多媒體介面接收電路
US9577689B2 (en) * 2014-02-18 2017-02-21 Analog Devices, Inc. Apparatus and methods for wide bandwidth analog-to-digital conversion of quadrature receive signals
US9537492B2 (en) * 2014-06-20 2017-01-03 Analog Devices, Inc. Sampled analog loop filter for phase locked loops
US9465404B2 (en) * 2014-08-06 2016-10-11 Freescale Semiconductor, Inc. Timing synchronization circuit for wireless communication apparatus
WO2016029000A2 (en) * 2014-08-20 2016-02-25 Zaretsky, Howard Split transformer based lc-tank digitally controlled oscillator
US9543937B2 (en) * 2014-09-03 2017-01-10 Microsoft Technology Licensing, Llc Multi-phase clock generation
CN105578585B (zh) * 2014-10-14 2019-12-13 深圳市中兴微电子技术有限公司 一种确定链路延时的方法、装置和通信设备
WO2016076657A1 (ko) * 2014-11-13 2016-05-19 엘지전자 주식회사 다중 안테나 무선 통신 시스템에서 참조 신호 송신 방법 및 이를 위한 장치
US9654133B2 (en) * 2014-12-17 2017-05-16 Analog Devices, Inc. Microprocessor-assisted calibration for analog-to-digital converter
EP3035536B1 (en) 2014-12-19 2020-04-29 Stichting IMEC Nederland An ADPLL having a TDC circuit with a dynamically adjustable offset delay
US9184909B1 (en) * 2015-01-12 2015-11-10 Analog Devices, Inc. Apparatus and methods for clock and data recovery
US9378843B1 (en) * 2015-01-26 2016-06-28 9011579 Canada Incorporee Collaborative analog-to-digital and time-to-delay conversion based on signal prediction
US9537682B2 (en) * 2015-03-17 2017-01-03 Intel Corporation High speed receiver with one-hot decision feedback equalizer
US9735787B2 (en) * 2015-03-18 2017-08-15 Analog Devices, Inc. Frequency synthesizer with dynamic phase and pulse-width control
EP3096459A1 (en) * 2015-05-20 2016-11-23 Nxp B.V. Phase locked loop with reduced noise
US10057051B2 (en) * 2015-05-29 2018-08-21 Silicon Laboratories Inc. Dual path timing wander removal
US9461654B1 (en) * 2015-06-01 2016-10-04 eTopus Technology Inc. Timing recovery for digital receiver with interleaved analog-to-digital converters
JP2017011621A (ja) * 2015-06-25 2017-01-12 株式会社東芝 無線通信装置、集積回路および無線通信方法
US9832009B2 (en) * 2015-07-28 2017-11-28 Rambus Inc. Collaborative clock and data recovery
US9838026B2 (en) * 2015-09-24 2017-12-05 Analog Devices, Inc. Apparatus and methods for fractional-N phase-locked loops with multi-phase oscillators
EP3179225B1 (en) * 2015-12-09 2021-04-28 ID Quantique S.A. Apparatus and method for low latency, reconfigurable and picosecond resolution time controller
US9628261B1 (en) * 2015-12-15 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier generator, radio frequency interconnect including the carrier generator and method of using
US9596073B1 (en) * 2016-01-12 2017-03-14 Rockwell Collins, Inc. Picosecond clock synchronization technique for communication and navigation platform equipment
JP6604859B2 (ja) * 2016-01-21 2019-11-13 ザインエレクトロニクス株式会社 クロック生成装置およびクロックデータ復元装置
JP2017130886A (ja) * 2016-01-22 2017-07-27 株式会社東芝 発振器、集積回路、無線通信装置および無線通信方法
US9871504B2 (en) * 2016-02-16 2018-01-16 Analog Devices, Inc. Differential phase adjustment of clock input signals
US9847839B2 (en) * 2016-03-04 2017-12-19 Inphi Corporation PAM4 transceivers for high-speed communication
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US9749123B1 (en) * 2016-06-08 2017-08-29 Google Inc. Fast clock and data recovery for free-space optical communications
US9628262B1 (en) * 2016-07-19 2017-04-18 Texas Instruments Incorporated Spur reduction in phase locked loops using reference clock dithering
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases
US9742549B1 (en) * 2016-09-29 2017-08-22 Analog Devices Global Apparatus and methods for asynchronous clock mapping
US9893734B1 (en) * 2016-10-03 2018-02-13 Analog Devices Global Adjusting phase of a digital phase-locked loop
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
SG10201608437WA (en) * 2016-10-07 2018-05-30 Huawei Int Pte Ltd Active load modulation technique in near field communication
US10454483B2 (en) * 2016-10-24 2019-10-22 Analog Devices, Inc. Open loop oscillator time-to-digital conversion
US10110210B2 (en) * 2016-12-16 2018-10-23 Intel Corporation Apparatus and method for strobe centering for source synchronous links
US10291214B2 (en) * 2017-03-01 2019-05-14 Analog Devices Global Unlimited Company Feedforward phase noise compensation
US10128858B2 (en) * 2017-04-04 2018-11-13 Intel Corporation Phase-locked loop circuitry including improved phase alignment mechanism

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Analysis of a Frequency Acquisition Technique With a Stochastic Reference ClockGenerator》;Jinho Han等;《Analysis of a Frequency Acquisition Technique With a Stochastic Reference Clock Generator》;20121231;第59卷(第6期);336-340 *
《基于DSP和DDS的高精度频率信号源实现》;张玉梅等;《电子工程师》;20040131;第30卷(第1期);43-45 *

Also Published As

Publication number Publication date
EP3306819A1 (en) 2018-04-11
US20190341922A1 (en) 2019-11-07
US20180102779A1 (en) 2018-04-12
CN112882532B (zh) 2023-11-14
US10727842B2 (en) 2020-07-28
US10305495B2 (en) 2019-05-28
CN112882532A (zh) 2021-06-01
CN107918444A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN107918444B (zh) 基于反馈时钟信号的相位控制
EP3611540B1 (en) Apparatus and methods for synchronization of radar chips
EP3043477B1 (en) Apparatus and methods for clock and data recovery
US9521636B2 (en) Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
US7266169B2 (en) Phase interpolater and applications thereof
EP3273359B1 (en) Configurable clock tree
US7970090B1 (en) Method and apparatus for a self-synchronizing system
US9543937B2 (en) Multi-phase clock generation
CN110417503B (zh) 一种用于测试时钟网络延时的方法及数字通信设备
US20100150288A1 (en) Synchronization of Low Noise Local Oscillator using Network Connection
US9094908B1 (en) Device and method for synchronization in a mobile communication system
CN103580713A (zh) 电子装置和时钟产生方法
US20240030904A1 (en) Measuring pin-to-pin delays between clock routes
US20090245449A1 (en) Semiconductor integrated circuit device and method for clock data recovery
CN101715627A (zh) 频率同步
US7180343B2 (en) Apparatus for synchronizing clock using source synchronous clock in optical transmission system
CN114629584A (zh) 网络设备的软件控制时钟同步
KR20140147179A (ko) 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치
CA2724373C (en) Clock generation using a fractional phase detector
US10205586B2 (en) Method and apparatus for network synchronization
US9288003B2 (en) Reception circuit and semiconductor integrated circuit device
JP2019054568A (ja) インバータシステムの同期制御方法及びインバータシステム
JP2015177240A (ja) 位相調整回路、データ伝送装置、データ伝送システム及び位相調整方法
CN113078978A (zh) 远距离多ate半导体测试设备同步方法、系统及测试方法
EP4312375A1 (en) Frequency synthesizer and method for generating an rf clock signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant