CN101207472B - 同步时钟信道和数据信道信号的通信系统及接收器和方法 - Google Patents
同步时钟信道和数据信道信号的通信系统及接收器和方法 Download PDFInfo
- Publication number
- CN101207472B CN101207472B CN2007101867428A CN200710186742A CN101207472B CN 101207472 B CN101207472 B CN 101207472B CN 2007101867428 A CN2007101867428 A CN 2007101867428A CN 200710186742 A CN200710186742 A CN 200710186742A CN 101207472 B CN101207472 B CN 101207472B
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- receiver
- clock channel
- channel signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 17
- 230000003111 delayed effect Effects 0.000 claims abstract description 17
- 238000001228 spectrum Methods 0.000 claims description 39
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 239000000284 extract Substances 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101150034459 Parpbp gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及包括发送器和接收器的通信系统，其中借助于时钟信道和数据信道来耦合发送器和接收器，而且时钟信道短于数据信道，而且接收器包括延迟电路而延迟电路被提供来：-从时钟信道信号中提取抖动信号，-将所提取的抖动信号延迟，-借助于经延迟的抖动信号为该接收器产生接收器时钟信号。
Description
技术领域
本发明涉及包括发送器和接收器的通信系统，其中借助于时钟信道和数据信道来耦合发送器和接收器。也将这种通信系统称为源同步通信系统。本发明还涉及用于源同步通信系统的接收器和用于将源同步通信信道的时钟信道信号和数据信道信号进行同步的方法。
背景技术
例如，将源同步通信系统使用在作为源同步数据链接的计算机系统中以将存储器连接到处理器。在例如JEDEC FE-DIMM标准中规定了这种源同步数据链接的细节。
在源同步通信系统中，通过时钟信道发送时钟信号，而且在数据信道上发送许多数据信号。在时钟信道和数据信道的定时中观察到可能由锁相环(PLL)抖动或者电源噪声导致的发送器中的抖动。源同步通信系统得益于时钟信号和数据信道之间的关联。然而，如果在时钟和数据之间在传播时间方面存在差异，则这种关联丢失。也将这种差异称为传播延迟时间差。
这种传播延迟时间差主要是由印刷电路板上的不同路由路径导致。在特定频率上，这引起抖动放大效应。换句话说，在数据信道信号和时钟信道信号之间的定时不仅丢失关联，而且更糟的是，在那些特定频率上，关联可能是负的。
一种已知解决方案是在接收器上的时钟路径中引入PLL。该PLL将时钟信道信号的高频抖动滤波出去。因此，截止其中可能出现负关联的频带中的噪声。然而，还是丢失了在PLL频带之上的所有关联信息。
另一种已知解决方案是借助于高精度延迟线将所接收到的时钟信号以实际的时钟对数据变形(clock-to-data skew)进行延迟。这消耗大量功率和芯片面积并且受到电源噪声的影响。
本发明的目的是提供用于源同步通信系统的其他解决方案。
本发明的另一个目的是提供包括发送器和接收器的改进的通信系统，其中， 借助于时钟信道和数据信道来耦合发送器和接收器。本发明的再一个目的是提供用于这种通信系统的改进的接收器。本发明的再一个目的是提供用于将源同步通信系统的时钟信道信号和数据信道信号同步的改进的方法。
发明内容
本发明涉及如独立权利要求中所限定的那样的通信系统、接收器和方法。在所附从属权利要求中提供本发明的进一步实施方式。
根据本发明的第一方面，提供包括发送器和接收器的通信系统，其中，借助于时钟信道和数据信道来耦合发送器和接收器，而且时钟信道信号的传播延迟时间短于对应、关联的数据信道信号的传播延迟时间，而且接收器包括延迟电路而延迟电路被提供来：
-从时钟信道信号中提取抖动信号，
-将所提取的抖动信号延迟时钟信道和数据信道的传播延迟时间差，
-借助于经延迟的抖动信号为接收器产生接收器时钟信号
根据本发明的该方面的通信系统的时钟信道和数据信道可以用于在发送器和接收器之间建立源同步通信。换句话说，发送器可以在数据信道上发送数据信号(也称为数据信道信号)并且并行地在时钟信道上发送对应时钟信号(也称为时钟信道信号)。
通信系统的时钟信道短于数据信道。换句话说，时钟信道信号的传播延迟时间短于对应、关联的数据信道信号的传播延迟时间。
传播延迟时间上的差异也导致抖动信号的不同传播延迟时间。借助于延迟电路，可以减小或者避免由不同抖动传播延迟时间导致的对数据信号和时钟信号之间的定时的不利影响。这允许在接收器中的时钟信号和数据信号之间建立关联。这避免或者减小采样错误。
根据本发明的第一方面的实施方式，将所提取的抖动信号延迟时钟信道和数据信道的传播延迟时间差。
这产生时钟信道信号和数据信道信号之间的最佳关联。
根据本发明第一方面的进一步实施方式，就抖动信号来说，从时钟信道信号中提取抖动频谱的一个或者多个部分，而且借助于将抖动频谱的延迟部分添加到未被延迟的所提取的抖动信号和时钟信道信号的差异信号中，来产生接收器时钟信号。
仅仅提取抖动频谱的一个或者多个部分允许使得延迟电路适用于时钟信道、数据信道和应用相应特性。具体地说，其提供了提取对数据信道信号和时钟信道信号之间的定时具有负面或者特别负面的效应的抖动频谱的部分的可能性。
根据本发明的第一方面的进一步实施方式，就抖动信号来说，借助于高通滤波器从时钟信道信号中提取高频频谱。
该实施方式基于这样的认识：由于传播延迟，导致高频抖动比低频抖动具有对时钟信道信号的定时更坏的影响。
根据本发明的第一方面的进一步实施方式，就抖动信号来说，基本上从时钟信道信号中提取整个抖动频谱，而且借助于将所提取的抖动频谱添加到基本上清洁(clean)的时钟基准信号中来产生接收器时钟信号。
根据该实施方式，可以基本上消除对数据信道信号和时钟信道信号之间的定时的不利抖动影响。然而，必须将基本上清洁的时钟基准提供给该实施方式。基本上清洁的时钟基准信号是基本上不包括抖动的信号。其可以从外部基本上清洁的基准时钟中获得或者可以借助于基本上理想的PLL从时钟信道信号中获得。
根据本发明的第一方面的进一步实施方式，借助于包括相位检测器、环路滤波器和电压控制振荡器的锁相环来实现高频滤波器，提供相位检测器用于接收时钟信道信号并且用于发送所提取的抖动信号作为输出信号。
这是对于高通滤波器来说有效和节省成本的解决方案。相位检测器接收来自时钟信道的时钟信道信号和电压控制振荡器的输出作为输入，并且确定这两个信号之间的相位差。这为时钟信道信号提供高通滤波器。
根据本实施方式的进一步实施方式，从锁相环的电压控制振荡器获得时钟信道信号和未延迟的所提取抖动信号的差异信号。
根据该实施方式，电压控制振荡器的输出提供经低通滤波的时钟信道信号作为差异信号。
根据本发明的第一方面的进一步实施方式，依赖于时钟信道和数据信道之间的传播延迟时间差来选择高通滤波器的截止频率。
本实施方式基于这样的认识：高频抖动比低频抖动对时钟信道信号的定时具有更坏的影响，而且进一步来说，不利影响依赖于时钟信道和数据信道之间的传播延迟时间差。传播延迟时间差越长，则低通抖动就影响越大并且应该选 择高通滤波器的更低的截止频率。
根据本发明的第一方面的进一步实施方式，延迟电路包括用于对所提取的抖动信号执行粗延迟的粗延迟电路
最好可以借助于先进先出(FIFO)移位寄存器来实现粗延迟。可以将这种FIFO实现为模拟或者数字的。粗延迟单元的延迟最好与时钟信道和数据信道的传播延迟时间差对应。
根据本发明的第一方面的进一步实施方式，延迟电路包括用于将所提取的延迟抖动信号添加到差异信号或者基本上清洁的基准信号中的可控延迟缓冲器。
可控延迟缓冲器接收所提取的抖动信号(例如，所提取的高频抖动频谱)、和差异信号或者基本上清洁的基准信号作为输入。然后，延迟缓冲器将所提取的抖动信号添加到差异信号或者基本上清洁的基准信号中。作为例子，如果所提取的抖动信号包括突然相位跳跃，则该突然相位跳跃被粗延迟单元延迟然后被可控延迟缓冲器添加到差异信号或者清洁基准信号中。
根据本发明第一方面的进一步实施方式，延迟电路包括插入单元，该单元用于将所提取的延迟抖动信号插入到电压控制振荡器的控制电压中。
可控插入单元接收所提取和延迟的抖动信号和做为输入被插入，换句话说，将所提取的抖动信号添加到VCO的控制电压中，这导致所提取的延迟抖动信号被添加到VCO的输出信号，即差异信号中。
根据本发明的第二方面，提供用于源同步通信系统的接收器，其中，时钟信道信号的传播延迟时间短于对应、关联的数据信道信号的传播延迟时间，该接收器包括延迟电路而且该延迟电路被提供来：
-从时钟信道信号中提取抖动信号，
-将所提取的抖动信号延迟时钟信道和数据信道的传播延迟时间差，
-借助于经延迟的抖动信号为接收器产生接收器时钟信号
根据本发明的第三方面，提供用于同步源同步通信信道的时钟信道信号和数据信道信号的方法，其中，时钟信道信号的传播延迟时间短于对应、关联的数据信道信号的传播延迟时间，时钟信道和数据信道包括传播延迟时间差异，该方法包括步骤：
-接收时钟信道信号和数据信道信号，
-从时钟信道信号中提取抖动信号，
-将所提取的抖动信号延迟时钟信道和数据信道的传播延迟时间差，
-借助于经延迟的抖动信号为接收器产生接收器时钟信号
可以将任何装置特征应用于本发明的方法方面中，反之亦然。装置特征的优点应用于对应的方法特征，反之亦然。
附图说明
在参照下面示意性附图的情况下。仅仅以示例方式在下面详细描述了本发明的优选实施方式，其中：
图1示出了根据本发明的实施方式的通信系统的框图，该系统包括发送器和接收器，其中，借助于时钟信道和数据信道来耦合发送器和接收器，而且时钟信道短于数据信道；
图2示出了根据本发明另一种实施方式的通信系统的框图；
图3借助于时钟和数据信道信号的定时图示意示出了根据本发明的实施方式的接收器的延迟电路的功能；
图4a到4e在频域中示意示出了根据本发明的实施方式的接收器的延迟电路的功能；
图5示出了根据本发明的实施方式的接收器的框图；
图6示出根据本发明实施方式的另一种接收器的框图；和
图7示出图5的接收器的数学模型。
附图仅仅用于说明的目的而不是必须按比例地呈现本发明的实际例子。在附图中，相同的附图标记用于表示相同或者类似的部件。
具体实施方式
图1示出了根据本发明实施方式的通信系统100的框图。通信系统100包括发送器110和接收器120。借助于时钟信道130和数据信道140来耦合发送器110和接收器120。时钟信道130短于数据信道140。这导致时钟信道130的传播延迟时间和数据信道140的传播延迟时间之间的传播延迟时间差τd。提供发送器110以在数据信道140上发送数据信道数据d并且并行在时钟信道130上发送对应的时钟信道信号c。因此，通信系统100是源同步通信系统。
接收器120包括延迟电路150。延迟电路150包括锁相环(PLL)160、减法单元170、加法单元180和粗延迟单元190。提供PLL 160以接收已经在时钟 信道130上被发送的时钟信道信号c作为输入。将PLL 160的输出端耦合到减法单元170的第一输入端和到加法单元180的第一输入端。将PLL 160的输入端耦合到减法单元170的第二输入端。将减法单元170的输出端耦合到粗延迟单元190的输入端。将粗延迟单元190的输出端耦合到加法单元180的第二输入端。将加法单元180的输出端耦合到主接收器电路195的输入端。将主接收器电路195进一步直接耦合到数据信道140。
提供延迟电路以接收时钟信道信号c、从时钟信道信号c中提取抖动频谱的一部分作为抖动信号、延迟抖动频谱所提取的部分、和借助于抖动频谱的延迟部分为主接收器电路195产生接收器时钟信号c’。根据本发明的本示例实施方式，PLL 160用作用于时钟信道信号c的低通滤波器。减法单元170从于时钟信道130中接收的原始时钟信道信号中减去于PLL 160的输出中获得的经低通滤波的时钟信道信号。因此，PLL 160和减法单元170用作用于时钟信道信号c的高通滤波器，并且从时钟信道信号c中提取高频频谱。
借助粗延迟单元190延迟抖动频谱的所提取的高频频谱。可以将粗延迟单元190实现为先进先出(FIFO)移位寄存器。粗延迟单元190将抖动频谱的所提取的高频频谱延迟时钟信道130和数据信道140的传播延迟时间差τd。该传播延迟时间差τd例如可以从数据信道140和时钟信道130的路由或者布局中确定。加法单元180将抖动频谱的经延迟的高频部分添加到时钟信道信号c和抖动频谱的未延迟高频部分的差异信号中。换句话说，加法单元180将抖动频谱的延迟的高频部分添加到PLL 160的低通滤波输出信号中。提供加法单元180的输出信号c’作为接收器时钟信号c’给主接收器电路195。因此，主接收器电路195从延迟电路150接收接收器时钟信号c’并且从数据信道140接收数据信号d作为输入信号。
图2示出了根据本发明另一种实施方式的通信系统200的框图。通信系统200大部分与图1的通信系统100对应。因此，使用相同的附图标记表示相同或者类似的部分。通信系统200包括带有延迟电路250的接收器220。延迟电路250包括第一PLL 160和第二PLL 260。第一PLL 160和第二PLL 260具有相同或者非常类似的特征，并且都接收时钟信道信号c。因此，第一PLL 160和第二PLL 260的输出信号也非常类似或者相同。替代于提供第一PLL 160的输出信号给加法单元180，将第二PLL 260的输出信号提供给加法单元180。因此，第二PLL 260用作第一PLL 160的副本(duplication)级或者副本单元。
图3借助于时钟和数据信道信号的定时图示意示出了图1的延迟单元150的功能。图3的上部示出了在接收器120的输入端，即在延迟电路150的输入端上接收到的时钟信道信号c的定时图。图3的中部示出了在接收器120的输入端上接收到的数据信道信号的定时图。图3的下部示出了在延迟电路150的输出端上的时钟信道信号c’的定时图。
时钟信道信号c的边缘被提供来产生用于采样数据信道信号的触发信号。以图3中的箭头示出触发信号。在数据信号d的部分A中，示出了正常采样事件，即，其中在中间对数据位进行采样的采样事件。对于情况A，假设没有抖动发生或者仅仅发生不对采样产生不利影响的低频抖动。在部分B中，示出了其中在时钟信道信号c中发生高频抖动的情况。该高频抖动导致时钟信道信号c的上升沿310的延迟Δt。因此，用于采样数据信道信号的触发信号320也被延迟了Δt，并且数据位330的采样在该数据位330的中间没有发生，而是发生在靠近数据位330的边缘处。这可能导致采样错误。高频抖动也在数据信道上传播，但是以与时钟信道130的传播延迟时间和数据信道140的传播延迟时间之间的传播延迟时间τd对应的延迟τd到达接收器。这在部分C中示出。因此，用于采样数据信道信号d的触发信号360不发生在该数据位360的中间，而是发生在靠近数据位360的边缘处。这可能再次导致采样错误。
借助于参照图1所述的延迟电路150，高频抖动，即时钟信道信号c的相位跳跃和数据信道信号d的延迟相位跳跃，被从时钟信道信号c中提取并且被借助于粗延迟单元190延迟了传播延迟时间差τd。这具有这样的效应：在时钟信道信号c’中，高频抖动和对应相位跳跃Δt发生而且还被延迟了传播延迟时间差τd。因此，重新建立数据信道信号d和时钟信道信号c’之间的定时关联。如可以从图3中看见的那样，接收器时钟信号c’的下降沿370对触发信号380进行触发。用于采样数据信道信号d的数据位350的触发信号380发生在该数据位350的中间。因此，避免了采样错误。
图4a到4e在频域中示意示出了根据本发明实施方式的接收器的延迟电路的功能。y轴表示抖动功率而x轴表示抖动频率。
图4a示出了在接收器120的输入端上的时钟信道信号c的抖动信号的整个频谱。其包括低频频谱410和高频频谱420。
图4b示出了已经借助于带有截止频率fcutoff的高通滤波器从时钟信道信号c中已经提取的高频抖动频谱。作为例子，高频抖动频谱420可以是图5的相位 检测器520的输出信号。
图4c示出了时钟信道信号c的经低通滤波的低频抖动频谱410。作为例子，低频抖动频谱410可以是图5的VCO 540的输出信号。
图4d示出了延迟的高频抖动频谱430。该延迟的高频抖动频谱430与图4b的高频抖动频谱420对应，但是还被被延迟时钟信道130和数据信道140之间的传播延迟时间差τd。这由不同的阴影指示。作为例子，延迟的高频抖动频谱430可以是图5的FIFO 550的输出信号。
图4e示出了包括延迟的高频抖动频谱430和未延迟的低频抖动频谱410的接收器时钟信号c’的抖动频谱。作为例子，图4e的抖动频谱可以是图5的可控延迟570的输出信号。
图5示出了根据本发明的实施方式的接收器500的框图。接收器500包括带有相位检测器520的锁相环(PLL)510、回路滤波器530和电压控制振荡器(VCO)540。相位检测器520接收时钟信号c和电压控制振荡器540的输出信号作为输入信号。相位检测器520发送所提取的抖动信号的高频频谱作为输出信号。相位检测器520作为用于时钟信道信号c的高通滤波器工作。
从VCO 540的输出中获得时钟信道信号c和所提取但是未延迟的抖动信号的差异信号。该差异信号是经低通滤波的时钟信道信号。关于VCO 540的输出信号，PLL 510作为用于时钟信道信号c的低通滤波器工作。
将相位检测器520的输出信号耦合到作为粗延迟单元工作的FIFO移位检测器550的输入端。FIFO移位寄存器550执行所提取的抖动信号的粗延迟。可以模拟或者数字实现FIFO 550。最好，FIFO 550的延迟与时钟信道130和数据信道140的传播延迟时间差τd对应。
将VCO 540的输出信号提供给为未示出的采样单元产生多个相位的相位产生器560。提供相位产生器560的输出相位作为到可控延迟缓冲器570的输入信号。而且，可控延迟缓冲器570从FIFO 550接收所提取的经粗延迟的抖动信号作为控制输入。可控延迟缓冲器570将所提取的经粗延迟的抖动信号添加到相位产生器560的输出相位中。然后，提供可控延迟缓冲器570的输出作为接收器时钟信号c’给例如图1的主接收器电路195的未示出的采样单元。
图6示出了根据本发明的实施方式的另一种接收器的框图。
接收器600包括带有相位检测器620的第一锁相环(PLL)610、回路滤波器630和电压控制振荡器(VCO)640。相位检测器620接收时钟信道信号c和 电压控制振荡器640的输出信号作为输入信号。相位检测器620传送所提取的抖动信号的高频频谱作为输出信号。相位检测器620作为用于时钟信道信号c的高通滤波器工作。
将相位检测器620的输出信号耦合到作为粗延迟单元工作的FIFO移位寄存器650的输入端。FIFO移位寄存器650执行所提取的抖动信号灯粗延迟。最好，FIFO 650的延迟与时钟信道130和数据信道140的传播延迟时间差对应。
接收器600包括带有相位检测器665的第二锁相环(PLL)660、回路滤波器670和电压控制振荡器(VCO)675。相位检测器665接收时钟信道信号c和电压控制振荡器675的输出信号作为输入信号。
第一PLL 610和第二PLL 660具有相同或者非常类似的特征，并且都接收时钟信道信号c作为输入信号。因此，第一PLL 610和第二PLL 660的VCO输出信号也非常类似或者相同。第二PLL 660因此作为第一PLL 610副本级或者副本单元工作。
从VCO 675的输出中获得时钟信道信号c和所提取的、但是未延迟的抖动信号的差异信号。该差异信号是经低通滤波的信道信号。关于VCO 675的输出信号，PLL 660作为用于时钟信道信号c的低通滤波器工作。
将VCO 675的输出信号作为输入信号提供给可控延迟缓冲器680。而且，可控延迟缓冲器680从FIFO 650接收所提取并且经粗延迟的抖动信号作为控制输入。可控延迟缓冲器680将所提取并且经粗延迟的抖动信号添加到VCO 675的输出信号中。然后，将可控延迟缓冲器680的输出作为接收器时钟信号c’提供给例如图1的主接收器电路195的未示出的采样单元。
图7示出了图5的接收器的数学模型。
在本例中用ΔT代表时钟信道130和数据信道140之间的传播延迟时间差τd(也称为定时变形)。H(S)表示PLL 510的传递函数
如由图5的接收器500提供的那样的数据信道信号d和接收器时钟信道信号c’之间的信号差是
D-C’＝(1-e-SΔT)H(s)
所公开的实施方式可以与示出和/或描述的一个和几个其他实施方式组合。这对于实施方式的一个或者几个特征也是可以的。
附加实施方式细节
可以将所述技术实现为方法、设备和涉及软件、固件、微代码、硬件和/或者其任何组合的制造品。这里所使用的术语“制造品”指的是实现在介质中的代码或者逻辑，其中，这种介质可以包括硬件逻辑[例如，集成电路、可编程门阵列(PGA)、特定应用集成电路(ASIC)等]或者诸如磁存储介质(例如、硬盘驱动器、软盘、磁带等)、光存储(CD-ROM、光盘等)、易失和非易失存储器装置[例如，电可擦除可编程只读存储器(EEPROM)、只读存储器(ROM)、可编程只读存储器(PROM)、随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存、固件、可编程逻辑等]。可以由处理器来存取和执行在计算机可读介质中的代码。其中将代码或者逻辑进行编码的介质可以还包括通过空间或者传输媒介(例如光纤、铜线等)传播的传输信号。其中将代码或者逻辑进行编码的传输信号可以还包括无线信号、卫星传输、无线电波、红外信号、兰牙等。其中将代码或者逻辑进行编码的传输信号能够由发送站进行发送并且由接收站进行接收，其中编码在传输信号中的代码或者逻辑可以被解码并且存储在接收和发送站或者装置上的硬件或者计算机可读介质中。此外，“制造品”可以包括其中体现、处理和执行代码的硬件和软件构件的组合。当然，本领域的技术人员应该理解，在不偏离本发明的范围的情况下，可以进行许多修改，而且制造品可以包括任何信息承载介质。例如，制作部包括其中存储当被机器执行是导致执行操作的指令的存储介质。
特定实施方式可以采用整个硬件实施方式、整个软件实施方式或者包含硬件和软件元件的实施方式的形式。在优选实施方式中，以包括但不限于固件、驻留软件、微代码等的软件实现本发明。
而且，特定实施方式可以采用可以从提供由计算机或者任何指令执行系统使用或者与计算机或者任何指令指令系统结合的程序代码的计算机可用或者计算机可读介质可存取的计算机程序产品的形式。为了本说明的目的，计算机可用或者计算机可读介质可以是能够包含、存储、通信、传播或者传输由或者结合指令执行系统、设备或者装置使用的程序的任何有形设备。介质可以是电子、磁、光、电磁、红外、或者半导体系统(或者设备或者装置)或者传播介质。计算机可读介质的例子包括半导体或者固态存储器、磁带、可拆卸计算机盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和光盘。现在光盘的例子包括致密盘-只读存储器(CD-ROM)、致密盘-读/写(CD-R/W)和DVD。
除非另外表明，否则术语“特定实施方式”、“一种实施方式”、“几种实施 方式”、“实施方式”、“本实施方式”、“该实施方式”、“一种或者几种实施方式”、“某些实施方式”指的是一种或者多种(但不是全部的)实施方式。除非另外表明，否则术语“包括”、“包含”、“具有”和其变形指的是“包括但不限于”。除非另外表明，否则所列举的项目不暗示任何或者所有项目相互排斥。除非另外表明，否则数据“一个”、“该”指的是“一个或者多个”。
除非另外表明，否则彼此通信的装置不必连续地彼此通信。此外，彼此通信的装置可以直接或者通过一个或者多个中介间接地彼此通信。此外，对带有彼此通信的几个构件的实施方式的描述不暗示需要所有的这些构件。相反，描述各种可选构件以说明可能实施方式的较宽的范围。
进一步，虽然顺序描述了过程步骤、方法步骤、算法等，但是可以将这些过程、方法和算法配置为以替代顺序工作。换句话说，可以被描述的步骤的任何顺序或次序不指示要求以该顺序执行步骤。可以用任何实际顺序执行这些描述的过程的步骤。而且，可以同时、并行或者并发地执行某些步骤。
当在这里描述单个装置或者产品时，很明显，可以在单个装置/产品的位置上使用多于一个的装置/产品(它们是否协作)。类似地，在这里描述多于一个装置或者产品(它们是否协作)的情况下，很明显，可以在多于一个装置或者产品的位置上使用单个的装置/产品。可以由没有被明确描述为具有这种功能/特点的一个或者多个其他装置来替代地体现装置的功能和/和特点。因此，其他实施方式不必包括装置本身。在本上下文中的计算机程序装置或者计算机程序指的是指令集的以任何语言、代码或者表示的任何表述，所述指令试图直接或者在下面两种情况之一或者两者之后导致具有信息处理能力的系统执行特定功能：a)转换为另一种语言、代码或者表示；b)以不同的材料形式再现。
Claims (11)
1.一种包括发送器和接收器的通信系统，其中，借助于时钟信道和数据信道来耦合发送器和接收器，而且时钟信道信号的传播延迟时间短于对应、关联的数据信道信号的传播延迟时间，而且接收器包括延迟电路，而且延迟电路包括：
-从时钟信道信号中提取抖动信号的装置，
-将所提取的抖动信号延迟时钟信道和数据信道的传播延迟时间差的装置，
-借助于经延迟的抖动信号为该接收器产生接收器时钟信号的装置。
2.根据权利要求1所述的通信系统，其中，就抖动信号来说，从该时钟信道信号中提取抖动频谱的一个或者多个部分，而且借助于将抖动频谱的延迟部分添加到未被延迟的所提取的抖动信号和时钟信道信号的差异信号中，来产生接收器时钟信号。
3.根据权利要求2所述的通信系统，其中，就抖动信号来说，借助于高通滤波器从时钟信道信号中提取高频频谱。
4.根据权利要求1所述的通信系统，其中，
借助于包括相位检测器、环路滤波器和电压控制振荡器的锁相环来实现高频滤波器，提供相位检测器用于接收时钟信道信号并且用于发送所提取的抖动信号作为输出信号。
5.根据权利要求4所述的通信系统，其中，从锁相环的电压控制振荡器导出时钟信道信号和未延迟的所提取的抖动信号的差异信号。
6.根据权利要求3所述的通信系统，其中，依赖于时钟信道和数据信道之间的传播延迟时间差来选择高通滤波器的截止频率，其中，传播延迟时间差越长，则选择高通滤波器的更低的截止频率。
7.根据权利要求1所述的通信系统，其中，所述延迟电路包括用于对所提取的抖动信号执行粗延迟的粗延迟电路。
8.根据权利要求1所述的通信系统，其中，所述延迟电路包括用于将所提取的延迟抖动信号添加到未被延迟的所提取的抖动信号和时钟信道信号的差异信号或者基本上清洁的基准信号中的可控延迟缓冲器，其中基本上清洁的基准信号是基本上不包括抖动的信号。
9.根据权利要求4到8之一所述的通信系统，其中，所述延迟电路包括插入单元，该单元用于将所提取的延迟抖动信号插入到电压控制振荡器的控制电压中。
10.一种用于源同步通信系统的接收器，其中，时钟信道信号的传播延迟时间短于对应、关联的数据信道信号的传播延迟时间，该接收器包括延迟电路，而且该延迟电路包括：
-从时钟信道信号中提取抖动信号的装置，
-将所提取的抖动信号延迟时钟信道和数据信道的传播延迟时间差的装置，
-借助于经延迟的抖动信号为接收器产生接收器时钟信号的装置。
11.一种用于同步源同步通信信道的时钟信道信号和数据信道信号的方法，其中，时钟信道和数据信道包括传播延迟时间差，时钟信道信号的传播延迟时间短于对应、关联的数据信道信号的传播延迟时间，该方法包括步骤：
-接收时钟信道信号和数据信道信号，
-从时钟信道信号中提取抖动信号，
-将所提取的抖动信号延迟时钟信道和数据信道的传播延迟时间差，
-借助于经延迟的抖动信号为接收器产生接收器时钟信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06126585.6 | 2006-12-20 | ||
| EP06126585 | 2006-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101207472A CN101207472A (zh) | 2008-06-25 |
| CN101207472B true CN101207472B (zh) | 2012-03-14 |
Family
ID=39567383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101867428A Expired - Fee Related CN101207472B (zh) | 2006-12-20 | 2007-11-16 | 同步时钟信道和数据信道信号的通信系统及接收器和方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8170157B2 (zh) |
| CN (1) | CN101207472B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761438B1 (ko) * | 2006-02-27 | 2007-09-27 | 이영화 | 근접 대상물의 입체동영상을 촬영하기 위한입체동영상촬영장치 |
| EP2360488B1 (en) | 2007-03-20 | 2013-01-23 | Rambus Inc. | Integrated circuit having receiver jitter tolerance ("JTOL") measurement |
| US8132037B2 (en) * | 2008-06-06 | 2012-03-06 | Roche Diagnostics International Ag | Apparatus and method for processing wirelessly communicated data and clock information within an electronic device |
| JP5136374B2 (ja) * | 2008-11-21 | 2013-02-06 | オムロン株式会社 | 光伝送システム及びそれを備えた電子機器 |
| JP2012532369A (ja) * | 2009-06-30 | 2012-12-13 | ラムバス・インコーポレーテッド | ノイズを補償するためにクロック信号を調節する技法 |
| DE102013202320A1 (de) * | 2013-02-13 | 2014-08-28 | Robert Bosch Gmbh | Verfahren zum Erfassen von Messwerten |
| US9509490B1 (en) * | 2015-09-21 | 2016-11-29 | Apple Inc. | Reference clock sharing |
| DE102015222546A1 (de) * | 2015-11-16 | 2017-05-18 | Robert Bosch Gmbh | Vorrichtungen und Verfahren zur Übertragung eines Kommunikationssignals und von elektrischer Leistung zwischen zwei Teilnehmerstationen eines Bussystems |
| US10305495B2 (en) * | 2016-10-06 | 2019-05-28 | Analog Devices, Inc. | Phase control of clock signal based on feedback |
| CN110519035A (zh) * | 2018-05-22 | 2019-11-29 | 南京相同轴网络科技有限公司 | 有线遥测数字地震仪测线数字通信的去抖动技术 |
| CN109639259B (zh) * | 2018-12-05 | 2022-07-22 | 惠科股份有限公司 | 扩展频谱的方法、芯片、显示面板及可读存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1449119A (zh) * | 2002-04-03 | 2003-10-15 | 三星电子株式会社 | 具有加大建立和保持时间的容限的串行器－解串器电路 |
| CN1485986A (zh) * | 2002-09-24 | 2004-03-31 | 联发科技股份有限公司 | 降低时钟恢复系统中相位抖动的方法及装置 |
| CN1508804A (zh) * | 2002-12-10 | 2004-06-30 | ���ǵ�����ʽ���� | 同步半导体存储器件及在其中产生输出控制信号的方法 |
| WO2006104808A1 (en) * | 2005-03-30 | 2006-10-05 | Silicon Laboratories Inc. | Data cleaning with an asynchronous reference clock |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732389B2 (ja) * | 1989-09-22 | 1995-04-10 | 日本電気株式会社 | クロツクジツタ抑圧回路 |
| US5594241A (en) * | 1995-02-07 | 1997-01-14 | Ferrofluidics Corporation | Apparatus and method for jitter attenuation in rotary encoders |
| US6614318B1 (en) * | 2001-11-05 | 2003-09-02 | Xilinx, Inc. | Voltage controlled oscillator with jitter correction |
| US6990644B2 (en) * | 2002-04-18 | 2006-01-24 | International Business Machines Corporation | On chip timing adjustment in multi-channel fast data transfer |
-
2007
- 2007-11-16 CN CN2007101867428A patent/CN101207472B/zh not_active Expired - Fee Related
- 2007-12-20 US US11/961,545 patent/US8170157B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1449119A (zh) * | 2002-04-03 | 2003-10-15 | 三星电子株式会社 | 具有加大建立和保持时间的容限的串行器－解串器电路 |
| CN1485986A (zh) * | 2002-09-24 | 2004-03-31 | 联发科技股份有限公司 | 降低时钟恢复系统中相位抖动的方法及装置 |
| CN1508804A (zh) * | 2002-12-10 | 2004-06-30 | ���ǵ�����ʽ���� | 同步半导体存储器件及在其中产生输出控制信号的方法 |
| WO2006104808A1 (en) * | 2005-03-30 | 2006-10-05 | Silicon Laboratories Inc. | Data cleaning with an asynchronous reference clock |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101207472A (zh) | 2008-06-25 |
| US8170157B2 (en) | 2012-05-01 |
| US20080175344A1 (en) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101207472B (zh) | 同步时钟信道和数据信道信号的通信系统及接收器和方法 | |
| US9237005B2 (en) | Clock data recovery circuit module and method for generating data recovery clock | |
| JP5666575B2 (ja) | メモリデバイスにおける書き込みタイミングの調節 | |
| WO2004061689A3 (en) | Two dimensional data eye centering for source synchronous data transfers | |
| US7167533B2 (en) | Apparatus and method for communication link receiver having adaptive clock phase shifting | |
| US20070291828A1 (en) | Transceiver clock architecture with transmit PLL and receive slave delay lines | |
| JP2006505866A (ja) | データ取得の方法と装置 | |
| EP1111836A2 (en) | Circuit and system for extracting data | |
| US20150043698A1 (en) | Clock data recovery circuit | |
| US20130009686A1 (en) | Methods and Apparatus for Transmission of Data | |
| US8121239B2 (en) | Unidirectional sweep training for an interconnect | |
| JPH05102954A (ja) | デイジタル信号中継伝送装置 | |
| US9374098B2 (en) | Transmitter serializer latency trim | |
| JP6809932B2 (ja) | 半導体装置及びデータ同期方法 | |
| US8711018B2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
| US8054927B2 (en) | Synchronous circuit and method for receiving data | |
| US7535985B2 (en) | Resynchronization circuit | |
| JP2008005503A (ja) | 電磁干渉を減少させる方法及びクロック管理回路、（コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理） | |
| KR101247269B1 (ko) | 위상 오차에 대한 루프 대역폭 의존성을 가지는 지연고정루프 | |
| US20080168338A1 (en) | Parity error detecting circuit and method | |
| CN103780526A (zh) | 无线装置和数据重现方法 | |
| US20230376067A1 (en) | Circuit and method to set delay between two periodic signals with unknown phase relationship | |
| US10720908B2 (en) | Control circuit and control method | |
| KR100646333B1 (ko) | 데이터 샘플링 장치 및 방법과 이를 이용한 고속 직렬수신기 | |
| KR101338542B1 (ko) | 비동기 데이터 독출 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171128 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171128 Address after: American New York Patentee after: Core USA second LLC Address before: New York grams of Armand Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120314 Termination date: 20181116 |