JPH096307A - 映像信号処理装置、情報処理システム及び映像信号処理方法 - Google Patents
映像信号処理装置、情報処理システム及び映像信号処理方法Info
- Publication number
- JPH096307A JPH096307A JP7174201A JP17420195A JPH096307A JP H096307 A JPH096307 A JP H096307A JP 7174201 A JP7174201 A JP 7174201A JP 17420195 A JP17420195 A JP 17420195A JP H096307 A JPH096307 A JP H096307A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- sampling clock
- video
- converter
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/142—Edging; Contouring
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【目的】 サンプリングクロックの位相調整を簡易に実
現できる映像信号処理装置、情報処理システム及び映像
信号処理方法を提供すること。 【構成】 Ａ／Ｄコンバータ１０は、映像供給装置の種
類に応じて周波数が異なるアナログの映像信号２２をサ
ンプリングしデジタル信号２４に変換する。サンプリン
グクロック供給回路３０は、Ａ／Ｄコンバータ１０に対
してサンプリングクロック２６を供給するものであり、
サンプリングクロックの位相調整のためのエッジ検出回
路４０を含む。エッジ検出回路４０は映像信号２２とそ
の遅延信号とにより減算処理を行い、エッジパルスを生
成する。このエッジパルスにより決まるエッジ情報２８
に基づいて、処理部２０は、所望の位相のサンプリング
クロックを選択する。なおコンパレータ４６に入力され
るしきい値電圧ＶＴを調整したり、デジタル信号２４の
値に基づいてサンプリングクロックの位相を調整した
り、位相調整に専用の映像信号をパソコン等から供給し
たりすることもできる。
現できる映像信号処理装置、情報処理システム及び映像
信号処理方法を提供すること。 【構成】 Ａ／Ｄコンバータ１０は、映像供給装置の種
類に応じて周波数が異なるアナログの映像信号２２をサ
ンプリングしデジタル信号２４に変換する。サンプリン
グクロック供給回路３０は、Ａ／Ｄコンバータ１０に対
してサンプリングクロック２６を供給するものであり、
サンプリングクロックの位相調整のためのエッジ検出回
路４０を含む。エッジ検出回路４０は映像信号２２とそ
の遅延信号とにより減算処理を行い、エッジパルスを生
成する。このエッジパルスにより決まるエッジ情報２８
に基づいて、処理部２０は、所望の位相のサンプリング
クロックを選択する。なおコンパレータ４６に入力され
るしきい値電圧ＶＴを調整したり、デジタル信号２４の
値に基づいてサンプリングクロックの位相を調整した
り、位相調整に専用の映像信号をパソコン等から供給し
たりすることもできる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号処理装置、該
映像信号処理装置を含む情報処理システム及び映像信号
処理方法に関する。
映像信号処理装置を含む情報処理システム及び映像信号
処理方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】情報処
理システムの１つの形態として、パーソナルコンピュー
タ、マルチメディア端末、ゲーム装置等の映像供給装置
により映像信号を供給し、ディスプレイ、液晶パネル等
の表示装置に出力するシステムが知られている。このよ
うなシステムにおいては、映像供給装置と表示装置との
間はアナログインターフェースにより結合されており、
映像供給装置からはアナログの映像信号が供給されるの
が一般的である。従って、供給される映像信号に所望の
デジタル処理を施したい場合には、映像信号を、一旦、
Ａ／Ｄコンバータによりデジタル信号に変換し、所望の
デジタル信号処理を施した後にＤ／Ａコンバータを介し
て信号を表示装置に出力する必要がある。例えばマルチ
メディアプレゼンテーションシステムの１つとして開発
実用化が進められている投写型ディスプレイシステムで
は、パーソナルコンピュータから供給される映像信号を
デジタル信号に変換し、この信号に対して、オンスクリ
ーン表示・デジタルγ補正のためのデジタル信号処理を
施すことになる。
理システムの１つの形態として、パーソナルコンピュー
タ、マルチメディア端末、ゲーム装置等の映像供給装置
により映像信号を供給し、ディスプレイ、液晶パネル等
の表示装置に出力するシステムが知られている。このよ
うなシステムにおいては、映像供給装置と表示装置との
間はアナログインターフェースにより結合されており、
映像供給装置からはアナログの映像信号が供給されるの
が一般的である。従って、供給される映像信号に所望の
デジタル処理を施したい場合には、映像信号を、一旦、
Ａ／Ｄコンバータによりデジタル信号に変換し、所望の
デジタル信号処理を施した後にＤ／Ａコンバータを介し
て信号を表示装置に出力する必要がある。例えばマルチ
メディアプレゼンテーションシステムの１つとして開発
実用化が進められている投写型ディスプレイシステムで
は、パーソナルコンピュータから供給される映像信号を
デジタル信号に変換し、この信号に対して、オンスクリ
ーン表示・デジタルγ補正のためのデジタル信号処理を
施すことになる。
【０００３】さて投写型ディスプレイシステム等の情報
処理システムの汎用性を高めるためには、異種のパーソ
ナルコンピュータの全てに接続でき、全てのパーソナル
コンピュータに対して対応できるシステムを開発するこ
とが望まれる。しかしながら、映像信号のクロック周波
数は、これらのパーソナルコンピュータ間で異なってい
るのが実情であり、クロック周波数がパーソナルコンピ
ュータの機種毎に異なっていると、Ａ／Ｄコンバータで
使用されるサンプリングクロックの位相調整が困難にな
る。サンプリングクロックの位相調整が適正になされな
いと、表示特性が極めて劣化し、大きな問題となる。一
方、この位相調整を実現する１つの手法として、ユーザ
が手動でＳＹＮＣ調整と呼ばれるボリュームを操作する
手法も考えられるが、これでは操作が煩雑且つ難解で、
ユーザにかかる負担が大きい。従って、このサンプリン
グクロックの位相調整を簡易に、自動的に行うことがで
きるシステムが望まれる。
処理システムの汎用性を高めるためには、異種のパーソ
ナルコンピュータの全てに接続でき、全てのパーソナル
コンピュータに対して対応できるシステムを開発するこ
とが望まれる。しかしながら、映像信号のクロック周波
数は、これらのパーソナルコンピュータ間で異なってい
るのが実情であり、クロック周波数がパーソナルコンピ
ュータの機種毎に異なっていると、Ａ／Ｄコンバータで
使用されるサンプリングクロックの位相調整が困難にな
る。サンプリングクロックの位相調整が適正になされな
いと、表示特性が極めて劣化し、大きな問題となる。一
方、この位相調整を実現する１つの手法として、ユーザ
が手動でＳＹＮＣ調整と呼ばれるボリュームを操作する
手法も考えられるが、これでは操作が煩雑且つ難解で、
ユーザにかかる負担が大きい。従って、このサンプリン
グクロックの位相調整を簡易に、自動的に行うことがで
きるシステムが望まれる。
【０００４】本発明は、以上のような課題を解決するた
めになされたものであり、その目的とするところは、サ
ンプリングクロックの位相調整を簡易に実現できる映像
信号処理装置、情報処理システム及び映像信号処理方法
を提供するところにある。
めになされたものであり、その目的とするところは、サ
ンプリングクロックの位相調整を簡易に実現できる映像
信号処理装置、情報処理システム及び映像信号処理方法
を提供するところにある。
【０００５】
【課題を解決するための手段及び作用】上記課題を解決
するために本発明は、映像供給装置の種類に応じて周波
数が異なるアナログの映像信号を所与のサンプリングク
ロックによりサンプリングしてデジタル信号に変換する
Ａ／Ｄコンバータと、該Ａ／Ｄコンバータに対して前記
サンプリングクロックを供給するサンプリングクロック
供給回路とを含む映像信号処理装置であって、前記サン
プリングクロック供給回路が、前記サンプリングクロッ
クの位相調整を行うためのエッジ情報を求めるエッジ検
出回路を含み、該エッジ検出回路が、前記映像信号と該
映像信号を遅延させた信号とに基づく減算処理によりエ
ッジパルスを発生する回路を含むことを特徴とする。
するために本発明は、映像供給装置の種類に応じて周波
数が異なるアナログの映像信号を所与のサンプリングク
ロックによりサンプリングしてデジタル信号に変換する
Ａ／Ｄコンバータと、該Ａ／Ｄコンバータに対して前記
サンプリングクロックを供給するサンプリングクロック
供給回路とを含む映像信号処理装置であって、前記サン
プリングクロック供給回路が、前記サンプリングクロッ
クの位相調整を行うためのエッジ情報を求めるエッジ検
出回路を含み、該エッジ検出回路が、前記映像信号と該
映像信号を遅延させた信号とに基づく減算処理によりエ
ッジパルスを発生する回路を含むことを特徴とする。
【０００６】本発明によれば、映像信号とその遅延信号
との減算処理によりエッジパルスが発生し、このエッジ
パルスあるいはこのエッジパルスから得られる情報をエ
ッジ情報としてサンプリングクロックの位相調整が行わ
れる。本発明によれば、エッジパルスは、映像信号とそ
の遅延信号とに基づいて得られるため、エッジパルスの
幅は、遅延信号の遅延時間により決められる。従って映
像信号の状態によらずエッジパルスの幅を一定にするこ
とが可能となる。また本発明によれば、リンギングが生
じた場合、雑音が多い場合にも適正なエッジ情報を得る
ことができ、良好なサンプリングクロックを得ることが
できる。
との減算処理によりエッジパルスが発生し、このエッジ
パルスあるいはこのエッジパルスから得られる情報をエ
ッジ情報としてサンプリングクロックの位相調整が行わ
れる。本発明によれば、エッジパルスは、映像信号とそ
の遅延信号とに基づいて得られるため、エッジパルスの
幅は、遅延信号の遅延時間により決められる。従って映
像信号の状態によらずエッジパルスの幅を一定にするこ
とが可能となる。また本発明によれば、リンギングが生
じた場合、雑音が多い場合にも適正なエッジ情報を得る
ことができ、良好なサンプリングクロックを得ることが
できる。
【０００７】また本発明は、映像供給装置の種類に応じ
て周波数が異なるアナログの映像信号を所与のサンプリ
ングクロックによりサンプリングしてデジタル信号に変
換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータに対し
て前記サンプリングクロックを供給するサンプリングク
ロック供給回路とを含む映像信号処理装置であって、前
記サンプリングクロック供給回路が、前記サンプリング
クロックの位相調整を行うためのエッジ情報を求めるエ
ッジ検出回路を含み、該エッジ検出回路が、前記映像信
号に基づいてエッジパルスを発生する回路と、該エッジ
パルスの振幅電圧と所与のしきい値電圧とを比較する回
路と、該しきい値電圧の値を調整する調整回路とを含む
ことを特徴とする。
て周波数が異なるアナログの映像信号を所与のサンプリ
ングクロックによりサンプリングしてデジタル信号に変
換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータに対し
て前記サンプリングクロックを供給するサンプリングク
ロック供給回路とを含む映像信号処理装置であって、前
記サンプリングクロック供給回路が、前記サンプリング
クロックの位相調整を行うためのエッジ情報を求めるエ
ッジ検出回路を含み、該エッジ検出回路が、前記映像信
号に基づいてエッジパルスを発生する回路と、該エッジ
パルスの振幅電圧と所与のしきい値電圧とを比較する回
路と、該しきい値電圧の値を調整する調整回路とを含む
ことを特徴とする。
【０００８】本発明によれば、比較回路によりエッジパ
ルスの振幅電圧と比較されるしきい値電圧の値を、調整
回路により調整できる。これによりエッジパルスの振幅
電圧が大きい場合にはしきい値電圧を大きくし、小さい
場合にはしきい値電圧を小さくする等の調整が可能とな
る。
ルスの振幅電圧と比較されるしきい値電圧の値を、調整
回路により調整できる。これによりエッジパルスの振幅
電圧が大きい場合にはしきい値電圧を大きくし、小さい
場合にはしきい値電圧を小さくする等の調整が可能とな
る。
【０００９】この場合、前記調整回路は、前記映像信号
の振幅電圧の大きさに応じて前記しきい値電圧を調整す
ることが望ましい。映像信号の振幅電圧が大きい場合に
は、エッジパルスの振幅電圧も大きい場合が多いからで
ある。
の振幅電圧の大きさに応じて前記しきい値電圧を調整す
ることが望ましい。映像信号の振幅電圧が大きい場合に
は、エッジパルスの振幅電圧も大きい場合が多いからで
ある。
【００１０】また本発明は、映像供給装置の種類に応じ
て周波数が異なるアナログの映像信号を所与のサンプリ
ングクロックによりサンプリングしてデジタル信号に変
換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータに対し
て前記サンプリングクロックを供給するサンプリングク
ロック供給回路とを含む映像信号処理装置であって、前
記Ａ／Ｄコンバータから出力されるデジタル信号に基づ
いて前記サンプリングクロックの位相調整を行う位相調
整手段を含むことを特徴とする。
て周波数が異なるアナログの映像信号を所与のサンプリ
ングクロックによりサンプリングしてデジタル信号に変
換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータに対し
て前記サンプリングクロックを供給するサンプリングク
ロック供給回路とを含む映像信号処理装置であって、前
記Ａ／Ｄコンバータから出力されるデジタル信号に基づ
いて前記サンプリングクロックの位相調整を行う位相調
整手段を含むことを特徴とする。
【００１１】本発明によれば、位相調整手段が、例えば
所与のサンプリングクロックによりＡ／Ｄコンバータか
ら得られたデジタル信号を調べ、この調べた結果に基づ
いてサンプリングクロックの位相調整を行うことができ
る。そして再度、この位相調整されたサンプリングクロ
ックにより得られたデジタル信号を調べ、その結果に基
づいてサンプリングクロックを位相調整することがで
き、これを繰り返すことにより適正な位相のサンプリン
グクロックを得ることが可能となる。
所与のサンプリングクロックによりＡ／Ｄコンバータか
ら得られたデジタル信号を調べ、この調べた結果に基づ
いてサンプリングクロックの位相調整を行うことができ
る。そして再度、この位相調整されたサンプリングクロ
ックにより得られたデジタル信号を調べ、その結果に基
づいてサンプリングクロックを位相調整することがで
き、これを繰り返すことにより適正な位相のサンプリン
グクロックを得ることが可能となる。
【００１２】この場合、前記位相調整手段が、前記サン
プリングクロックが第１の位相であった場合に前記Ａ／
Ｄコンバータから出力されるデジタル信号と、前記サン
プリングクロックが第２の位相であった場合に前記Ａ／
Ｄコンバータから出力されるデジタル信号とを比較し
て、前記位相調整を行ってもよい。このように第１、第
２の位相の場合の結果を比較して位相調整を行えば、映
像信号の輝度等の最大値、最小値を容易に見つけだすこ
とが可能となる。
プリングクロックが第１の位相であった場合に前記Ａ／
Ｄコンバータから出力されるデジタル信号と、前記サン
プリングクロックが第２の位相であった場合に前記Ａ／
Ｄコンバータから出力されるデジタル信号とを比較し
て、前記位相調整を行ってもよい。このように第１、第
２の位相の場合の結果を比較して位相調整を行えば、映
像信号の輝度等の最大値、最小値を容易に見つけだすこ
とが可能となる。
【００１３】またこの場合、前記映像信号から基準クロ
ックを抽出する回路と、抽出された該基準クロックに基
づいて、位相の異なる複数のクロックを生成する回路
と、該複数のクロックのいずれかを選択し、選択された
クロックを前記サンプリングクロックとして前記Ａ／Ｄ
コンバータに供給するセレクタと、前記複数のクロック
のいずれを選択するかを前記セレクタに対して指示する
処理手段とを含むようにしてもよい。このようにすれ
ば、複数のクロックの中のいずれかを選択するだけでサ
ンプリングクロックの位相調整を実現でき、回路構成の
簡易化、処理の高速化を図れる。
ックを抽出する回路と、抽出された該基準クロックに基
づいて、位相の異なる複数のクロックを生成する回路
と、該複数のクロックのいずれかを選択し、選択された
クロックを前記サンプリングクロックとして前記Ａ／Ｄ
コンバータに供給するセレクタと、前記複数のクロック
のいずれを選択するかを前記セレクタに対して指示する
処理手段とを含むようにしてもよい。このようにすれ
ば、複数のクロックの中のいずれかを選択するだけでサ
ンプリングクロックの位相調整を実現でき、回路構成の
簡易化、処理の高速化を図れる。
【００１４】また本発明は、映像信号を供給する映像供
給装置と、上記映像信号処理装置とを含む情報処理シス
テムであって、該映像信号処理装置が、前記Ａ／Ｄコン
バータから出力されたデジタル信号に対して所与のデジ
タル信号処理を施す手段を含むことを特徴とする。
給装置と、上記映像信号処理装置とを含む情報処理シス
テムであって、該映像信号処理装置が、前記Ａ／Ｄコン
バータから出力されたデジタル信号に対して所与のデジ
タル信号処理を施す手段を含むことを特徴とする。
【００１５】本発明によれば、適正なサンプリングクロ
ックによりサンプリングされ、Ａ／Ｄ変換されて得られ
たデジタル信号に対して、例えばオンスクリーン表示、
デジタルγ補正等の種々のデジタル信号処理を施すこと
ができる。
ックによりサンプリングされ、Ａ／Ｄ変換されて得られ
たデジタル信号に対して、例えばオンスクリーン表示、
デジタルγ補正等の種々のデジタル信号処理を施すこと
ができる。
【００１６】また本発明は、映像信号を供給する映像供
給装置と、上記映像信号処理装置とを含む情報処理シス
テムであって、該映像信号処理装置が、所与のテレビ映
像信号をデジタル信号に変換する手段と、該デジタル信
号及び前記Ａ／Ｄコンバータから出力されるデジタル信
号のいずれか一方を表示信号として選択する手段とを含
むことを特徴とする。
給装置と、上記映像信号処理装置とを含む情報処理シス
テムであって、該映像信号処理装置が、所与のテレビ映
像信号をデジタル信号に変換する手段と、該デジタル信
号及び前記Ａ／Ｄコンバータから出力されるデジタル信
号のいずれか一方を表示信号として選択する手段とを含
むことを特徴とする。
【００１７】本発明によれば、テレビ映像を変換して得
られたデジタル信号と、Ａ／ＤコンバータによりＡ／Ｄ
変換されて得られたデジタル信号に対して、変換後に、
同じハードウェアにより同じ処理を施すこと等が可能と
なり、ハードウェアの小規模化を図ることができる。
られたデジタル信号と、Ａ／ＤコンバータによりＡ／Ｄ
変換されて得られたデジタル信号に対して、変換後に、
同じハードウェアにより同じ処理を施すこと等が可能と
なり、ハードウェアの小規模化を図ることができる。
【００１８】また本発明は、映像信号を供給する映像供
給装置と、該映像信号に所与の信号処理を施す映像信号
処理装置とを含む情報処理システムであって、前記映像
供給装置が、位相調整用映像信号を発生する手段を含
み、前記映像信号処理装置が、前記映像供給装置から供
給されるアナログの映像信号を所与のサンプリングクロ
ックによりサンプリングしてデジタル信号に変換するＡ
／Ｄコンバータと、前記位相調整用映像信号に基づいて
位相が調整されるサンプリングクロックを前記Ａ／Ｄコ
ンバータに対して供給するサンプリングクロック供給回
路とを含むことを特徴とする。
給装置と、該映像信号に所与の信号処理を施す映像信号
処理装置とを含む情報処理システムであって、前記映像
供給装置が、位相調整用映像信号を発生する手段を含
み、前記映像信号処理装置が、前記映像供給装置から供
給されるアナログの映像信号を所与のサンプリングクロ
ックによりサンプリングしてデジタル信号に変換するＡ
／Ｄコンバータと、前記位相調整用映像信号に基づいて
位相が調整されるサンプリングクロックを前記Ａ／Ｄコ
ンバータに対して供給するサンプリングクロック供給回
路とを含むことを特徴とする。
【００１９】本発明によれば、映像供給装置から位相調
整用の映像信号が供給され、この位相調整用映像信号に
基づいて適正な位相のサンプリングクロックを得ること
が可能となる。この時の位相調整用信号は、輝度の最大
値・最小値をドット毎に繰り返すパターン等から成る信
号であることが望ましい。
整用の映像信号が供給され、この位相調整用映像信号に
基づいて適正な位相のサンプリングクロックを得ること
が可能となる。この時の位相調整用信号は、輝度の最大
値・最小値をドット毎に繰り返すパターン等から成る信
号であることが望ましい。
【００２０】この場合、前記映像信号処理装置が、前記
映像供給装置に対して、前記位相調整用映像信号を供給
することを指示する手段を含むようにしてもよい。この
ようにすれば、例えば電源を投入後、映像信号処理装置
がスタンバイ状態になるまでの期間等に、サンプリング
クロックの位相調整を行うことが可能となる。
映像供給装置に対して、前記位相調整用映像信号を供給
することを指示する手段を含むようにしてもよい。この
ようにすれば、例えば電源を投入後、映像信号処理装置
がスタンバイ状態になるまでの期間等に、サンプリング
クロックの位相調整を行うことが可能となる。
【００２１】
（第１の実施例）図１に本発明の第１の実施例を示す。
第１の実施例は、映像信号と、この映像信号を遅延させ
た信号とに基づく減算処理によりエッジパルスを発生
し、このエッジパルスに基づいてＡ／Ｄコンバータのサ
ンプリングクロックの位相調整を行う実施例である。な
お以下の実施例では、投写型ディスプレイシステムに本
発明を適用した場合を例にとり主に説明を行う。
第１の実施例は、映像信号と、この映像信号を遅延させ
た信号とに基づく減算処理によりエッジパルスを発生
し、このエッジパルスに基づいてＡ／Ｄコンバータのサ
ンプリングクロックの位相調整を行う実施例である。な
お以下の実施例では、投写型ディスプレイシステムに本
発明を適用した場合を例にとり主に説明を行う。
【００２２】アナログの映像信号（ビデオ信号）２２
は、パーソナルコンピュータ等の映像供給装置からＰＣ
ビデオ入力４を介してＡ／Ｄコンバータ１０に入力され
る。Ａ／Ｄコンバータ１０は、この映像信号２２をデジ
タル信号２４に変換するものであり、得られたデジタル
信号２４をデジタル信号処理部１２に出力する。デジタ
ル信号処理部１２は、このデジタル信号２４に対して、
オンスクリーン表示（画面上に所望の文字等を映し出
す）・デジタルγ補正等のための各種のデジタル信号処
理を施すものである。デジタル信号処理が施された信号
はＤ／Ａコンバータ１４によりアナログ信号に変換さ
れ、プロジェクタ機構（表示装置）１６に出力される。
プロジェクタ機構１６はパーソナルコンピュータからの
画像をスクリーン上に投影するものであり、信号ドライ
バ、走査ドライバ、液晶パネル、光学機器等を含む。
は、パーソナルコンピュータ等の映像供給装置からＰＣ
ビデオ入力４を介してＡ／Ｄコンバータ１０に入力され
る。Ａ／Ｄコンバータ１０は、この映像信号２２をデジ
タル信号２４に変換するものであり、得られたデジタル
信号２４をデジタル信号処理部１２に出力する。デジタ
ル信号処理部１２は、このデジタル信号２４に対して、
オンスクリーン表示（画面上に所望の文字等を映し出
す）・デジタルγ補正等のための各種のデジタル信号処
理を施すものである。デジタル信号処理が施された信号
はＤ／Ａコンバータ１４によりアナログ信号に変換さ
れ、プロジェクタ機構（表示装置）１６に出力される。
プロジェクタ機構１６はパーソナルコンピュータからの
画像をスクリーン上に投影するものであり、信号ドライ
バ、走査ドライバ、液晶パネル、光学機器等を含む。
【００２３】このように本実施例では、パーソナルコン
ピュータから入力されるアナログの映像信号２２に各種
のデジタル信号処理を施すために、Ａ／Ｄ変換処理が必
要となる。しかしながらこのようなオンスクリーン表示
等の処理を行わない場合においても、このＡ／Ｄ変換処
理は必要である。即ち近年の投写型ディスプレイシステ
ム等では、ＴＶ映像を表示装置に表示することが望まれ
ており、このためＮＴＳＣ、ＰＡＬ／ＳＥＣＡＭ等の各
種方式でＴＶビデオ入力６を介して送られてくるＴＶ映
像信号を、ＲＧＢ信号に変換するためのデジタルクロマ
回路１８が必要とされる。そして、このデジタルクロマ
回路１８の出力は、通常、デジタル信号となっている。
従って、投写型ディスプレイシステム等においてパーソ
ナルコンピュータからの映像とＴＶ映像の両方の表示を
可能にするためには、パーソナルコンピュータからの映
像信号２２についてもＴＶ映像と同様にデジタル信号に
変換する必要がある。従ってオンスクリーン表示等のた
めのデジタル信号処理を行わなくてもＡ／Ｄコンバータ
１０によるＡ／Ｄ変換は必要となる。
ピュータから入力されるアナログの映像信号２２に各種
のデジタル信号処理を施すために、Ａ／Ｄ変換処理が必
要となる。しかしながらこのようなオンスクリーン表示
等の処理を行わない場合においても、このＡ／Ｄ変換処
理は必要である。即ち近年の投写型ディスプレイシステ
ム等では、ＴＶ映像を表示装置に表示することが望まれ
ており、このためＮＴＳＣ、ＰＡＬ／ＳＥＣＡＭ等の各
種方式でＴＶビデオ入力６を介して送られてくるＴＶ映
像信号を、ＲＧＢ信号に変換するためのデジタルクロマ
回路１８が必要とされる。そして、このデジタルクロマ
回路１８の出力は、通常、デジタル信号となっている。
従って、投写型ディスプレイシステム等においてパーソ
ナルコンピュータからの映像とＴＶ映像の両方の表示を
可能にするためには、パーソナルコンピュータからの映
像信号２２についてもＴＶ映像と同様にデジタル信号に
変換する必要がある。従ってオンスクリーン表示等のた
めのデジタル信号処理を行わなくてもＡ／Ｄコンバータ
１０によるＡ／Ｄ変換は必要となる。
【００２４】なお図１ではＤ／Ａ変換後の信号をプロジ
ェクタ機構１６に入力しているが、プロジェクタ機構１
６がデジタルインターフェース仕様の場合には、デジタ
ル信号処理部１２の出力を直接にプロジェクタ機構１６
に入力してもよい。またデジタル信号処理部１２は、Ａ
／Ｄコンバータ１０の出力とデジタルクロマ回路１８の
出力のいずれかを選択する処理も行っている。
ェクタ機構１６に入力しているが、プロジェクタ機構１
６がデジタルインターフェース仕様の場合には、デジタ
ル信号処理部１２の出力を直接にプロジェクタ機構１６
に入力してもよい。またデジタル信号処理部１２は、Ａ
／Ｄコンバータ１０の出力とデジタルクロマ回路１８の
出力のいずれかを選択する処理も行っている。
【００２５】サンプリングクロック供給回路３０は、映
像信号２２をサンプリングする際に必要とされるサンプ
リングクロック２６をＡ／Ｄコンバータ１０に対して供
給するものであり、基準クロック抽出回路３２、多段ク
ロック遅延回路３４、セレクタ３６、エッジ検出回路４
０を含む。処理部２０は装置全体の制御を行うものであ
り、例えばＣＰＵ、メモリ等を含むものである。また処
理部２０は、エッジ検出回路４０から入力されたエッジ
情報２８に基づいて、サンプリングクロック供給回路３
０（セレクタ３６）に対して、サンプリングクロックの
位相調整のための指示を行う。
像信号２２をサンプリングする際に必要とされるサンプ
リングクロック２６をＡ／Ｄコンバータ１０に対して供
給するものであり、基準クロック抽出回路３２、多段ク
ロック遅延回路３４、セレクタ３６、エッジ検出回路４
０を含む。処理部２０は装置全体の制御を行うものであ
り、例えばＣＰＵ、メモリ等を含むものである。また処
理部２０は、エッジ検出回路４０から入力されたエッジ
情報２８に基づいて、サンプリングクロック供給回路３
０（セレクタ３６）に対して、サンプリングクロックの
位相調整のための指示を行う。
【００２６】次に本実施例の構成及び動作について更に
詳細に説明する。図２（Ａ）には、パーソナルコンピュ
ータから入力される映像信号２２の一例が示される。
Ｊ、Ｋに示すパルスは、水平同期のために使用されるも
のであり、水平同期信号に相当する。また図２（Ｂ）に
は図２（Ａ）のＬの部分の波形が拡大して示される。こ
の映像信号の周期をＴとした場合に、周波数Ｆ＝１／Ｔ
は、映像信号を供給するパーソナルコンピュータの種類
によって異なったものとなる。例えばＩＢＭ社製のもの
では２５ＭＨｚ程度、ＮＥＣ社製のものでは２１ＭＨｚ
程度となる。また同じＩＢＭ社製のものでも機種によっ
てこの周波数が微妙に異なったり、あるいは映像信号の
品質（周波数特性等）も異なったものとなる。例えば図
２（Ｂ）には、理想的な映像信号の波形が示されるが、
実際にはパーソナルコンピュータが使用するビデオボー
ド等の性能の良し悪しに依存して、図２（Ｃ）に示すよ
うにリンギング・雑音等がのった信号となる。
詳細に説明する。図２（Ａ）には、パーソナルコンピュ
ータから入力される映像信号２２の一例が示される。
Ｊ、Ｋに示すパルスは、水平同期のために使用されるも
のであり、水平同期信号に相当する。また図２（Ｂ）に
は図２（Ａ）のＬの部分の波形が拡大して示される。こ
の映像信号の周期をＴとした場合に、周波数Ｆ＝１／Ｔ
は、映像信号を供給するパーソナルコンピュータの種類
によって異なったものとなる。例えばＩＢＭ社製のもの
では２５ＭＨｚ程度、ＮＥＣ社製のものでは２１ＭＨｚ
程度となる。また同じＩＢＭ社製のものでも機種によっ
てこの周波数が微妙に異なったり、あるいは映像信号の
品質（周波数特性等）も異なったものとなる。例えば図
２（Ｂ）には、理想的な映像信号の波形が示されるが、
実際にはパーソナルコンピュータが使用するビデオボー
ド等の性能の良し悪しに依存して、図２（Ｃ）に示すよ
うにリンギング・雑音等がのった信号となる。
【００２７】このようにＡ／Ｄコンバータ１０には、パ
ーソナルコンピュータの種類等に依存して周波数等が異
なる種々の映像信号が入力されることになるが、システ
ムの汎用性を高めるためには、これらの全てのパーソナ
ルコンピュータに対応できることが望ましい。このため
Ａ／Ｄコンバータ１０は、これらの全ての映像信号を適
正にＡ／Ｄ変換できるものである必要がある。
ーソナルコンピュータの種類等に依存して周波数等が異
なる種々の映像信号が入力されることになるが、システ
ムの汎用性を高めるためには、これらの全てのパーソナ
ルコンピュータに対応できることが望ましい。このため
Ａ／Ｄコンバータ１０は、これらの全ての映像信号を適
正にＡ／Ｄ変換できるものである必要がある。
【００２８】図３に、基準クロック抽出回路３２の構成
例を示す。基準クロック抽出回路３２（ＰＬＬ）は映像
信号から基準となるクロックを抽出するものであり、例
えば位相比較器６０、Ｌ.Ｐ.Ｆ（ローパスフィルタ）６
２、Ｖ.Ｃ.Ｏ６４、１／Ｎ分周器６６を含む。位相比較
器６０には、図２（Ａ）のＪ、Ｋに相当する水平同期信
号Ｈｓと、Ｖ.Ｃ.Ｏ６４の出力ＣＬＫ0を１／Ｎ分周器
６６で１／Ｎに分周した信号とが入力される。ＶＧＡの
場合には走査方向のドット数は６４０となり、この場合
には１／Ｎ分周器６６に設定されるＮは例えば８００程
度となる。これにより、水平同期信号Ｈｓの周波数をＦ
ｓとした場合に、８００×Ｆｓの周波数を有する基準ク
ロックＣＬＫ0がＶ.Ｃ.Ｏ６４から出力されることにな
る。この基準クロックＣＬＫ0は液晶表示等のためのド
ットクロックにもなる。
例を示す。基準クロック抽出回路３２（ＰＬＬ）は映像
信号から基準となるクロックを抽出するものであり、例
えば位相比較器６０、Ｌ.Ｐ.Ｆ（ローパスフィルタ）６
２、Ｖ.Ｃ.Ｏ６４、１／Ｎ分周器６６を含む。位相比較
器６０には、図２（Ａ）のＪ、Ｋに相当する水平同期信
号Ｈｓと、Ｖ.Ｃ.Ｏ６４の出力ＣＬＫ0を１／Ｎ分周器
６６で１／Ｎに分周した信号とが入力される。ＶＧＡの
場合には走査方向のドット数は６４０となり、この場合
には１／Ｎ分周器６６に設定されるＮは例えば８００程
度となる。これにより、水平同期信号Ｈｓの周波数をＦ
ｓとした場合に、８００×Ｆｓの周波数を有する基準ク
ロックＣＬＫ0がＶ.Ｃ.Ｏ６４から出力されることにな
る。この基準クロックＣＬＫ0は液晶表示等のためのド
ットクロックにもなる。
【００２９】図４に多段クロック遅延回路３４の構成例
を示す。この多段クロック遅延回路３４は直列接続され
たバッファ７０ー1〜７０-nを含み、先頭のバッファ７０
ー1には基準クロック抽出回路３２で抽出された基準クロ
ックＣＬＫ0が入力される。そして、これらのバッファ
の出力ＣＬＫ1〜ＣＬＫnはセレクタ３６に入力される。
図５に映像信号２２とＣＬＫ0〜ＣＬＫnの関係を示す。
図５に示すように、ＣＬＫ0とＣＬＫ1とは、３〜４ｎｓ
ｅｃ（バッファのディレイ値に相当）分だけ位相がシフ
トしている。ＣＬＫ1とＣＬＫ2、ＣＬＫ3とＣＬＫ4等の
関係も同様である。セレクタ３６は、処理部２０からの
指示にしたがい、これらの位相が異なるクロック群ＣＬ
Ｋ0〜ＣＬＫnからいずれか１つを選択し、これをサンプ
リングクロック２６としてＡ／Ｄコンバータ１０に出力
する。サンプリングクロックのエッジ（例えば立ち上が
りエッジ）は、映像信号２２の輝度最大点及び最小点に
一致している必要がある。一致していないと、映像信号
が黒表示のものである場合にも、表示装置には例えば灰
色表示がなされ、画質が極めて低下するからである。そ
こで図５では、セレクタ３６により例えばＣＬＫ2が選
択され、このＣＬＫ2が、サンプリングクロック２６と
してＡ／Ｄコンバータ１０に出力される。図５に示すよ
うに、ＣＬＫ2の立ち上がりエッジは、映像信号２２の
輝度最大点Ｇ及び最小点Ｈと一致しており、このＣＬＫ
2で映像信号２２をサンプリングすれば良好な品質の画
像を得ることができる。
を示す。この多段クロック遅延回路３４は直列接続され
たバッファ７０ー1〜７０-nを含み、先頭のバッファ７０
ー1には基準クロック抽出回路３２で抽出された基準クロ
ックＣＬＫ0が入力される。そして、これらのバッファ
の出力ＣＬＫ1〜ＣＬＫnはセレクタ３６に入力される。
図５に映像信号２２とＣＬＫ0〜ＣＬＫnの関係を示す。
図５に示すように、ＣＬＫ0とＣＬＫ1とは、３〜４ｎｓ
ｅｃ（バッファのディレイ値に相当）分だけ位相がシフ
トしている。ＣＬＫ1とＣＬＫ2、ＣＬＫ3とＣＬＫ4等の
関係も同様である。セレクタ３６は、処理部２０からの
指示にしたがい、これらの位相が異なるクロック群ＣＬ
Ｋ0〜ＣＬＫnからいずれか１つを選択し、これをサンプ
リングクロック２６としてＡ／Ｄコンバータ１０に出力
する。サンプリングクロックのエッジ（例えば立ち上が
りエッジ）は、映像信号２２の輝度最大点及び最小点に
一致している必要がある。一致していないと、映像信号
が黒表示のものである場合にも、表示装置には例えば灰
色表示がなされ、画質が極めて低下するからである。そ
こで図５では、セレクタ３６により例えばＣＬＫ2が選
択され、このＣＬＫ2が、サンプリングクロック２６と
してＡ／Ｄコンバータ１０に出力される。図５に示すよ
うに、ＣＬＫ2の立ち上がりエッジは、映像信号２２の
輝度最大点Ｇ及び最小点Ｈと一致しており、このＣＬＫ
2で映像信号２２をサンプリングすれば良好な品質の画
像を得ることができる。
【００３０】図６にＡ／Ｄコンバータ１０の構成例が示
される。このＡ／Ｄコンバータ１０は、入力されたアナ
ログの映像信号２２を各量子化レベルと比較し、８ビッ
トのデジタル信号Ｄ０〜Ｄ７に変換する。上側基準電圧
ＶＨと下側基準電圧ＶＬは、抵抗７４ー1〜７４ー254によ
り分割され、分割された電圧がサンプリングコンパレー
タ７２ー1〜７２ー255に入力される。これらのサンプリン
グコンパレータ７２ー1〜７２ー255は、セレクタ３６から
入力されたサンプリングクロック２６に基づいて映像信
号２２をサンプリングすると共に、サンプリングされた
映像信号と上記分割電圧とを比較し、その結果をエンコ
ーダ７６に出力する。エンコーダ７６は、これらの比較
結果に基づいて映像信号２２のレベルに応じたデジタル
値を決定し、これをラッチ７８にラッチする。ラッチさ
れたデジタル信号はデジタル信号処理部１２に出力され
る。
される。このＡ／Ｄコンバータ１０は、入力されたアナ
ログの映像信号２２を各量子化レベルと比較し、８ビッ
トのデジタル信号Ｄ０〜Ｄ７に変換する。上側基準電圧
ＶＨと下側基準電圧ＶＬは、抵抗７４ー1〜７４ー254によ
り分割され、分割された電圧がサンプリングコンパレー
タ７２ー1〜７２ー255に入力される。これらのサンプリン
グコンパレータ７２ー1〜７２ー255は、セレクタ３６から
入力されたサンプリングクロック２６に基づいて映像信
号２２をサンプリングすると共に、サンプリングされた
映像信号と上記分割電圧とを比較し、その結果をエンコ
ーダ７６に出力する。エンコーダ７６は、これらの比較
結果に基づいて映像信号２２のレベルに応じたデジタル
値を決定し、これをラッチ７８にラッチする。ラッチさ
れたデジタル信号はデジタル信号処理部１２に出力され
る。
【００３１】なお図６には、並列比較型のＡ／Ｄコンバ
ータを示したが、Ａ／Ｄコンバータの構成はこれに限ら
れるものではない。例えば２ステップ（Ｎステップ）並
列比較型等、少なくもアナログの映像信号をサンプリン
グクロックでサンプリングしてＡ／Ｄ変換を行うもので
あればどのような構成のものでも構わない。
ータを示したが、Ａ／Ｄコンバータの構成はこれに限ら
れるものではない。例えば２ステップ（Ｎステップ）並
列比較型等、少なくもアナログの映像信号をサンプリン
グクロックでサンプリングしてＡ／Ｄ変換を行うもので
あればどのような構成のものでも構わない。
【００３２】さて第１の実施例では、処理部２０が、セ
レクタに対してサンプリングクロックの選択の指示を与
える。この場合、処理部２０の上記指示は、エッジ検出
回路４０から入力されるエッジ情報（映像信号のエッジ
位置を示す情報）に基づいて行われる。
レクタに対してサンプリングクロックの選択の指示を与
える。この場合、処理部２０の上記指示は、エッジ検出
回路４０から入力されるエッジ情報（映像信号のエッジ
位置を示す情報）に基づいて行われる。
【００３３】エッジ検出回路４０は、図１に示すよう
に、遅延回路４２、反転バッファ４４、コンパレータ４
６を含む。図７に、この遅延回路４２の構成例を示す。
映像信号２２は、トランジスタ８０、抵抗Ｒ１から成る
回路によりバッファリングされ、コンデンサＣ１、Ｃ
２、インダクダンスＬ１から成る回路により遅延させら
れる。図７の例では映像信号は１０ｎｓｅｃ程度遅延す
る。なおＲ２、Ｒ３は、インピーダンスマッチングのた
めの抵抗である。
に、遅延回路４２、反転バッファ４４、コンパレータ４
６を含む。図７に、この遅延回路４２の構成例を示す。
映像信号２２は、トランジスタ８０、抵抗Ｒ１から成る
回路によりバッファリングされ、コンデンサＣ１、Ｃ
２、インダクダンスＬ１から成る回路により遅延させら
れる。図７の例では映像信号は１０ｎｓｅｃ程度遅延す
る。なおＲ２、Ｒ３は、インピーダンスマッチングのた
めの抵抗である。
【００３４】遅延回路４２、反転バッファ４４には例え
ば図８（Ａ）に示すような波形の映像信号２２が入力さ
れる。そして遅延回路４２により遅延された映像信号
と、反転バッファ４４により反転された映像信号とが加
算され、これにより図８（Ｂ）に示すようなエッジパル
スが生成される。このエッジパルスのパルス幅は１０ｎ
ｓｅｃ（遅延回路４２のディレイ値に相当する）程度と
なる。このエッジパルスは、コンパレータ４６の例えば
＋端子に入力され、−端子に入力されるしきい値電圧Ｖ
Ｔと比較される。これによりコンパレータ４６からは図
８（Ｃ）に示すような信号が出力され、これがエッジ情
報として処理部２０に入力される。
ば図８（Ａ）に示すような波形の映像信号２２が入力さ
れる。そして遅延回路４２により遅延された映像信号
と、反転バッファ４４により反転された映像信号とが加
算され、これにより図８（Ｂ）に示すようなエッジパル
スが生成される。このエッジパルスのパルス幅は１０ｎ
ｓｅｃ（遅延回路４２のディレイ値に相当する）程度と
なる。このエッジパルスは、コンパレータ４６の例えば
＋端子に入力され、−端子に入力されるしきい値電圧Ｖ
Ｔと比較される。これによりコンパレータ４６からは図
８（Ｃ）に示すような信号が出力され、これがエッジ情
報として処理部２０に入力される。
【００３５】なお図８（Ｃ）では映像信号２２の立ち上
がりでエッジ情報が有効となるが、立ち下がりで有効と
なるようにしてもよいし、立ち上がり及び立ち下がりの
両方で有効になるようにしてもよい。この場合には、例
えば図８（Ｂ）に示すようなしきい値電圧ＶＴ’及びこ
のＶＴ’とエッジパルスとを比較するコンパレータを用
意する。そしてこのコンパレータの出力と、ＶＴとの比
較動作をする上記のコンパレータの出力とをＯＲ回路等
に入力すればよい。
がりでエッジ情報が有効となるが、立ち下がりで有効と
なるようにしてもよいし、立ち上がり及び立ち下がりの
両方で有効になるようにしてもよい。この場合には、例
えば図８（Ｂ）に示すようなしきい値電圧ＶＴ’及びこ
のＶＴ’とエッジパルスとを比較するコンパレータを用
意する。そしてこのコンパレータの出力と、ＶＴとの比
較動作をする上記のコンパレータの出力とをＯＲ回路等
に入力すればよい。
【００３６】以上のように第１の実施例は、映像信号と
その遅延信号との減算によりエッジパルスを発生するこ
とをその特徴としている。この遅延回路を用いた手法に
は、以下のような利点がある。
その遅延信号との減算によりエッジパルスを発生するこ
とをその特徴としている。この遅延回路を用いた手法に
は、以下のような利点がある。
【００３７】第１に、図８（Ａ）に示すようにエッジパ
ルスの幅（横幅）は遅延回路４２のディレイ値により決
められ、一定値（例えば１０ｎｓｅｃ程度）とすること
ができる。このため、映像信号の波形に依存してエッジ
パルスの幅が変動する等の事態が防止されるため、後段
の回路、例えばコンパレータ４６等の安定動作を保証で
きる。
ルスの幅（横幅）は遅延回路４２のディレイ値により決
められ、一定値（例えば１０ｎｓｅｃ程度）とすること
ができる。このため、映像信号の波形に依存してエッジ
パルスの幅が変動する等の事態が防止されるため、後段
の回路、例えばコンパレータ４６等の安定動作を保証で
きる。
【００３８】第２に、例えば図９（Ａ）に示すように映
像信号にリンギング等がある場合にも、リンギングが生
じた場所で発生するパルスの振幅電圧を図９（Ｂ）に示
すように小さくできる。従って、図９（Ｃ）に示すよう
に、リンギング等がある場合にも適正なエッジ情報を処
理部２０に対して出力できる。
像信号にリンギング等がある場合にも、リンギングが生
じた場所で発生するパルスの振幅電圧を図９（Ｂ）に示
すように小さくできる。従って、図９（Ｃ）に示すよう
に、リンギング等がある場合にも適正なエッジ情報を処
理部２０に対して出力できる。
【００３９】第３に、例えば映像信号の周波数特性が悪
い場合、雑音が多い場合等にも、一定の振幅電圧・一定
の幅のエッジパルスを生成でき、映像信号の品質にあま
り依存せずに安定して適正なエッジ情報を得ることがで
きる。
い場合、雑音が多い場合等にも、一定の振幅電圧・一定
の幅のエッジパルスを生成でき、映像信号の品質にあま
り依存せずに安定して適正なエッジ情報を得ることがで
きる。
【００４０】以上のように第１の実施例によれば、映像
信号の品質等に依らずに適正で安定したエッジ情報を処
理部２０に対して与えることができ、この良好なエッジ
情報に基づいて処理部２０がサンプリングクロックの選
択指示、即ちサンプリグクロックの位相調整を行う。こ
れにより適正で安定したサンプリングクロック２６をＡ
／Ｄコンバータ１０に対して供給でき、表示品質等を格
段に向上できることとなる。
信号の品質等に依らずに適正で安定したエッジ情報を処
理部２０に対して与えることができ、この良好なエッジ
情報に基づいて処理部２０がサンプリングクロックの選
択指示、即ちサンプリグクロックの位相調整を行う。こ
れにより適正で安定したサンプリングクロック２６をＡ
／Ｄコンバータ１０に対して供給でき、表示品質等を格
段に向上できることとなる。
【００４１】なお第１の実施例では、サンプリングクロ
ックの位相調整に基準クロック抽出回路３２、多段クロ
ック遅延回路３４、セレクタ３６等を用いたが、本発明
はこれに限らず、これらと均等な種々の回路を用いるこ
とができる。例えば基準クロック２２を映像信号２２か
ら抽出せず、外部等からこれを供給することも可能であ
る。また映像信号２２とその遅延信号からエッジパルス
を得る回路も図１に示す構成に限られるものではない。
更に例えばコンパレータ４６を設けず、エッジパルスを
そのままエッジ情報として用いても構わない。
ックの位相調整に基準クロック抽出回路３２、多段クロ
ック遅延回路３４、セレクタ３６等を用いたが、本発明
はこれに限らず、これらと均等な種々の回路を用いるこ
とができる。例えば基準クロック２２を映像信号２２か
ら抽出せず、外部等からこれを供給することも可能であ
る。また映像信号２２とその遅延信号からエッジパルス
を得る回路も図１に示す構成に限られるものではない。
更に例えばコンパレータ４６を設けず、エッジパルスを
そのままエッジ情報として用いても構わない。
【００４２】（第２の実施例）第２の実施例は、エッジ
パルスと比較するしきい値電圧ＶＴを調整する回路を設
けた実施例であり、図１０にその構成の一例を示す。
パルスと比較するしきい値電圧ＶＴを調整する回路を設
けた実施例であり、図１０にその構成の一例を示す。
【００４３】調整回路８２は、積分回路８４、Ｌ.Ｐ.Ｆ
８６、基準しきい値電圧発生回路８８を含み、その出力
であるしきい値電圧ＶＴはコンパレータ４６の−端子に
入力される。コンパレータ４６は、しきい値電圧ＶＴ
と、エッジパルスとを図８（Ｂ）に示すように比較し、
図８（Ｃ）に示すようなエッジ情報を出力する。図８
（Ｂ）から明らかなように、ＶＴが小さすぎると、振幅
電圧の小さい雑音等のパルスにもコンパレータ４６が反
応してしまい好ましくない。一方、ＶＴが大きすぎる
と、適正なエッジパルスに対してコンパレータ４６が反
応しないという事態が生じる。そこで本実施例のように
しきい値電圧ＶＴの値を調整する調整回路８２を設けれ
ば上記問題を解決できる。
８６、基準しきい値電圧発生回路８８を含み、その出力
であるしきい値電圧ＶＴはコンパレータ４６の−端子に
入力される。コンパレータ４６は、しきい値電圧ＶＴ
と、エッジパルスとを図８（Ｂ）に示すように比較し、
図８（Ｃ）に示すようなエッジ情報を出力する。図８
（Ｂ）から明らかなように、ＶＴが小さすぎると、振幅
電圧の小さい雑音等のパルスにもコンパレータ４６が反
応してしまい好ましくない。一方、ＶＴが大きすぎる
と、適正なエッジパルスに対してコンパレータ４６が反
応しないという事態が生じる。そこで本実施例のように
しきい値電圧ＶＴの値を調整する調整回路８２を設けれ
ば上記問題を解決できる。
【００４４】図１０に示す回路では、映像信号２２の振
幅電圧の大きさに応じてしきい値電圧ＶＴの値が調整さ
れる。例えば映像信号２２として図１１（Ａ）に示す波
形の信号が入力されたとする。するとこの映像信号２２
は積分回路８４により積分され、積分回路８４からは図
１１（Ｂ）に示す波形の信号が出力される。この信号が
Ｌ.Ｐ.Ｆ８６に入力されると、Ｌ.Ｐ.Ｆ８６からは図１
１（Ｃ）に示すような電圧、例えば０．３ＶのＤＣ電圧
が出力される。この０．３ＶのＤＣ電圧は、基準しきい
値電圧発生回路８８から出力される０．３ＶのＤＣ電圧
と加算され、調整回路８２からは、結局、０．６Ｖのし
きい値電圧ＶＴが出力されることになる。一方、振幅電
圧が全体的に図１１（Ａ）よりも小さい図１１（Ｄ）に
示す波形の映像信号が入力されると、積分回路８４から
は図１１（Ｅ）に示すような波形の信号が、Ｌ.Ｐ.Ｆ８
６からは図１１（Ｆ）に示すように例えば０．１ＶのＤ
Ｃ電圧が出力される。これにより０．４Ｖのしきい値電
圧ＶＴが出力されることになる。
幅電圧の大きさに応じてしきい値電圧ＶＴの値が調整さ
れる。例えば映像信号２２として図１１（Ａ）に示す波
形の信号が入力されたとする。するとこの映像信号２２
は積分回路８４により積分され、積分回路８４からは図
１１（Ｂ）に示す波形の信号が出力される。この信号が
Ｌ.Ｐ.Ｆ８６に入力されると、Ｌ.Ｐ.Ｆ８６からは図１
１（Ｃ）に示すような電圧、例えば０．３ＶのＤＣ電圧
が出力される。この０．３ＶのＤＣ電圧は、基準しきい
値電圧発生回路８８から出力される０．３ＶのＤＣ電圧
と加算され、調整回路８２からは、結局、０．６Ｖのし
きい値電圧ＶＴが出力されることになる。一方、振幅電
圧が全体的に図１１（Ａ）よりも小さい図１１（Ｄ）に
示す波形の映像信号が入力されると、積分回路８４から
は図１１（Ｅ）に示すような波形の信号が、Ｌ.Ｐ.Ｆ８
６からは図１１（Ｆ）に示すように例えば０．１ＶのＤ
Ｃ電圧が出力される。これにより０．４Ｖのしきい値電
圧ＶＴが出力されることになる。
【００４５】以上のように、本実施例によれば、映像信
号２２の振幅電圧が全体的に大きい場合にはしきい値電
圧ＶＴも大きくなり、逆に小さければしきい値電圧ＶＴ
も小さくなる。エッジパルスの振幅電圧は、一般に、映
像信号の振幅電圧の大きさに依存する場合が多い。従っ
て、映像信号の振幅電圧の大きさに応じて、しきい値電
圧ＶＴを調整することで、雑音等の影響を受けにくく且
つ映像信号のエッジを確実に検出できるエッジ検出回路
を実現できることとなる。
号２２の振幅電圧が全体的に大きい場合にはしきい値電
圧ＶＴも大きくなり、逆に小さければしきい値電圧ＶＴ
も小さくなる。エッジパルスの振幅電圧は、一般に、映
像信号の振幅電圧の大きさに依存する場合が多い。従っ
て、映像信号の振幅電圧の大きさに応じて、しきい値電
圧ＶＴを調整することで、雑音等の影響を受けにくく且
つ映像信号のエッジを確実に検出できるエッジ検出回路
を実現できることとなる。
【００４６】なお、しきい値電圧ＶＴの調整手法は第１
の実施例で説明したものに限らず、少なくもエッジパル
スの振幅電圧の大きさとしきい値電圧ＶＴの大きさとの
間に相関を持たせるものであれば、種々の手法を採用で
きる。またエッジ検出回路等の構成も第１の実施例で説
明したものに限られるものではない。
の実施例で説明したものに限らず、少なくもエッジパル
スの振幅電圧の大きさとしきい値電圧ＶＴの大きさとの
間に相関を持たせるものであれば、種々の手法を採用で
きる。またエッジ検出回路等の構成も第１の実施例で説
明したものに限られるものではない。
【００４７】（第３の実施例）第３の実施例は、Ａ／Ｄ
コンバータから出力されるデジタル信号に基づいて、サ
ンプリングクロックの位相調整を行う実施例であり、図
１２にその構成の一例を示す。
コンバータから出力されるデジタル信号に基づいて、サ
ンプリングクロックの位相調整を行う実施例であり、図
１２にその構成の一例を示す。
【００４８】図１２において、例えばラインメモリ９
０、９２、処理部２０等が位相調整手段に相当する。こ
れらのラインメモリ９０、９２は、各々、Ａ／Ｄコンバ
ータ１０から出力された例えば１走査ライン分のデータ
を保持するメモリである。もちろん複数走査ライン分の
データを保持するようにしても構わない。サンプリング
クロック供給回路３０は、例えば第１の実施例と同様
に、基準クロック抽出回路３２、多段クロック遅延回路
３４、セレクタ３６、エッジ検出回路４０を含む。
０、９２、処理部２０等が位相調整手段に相当する。こ
れらのラインメモリ９０、９２は、各々、Ａ／Ｄコンバ
ータ１０から出力された例えば１走査ライン分のデータ
を保持するメモリである。もちろん複数走査ライン分の
データを保持するようにしても構わない。サンプリング
クロック供給回路３０は、例えば第１の実施例と同様
に、基準クロック抽出回路３２、多段クロック遅延回路
３４、セレクタ３６、エッジ検出回路４０を含む。
【００４９】次に第３の実施例の動作の一例について説
明する。処理部２０は、エッジ検出回路４０からのエッ
ジ情報２８に基づいて、クロック群ＣＬＫ0〜ＣＬＫnの
いずれを初期時に選ぶかをセレクタ３６に対して指示す
る。例えばエッジ情報が図８（Ｃ）に示すようなもので
あった場合には、図８（Ｃ）のエッジＰとエッジＱの１
／４のところに例えば立ち上がりエッジがくるクロック
を初期サンプリングクロックとして選択する。
明する。処理部２０は、エッジ検出回路４０からのエッ
ジ情報２８に基づいて、クロック群ＣＬＫ0〜ＣＬＫnの
いずれを初期時に選ぶかをセレクタ３６に対して指示す
る。例えばエッジ情報が図８（Ｃ）に示すようなもので
あった場合には、図８（Ｃ）のエッジＰとエッジＱの１
／４のところに例えば立ち上がりエッジがくるクロック
を初期サンプリングクロックとして選択する。
【００５０】次にこの初期サンプリングクロックに基づ
いて、Ａ／Ｄコンバータ１０により映像信号２２をサン
プリングし、Ａ／Ｄ変換を行う。そしてその結果をライ
ンメモリ９０に格納する。次に、セレクタ３６が選択す
るクロック群を変更する。例えば、初期サンプリングク
ロックがＣＬＫmであった場合にはＣＬＫm-1又はＣＬＫ
m+1を選択する。これらのＣＬＫm-1、ＣＬＫm+1はＣＬ
Ｋmと位相が例えば３〜４ｎｓｅｃ程度異なる。そして
このＣＬＫm-1又はＣＬＫm+1をサンプリングクロックと
してＡ／Ｄコンバータ１０により映像信号２２をサンプ
リングし、Ａ／Ｄ変換を行う。そしてその結果を、今度
は、ラインメモリ９２に格納する。
いて、Ａ／Ｄコンバータ１０により映像信号２２をサン
プリングし、Ａ／Ｄ変換を行う。そしてその結果をライ
ンメモリ９０に格納する。次に、セレクタ３６が選択す
るクロック群を変更する。例えば、初期サンプリングク
ロックがＣＬＫmであった場合にはＣＬＫm-1又はＣＬＫ
m+1を選択する。これらのＣＬＫm-1、ＣＬＫm+1はＣＬ
Ｋmと位相が例えば３〜４ｎｓｅｃ程度異なる。そして
このＣＬＫm-1又はＣＬＫm+1をサンプリングクロックと
してＡ／Ｄコンバータ１０により映像信号２２をサンプ
リングし、Ａ／Ｄ変換を行う。そしてその結果を、今度
は、ラインメモリ９２に格納する。
【００５１】次にラインメモリ９０とラインメモリ９２
に格納されたデータの差が演算される。処理部２０は、
この差が最少となるところを見つけだし、その時に選択
したクロックを最適位相のクロックと判断する。そし
て、そのクロックをサンプリングクロックとして選択す
るようにセレクタ３６に対して指示し、それ以降の映像
信号２２のサンプリングはこのサンプリングクロックに
基づき行われる。
に格納されたデータの差が演算される。処理部２０は、
この差が最少となるところを見つけだし、その時に選択
したクロックを最適位相のクロックと判断する。そし
て、そのクロックをサンプリングクロックとして選択す
るようにセレクタ３６に対して指示し、それ以降の映像
信号２２のサンプリングはこのサンプリングクロックに
基づき行われる。
【００５２】なお本発明におけるサンプリングクロック
の位相調整の手法は第３の実施例で説明したものに限定
されず、少なくもＡ／Ｄコンバータから出力されたデジ
タル信号に基づいて行うものであればよい。例えばライ
ンメモリを３個以上設けたり、あるいは１画面分のデー
タを格納するフィールドメモリを設けても構わない。ま
たエッジ情報を用いる手法では、位相調整の初期設定が
可能となるため、位相調整を簡易・高速に実現できると
いう利点がある。しかしながらエッジ情報を用いずに位
相調整を行うことも可能である。この場合には、例えば
サンプリングクロックがＣＬＫ0、ＣＬＫ1である場合の
デジタル信号の差、ＣＬＫ1、ＣＬＫ2である場合の差、
ＣＬＫ2、ＣＬＫ3である場合の差というように、全ての
場合についての差を求める。そしてこれらの差の中で最
小となるものを見つけ出せばよい。更にサンプリングク
ロック供給回路３０の構成も図１２に示すものに限られ
るものではない。
の位相調整の手法は第３の実施例で説明したものに限定
されず、少なくもＡ／Ｄコンバータから出力されたデジ
タル信号に基づいて行うものであればよい。例えばライ
ンメモリを３個以上設けたり、あるいは１画面分のデー
タを格納するフィールドメモリを設けても構わない。ま
たエッジ情報を用いる手法では、位相調整の初期設定が
可能となるため、位相調整を簡易・高速に実現できると
いう利点がある。しかしながらエッジ情報を用いずに位
相調整を行うことも可能である。この場合には、例えば
サンプリングクロックがＣＬＫ0、ＣＬＫ1である場合の
デジタル信号の差、ＣＬＫ1、ＣＬＫ2である場合の差、
ＣＬＫ2、ＣＬＫ3である場合の差というように、全ての
場合についての差を求める。そしてこれらの差の中で最
小となるものを見つけ出せばよい。更にサンプリングク
ロック供給回路３０の構成も図１２に示すものに限られ
るものではない。
【００５３】（第４の実施例）第４の実施例は、映像信
号処理装置に対して位相調整用の映像信号を供給して、
位相調整を容易にする実施例であり、図１３にその構成
の一例を示す。
号処理装置に対して位相調整用の映像信号を供給して、
位相調整を容易にする実施例であり、図１３にその構成
の一例を示す。
【００５４】図１３に示すように、映像信号処理装置１
１０には、パーソナルコンピュータ１００から映像信号
ライン１１４を介して映像信号が供給される。この時、
パーソナルコンピュータ１００に含まれる映像信号発生
手段１０２が位相調整用の映像信号を発生する。サンプ
リングクロック供給回路３０は、この位相調整用の映像
信号に基づいてサンプリングクロックの位相調整を行
い、この位相調整されたサンプリングクロックをＡ／Ｄ
コンバータ１０に供給する。パーソナルコンピュータ１
００には、例えば所与のオペレーティングシステムと、
映像信号処理装置１１０を適正に動作させるためのドラ
イバーソフトウェア（デバイスドライバ）、画像表示用
のアプリケーションソフトウェア等がインストールされ
る。これらのドライバーソフトウェア、アプリケーショ
ンソフトウェア等が映像信号発生手段１０２となり、こ
れらのソフトウェアにより位相調整用の映像信号が発生
される。
１０には、パーソナルコンピュータ１００から映像信号
ライン１１４を介して映像信号が供給される。この時、
パーソナルコンピュータ１００に含まれる映像信号発生
手段１０２が位相調整用の映像信号を発生する。サンプ
リングクロック供給回路３０は、この位相調整用の映像
信号に基づいてサンプリングクロックの位相調整を行
い、この位相調整されたサンプリングクロックをＡ／Ｄ
コンバータ１０に供給する。パーソナルコンピュータ１
００には、例えば所与のオペレーティングシステムと、
映像信号処理装置１１０を適正に動作させるためのドラ
イバーソフトウェア（デバイスドライバ）、画像表示用
のアプリケーションソフトウェア等がインストールされ
る。これらのドライバーソフトウェア、アプリケーショ
ンソフトウェア等が映像信号発生手段１０２となり、こ
れらのソフトウェアにより位相調整用の映像信号が発生
される。
【００５５】また本実施例では、位相調整用映像信号の
供給を、ＲＳ２３２Ｃ等の通信ライン１１２を介してパ
ーソナルコンピュータ１００に対して処理部２０が指示
するようにしてもよい。例えば映像信号処理装置１１０
においては、画像表示が可能となるまでに一定時間を要
する場合があり、例えば投写型ディスプレイシステム等
においては、ランプ等がスタンバイ状態になるまでに一
定時間を要する。そしてこの一定時間の間は画像表示が
できないため、この空き時間を利用してサンプリングク
ロックの位相調整を行うことが望まれる。そこで本実施
例ではこの空き時間に、処理部２０が、位相調整用映像
信号の供給をパーソナルコンピュータ１００に対して指
示するようにする。これにより空き時間を利用した位相
調整が可能となり、映像信号処理装置１１０がスタンバ
イ状態となった場合に即座に画像表示を行うこと等が可
能となる。
供給を、ＲＳ２３２Ｃ等の通信ライン１１２を介してパ
ーソナルコンピュータ１００に対して処理部２０が指示
するようにしてもよい。例えば映像信号処理装置１１０
においては、画像表示が可能となるまでに一定時間を要
する場合があり、例えば投写型ディスプレイシステム等
においては、ランプ等がスタンバイ状態になるまでに一
定時間を要する。そしてこの一定時間の間は画像表示が
できないため、この空き時間を利用してサンプリングク
ロックの位相調整を行うことが望まれる。そこで本実施
例ではこの空き時間に、処理部２０が、位相調整用映像
信号の供給をパーソナルコンピュータ１００に対して指
示するようにする。これにより空き時間を利用した位相
調整が可能となり、映像信号処理装置１１０がスタンバ
イ状態となった場合に即座に画像表示を行うこと等が可
能となる。
【００５６】なお位相調整用映像信号の供給の指示は、
ＲＳ２３２Ｃ等のみならず種々のインターフェースを介
して行うことができる。例えば映像信号を送るラインの
空きライン（空きピン）を利用して、この指示を送るこ
とも可能である。映像信号ライン１１４には、例えば２
本の空きがあり、この空きラインにＤＤＣ（デジタルデ
ータコントロール）クロック、ＤＤＣデータを割り当て
る。そして処理部２０が、これらのＤＤＣクロック、Ｄ
ＤＣデータ等を用いて、パーソナルコンピュータ１００
に対して位相調整用映像信号の供給を指示することにな
る。
ＲＳ２３２Ｃ等のみならず種々のインターフェースを介
して行うことができる。例えば映像信号を送るラインの
空きライン（空きピン）を利用して、この指示を送るこ
とも可能である。映像信号ライン１１４には、例えば２
本の空きがあり、この空きラインにＤＤＣ（デジタルデ
ータコントロール）クロック、ＤＤＣデータを割り当て
る。そして処理部２０が、これらのＤＤＣクロック、Ｄ
ＤＣデータ等を用いて、パーソナルコンピュータ１００
に対して位相調整用映像信号の供給を指示することにな
る。
【００５７】次に位相調整用映像信号について説明す
る。位相調整用映像信号は、まず第１に、図１４（Ａ）
に示すように１ドットクロック毎に輝度の最大値・最小
値を繰り返すパターン、例えば白・黒を繰り返すパター
ンの信号であることが望ましい。全てのドットが黒であ
るパターン、あるいは全てのドットが白であるパターン
が映像信号として入力されると、エッジパルスを生成で
きず、サンプリングクロック供給回路３０によるエッジ
情報の検出等が困難となるからである。第２に、位相調
整用映像信号の振幅幅は、図１４（Ｂ）に示すように、
電圧レベルＶＨ、ＶＬで定義されるウィンドウよりもほ
んのわずかだけ広いものであることが望ましい。即ち位
相調整用映像信号の輝度の最大値（例えば白レベル）は
ＶＨよりも少しだけ（例えば１量子化レベル分）大き
く、輝度の最小値（例えば黒レベル）はＶＬよりも少し
だけ（例えば１量子化レベル分）小さくすることが望ま
しい。ここでＶＨ、ＶＬは、図６に示すように、Ａ／Ｄ
コンバータ１０の上側・下側の基準電圧となるものであ
り、Ａ／Ｄコンバータ１０のＡ／Ｄ変換のウィンドウを
定義するものである。Ａ／Ｄコンバータ１０は、このウ
ィンドウで定義される電圧差を例えば２５６分割するこ
とになる（８ビットの場合）。
る。位相調整用映像信号は、まず第１に、図１４（Ａ）
に示すように１ドットクロック毎に輝度の最大値・最小
値を繰り返すパターン、例えば白・黒を繰り返すパター
ンの信号であることが望ましい。全てのドットが黒であ
るパターン、あるいは全てのドットが白であるパターン
が映像信号として入力されると、エッジパルスを生成で
きず、サンプリングクロック供給回路３０によるエッジ
情報の検出等が困難となるからである。第２に、位相調
整用映像信号の振幅幅は、図１４（Ｂ）に示すように、
電圧レベルＶＨ、ＶＬで定義されるウィンドウよりもほ
んのわずかだけ広いものであることが望ましい。即ち位
相調整用映像信号の輝度の最大値（例えば白レベル）は
ＶＨよりも少しだけ（例えば１量子化レベル分）大き
く、輝度の最小値（例えば黒レベル）はＶＬよりも少し
だけ（例えば１量子化レベル分）小さくすることが望ま
しい。ここでＶＨ、ＶＬは、図６に示すように、Ａ／Ｄ
コンバータ１０の上側・下側の基準電圧となるものであ
り、Ａ／Ｄコンバータ１０のＡ／Ｄ変換のウィンドウを
定義するものである。Ａ／Ｄコンバータ１０は、このウ
ィンドウで定義される電圧差を例えば２５６分割するこ
とになる（８ビットの場合）。
【００５８】アナログ映像信号のインターフェースで
は、黒レベルと白レベルとの間の電圧差の規格は例えば
０．７１４ｍＶとなっている。従って、Ａ／Ｄコンバー
タ１０のウィンドウ幅も例えば０．７１ｍＶに固定して
おくのが一般的である。しかしながら、映像信号を供給
するパーソナルコンピュータのメーカー・性能等が異な
ると、黒レベルと白レベルとの間の電圧差が０．７１４
ｍＶより大きくなったり、小さくなったりし、Ａ／Ｄ変
換の精度が悪くなる等の問題が生じる。これを回避する
ために、本実施例では、パーソナルコンピュータ１００
の映像信号発生手段１０２が、ウィンドウ幅よりも少し
だけ広い振幅電圧の映像信号を、位相調整用映像信号と
して出力するようにしている。また処理部２０が、この
ような大きさの振幅電圧の映像信号を出力するように、
パーソナルコンピュータ１００に対して指示するように
してもよい。更に、パーソナルコンピュータの種類等に
応じて、Ａ／Ｄコンバータ１０に設定するＶＨ、ＶＬの
値を抵抗等の素子を用いて変えるようにしてもよい。
は、黒レベルと白レベルとの間の電圧差の規格は例えば
０．７１４ｍＶとなっている。従って、Ａ／Ｄコンバー
タ１０のウィンドウ幅も例えば０．７１ｍＶに固定して
おくのが一般的である。しかしながら、映像信号を供給
するパーソナルコンピュータのメーカー・性能等が異な
ると、黒レベルと白レベルとの間の電圧差が０．７１４
ｍＶより大きくなったり、小さくなったりし、Ａ／Ｄ変
換の精度が悪くなる等の問題が生じる。これを回避する
ために、本実施例では、パーソナルコンピュータ１００
の映像信号発生手段１０２が、ウィンドウ幅よりも少し
だけ広い振幅電圧の映像信号を、位相調整用映像信号と
して出力するようにしている。また処理部２０が、この
ような大きさの振幅電圧の映像信号を出力するように、
パーソナルコンピュータ１００に対して指示するように
してもよい。更に、パーソナルコンピュータの種類等に
応じて、Ａ／Ｄコンバータ１０に設定するＶＨ、ＶＬの
値を抵抗等の素子を用いて変えるようにしてもよい。
【００５９】以上のように第４の実施例によれば、位相
調整に最適な位相調整用映像信号を用いて無駄な時間を
費やすことなくサンプリングクロックの位相調整を行う
ことができるため、表示品質・使い勝手を大幅に向上で
きる。
調整に最適な位相調整用映像信号を用いて無駄な時間を
費やすことなくサンプリングクロックの位相調整を行う
ことができるため、表示品質・使い勝手を大幅に向上で
きる。
【００６０】なお、本発明は上記第１〜第４の実施例に
限定されるものではなく、本発明の要旨の範囲内で種々
の変形実施が可能である。
限定されるものではなく、本発明の要旨の範囲内で種々
の変形実施が可能である。
【００６１】例えば本発明は、投写型ディスプレイシス
テムのみならず、マルチメディアシステム等の種々の情
報処理システムに適用できる。
テムのみならず、マルチメディアシステム等の種々の情
報処理システムに適用できる。
【００６２】またサンプリングクロック供給回路、エッ
ジ検出回路等の各種回路の構成は、上記第１〜第４の実
施例で説明したものに限らず、これと均等な各種の回路
を採用することができる。
ジ検出回路等の各種回路の構成は、上記第１〜第４の実
施例で説明したものに限らず、これと均等な各種の回路
を採用することができる。
【００６３】
【発明の効果】本発明によれば、映像信号の状態によら
ずエッジパルスの幅を一定にすることができ、このエッ
ジパルスが入力される回路等の安定した動作を保証でき
る。また映像信号が、リンギング、雑音等を有している
場合にも、良好なサンプリングクロックを得ることがで
き、高品質の表示画像を得ることができる。
ずエッジパルスの幅を一定にすることができ、このエッ
ジパルスが入力される回路等の安定した動作を保証でき
る。また映像信号が、リンギング、雑音等を有している
場合にも、良好なサンプリングクロックを得ることがで
き、高品質の表示画像を得ることができる。
【００６４】また本発明によれば、エッジパルスの振幅
電圧の大きさに応じてしきい値電圧の大きさを調整でき
るため、比較回路が雑音等により誤動作する等の事態を
有効に防止できる。
電圧の大きさに応じてしきい値電圧の大きさを調整でき
るため、比較回路が雑音等により誤動作する等の事態を
有効に防止できる。
【００６５】また本発明によれば、Ａ／Ｄコンバータか
らのデジタル信号に基づいてサンプリングクロックの位
相調整を行うことができるため、例えば所与のソフトウ
ェア等でフレキシブルに動作する処理部等を用い、複雑
で精度の高い位相調整を実現できる。
らのデジタル信号に基づいてサンプリングクロックの位
相調整を行うことができるため、例えば所与のソフトウ
ェア等でフレキシブルに動作する処理部等を用い、複雑
で精度の高い位相調整を実現できる。
【００６６】また本発明によれば、専用の映像信号によ
りサンプリングクロックを位相調整できるため、表示画
像の状態に依らずに、正確且つ高精度なサンプリングク
ロックを得ることができる。
りサンプリングクロックを位相調整できるため、表示画
像の状態に依らずに、正確且つ高精度なサンプリングク
ロックを得ることができる。
【００６７】
【図１】第１の実施例の構成の一例を示す図である。
【図２】図２（Ａ）〜（Ｃ）は、映像信号の波形の例を
示す図である。
示す図である。
【図３】基準クロック抽出回路の構成例を示す図であ
る。
る。
【図４】多段クロック遅延回路の構成例を示す図であ
る。
る。
【図５】映像信号とクロック群との関係を説明するため
の図である。
の図である。
【図６】Ａ／Ｄコンバータの構成例を示す図である。
【図７】遅延回路の構成例を示す図である。
【図８】図８（Ａ）〜（Ｃ）は、映像信号、エッジパル
ス、エッジ情報の波形の例を示す図である。
ス、エッジ情報の波形の例を示す図である。
【図９】図９（Ａ）〜（Ｃ）は、映像信号、エッジパル
ス、エッジ情報の波形の例を示す図である。
ス、エッジ情報の波形の例を示す図である。
【図１０】第２の実施例の構成の一例を示す図である。
【図１１】図１１（Ａ）〜（Ｆ）は、調整回路内で作ら
れる各種波形の例を示す図である。
れる各種波形の例を示す図である。
【図１２】第３の実施例の構成の一例を示す図である。
【図１３】第４の実施例の構成の一例を示す図である。
【図１４】図１４（Ａ）、（Ｂ）は、位相調整用映像信
号について説明するための図である。
号について説明するための図である。
４ ＰＣビデオ入力 ６ ＴＶビデオ入力 １０ Ａ／Ｄコンバータ １２ デジタル信号処理部 １４ Ｄ／Ａコンバータ １６ プロジェクタ機構 １８ デジタルクロマ回路 ２０ 処理部 ３０ サンプリングクロック供給回路 ３２ 基準クロック抽出回路 ３４ 多段クロック遅延回路 ３６ セレクタ ４０ エッジ検出回路 ４２ 遅延回路 ４４ 反転バッファ ４６ コンパレータ ８２ 調整回路 ８４ 積分回路 ８６ Ｌ.Ｐ.Ｆ ８８ 基準しきい値電圧発生回路 ９０ ラインメモリ ９２ ラインメモリ １００ パーソナルコンピュータ １０２ 映像信号発生手段 １１０ 映像信号処理装置 １１２ 通信ライン １１４ 映像信号ライン
Claims (13)
- 【請求項１】 映像供給装置の種類に応じて周波数が異
なるアナログの映像信号を所与のサンプリングクロック
によりサンプリングしてデジタル信号に変換するＡ／Ｄ
コンバータと、該Ａ／Ｄコンバータに対して前記サンプ
リングクロックを供給するサンプリングクロック供給回
路とを含む映像信号処理装置であって、 前記サンプリングクロック供給回路が、前記サンプリン
グクロックの位相調整を行うためのエッジ情報を求める
エッジ検出回路を含み、 該エッジ検出回路が、前記映像信号と該映像信号を遅延
させた信号とに基づく減算処理によりエッジパルスを発
生する回路を含むことを特徴とする映像信号処理装置。 - 【請求項２】 映像供給装置の種類に応じて周波数が異
なるアナログの映像信号を所与のサンプリングクロック
によりサンプリングしてデジタル信号に変換するＡ／Ｄ
コンバータと、該Ａ／Ｄコンバータに対して前記サンプ
リングクロックを供給するサンプリングクロック供給回
路とを含む映像信号処理装置であって、 前記サンプリングクロック供給回路が、前記サンプリン
グクロックの位相調整を行うためのエッジ情報を求める
エッジ検出回路を含み、 該エッジ検出回路が、前記映像信号に基づいてエッジパ
ルスを発生する回路と、該エッジパルスの振幅電圧と所
与のしきい値電圧とを比較する回路と、該しきい値電圧
の値を調整する調整回路とを含むことを特徴とする映像
信号処理装置。 - 【請求項３】 請求項２において、 前記調整回路が、 前記映像信号の振幅電圧の大きさに応じて前記しきい値
電圧を調整することを特徴とする映像信号処理装置。 - 【請求項４】 映像供給装置の種類に応じて周波数が異
なるアナログの映像信号を所与のサンプリングクロック
によりサンプリングしてデジタル信号に変換するＡ／Ｄ
コンバータと、該Ａ／Ｄコンバータに対して前記サンプ
リングクロックを供給するサンプリングクロック供給回
路とを含む映像信号処理装置であって、 前記Ａ／Ｄコンバータから出力されるデジタル信号に基
づいて前記サンプリングクロックの位相調整を行う位相
調整手段を含むことを特徴とする映像信号処理装置。 - 【請求項５】 請求項４において、 前記位相調整手段が、 前記サンプリングクロックが第１の位相であった場合に
前記Ａ／Ｄコンバータから出力されるデジタル信号と、
前記サンプリングクロックが第２の位相であった場合に
前記Ａ／Ｄコンバータから出力されるデジタル信号とを
比較して、前記位相調整を行うことを特徴とする映像信
号処理装置。 - 【請求項６】 請求項１乃至５のいずれかにおいて、 前記映像信号から基準クロックを抽出する回路と、 抽出された該基準クロックに基づいて、位相の異なる複
数のクロックを生成する回路と、 該複数のクロックのいずれかを選択し、選択されたクロ
ックを前記サンプリングクロックとして前記Ａ／Ｄコン
バータに供給するセレクタと、 前記複数のクロックのいずれを選択するかを前記セレク
タに対して指示する処理手段とを含むことを特徴とする
映像信号処理装置。 - 【請求項７】 映像信号を供給する映像供給装置と、請
求項１乃至６のいずれかの映像信号処理装置とを含む情
報処理システムであって、 該映像信号処理装置が、前記Ａ／Ｄコンバータから出力
されたデジタル信号に対して所与のデジタル信号処理を
施す手段を含むことを特徴とする情報処理システム。 - 【請求項８】 映像信号を供給する映像供給装置と、請
求項１乃至６のいずれかの映像信号処理装置とを含む情
報処理システムであって、 該映像信号処理装置が、所与のテレビ映像信号をデジタ
ル信号に変換する手段と、該デジタル信号及び前記Ａ／
Ｄコンバータから出力されるデジタル信号のいずれか一
方を表示信号として選択する手段とを含むことを特徴と
する情報処理システム。 - 【請求項９】 映像信号を供給する映像供給装置と、該
映像信号に所与の信号処理を施す映像信号処理装置とを
含む情報処理システムであって、 前記映像供給装置が、位相調整用映像信号を発生する手
段を含み、 前記映像信号処理装置が、 前記映像供給装置から供給されるアナログの映像信号を
所与のサンプリングクロックによりサンプリングしてデ
ジタル信号に変換するＡ／Ｄコンバータと、 前記位相調整用映像信号に基づいて位相が調整されるサ
ンプリングクロックを前記Ａ／Ｄコンバータに対して供
給するサンプリングクロック供給回路とを含むことを特
徴とする情報処理システム。 - 【請求項１０】 請求項９において、 前記映像信号処理装置が、 前記映像供給装置に対して、前記位相調整用映像信号を
供給することを指示する手段を含むことを特徴とする情
報処理システム。 - 【請求項１１】 映像供給装置の種類に応じて周波数が
異なるアナログの映像信号を、位相調整処理が施された
サンプリングクロックによりサンプリングしてデジタル
信号に変換するステップを含む映像信号処理方法であっ
て、 前記サンプリングクロックの位相調整を行うためのエッ
ジ情報を求めるエッジ検出ステップを含み、 該エッジ検出ステップが、前記映像信号と該映像信号を
遅延させた信号とに基づく減算処理によりエッジパルス
を発生するステップを含むことを特徴とする映像信号処
理方法。 - 【請求項１２】 映像供給装置の種類に応じて周波数が
異なるアナログの映像信号を、位相調整処理が施された
サンプリングクロックによりサンプリングしてデジタル
信号に変換するステップを含む映像信号処理方法であっ
て、 前記サンプリングクロックの位相調整を行うためのエッ
ジ情報を求めるエッジ検出ステップを含み、 該エッジ検出ステップが、前記映像信号に基づいてエッ
ジパルスを発生するステップと、該エッジパルスの振幅
電圧と所与のしきい値電圧とを比較するステップと、該
しきい値電圧の値を調整するステップとを含むことを特
徴とする映像信号処理方法。 - 【請求項１３】 映像供給装置の種類に応じて周波数が
異なるアナログの映像信号を、位相調整処理が施された
サンプリングクロックによりサンプリングしてデジタル
信号に変換するステップを含む映像信号処理方法であっ
て、 前記変換ステップで得られた前記デジタル信号に基づい
て前記サンプリングクロックの位相調整を行うステップ
を含むことを特徴とする映像信号処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17420195A JP3622270B2 (ja) | 1995-06-16 | 1995-06-16 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
| DE69615755T DE69615755T2 (de) | 1995-06-16 | 1996-06-05 | Vorrichtung zur Verarbeitung eines Videosignals, System zum Verarbeiten von Informationen und Verfahren zum Verarbeiten eines Videosignals |
| EP96109048A EP0749236B1 (en) | 1995-06-16 | 1996-06-05 | Video signal processing device, information processing system, and video signal processing method |
| US08/661,856 US5936678A (en) | 1995-06-16 | 1996-06-11 | Video signal processing device, information processing system, and video signal processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17420195A JP3622270B2 (ja) | 1995-06-16 | 1995-06-16 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096307A true JPH096307A (ja) | 1997-01-10 |
| JP3622270B2 JP3622270B2 (ja) | 2005-02-23 |
Family
ID=15974498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17420195A Expired - Fee Related JP3622270B2 (ja) | 1995-06-16 | 1995-06-16 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5936678A (ja) |
| EP (1) | EP0749236B1 (ja) |
| JP (1) | JP3622270B2 (ja) |
| DE (1) | DE69615755T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535882A (ja) * | 2004-04-29 | 2007-12-06 | アナログ デバイシス， インコーポレイテッド | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476241B2 (ja) | 1994-02-25 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置の表示方法 |
| EP0869469A3 (en) * | 1997-04-01 | 1999-03-31 | Genesis Microchip Inc. | Pixelated display method and apparatus |
| US6314479B1 (en) * | 1997-08-04 | 2001-11-06 | Compaq Computer Corporation | Universal multi-pin plug and display connector for standardizing signals transmitted between a computer and a display for a PC theatre interconnectivity system |
| JP3879951B2 (ja) * | 1997-09-02 | 2007-02-14 | ソニー株式会社 | 位相調整装置、位相調整方法及び表示装置 |
| DE69933923T2 (de) * | 1998-02-19 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Videosignalprozessor |
| US6285404B1 (en) * | 1998-08-03 | 2001-09-04 | Ati Technologies Inc. | Systolic video encoding system |
| TW522354B (en) | 1998-08-31 | 2003-03-01 | Semiconductor Energy Lab | Display device and method of driving the same |
| JP3722628B2 (ja) * | 1998-10-20 | 2005-11-30 | 株式会社日立製作所 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| US6310570B1 (en) * | 1999-06-04 | 2001-10-30 | Thomson Licensing S.A. | System with adjustable ADC clock phase |
| US6826247B1 (en) * | 2000-03-24 | 2004-11-30 | Stmicroelectronics, Inc. | Digital phase lock loop |
| JP3895520B2 (ja) * | 2000-05-29 | 2007-03-22 | 富士通株式会社 | クロック変調装置 |
| JP2001356729A (ja) * | 2000-06-15 | 2001-12-26 | Nec Mitsubishi Denki Visual Systems Kk | 画像表示装置 |
| US6473131B1 (en) * | 2000-06-30 | 2002-10-29 | Stmicroelectronics, Inc. | System and method for sampling an analog signal level |
| US7082484B2 (en) * | 2001-01-16 | 2006-07-25 | International Business Machines Corporation | Architecture for advanced serial link between two cards |
| JP4132714B2 (ja) * | 2001-04-12 | 2008-08-13 | 三菱電機株式会社 | 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法 |
| US7474724B1 (en) * | 2004-10-13 | 2009-01-06 | Cirrus Logic, Inc. | Method and system for video-synchronous audio clock generation from an asynchronously sampled video signal |
| EP1655713A1 (en) * | 2004-10-29 | 2006-05-10 | Barco N.V. | Asynchronous video capture for insertion into high resolution image |
| JP2006148766A (ja) * | 2004-11-24 | 2006-06-08 | Canon Inc | 映像表示装置 |
| TWI257804B (en) * | 2005-01-07 | 2006-07-01 | Realtek Semiconductor Corp | Method for adjusting sampling condition of ADC and apparatus thereof |
| US7656335B2 (en) * | 2005-06-02 | 2010-02-02 | Micronas Gmbh | Device for determining a measure for a signal change and a method of phase control |
| TWI309131B (en) * | 2005-12-23 | 2009-04-21 | Innolux Display Corp | Clock phase adjusting method of monitor |
| US8409244B2 (en) * | 2007-04-16 | 2013-04-02 | Intuitive Surgical Operations, Inc. | Tool with end effector force limiter |
| JP2011164356A (ja) * | 2010-02-09 | 2011-08-25 | Canon Inc | 表示装置および表示方法 |
| US20120069245A1 (en) * | 2010-09-22 | 2012-03-22 | Microvision, Inc. | Video System Sampling Phase Determination |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3686439T2 (de) * | 1985-04-12 | 1993-03-04 | Tektronix Inc | Digitale phasenregelschleifen. |
| JPS6269776A (ja) * | 1985-09-20 | 1987-03-31 | Nec Corp | Ｐｌｌ装置 |
| JPS62140558A (ja) * | 1985-12-13 | 1987-06-24 | Pioneer Electronic Corp | 同期信号検出回路 |
| JPS62258570A (ja) * | 1986-04-25 | 1987-11-11 | Yokogawa Medical Syst Ltd | 再サンプリング対策を有するｔｖ信号方式 |
| US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
| JPH03295367A (ja) * | 1990-04-12 | 1991-12-26 | Seiko Instr Inc | 画像出力装置 |
| JPH0496093A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | ドットクロック抽出回路 |
| US5212716A (en) * | 1991-02-05 | 1993-05-18 | International Business Machines Corporation | Data edge phase sorting circuits |
| JP2728570B2 (ja) * | 1991-03-05 | 1998-03-18 | シャープ株式会社 | マトリクス表示装置 |
| JP2630092B2 (ja) * | 1991-03-20 | 1997-07-16 | 富士通株式会社 | 画像表示装置及び画像表示装置のためのクロック信号生成回路 |
| JP2988042B2 (ja) * | 1991-09-10 | 1999-12-06 | 株式会社日立製作所 | ドットクロック再生回路 |
| JPH05199481A (ja) * | 1992-01-23 | 1993-08-06 | Fanuc Ltd | ビデオ信号の位相制御回路 |
| JPH05204329A (ja) * | 1992-01-29 | 1993-08-13 | Sugai Kiki Kk | 表示装置 |
| JPH06282349A (ja) * | 1993-03-29 | 1994-10-07 | Sanyo Electric Co Ltd | サンプリングクロック発生回路 |
| JPH0756553A (ja) * | 1993-08-10 | 1995-03-03 | Fanuc Ltd | ビデオ信号制御回路 |
-
1995
- 1995-06-16 JP JP17420195A patent/JP3622270B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-05 DE DE69615755T patent/DE69615755T2/de not_active Expired - Lifetime
- 1996-06-05 EP EP96109048A patent/EP0749236B1/en not_active Expired - Lifetime
- 1996-06-11 US US08/661,856 patent/US5936678A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007535882A (ja) * | 2004-04-29 | 2007-12-06 | アナログ デバイシス， インコーポレイテッド | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
| JP2011259507A (ja) * | 2004-04-29 | 2011-12-22 | Analog Devices Inc | アナログ映像信号のサンプリング位相の自動化決定のための装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0749236A2 (en) | 1996-12-18 |
| US5936678A (en) | 1999-08-10 |
| EP0749236A3 (en) | 1997-02-26 |
| JP3622270B2 (ja) | 2005-02-23 |
| DE69615755D1 (de) | 2001-11-15 |
| DE69615755T2 (de) | 2002-06-20 |
| EP0749236B1 (en) | 2001-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3622270B2 (ja) | 映像信号処理装置、情報処理システム及び映像信号処理方法 | |
| US6078317A (en) | Display device, and display control method and apparatus therefor | |
| JPH0946619A (ja) | 映像信号処理装置および表示システム | |
| US6329981B1 (en) | Intelligent video mode detection circuit | |
| US6340993B1 (en) | Automatic clock phase adjusting device and picture display employing the same | |
| JPH10161598A (ja) | 液晶表示装置 | |
| US6404459B1 (en) | Display with scan converter for converting scanning frequency of input video signal | |
| US6239729B1 (en) | Image processor and integrated circuit for the same | |
| US6590616B1 (en) | Image processor and integrated circuit for the same | |
| US6396486B1 (en) | Pixel clock generator for automatically adjusting the horizontal resolution of an OSD screen | |
| US6556191B1 (en) | Image display apparatus, number of horizontal valid pixels detecting apparatus, and image display method | |
| US20050057380A1 (en) | Apparatus for sampling a plurality of analog signals | |
| JP3505038B2 (ja) | ディスプレイ装置およびコンピュータシステム | |
| KR100339459B1 (ko) | 액정표시장치 | |
| KR100207315B1 (ko) | 평판 디스플레이 장치 | |
| JP2957989B1 (ja) | 表示装置 | |
| JP3326627B2 (ja) | ドットクロック位相調整装置，その方法および液晶表示装置 | |
| JP2601125B2 (ja) | 液晶パネル駆動装置 | |
| JPH0566752A (ja) | ドツトクロツク再生回路 | |
| JP3628133B2 (ja) | 映像表示装置 | |
| JP3495672B2 (ja) | 表示装置 | |
| JPH11184437A (ja) | 信号処理回路および液晶ディスプレイ装置 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JP3191771B2 (ja) | ドットクロック位相調整方法および装置 | |
| JP3338173B2 (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |