JPH06282349A - サンプリングクロック発生回路 - Google Patents

サンプリングクロック発生回路

Info

Publication number
JPH06282349A
JPH06282349A JP5095369A JP9536993A JPH06282349A JP H06282349 A JPH06282349 A JP H06282349A JP 5095369 A JP5095369 A JP 5095369A JP 9536993 A JP9536993 A JP 9536993A JP H06282349 A JPH06282349 A JP H06282349A
Authority
JP
Japan
Prior art keywords
phase
clock
signal
video signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5095369A
Other languages
English (en)
Inventor
Takashi Noguchi
隆 野口
Isao Imazato
功 今里
Takahisa Ando
孝久 安東
Nobuaki Uwa
伸明 宇和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5095369A priority Critical patent/JPH06282349A/ja
Publication of JPH06282349A publication Critical patent/JPH06282349A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【目的】 この発明は、基準クロックの位相を映像信号
の位相に一致させるための調整を自動的に行うことがで
き、操作者の負担が軽減するとともに正確な位相調整が
行えるサンプリングクロック発生回路を提供することを
目的とする。 【構成】 サンプリングクロック発生回路において、水
平同期信号を逓倍する回路1を有し、映像信号をA/D
変換するための基準クロックを発生する基準クロック発
生回路1、36、映像信号の振幅の極大値または極小値
を検出することにより、映像信号をサンプリングすべき
位相を示す映像位相信号を出力する映像信号位相検出回
路2、映像信号位相検出回路2から出力される映像位相
信号に基づいて、基準クロックと映像信号との位相差を
検出する位相差検出回路3、ならびに位相差検出回路3
によって検出された位相差に基づいて、映像信号と基準
クロックとの位相が一致するように、基準クロックの位
相を調整する位相調整回路4を備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアナログ映像信号をA/
D変換するためのサンプリングクロックを発生するサン
プリングクロック発生回路に関する。
【0002】
【従来の技術】パーソナルコンピュータ、ワークステー
ション等において、アナログ映像信号をA/D変換する
場合、これらの機器から直接サンプリングクロックを取
り出すことは困難である。そのため、図8に示すPLL
回路201を用い、水平同期信号を逓倍してサンプリン
グクロックを再生する方法が一般的に用いられている。
【0003】PLL回路201で再生されるクロックの
位相の基準となる水平同期信号は、同期分離処理を行な
った後のものであり、パーソナルコンピュータ、ワーク
ステーション等に入力された元の水平同期信号と位相が
異なる。このため、パーソナルコンピュータ、ワークス
テーション等の内部における映像信号の位相と、PLL
回路201で再生されたクロックの位相との関係を正確
に再現できるとは限らない。
【0004】そこで、一般的には、PLL回路201で
再生されたクロックを基準クロックとし、プログラマブ
ルなディレイライン(遅延回路)202によって、A/
D変換器203で実際にA/D変換される映像信号の位
相(映像信号をサンプリングするタイミング)に基準ク
ロックの位相が一致するように、基準クロックの位相を
調整して、最終的なサンプリングクロックを発生させて
いる。
【0005】
【発明が解決しようとする課題】上記従来装置では、デ
ィレイライン202に設定すべき遅延量の調整、すなわ
ち、PLL回路201で再生された基準クロックの位相
を映像信号の位相に一致させるための調整を、シンクロ
スコープで信号を見ながら行なうかまたは実際にモニタ
で映像を見ながらマニュアルで行なう必要がある。
【0006】パーソナルコンピュータ、ワークテーショ
ン等のサンプリングクロックの周波数は機種によって異
なり、例えば20MHz程度のものもあれば100MH
z以上のものもあり広範囲にわたっている。そのため、
異なる機種の映像信号を入力する毎に、基準クロックの
位相を映像信号の位相に一致させるための調整を行なう
必要があり、その操作が面倒であるという問題がある。
【0007】この発明は、基準クロックの位相を映像信
号の位相に一致させるための調整を自動的に行うことが
でき、操作者の負担が軽減するとともに正確な位相調整
が行えるサンプリングクロック発生回路を提供すること
を目的とする。
【0008】
【課題を解決するための手段】この発明によるサンプリ
ングクロック発生回路は、水平同期信号を逓倍する回路
を有し、映像信号をA/D変換するための基準クロック
を発生する基準クロック発生回路、映像信号の振幅の極
大値または極小値を検出することにより、映像信号をサ
ンプリングすべき位相を示す映像位相信号を出力する映
像信号位相検出回路、映像信号位相検出回路から出力さ
れる映像位相信号に基づいて、基準クロックと映像信号
との位相差を検出する位相差検出回路、ならびに位相差
検出回路によって検出された位相差に基づいて、映像信
号と基準クロックとの位相が一致するように、基準クロ
ックの位相を調整する位相調整回路を備えていることを
特徴とする。
【0009】
【作用】基準クロック発生回路によって、水平同期信号
から基準クロックが再生される。映像信号の振幅の極大
値または極小値を検出することにより、映像信号をサン
プリングすべき位相を示す映像位相信号が、映像信号位
相検出回路から出力される。映像信号位相検出回路から
出力される映像位相信号に基づいて、基準クロックと映
像信号との位相差が、位相差検出回路によって検出され
る。そして、位相差検出回路によって検出された位相差
に基づいて、映像信号と基準クロックとの位相が一致す
るように、基準クロックの位相が調整される。
【0010】
【実施例】以下、図1〜図7を参照して、この発明の実
施例について説明する。
【0011】図1はサンプリングクロック発生回路の構
成を示している。入力映像信号から同期分離された水平
同期信号aはPLL回路1に送られる。PLL回路1
は、水平同期信号aを逓倍して、所定周波数のクロック
(画素クロック)dを再生する。このクロックdの位相
は水平同期信号aの位相と一致している。
【0012】一方、フィルタ回路、ビデオアンプ回路な
どを通過し、A/D変換器5に入力される直前の映像信
号bは、水平同期信号aとともに映像信号位相検出回路
2に送られる。映像信号位相検出回路2は、映像信号b
および水平同期信号aに基づいて、映像信号bをサンプ
リングすべき位相を示す映像位相信号を発生する。
【0013】つまり、映像信号位相検出回路2は、図2
に示すように、水平同期信号aの立ち下がりタイミング
から一定時間(マスク期間)Tmが経過した後の、映像
信号bの最初の振幅極大値を検出する。そして、その検
出タイミング(時点t1)が映像信号をサンプリングす
べきタイミングと判断して、その検出タイミングで映像
位相信号cのレベルを変化させる。映像位相信号cは、
常時はHレベルであり、水平同期信号aの立ち下がりタ
イミングでLレベルに反転され、水平同期信号aの立ち
下がりタイミングから一定時間(マスク期間)Tmが経
過した後の映像信号bの最初の振幅極大値検出タイミン
グ(時点t1)でHレベルに戻される。
【0014】PLL回路1から出力されるクロックdお
よび映像信号位相検出回路2から出力される映像位相信
号cは、位相差検出回路3に送られる。位相差検出回路
3は、クロックdと周期および位相が同じ第1基準クロ
ックe、第1基準クロックeに対して位相が180°ず
れた第2基準クロックf、クロック選択信号hおよび位
相差信号gを発生する。
【0015】位相差検出回路3の出力信号e、f、gお
よびhは、クロック設定回路4に送られる。クロック設
定回路4は、第1基準クロックeおよび第2基準クロッ
クfのうち、クロック選択信号hによって示される基準
クロックを、位相差信号gで表される遅延量だけ遅延さ
せて、映像信号bと位相が一致したサンプリングクロッ
クiを作成する。このサンプリングクロックiは、映像
信号bが入力するA/D変換器5に送られ、映像信号b
のサンプリングクロックとして用いられる。
【0016】図3は、位相差検出回路3の詳細を示して
いる。位相差検出回路3は、第1の時間−電圧変換器3
1および第2の時間−電圧変換器32と、各時間−電圧
変換器31、32の後段にそれぞれ設けられた第1のA
/D変換器33および第2のA/D変換器34と、両A
/D変換器33、34の出力が入力されるマルチプレク
サ(MPX)35と、ラッチ回路37と、インバータ3
6とを備えている。
【0017】PLL回路1で再生されたクロックdは、
第1基準クロックeとして、第1の時間−電圧変換器3
1に送られるとともに位相差検出回路3から出力され
る。クロックdはインバータ36により反転される。イ
ンバータ36の出力、すなわち、クロックdの反転信号
*dは、第1基準クロックeとは位相が180°異なる
第2基準クロックfとして、第2の時間−電圧変換器3
2およびラッチ回路37に送られるとともに位相差検出
回路3から出力される。
【0018】第1の時間−電圧変換器31は、図4に示
すように、第1基準クロックe(クロックd)がHレベ
ルの期間では時間−電圧変換を行ない、第1基準クロッ
クeのLレベルの期間で出力電圧jをリセットする。し
たがって、第1の時間−電圧変換器31の出力jは、第
1基準クロックeがLレベルの期間では零となり、クロ
ックdがHレベルの期間では時間に比例して大きくな
る。
【0019】第1の時間−電圧変換器31の出力jは、
第1のA/D変換器33に送られる。第1のA/D変換
器33は、映像信号位相検出回路2からの映像位相信号
cの立ち上がりタイミング(時点t1)での第1の時間
−電圧変換器31の出力jをA/D変換する。
【0020】第2の時間−電圧変換器32は、図4に示
すように、第2基準クロックf(クロックdの反転信号
*d)がHレベル期間では時間−電圧変換を行ない、第
2クロックfのLレベルの期間で出力電圧kをリセット
する。したがって、第2の時間−電圧変換器32の出力
kは、第2クロックfがLレベルの期間では零となり、
第2基準クロックfがHレベルの期間では時間に比例し
て大きくなる。第2の時間−電圧変換器32の出力k
は、第1の時間−電圧変換器31の出力jに対して、1
/2周期ずれた信号となる。
【0021】第2の時間−電圧変換器32の出力kは、
第2のA/D変換器34に送られる。第2のA/D変換
器34は、映像信号位相検出回路2からの映像位相信号
cの立ち上がりタイミング(時点t1)での第2の時間
−電圧変換器32の出力kをA/D変換する。
【0022】ラッチ回路37は、映像位相信号cの立ち
上がりタイミング(時点t1)で、インバータ36から
出力される第2基準クロックfをラッチする。ラッチ回
路36の出力は、位相差検出回路3のマルチプレクサ3
5に選択信号hとして送られるとともに、クロック設定
回路4に2つの基準クロックe、fの選択信号hとして
出力される。
【0023】マルチプレクサ35は、2つのA/D変換
器33、34の出力のうちのいずれを位相差信号gとし
て出力するかを決定するものであり、クロック選択信号
hがLレベルのときに第1のA/D変換器33の出力を
位相差信号gとして選択し、クロック選択信号hがHレ
ベルのときに第2のA/D変換器34の出力を位相差信
号gとして選択する。つまり、第1基準クロックeおよ
び第2基準クロックfのうち、映像位相信号cの立ち上
がりタイミング(時点t1)でHレベルである基準クロ
ックに対応するA/D変換器の出力が位相差信号gとし
て選択される。
【0024】第1基準クロックe、第2基準クロック
f、第1の時間−電圧変換器31の出力jおよび第2の
時間−電圧変換器32の出力kと、映像位相信号cとの
関係が図4に示すような関係にある場合には、第1のA
/D変換器33の出力が0となり、第2のA/D変換器
34の出力がVt1に相当する値”Vt1”となる。また、
クロック選択信号hはHレベルとなる。したがって、マ
ルチプレクサ35によって第2のA/D変換器34の出
力”Vt1”が選択されて、位相差信号gとして出力され
る。この場合、位相差信号gは、図4に示すように、映
像位相信号cの立ち上がりタイミング(時点t1)と、
その直前の第2クロック信号fの立ち上がりタイミング
との時間差Tdに比例した信号となる。
【0025】図5は、クロック設定回路4の詳細を示し
ている。クロック設定回路4は、第1基準クロックeお
よび第2基準クロックfのうち、選択信号hによって指
定された信号を出力するマルチプレクサ41と、マルチ
プレクサ41によって選択された基準クロックを位相差
信号gに応じた量だけ遅延させるプログラマブルディレ
イライン42とを備えている。
【0026】マルチプレクサ41は、選択信号hがLレ
ベルのときに第1基準クロックeを、選択信号hがHレ
ベルのときに第2基準クロックfを選択する。つまり、
第1基準クロックeおよび第2基準クロックfのうち、
映像位相信号cの立ち上がりタイミング(時点t1)で
Hレベルである基準クロックが選択される。そして、選
択された基準クロックがプログラマブルディレイライン
42によって、位相差信号gに応じた量だけ遅延される
ことにより、サンプリングクロックiが得られる。この
ようにして得られたサンプリングクロックiの位相は映
像信号bをサンプリングすべき位相と一致したものとな
る。
【0027】クロック設定回路4によるクロックの設定
変更は、画像へ影響が現れないように垂直同期信号に同
期したタイミングで行なうことが好ましい。
【0028】ところで、R、G、B映像信号等のコンポ
ーネント映像信号においては、各コンポーネント映像信
号をA/D変換するための各A/D変換器の前段に設け
られているフィルタ回路、増幅回路などの回路を構成す
る素子の特性のばらつきのため、各A/D変換器に各コ
ンポーネント映像信号が入力される時に、各映像信号の
位相が異なっている。したがって、各コンポーネント映
像信号を同じ位相のサンプリングクロックでA/D変換
した場合、モニタ画面上で各コンポーネントの画素の位
置がずれて表示されることがある。
【0029】図6は、R、G、B映像信号をA/D変換
した場合に、モニタ画面上で各映像信号の画素の位置が
ずれて表示されないようにできるサンプリングクロック
発生回路の構成を示している。
【0030】このサンプリングクロック発生回路は、同
期分離された水平同期信号を逓倍して、所定周波数のク
ロック(画素クロック)を再生する1つのPLL回路1
01と、R(レッド)、G(グリーン)、B(ブルー)
の各色の映像信号ごとに設けられたクロック位相調整回
路111、112、113とを備えている。
【0031】各クロック位相調整回路111、112、
113は、各色の映像信号に位相が一致したサンプリン
グクロックを発生するものである。各クロック位相調整
回路111、112、113から発生したサンプリング
クロックは、各色の映像信号をA/D変換するA/D変
換器121、122、123に送られる。
【0032】R映像信号のためのクロック位相調整回路
111には、フィルタ回路、ビデオアンプ回路などを通
過した後、A/D変換器121に入力される直前のR映
像信号、同期分離された水平同期信号およびPLL回路
101の出力が入力する。G映像信号のためのクロック
位相調整回路112には、A/D変換器122に入力さ
れる直前のG映像信号、同期分離された水平同期信号お
よびPLL回路101の出力が入力する。B映像信号の
ためのクロック位相調整回路113には、A/D変換器
123に入力される直前のB映像信号、同期分離された
水平同期信号およびPLL回路101の出力が入力す
る。
【0033】各クロック位相調整回路111、112、
113は、図7に示すように、図1の映像信号位相回路
2と同じ構成の映像信号位相回路102、図1の位相差
検出回路3と同じ構成の位相差検出回路103および図
1のクロック設定回路4と同じ構成のクロック設定回路
104から構成されている。そして、PLL回路101
の出力は位相差検出回路103に入力している。したが
って、各色の映像信号に対するサンプリングクロック
は、独立して別々にかつ図1のサンプリングクロック発
生回路と同じ動作によって発生する。このため、各色の
映像信号に対するサンプリングクロックの位相が、対応
する色映像信号の位相と一致するので、モニタ画面上で
各色の映像信号の画素の位置がずれて表示されるといっ
たことがなくなる。
【0034】
【発明の効果】この発明によれば、水平同期信号から得
られた基準クロックの位相を映像信号の位相に一致させ
るための調整を自動的にかつ正確に行うことができる。
したがって、従来において、サンプリングクロックの周
波数が異なる映像信号を入力する毎に、シンクロスコー
プの信号やモニタの映像を見ながらマニュアル操作で行
なわれていた基準クロックの位相調整が不要となり、操
作者の負担が軽減する。また、入力された映像信号と位
相が正確に一致したサンプリングクロックを発生できる
ため、常に最適な状態での映像信号のA/D変換を行な
うことができる。
【図面の簡単な説明】
【図1】図1は、サンプリングクロック発生回路の構成
を示す電気ブロック図である。
【図2】図2は、図1のサンプリングクロック発生回路
の入出力信号を示すタイムチャートである。
【図3】図3は、図1のサンプリングクロック発生回路
の位相差検出回路の詳細な構成を示す電気ブロック図で
ある。
【図4】図4は、位相差検出回路の各部の信号を示すタ
イムチャートである。
【図5】図5は、図1のサンプリングクロック発生回路
のクロック設定回路の詳細な構成を示す電気ブロック図
である。
【図6】R、G、B映像信号のサンプリングクロック発
生回路の構成を示す電気ブロック図である。
【図7】図6のクロック位相調整回路の詳細な構成を示
す電気ブロック図である。
【図8】従来例を示す電気ブロック図である。
【符号の説明】
1 PLL回路 2 映像信号位相検出回路 3 位相差検出回路 4 クロック設定回路 5 A/D変換器 101 PLL回路 102 映像信号位相検出回路 103 位相差検出回路 104 クロック設定回路 111、112、113 クロック位相調整回路 121、122、123 A/D変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇和 伸明 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 水平同期信号を逓倍する回路を有し、映
    像像信号をA/D変換するための基準クロックを発生す
    る基準クロック発生回路、 映像信号の振幅の極大値または極小値を検出することに
    より、映像信号をサンプリングすべき位相を示す映像位
    相信号を出力する映像信号位相検出回路、 映像信号位相検出回路から出力される映像位相信号に基
    づいて、基準クロックと映像信号との位相差を検出する
    位相差検出回路、ならびに位相差検出回路によって検出
    された位相差に基づいて、映像信号と基準クロックとの
    位相が一致するように、基準クロックの位相を調整する
    位相調整回路、 を備えているサンプリングクロック発生回路。
JP5095369A 1993-03-29 1993-03-29 サンプリングクロック発生回路 Pending JPH06282349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5095369A JPH06282349A (ja) 1993-03-29 1993-03-29 サンプリングクロック発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5095369A JPH06282349A (ja) 1993-03-29 1993-03-29 サンプリングクロック発生回路

Publications (1)

Publication Number Publication Date
JPH06282349A true JPH06282349A (ja) 1994-10-07

Family

ID=14135718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5095369A Pending JPH06282349A (ja) 1993-03-29 1993-03-29 サンプリングクロック発生回路

Country Status (1)

Country Link
JP (1) JPH06282349A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936678A (en) * 1995-06-16 1999-08-10 Seiko Epson Corporation Video signal processing device, information processing system, and video signal processing method
US6115075A (en) * 1996-02-22 2000-09-05 Seiko Epson Corporation Method and apparatus for adjusting dot clock signal
US8542067B2 (en) 2008-09-29 2013-09-24 Fujitsu Ten Limited Oscillation circuit and image display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936678A (en) * 1995-06-16 1999-08-10 Seiko Epson Corporation Video signal processing device, information processing system, and video signal processing method
US6115075A (en) * 1996-02-22 2000-09-05 Seiko Epson Corporation Method and apparatus for adjusting dot clock signal
US6304296B1 (en) 1996-02-22 2001-10-16 Seiko Epson Corporation Method and apparatus for adjusting dot clock signal
US6731343B2 (en) 1996-02-22 2004-05-04 Seiko Epson Corporation Method and apparatus for adjusting dot clock signal
US7319464B2 (en) 1996-02-22 2008-01-15 Seiko Epson Corporation Method and apparatus for adjusting dot clock signal
US8542067B2 (en) 2008-09-29 2013-09-24 Fujitsu Ten Limited Oscillation circuit and image display device

Similar Documents

Publication Publication Date Title
JPH06282349A (ja) サンプリングクロック発生回路
JP2004254007A (ja) ジッタ・キャンセルの方法および装置
JP2988042B2 (ja) ドットクロック再生回路
JPH07255020A (ja) ビデオ・フィードバック整合回路およびその方法
JP3338188B2 (ja) スーパーインポーズ回路
JP2898084B2 (ja) 画像圧縮処理装置
US5978038A (en) Image information processing apparatus using single phase-locked loop
JPH08275074A (ja) デジタル・クロック発生装置
JP3382453B2 (ja) 映像信号処理装置
JPH0316076B2 (ja)
JP2885794B2 (ja) 速度変調用信号発生回路
KR0132889B1 (ko) 비데오 칼라바 발생방법과 그 장치
JP2793726B2 (ja) 水平同期信号検出装置
JPH0754965B2 (ja) 水平同期再生装置
JPS6129290A (ja) クロツク信号発生回路
JP2003087602A (ja) 映像信号処理回路
JPH05252438A (ja) 映像信号サンプリング制御回路
JPH0552110B2 (ja)
JPH03102974A (ja) 映像信号処理装置
JPH06169409A (ja) テレビジョン信号処理装置
JPH09261687A (ja) 映像信号サンプリングレート変換装置
JPH04328967A (ja) 画像処理システムにおけるサンプリング位相調整装置
JP2006109066A (ja) 映像信号処理回路
JPS6018079A (ja) サンプリングパルス発生回路
JPS63141464A (ja) リンギング軽減装置