JP2728570B2 - マトリクス表示装置 - Google Patents
マトリクス表示装置Info
- Publication number
- JP2728570B2 JP2728570B2 JP3038366A JP3836691A JP2728570B2 JP 2728570 B2 JP2728570 B2 JP 2728570B2 JP 3038366 A JP3038366 A JP 3038366A JP 3836691 A JP3836691 A JP 3836691A JP 2728570 B2 JP2728570 B2 JP 2728570B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- dot clock
- latch
- delay time
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タなどから送られてくる陰極線管（以下、ＣＲＴと略称
する）用の映像信号の画像を、ドットマトリクス形の表
示パネルで再生するようにしたマトリクス表示装置に関
する。
タなどから送られてくる陰極線管（以下、ＣＲＴと略称
する）用の映像信号の画像を、ドットマトリクス形の表
示パネルで再生するようにしたマトリクス表示装置に関
する。
【０００２】
【従来の技術】パーソナルコンピュータなどから送られ
てくるＣＲＴ用の映像信号の画像を、ドットマトリクス
形の表示パネルで再生するようにした従来の液晶表示装
置においては、映像信号と平行して送られてくる水平同
期信号および垂直同期信号に基づき、映像信号と同じ周
期で、かつ、その映像信号に同期したドットクロックつ
まり表示パネルに配列される各画素に対応するクロック
を生成し、そのドットクロックで映像信号をラッチする
データラッチ部が設けられ、ここでラッチした映像信号
を一旦、メモリに格納してから表示パネルで表示するよ
うに構成されている。
てくるＣＲＴ用の映像信号の画像を、ドットマトリクス
形の表示パネルで再生するようにした従来の液晶表示装
置においては、映像信号と平行して送られてくる水平同
期信号および垂直同期信号に基づき、映像信号と同じ周
期で、かつ、その映像信号に同期したドットクロックつ
まり表示パネルに配列される各画素に対応するクロック
を生成し、そのドットクロックで映像信号をラッチする
データラッチ部が設けられ、ここでラッチした映像信号
を一旦、メモリに格納してから表示パネルで表示するよ
うに構成されている。
【０００３】このように、液晶表示装置内で生成したド
ットクロックに基づき、送られてくる映像信号をラッチ
するようにしているので、ドットクロックと映像信号と
の間に位相のずれが生じてしまい、これが再生画像上で
ジッタとなって現れることになる。
ットクロックに基づき、送られてくる映像信号をラッチ
するようにしているので、ドットクロックと映像信号と
の間に位相のずれが生じてしまい、これが再生画像上で
ジッタとなって現れることになる。
【０００４】すなわち、図２に示す映像信号ｇとドット
クロックＡ〜Ｎとの対応関係において、送信されてくる
映像信号ｇをラッチするドットクロックのラッチタイミ
ング、つまりドットクロックの立ち上がりが図２（２）
〜図２（１５）のように様々に異なるものとすると、映
像信号ｇが遷移状態にある期間ｂがラッチタイミングと
なる図２（２）〜図２（５）および図２（１５）の位相
の各ドットクロックＡ〜Ｄ，Ｎの場合には、安定した映
像信号ｇをラッチできないので、表示にちらつきや乱れ
が生じることになる。これに対して、映像信号ｇが安定
状態にある期間ａがラッチタイミングとなる図２（６）
〜図２（１４）の位相の各ドットクロックＥ〜Ｍの場合
には、乱れのない表示を得ることができる。
クロックＡ〜Ｎとの対応関係において、送信されてくる
映像信号ｇをラッチするドットクロックのラッチタイミ
ング、つまりドットクロックの立ち上がりが図２（２）
〜図２（１５）のように様々に異なるものとすると、映
像信号ｇが遷移状態にある期間ｂがラッチタイミングと
なる図２（２）〜図２（５）および図２（１５）の位相
の各ドットクロックＡ〜Ｄ，Ｎの場合には、安定した映
像信号ｇをラッチできないので、表示にちらつきや乱れ
が生じることになる。これに対して、映像信号ｇが安定
状態にある期間ａがラッチタイミングとなる図２（６）
〜図２（１４）の位相の各ドットクロックＥ〜Ｍの場合
には、乱れのない表示を得ることができる。
【０００５】従来の液晶表示装置では、図２（６）〜図
２（１４）に示すドットクロックＥ〜Ｍのタイミングで
画像信号ｇをラッチするために、生成したドットクロッ
クに対して数種類の遅延時間を与えて、図２（２）〜図
２（１５）の各種の位相を持つドットクロックＡ〜Ｎを
作り、これらの中から安定な画像が得られる１つのドッ
トクロックを手動操作で選択するように構成していた。
２（１４）に示すドットクロックＥ〜Ｍのタイミングで
画像信号ｇをラッチするために、生成したドットクロッ
クに対して数種類の遅延時間を与えて、図２（２）〜図
２（１５）の各種の位相を持つドットクロックＡ〜Ｎを
作り、これらの中から安定な画像が得られる１つのドッ
トクロックを手動操作で選択するように構成していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の液晶表示装置では、安定した画像を得るのに、
使用者が画面を見ながら、手動操作によって生成される
数種類の位相のドットクロックの中から画像の安定する
１つのドットクロックを選択する構成であるため、その
調整操作が面倒であるという問題点があった。
た従来の液晶表示装置では、安定した画像を得るのに、
使用者が画面を見ながら、手動操作によって生成される
数種類の位相のドットクロックの中から画像の安定する
１つのドットクロックを選択する構成であるため、その
調整操作が面倒であるという問題点があった。
【０００７】とくに、たとえば数種類のパーソナルコン
ピュータから送られてくる映像信号を選択的に切換えて
入力し、液晶表示装置で表示するような場合には、各パ
ーソナルコンピュータからの映像信号ごとに、上述した
調整操作を使用者が行わなければならなくなり、その操
作が一層面倒なものになる。
ピュータから送られてくる映像信号を選択的に切換えて
入力し、液晶表示装置で表示するような場合には、各パ
ーソナルコンピュータからの映像信号ごとに、上述した
調整操作を使用者が行わなければならなくなり、その操
作が一層面倒なものになる。
【０００８】したがって、本発明の目的は、映像信号の
ラッチタイミングを自動的に最適時点に選択できるマト
リクス表示装置を提供することである。
ラッチタイミングを自動的に最適時点に選択できるマト
リクス表示装置を提供することである。
【０００９】
【課題を解決するための手段】本発明は、陰極線管用の
映像信号と共に入力されてくる同期信号に基づき、映像
信号と同じ周期でかつ映像信号に同期したドットクロッ
クを生成し、このドットクロックで前記映像信号をラッ
チするデータラッチ装置を有し、このデータラッチ装置
でラッチした映像信号の画像を、画素をマトリクス状に
配列した表示パネルで再生するようにしたマトリクス表
示装置において、前記データラッチ装置は、入力されて
くる同期信号に基づき前記ドットクロックを生成するド
ットクロック生成手段と、前記ドットクロックに対して
数段階に亙って遅延時間の異なる遅延処理を施し、遅延
した１つのドットクロックを前記映像信号をラッチする
ラッチクロックとして選択し出力する遅延時間切換手段
と、入力されてくる映像信号を、前記遅延時間切換手段
によって選択されたドットクロックのタイミングでラッ
チする映像信号ラッチ手段と、この映像信号ラッチ手段
によってラッチされる映像信号を、前後の各期間の相互
間で映像信号が同一となる一定期間ごとに交互に格納す
る２つのメモリと、前記２つのメモリに格納された映像
信号を比較し、これらの映像信号が一致するまで前記遅
延時間切換手段に対して、選択し出力するドットクロッ
クを切換える動作を指令する比較手段とを含むことを特
徴とするマトリクス表示装置である。
映像信号と共に入力されてくる同期信号に基づき、映像
信号と同じ周期でかつ映像信号に同期したドットクロッ
クを生成し、このドットクロックで前記映像信号をラッ
チするデータラッチ装置を有し、このデータラッチ装置
でラッチした映像信号の画像を、画素をマトリクス状に
配列した表示パネルで再生するようにしたマトリクス表
示装置において、前記データラッチ装置は、入力されて
くる同期信号に基づき前記ドットクロックを生成するド
ットクロック生成手段と、前記ドットクロックに対して
数段階に亙って遅延時間の異なる遅延処理を施し、遅延
した１つのドットクロックを前記映像信号をラッチする
ラッチクロックとして選択し出力する遅延時間切換手段
と、入力されてくる映像信号を、前記遅延時間切換手段
によって選択されたドットクロックのタイミングでラッ
チする映像信号ラッチ手段と、この映像信号ラッチ手段
によってラッチされる映像信号を、前後の各期間の相互
間で映像信号が同一となる一定期間ごとに交互に格納す
る２つのメモリと、前記２つのメモリに格納された映像
信号を比較し、これらの映像信号が一致するまで前記遅
延時間切換手段に対して、選択し出力するドットクロッ
クを切換える動作を指令する比較手段とを含むことを特
徴とするマトリクス表示装置である。
【００１０】
【作用】本発明に従えば、映像信号ラッチ手段によって
ラッチされ一定時間ごとに２つのメモリに交互に格納さ
れる映像信号が一致するまで、つまり安定した映像信号
がラッチされるようになるまで、映像信号のラッチタイ
ミングを与えるラッチクロックとして遅延時間切換手段
から映像信号ラッチ手段に入力されるドットクロックの
位相が順次切換えられ、安定した映像信号をラッチでき
るようになった時点で、そのときの位相のドットクロッ
クに固定される。したがって、それ以降は安定した画像
が再生される。
ラッチされ一定時間ごとに２つのメモリに交互に格納さ
れる映像信号が一致するまで、つまり安定した映像信号
がラッチされるようになるまで、映像信号のラッチタイ
ミングを与えるラッチクロックとして遅延時間切換手段
から映像信号ラッチ手段に入力されるドットクロックの
位相が順次切換えられ、安定した映像信号をラッチでき
るようになった時点で、そのときの位相のドットクロッ
クに固定される。したがって、それ以降は安定した画像
が再生される。
【００１１】
【実施例】図１は、本発明のマトリクス表示装置の一実
施例である液晶表示装置の概略的な構成を示すブロック
図である。データラッチ部１は、たとえばパーソナルコ
ンピュータから映像信号入力端子２に送られてくるＣＲ
Ｔ用の映像信号ｇを、その信号の周期で、かつその信号
に同期してラッチする回路部であり、ラッチされた映像
信号ｇは一旦、メモリ４に格納されてから、その映像信
号ｇに応じて表示パネル６が駆動回路５によって駆動さ
れることによって表示パネル６に画像が表示される。
施例である液晶表示装置の概略的な構成を示すブロック
図である。データラッチ部１は、たとえばパーソナルコ
ンピュータから映像信号入力端子２に送られてくるＣＲ
Ｔ用の映像信号ｇを、その信号の周期で、かつその信号
に同期してラッチする回路部であり、ラッチされた映像
信号ｇは一旦、メモリ４に格納されてから、その映像信
号ｇに応じて表示パネル６が駆動回路５によって駆動さ
れることによって表示パネル６に画像が表示される。
【００１２】上記データラッチ部１は、ドットクロック
発振回路７、遅延時間切換回路８、映像信号ラッチ回路
９、切換回路１０、メモリ１１ａ，１１ｂ、比較回路１
２、メモリ切換回路１３などによって構成されている。
発振回路７、遅延時間切換回路８、映像信号ラッチ回路
９、切換回路１０、メモリ１１ａ，１１ｂ、比較回路１
２、メモリ切換回路１３などによって構成されている。
【００１３】すなわち、ドットクロック発振回路７は、
上記映像信号入力端子２に送られてくる映像信号ｇに並
行して同期信号入力端子３に送られてくる水平同期信号
ｈおよび垂直同期信号ｖを取り込み、これらの同期信号
ｈ，ｖに基づき映像信号ｇと同じ周期のドットクロック
ｄを生成する回路である。
上記映像信号入力端子２に送られてくる映像信号ｇに並
行して同期信号入力端子３に送られてくる水平同期信号
ｈおよび垂直同期信号ｖを取り込み、これらの同期信号
ｈ，ｖに基づき映像信号ｇと同じ周期のドットクロック
ｄを生成する回路である。
【００１４】遅延時間切換回路８は、前記ドットクロッ
ク発振回路７から生成される基本のドットクロックｄに
対して、図２（２）〜図２（１５）に示すように数種類
の互いに異なる時間だけ遅延処理を施したドットクロッ
クＡ〜Ｎを択一的に生成して映像信号ラッチ回路９に送
る回路であり、そのドットクロックの選択切換えは、比
較回路１２から送られてくる切換制御信号ｅに基づいて
行われる。
ク発振回路７から生成される基本のドットクロックｄに
対して、図２（２）〜図２（１５）に示すように数種類
の互いに異なる時間だけ遅延処理を施したドットクロッ
クＡ〜Ｎを択一的に生成して映像信号ラッチ回路９に送
る回路であり、そのドットクロックの選択切換えは、比
較回路１２から送られてくる切換制御信号ｅに基づいて
行われる。
【００１５】映像信号ラッチ回路９は、パーソナルコン
ピュータなどから映像信号入力端子２に送られてくる図
２（１）に示すＣＲＴ用の映像信号ｇを、前記遅延時間
切換回路８から送られてくるドットクロックの立ち上が
りのタイミングでラッチする回路であり、ラッチされた
映像信号ｇは上述したメモリ４と、データラッチ部１の
切換回路１０とに送られる。
ピュータなどから映像信号入力端子２に送られてくる図
２（１）に示すＣＲＴ用の映像信号ｇを、前記遅延時間
切換回路８から送られてくるドットクロックの立ち上が
りのタイミングでラッチする回路であり、ラッチされた
映像信号ｇは上述したメモリ４と、データラッチ部１の
切換回路１０とに送られる。
【００１６】前記切換回路１０は、前記映像信号ラッチ
回路９によってラッチされる映像信号ｇを、予め定めた
一定期間たとえば１フレームごとに、次段の２つのメモ
リ１１ａ、１１ｂに交互に振り分けて与え格納させるた
めの回路であり、その切換えはメモリ切換回路１３から
与えられる切換タイミング信号ｆによって制御される。
回路９によってラッチされる映像信号ｇを、予め定めた
一定期間たとえば１フレームごとに、次段の２つのメモ
リ１１ａ、１１ｂに交互に振り分けて与え格納させるた
めの回路であり、その切換えはメモリ切換回路１３から
与えられる切換タイミング信号ｆによって制御される。
【００１７】比較回路１２は、１フレームの期間にラッ
チされた映像信号ｇを格納するメモリ１１ａのデータ
と、次の１フレームの期間にラッチされた映像信号ｇを
格納するもう１つのメモリ１１ｂのデータとを比較し、
これらが一致しないときに遅延時間切換信号ｅを出力し
て遅延時間切換回路８に与える回路である。
チされた映像信号ｇを格納するメモリ１１ａのデータ
と、次の１フレームの期間にラッチされた映像信号ｇを
格納するもう１つのメモリ１１ｂのデータとを比較し、
これらが一致しないときに遅延時間切換信号ｅを出力し
て遅延時間切換回路８に与える回路である。
【００１８】メモリ切換回路１３は、パーソナルコンピ
ュータなどから同期信号入力端子３に入力されてくる同
期信号ｈ，ｖに基づき、ラッチされた映像信号ｇを前記
切換回路１０がメモリ１１ａ，１１ｂに切換え供給する
切換タイミングを指示する切換タイミング信号ｆを生成
し、これを切換回路１０に与える回路である。
ュータなどから同期信号入力端子３に入力されてくる同
期信号ｈ，ｖに基づき、ラッチされた映像信号ｇを前記
切換回路１０がメモリ１１ａ，１１ｂに切換え供給する
切換タイミングを指示する切換タイミング信号ｆを生成
し、これを切換回路１０に与える回路である。
【００１９】図３は、データラッチ部１の動作を説明す
るフローチャートである。図２および図３を参照して、
上記液晶表示装置におけるデータラッチ部１の動作につ
いて説明する。ステップｓ１では、パーソナルコンピュ
ータなどからＣＲＴ用映像信号ｇと並行して同期信号入
力端子３に入力されてくる同期信号ｈ，ｖに基づき、ド
ットクロック発振回路７において、映像信号ｇと同じ周
期で、かつその映像信号ｇに同期したある位相の基本ド
ットクロックｄが生成される。
るフローチャートである。図２および図３を参照して、
上記液晶表示装置におけるデータラッチ部１の動作につ
いて説明する。ステップｓ１では、パーソナルコンピュ
ータなどからＣＲＴ用映像信号ｇと並行して同期信号入
力端子３に入力されてくる同期信号ｈ，ｖに基づき、ド
ットクロック発振回路７において、映像信号ｇと同じ周
期で、かつその映像信号ｇに同期したある位相の基本ド
ットクロックｄが生成される。
【００２０】ステップｓ２では、次段の遅延時間切換回
路８において、比較回路１２から遅延時間切換信号ｅが
与えられるたびに、映像信号ラッチ回路９に与えるラッ
チクロックとして、ドットクロック発振回路７で生成さ
れた基本ドットクロックｄに対して、予め定めた単位遅
延時間の整数倍だけ図２（２）〜図２（１５）に示すよ
うに位相を段階的に遅らせた複数種類のドットクロック
Ａ〜Ｎの中から、遅延の度合いが段階的に異なるように
１つのドットクロックが順次切換え選択される。
路８において、比較回路１２から遅延時間切換信号ｅが
与えられるたびに、映像信号ラッチ回路９に与えるラッ
チクロックとして、ドットクロック発振回路７で生成さ
れた基本ドットクロックｄに対して、予め定めた単位遅
延時間の整数倍だけ図２（２）〜図２（１５）に示すよ
うに位相を段階的に遅らせた複数種類のドットクロック
Ａ〜Ｎの中から、遅延の度合いが段階的に異なるように
１つのドットクロックが順次切換え選択される。
【００２１】すなわち、たとえばドットクロックＡがラ
ッチクロックとして映像信号ラッチ回路９に与えられて
いる状態のもとで、比較回路１２から遅延時間切換信号
ｅを受けると、ラッチクロックは次に遅延の度合いの大
きい図２（３）のドットクロックＢに切換えられ、この
状態で比較回路１２からさらに遅延時間切換信号ｅを受
けると、ラッチクロックは次に遅延の度合いの大きい図
２（４）のドットクロックＣへと切換えられるというよ
うに、遅延時間切換信号ｅが与えられるたびに、ドット
クロックが順次切換えられる。
ッチクロックとして映像信号ラッチ回路９に与えられて
いる状態のもとで、比較回路１２から遅延時間切換信号
ｅを受けると、ラッチクロックは次に遅延の度合いの大
きい図２（３）のドットクロックＢに切換えられ、この
状態で比較回路１２からさらに遅延時間切換信号ｅを受
けると、ラッチクロックは次に遅延の度合いの大きい図
２（４）のドットクロックＣへと切換えられるというよ
うに、遅延時間切換信号ｅが与えられるたびに、ドット
クロックが順次切換えられる。
【００２２】ステップｓ３では、映像信号ラッチ回路９
において、パーソナルコンピュータなどから映像信号入
力端子２に入力されてくる静止画像の映像信号ｇが、ラ
ッチクロックとして遅延時間切換回路８から送られてく
るドットクロックの立ち上がりのタイミングでラッチさ
れ、ラッチされた映像信号ｇは切換回路１０に送られ
る。
において、パーソナルコンピュータなどから映像信号入
力端子２に入力されてくる静止画像の映像信号ｇが、ラ
ッチクロックとして遅延時間切換回路８から送られてく
るドットクロックの立ち上がりのタイミングでラッチさ
れ、ラッチされた映像信号ｇは切換回路１０に送られ
る。
【００２３】ステップｓ４では、切換回路１０によっ
て、ラッチされた映像信号ｇがメモリ切換回路１３から
の切換タイミング信号ｆに応じて、１フレーム期間ごと
に一方のメモリ１１ａと、他方のメモリ１１ｂとに切換
えて送信される。したがって、一方のメモリ１１ａに１
フレームの期間にラッチされた映像信号ｇが格納される
と、他方のメモリ１１ｂには次の１フレームの期間にラ
ッチされた映像信号ｇが格納される。
て、ラッチされた映像信号ｇがメモリ切換回路１３から
の切換タイミング信号ｆに応じて、１フレーム期間ごと
に一方のメモリ１１ａと、他方のメモリ１１ｂとに切換
えて送信される。したがって、一方のメモリ１１ａに１
フレームの期間にラッチされた映像信号ｇが格納される
と、他方のメモリ１１ｂには次の１フレームの期間にラ
ッチされた映像信号ｇが格納される。
【００２４】ステップｓ５では、２つのメモリ１１ａ，
１１ｂに振り分けて格納された各１フレーム分の映像信
号ｇが、次段の比較回路１２によって比較される。ステ
ップｓ６において、これらの各メモリ１１ａ，１１ｂの
格納データが一致していない場合、ステップｓ２に戻
り、比較回路１２から上述した遅延時間切換信号ｅが遅
延時間切換回路８に与えられる。
１１ｂに振り分けて格納された各１フレーム分の映像信
号ｇが、次段の比較回路１２によって比較される。ステ
ップｓ６において、これらの各メモリ１１ａ，１１ｂの
格納データが一致していない場合、ステップｓ２に戻
り、比較回路１２から上述した遅延時間切換信号ｅが遅
延時間切換回路８に与えられる。
【００２５】メモリ１１ａ，１１ｂの格納データが一致
しない場合とは、静止画像の映像信号が不安定な状態に
ある図２（１）に示す遷移状態の期間ｂ内に、遅延時間
切換回路８から映像信号ラッチ回路９にラッチクロック
として与えられるドットクロックの立ち上がり時点、つ
まりラッチタイミングがある場合である。
しない場合とは、静止画像の映像信号が不安定な状態に
ある図２（１）に示す遷移状態の期間ｂ内に、遅延時間
切換回路８から映像信号ラッチ回路９にラッチクロック
として与えられるドットクロックの立ち上がり時点、つ
まりラッチタイミングがある場合である。
【００２６】したがって、遅延時間切換回路８において
ラッチクロックとして切換え選択されるドットクロック
の立ち上がり時点が、映像信号の安定する図２（１）に
示す安定状態の期間ａ内となるまで、２フレーム分の映
像信号ｇがメモリ１１ａ，１１ｂに格納され比較回路１
２で比較されるたびに、比較回路１２から遅延時間切換
信号ｅが出力され、これに応じてラッチクロックとなる
ドットクロックが遅延時間切換回路８において順次切換
えられる。
ラッチクロックとして切換え選択されるドットクロック
の立ち上がり時点が、映像信号の安定する図２（１）に
示す安定状態の期間ａ内となるまで、２フレーム分の映
像信号ｇがメモリ１１ａ，１１ｂに格納され比較回路１
２で比較されるたびに、比較回路１２から遅延時間切換
信号ｅが出力され、これに応じてラッチクロックとなる
ドットクロックが遅延時間切換回路８において順次切換
えられる。
【００２７】上記動作によって、ラッチクロックとし
て、図２（６）〜図２（１４）に示すように、立ち上が
り時点が映像信号ｇの安定状態期間ａ内となるドットク
ロックＥ〜Ｍが遅延時間切換回路８で切換え選択される
状態に至ると、２つのメモリ１１ａ，１１ｂの格納デー
タが一致することになり、これ以降、比較回路１２から
は遅延時間切換信号ｅは出力されず、映像信号ラッチ回
路９では常に映像信号ｇの安定した期間ａ内でラッチが
行われる。したがって、このラッチされた映像信号ｇを
メモリ４で一旦格納し、その映像信号ｇに応じて駆動回
路５で駆動される表示パネル６には、これ以降、安定し
た画像が再生されることになる。
て、図２（６）〜図２（１４）に示すように、立ち上が
り時点が映像信号ｇの安定状態期間ａ内となるドットク
ロックＥ〜Ｍが遅延時間切換回路８で切換え選択される
状態に至ると、２つのメモリ１１ａ，１１ｂの格納デー
タが一致することになり、これ以降、比較回路１２から
は遅延時間切換信号ｅは出力されず、映像信号ラッチ回
路９では常に映像信号ｇの安定した期間ａ内でラッチが
行われる。したがって、このラッチされた映像信号ｇを
メモリ４で一旦格納し、その映像信号ｇに応じて駆動回
路５で駆動される表示パネル６には、これ以降、安定し
た画像が再生されることになる。
【００２８】なお、上記実施例では、各メモリ１１ａ，
１１ｂに格納する映像信号ｇの期間を１フレームとした
が、たとえば図４に示すような縦縞模様を表示する静止
画像の映像信号ｇの場合には、隣接する上下２つの走査
ライン間で、映像信号ｇは同じになるので、この場合に
は１水平期間を各メモリ１１ａ，１１ｂに格納する映像
信号ｇの期間として、それらの格納データを比較しても
同様にラッチされる映像信号ｇの安定状態を確認でき
る。
１１ｂに格納する映像信号ｇの期間を１フレームとした
が、たとえば図４に示すような縦縞模様を表示する静止
画像の映像信号ｇの場合には、隣接する上下２つの走査
ライン間で、映像信号ｇは同じになるので、この場合に
は１水平期間を各メモリ１１ａ，１１ｂに格納する映像
信号ｇの期間として、それらの格納データを比較しても
同様にラッチされる映像信号ｇの安定状態を確認でき
る。
【００２９】また、上記実施例では、液晶表示装置の場
合について説明したが、これに限らず、容量性フラット
マトリクスディスプレイやプラズマディスプレイなどの
他のマトリクス表示装置にも同様に適用できる。
合について説明したが、これに限らず、容量性フラット
マトリクスディスプレイやプラズマディスプレイなどの
他のマトリクス表示装置にも同様に適用できる。
【００３０】
【発明の効果】以上のように、本発明のマトリクス表示
装置によれば、映像信号ラッチ手段によってラッチされ
一定時間ごとに２つのメモリに交互に格納される映像信
号を比較手段で比較し、これらの映像信号が一致するま
で、比較手段から遅延時間切換手段に対して、位相の異
なるドットクロックを順次切換えラッチクロックとして
映像信号ラッチ手段に与える動作を指令するようにして
いるので、安定状態にある映像信号をラッチできるよう
にドットクロックの位相を自動的に調整して安定した画
像を再生できる。
装置によれば、映像信号ラッチ手段によってラッチされ
一定時間ごとに２つのメモリに交互に格納される映像信
号を比較手段で比較し、これらの映像信号が一致するま
で、比較手段から遅延時間切換手段に対して、位相の異
なるドットクロックを順次切換えラッチクロックとして
映像信号ラッチ手段に与える動作を指令するようにして
いるので、安定状態にある映像信号をラッチできるよう
にドットクロックの位相を自動的に調整して安定した画
像を再生できる。
【図１】本発明の一実施例である液晶表示装置の概略的
な構成を示すブロック図である。
な構成を示すブロック図である。
【図２】映像信号とその映像信号をラッチするラッチク
ロックとなる複数の遅延処理されたドットクロックとの
対応関係を示す波形図である。
ロックとなる複数の遅延処理されたドットクロックとの
対応関係を示す波形図である。
【図３】ラッチクロック部１の動作を説明するフローチ
ャートである。
ャートである。
【図４】走査ライン間で同一性を持つ映像信号による静
止画像の画面の一例を示す図である。
止画像の画面の一例を示す図である。
１ データラッチ部 ７ ドットクロック発生回路 ８ 遅延時間切換回路 ９ 映像信号ラッチ回路 １０ 切換回路 １１ａ，１１ｂ メモリ １２ 比較回路 １３ メモリ切換回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/18 Ｇ０９Ｇ 5/18
Claims (1)
- 【請求項１】 陰極線管用の映像信号と共に入力されて
くる同期信号に基づき、映像信号と同じ周期でかつ映像
信号に同期したドットクロックを生成し、このドットク
ロックで前記映像信号をラッチするデータラッチ装置を
有し、このデータラッチ装置でラッチした映像信号の画
像を、画素をマトリクス状に配列した表示パネルで再生
するようにしたマトリクス表示装置において、前記デー
タラッチ装置は、入力されてくる同期信号に基づき前記
ドットクロックを生成するドットクロック生成手段と、
前記ドットクロックに対して数段階に亙って遅延時間の
異なる遅延処理を施し、遅延した１つのドットクロック
を前記映像信号をラッチするラッチクロックとして選択
し出力する遅延時間切換手段と、入力されてくる映像信
号を、前記遅延時間切換手段によって選択されたドット
クロックのタイミングでラッチする映像信号ラッチ手段
と、この映像信号ラッチ手段によってラッチされる映像
信号を、前後の各期間の相互間で映像信号が同一となる
一定期間ごとに交互に格納する２つのメモリと、前記２
つのメモリに格納された映像信号を比較し、これらの映
像信号が一致するまで前記遅延時間切換手段に対して、
選択し出力するドットクロックを切換える動作を指令す
る比較手段とを含むことを特徴とするマトリクス表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038366A JP2728570B2 (ja) | 1991-03-05 | 1991-03-05 | マトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038366A JP2728570B2 (ja) | 1991-03-05 | 1991-03-05 | マトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04276791A JPH04276791A (ja) | 1992-10-01 |
| JP2728570B2 true JP2728570B2 (ja) | 1998-03-18 |
Family
ID=12523286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038366A Expired - Fee Related JP2728570B2 (ja) | 1991-03-05 | 1991-03-05 | マトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728570B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3622270B2 (ja) * | 1995-06-16 | 2005-02-23 | セイコーエプソン株式会社 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| JP2950261B2 (ja) * | 1996-11-28 | 1999-09-20 | 日本電気株式会社 | 液晶表示装置 |
| CN110599975B (zh) * | 2019-09-04 | 2021-07-06 | Tcl华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
-
1991
- 1991-03-05 JP JP3038366A patent/JP2728570B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04276791A (ja) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616652B2 (ja) | 液晶駆動方法及び液晶表示装置 | |
| US4720708A (en) | Display control device | |
| US5602565A (en) | Method and apparatus for displaying video image | |
| JPS6061796A (ja) | 表示装置 | |
| JP2002215111A (ja) | 映像表示装置 | |
| US5541646A (en) | Display image stabilization apparatus and method of using same | |
| JP2728570B2 (ja) | マトリクス表示装置 | |
| JPH05199481A (ja) | ビデオ信号の位相制御回路 | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| JP2001159887A (ja) | 映像信号処理装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| US6765620B2 (en) | Synchronous signal generation circuit and synchronous signal generation method | |
| JP3036210B2 (ja) | 画像処理回路 | |
| US6670956B2 (en) | Apparatus and method for automatically controlling on-screen display font height | |
| JP2001331157A (ja) | 映像信号変換装置 | |
| JP2601125B2 (ja) | 液晶パネル駆動装置 | |
| JP3756203B2 (ja) | 記憶回路およびフラットパネル駆動回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH10271419A (ja) | 液晶表示装置 | |
| JP2000338926A (ja) | 画像表示装置 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
| JP2004252078A (ja) | 表示パネル駆動装置 | |
| JPH08106266A (ja) | 上下分割表示ディスプレイの制御方法および制御装置 | |
| JP2715179B2 (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |