JPH0496093A - ドットクロック抽出回路 - Google Patents
ドットクロック抽出回路Info
- Publication number
- JPH0496093A JPH0496093A JP2213867A JP21386790A JPH0496093A JP H0496093 A JPH0496093 A JP H0496093A JP 2213867 A JP2213867 A JP 2213867A JP 21386790 A JP21386790 A JP 21386790A JP H0496093 A JPH0496093 A JP H0496093A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dot clock
- circuit
- clock
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims abstract description 5
- 238000000605 extraction Methods 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像処理の過程で行われるアナログＲＧＢ信
号をディジタル化するためのドツトクロック抽出回路に
関する。
号をディジタル化するためのドツトクロック抽出回路に
関する。
従来、パーソナルコンピュータ等のアナログＲＧＢ信号
をディジタル化するには、ディジタルＲＧＢ信号と共に
パーソナルコンピュータから出力されているドツトクロ
ックでサンプリングするか、パーソナルコンピュータの
映像処理部へのクロックを外部から供給し、映像信号自
身をクロックに同期させてサンプリングする方法が用い
られている。
をディジタル化するには、ディジタルＲＧＢ信号と共に
パーソナルコンピュータから出力されているドツトクロ
ックでサンプリングするか、パーソナルコンピュータの
映像処理部へのクロックを外部から供給し、映像信号自
身をクロックに同期させてサンプリングする方法が用い
られている。
上述した従来のアナログＲＧＢ信号をディジタル化する
方法は、ディジタルＲＧＢ信号と共にパーソナルコンピ
ュータから出力されているドツトクロックでサンプリン
グする場合、ディジタルＲＧＢ用ＣＲＴの台数が少ない
ため、やがてはディジタルＲＧＢ信号出力を持つパーソ
ナルコンピュータが少なくなり、ドツトクロックを使用
したアナログＲＧＢ信号のディジタル化が困難になる可
能性があるという問題点がある。
方法は、ディジタルＲＧＢ信号と共にパーソナルコンピ
ュータから出力されているドツトクロックでサンプリン
グする場合、ディジタルＲＧＢ用ＣＲＴの台数が少ない
ため、やがてはディジタルＲＧＢ信号出力を持つパーソ
ナルコンピュータが少なくなり、ドツトクロックを使用
したアナログＲＧＢ信号のディジタル化が困難になる可
能性があるという問題点がある。
また、パーソナルコンピュータの映像処理部へクロック
を外部から供給し、映像信号をクロックに同期させてサ
ンプリングする場合、新たなりロック供給回路が必要に
なるという問題点がある。
を外部から供給し、映像信号をクロックに同期させてサ
ンプリングする場合、新たなりロック供給回路が必要に
なるという問題点がある。
本発明の目的は、パーソナルコンピュータ等カらのドッ
トクロックの出力を使用する必要もなく、また、新たな
りロック供給回路を設け、パーソナルコンピュータの映
像処理部へクロックを外部から供給し、映像信号をクロ
ックに同期させてサンプリングする必要もなく、容易に
アナログＲＧＢ信号をディジタル信号に変換することが
できるドットクロックを抽出する回路を提供することに
ある。
トクロックの出力を使用する必要もなく、また、新たな
りロック供給回路を設け、パーソナルコンピュータの映
像処理部へクロックを外部から供給し、映像信号をクロ
ックに同期させてサンプリングする必要もなく、容易に
アナログＲＧＢ信号をディジタル信号に変換することが
できるドットクロックを抽出する回路を提供することに
ある。
本発明のドツトクロック抽出回路は、
（Ａ）第１のドットクロックを発生するドツトクロック
発生回路、 （Ｂ）前記第１のドツトクロックを１／ｎ周期（ｎは正
の整数）の時間ずつ遅延させ遅延信号として出力する遅
延回路、 （Ｃ）前記遅延回路から出力された遅延信号を、外部か
ら入力された同期信号で保持しラッチ信号として出力す
る保持回路、 （Ｄ）前記保持回路から出力されたラッチ信号から前記
同期信号に同期した信号を選択し第２のドットクロック
として出力する選択回路、 を備えている。
発生回路、 （Ｂ）前記第１のドツトクロックを１／ｎ周期（ｎは正
の整数）の時間ずつ遅延させ遅延信号として出力する遅
延回路、 （Ｃ）前記遅延回路から出力された遅延信号を、外部か
ら入力された同期信号で保持しラッチ信号として出力す
る保持回路、 （Ｄ）前記保持回路から出力されたラッチ信号から前記
同期信号に同期した信号を選択し第２のドットクロック
として出力する選択回路、 を備えている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図に示すドツトクロック抽出回路は、ドツトクロッ
ク（第１のドツトクロック）を発生するドツトクロック
発生回路１、ドツトクロック発生回路１から出力された
ドツトクロックを１／ｎ周期（ｎは正の整数）の時間だ
け順次遅延させた遅延信号１２を出力する遅延回路２、
遅延信号１２を水平同期信号１１でラッチする保持回路
３、ドツトクロックの立ち上りを検出し水平同期信号１
１に同期しているドツトクロック１４を選択する選択回
路４から構成されている。
ク（第１のドツトクロック）を発生するドツトクロック
発生回路１、ドツトクロック発生回路１から出力された
ドツトクロックを１／ｎ周期（ｎは正の整数）の時間だ
け順次遅延させた遅延信号１２を出力する遅延回路２、
遅延信号１２を水平同期信号１１でラッチする保持回路
３、ドツトクロックの立ち上りを検出し水平同期信号１
１に同期しているドツトクロック１４を選択する選択回
路４から構成されている。
次に、動作を説明する。
第１図において、ドツトクロック発生回路１からドツト
クロックが発生する。そして、ドツトクロック発生回路
１から出力されたドツトクロックは遅延回路２に入力さ
れる。ドツトクロックを入力された遅延回路２は、１／
ｎ周期の時間だけ順次遅延された遅延信号１２を出力す
る。遅延回路２から出力された遅延信号１２は保持回路
３に入力され、水平同期信号１１によりラッチされてラ
ッチ信号１３として選択回路４に入力される。
クロックが発生する。そして、ドツトクロック発生回路
１から出力されたドツトクロックは遅延回路２に入力さ
れる。ドツトクロックを入力された遅延回路２は、１／
ｎ周期の時間だけ順次遅延された遅延信号１２を出力す
る。遅延回路２から出力された遅延信号１２は保持回路
３に入力され、水平同期信号１１によりラッチされてラ
ッチ信号１３として選択回路４に入力される。
選択回路４は、ドットクロックの立ち上りを検出し、水
平同期信号１１に同期しているドツトクロック１４を選
択し出力する。
平同期信号１１に同期しているドツトクロック１４を選
択し出力する。
上記のようにして抽出されたドツトクロック１４をＡ／
Ｄ変換器５に入力することにより、Ａ／Ｄ変換器５に入
力されたアナログＲＧＢ信号１５はディジタルＲＧＢ信
号１６に変換される。
Ｄ変換器５に入力することにより、Ａ／Ｄ変換器５に入
力されたアナログＲＧＢ信号１５はディジタルＲＧＢ信
号１６に変換される。
以上説明したように、本発明は、同期信号を使用し、ド
ツトクロックをアナログＲＧＢ信号に同期させることに
より、パーソナルコンピュータ等からのドツトクロック
の出力を使用する必要もなく、また、新たなりロック供
給回路を設け、パーソナルコンピュータの映像処理部へ
クロックを外部から供給し、映像信号をクロックに同期
させてサンプリングする必要もなく、容易にアナログＲ
ＧＢ信号をディジタル信号に変換するためのドツトクロ
ックを得ることができるという効果を有する。
ツトクロックをアナログＲＧＢ信号に同期させることに
より、パーソナルコンピュータ等からのドツトクロック
の出力を使用する必要もなく、また、新たなりロック供
給回路を設け、パーソナルコンピュータの映像処理部へ
クロックを外部から供給し、映像信号をクロックに同期
させてサンプリングする必要もなく、容易にアナログＲ
ＧＢ信号をディジタル信号に変換するためのドツトクロ
ックを得ることができるという効果を有する。
第１図は本発明の一実施例のブロック図である。
１・・・・・・ドツトクロック発生回路、２・旧・・遅
延回路、３・・・・・・保持回路、４・・・・・・選択
回路、５・・・・・・Ａ／Ｄ変換器、１１・・・・・・
水平同期信号、１２・・・・・・遅延信号、１３・旧・
・ラッチ信号、１４・・・・・・ドツトクロック、１５
・・・・・・アナログＲＧＢ信号、１６・・・・・・デ
ィジタルＲＧＢ信号。 代理人 弁理士 内 原 晋
延回路、３・・・・・・保持回路、４・・・・・・選択
回路、５・・・・・・Ａ／Ｄ変換器、１１・・・・・・
水平同期信号、１２・・・・・・遅延信号、１３・旧・
・ラッチ信号、１４・・・・・・ドツトクロック、１５
・・・・・・アナログＲＧＢ信号、１６・・・・・・デ
ィジタルＲＧＢ信号。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 １、（Ａ）第１のドットクロックを発生するドットクロ
ック発生回路、 （Ｂ）前記第１のドットクロックを１／ｎ周期（ｎは正
の整数）の時間ずつ遅延させ遅延信号として出力する遅
延回路、 （Ｃ）前記遅延回路から出力された遅延信号を、外部か
ら入力された同期信号で保持しラッチ信号として出力す
る保持回路、 （Ｄ）前記保持回路から出力されたラッチ信号から前記
同期信号に同期した信号を選択し第２のドットクロック
として出力する選択回 路、 を備えたことを特徴とするドットクロック抽出回路。 ２、請求項１記載のドットクロック抽出回路において、
前記同期信号は水平同期信号であることを特徴とするド
ットクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213867A JPH0496093A (ja) | 1990-08-13 | 1990-08-13 | ドットクロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213867A JPH0496093A (ja) | 1990-08-13 | 1990-08-13 | ドットクロック抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496093A true JPH0496093A (ja) | 1992-03-27 |
Family
ID=16646335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213867A Pending JPH0496093A (ja) | 1990-08-13 | 1990-08-13 | ドットクロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496093A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936678A (en) * | 1995-06-16 | 1999-08-10 | Seiko Epson Corporation | Video signal processing device, information processing system, and video signal processing method |
| US6115075A (en) * | 1996-02-22 | 2000-09-05 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
-
1990
- 1990-08-13 JP JP2213867A patent/JPH0496093A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936678A (en) * | 1995-06-16 | 1999-08-10 | Seiko Epson Corporation | Video signal processing device, information processing system, and video signal processing method |
| US6115075A (en) * | 1996-02-22 | 2000-09-05 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6304296B1 (en) | 1996-02-22 | 2001-10-16 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6731343B2 (en) | 1996-02-22 | 2004-05-04 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US7319464B2 (en) | 1996-02-22 | 2008-01-15 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
| JPH0496093A (ja) | ドットクロック抽出回路 | |
| KR960012017B1 (en) | Screen displaying apparatus for wide television | |
| JPS62188515A (ja) | 画像信号処理用タイミング発生回路 | |
| JPS61288643A (ja) | 内部同期化装置 | |
| JPS613545A (ja) | 標本化回路 | |
| KR890000951B1 (ko) | 아날로그 멀티플렉서를 이용한 자화면용 a/d 변환회로. | |
| JPS59226516A (ja) | 高速並列比較形ａ／ｄ変換用集積回路 | |
| JP2642108B2 (ja) | 同期回路 | |
| JPS57168580A (en) | Picture processor | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JPH09305158A (ja) | ドットクロック発生装置 | |
| KR900004047B1 (ko) | 화상데이터 입력 제어회로 | |
| KR940000980B1 (ko) | 피드포워드방식 티비씨(tbc)의 라이트클럭발생기 | |
| JPS6239756B2 (ja) | ||
| JPH02101873A (ja) | フレーム同期クロック生成回路 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JPH04245728A (ja) | バッファ回路 | |
| KR19980036959A (ko) | 오디오 데이터 발생장치 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH11252406A (ja) | サンプリング周波数変換方法及び回路 | |
| JPS63180278A (ja) | 画素ずれ防止装置 | |
| KR20000009129A (ko) | 고해상도 포맷 변환장치 및 그 방법 | |
| JPH01183975A (ja) | Ｐｌｌ装置 | |
| KR930018465A (ko) | 비디오 메모리의 데이타리드장치 및 방법 |