JPS62188515A - 画像信号処理用タイミング発生回路 - Google Patents
画像信号処理用タイミング発生回路Info
- Publication number
- JPS62188515A JPS62188515A JP61031340A JP3134086A JPS62188515A JP S62188515 A JPS62188515 A JP S62188515A JP 61031340 A JP61031340 A JP 61031340A JP 3134086 A JP3134086 A JP 3134086A JP S62188515 A JPS62188515 A JP S62188515A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock signal
- exclusive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 230000000630 rising effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は画像信号処理用タイミング発生回路、さらに詳
しくは、ビデオカメラ等からの画像信号をフレームメモ
リ等に書き込む際などに画像信号出力側の水平同期信号
と画像信号入力側のクロック信号とを同期させる画像信
号処理用タイミング発生回路に関するものである。
しくは、ビデオカメラ等からの画像信号をフレームメモ
リ等に書き込む際などに画像信号出力側の水平同期信号
と画像信号入力側のクロック信号とを同期させる画像信
号処理用タイミング発生回路に関するものである。
［背景技術１
一般にビデオカメラ等からの画像信号をコンピュータ等
のメモリに書き込んで画像の処理を行なう装置が提供さ
れており、このような装置ではビデオカメラ等の画像信
号出力側の水平同期信号とコンピュータ等の画像信号入
力側のクロック信号との同期をとる必要がある。そこで
画像信号出力側より得られる画像信号から分離された水
平同期信号の立ち上がり（または、立ち下がり）を基準
として画像信号入力端のクロック信号と同期をとろうと
すると、水平同期信号の立ち上がり（または、立ち下が
り）からクロック信号の立ち上がり（または、立ち下が
り）まで最大でクロック信号の１周期分のずれが生じる
ものである。水平同期信号とクロック信号との立ち上が
りタイミングのずれがりａクク信号の１周期分となると
メモリに書き込まれる画像にずれが生じ、画像に揺らぎ
が生じるなどの問題が発生する。
のメモリに書き込んで画像の処理を行なう装置が提供さ
れており、このような装置ではビデオカメラ等の画像信
号出力側の水平同期信号とコンピュータ等の画像信号入
力側のクロック信号との同期をとる必要がある。そこで
画像信号出力側より得られる画像信号から分離された水
平同期信号の立ち上がり（または、立ち下がり）を基準
として画像信号入力端のクロック信号と同期をとろうと
すると、水平同期信号の立ち上がり（または、立ち下が
り）からクロック信号の立ち上がり（または、立ち下が
り）まで最大でクロック信号の１周期分のずれが生じる
ものである。水平同期信号とクロック信号との立ち上が
りタイミングのずれがりａクク信号の１周期分となると
メモリに書き込まれる画像にずれが生じ、画像に揺らぎ
が生じるなどの問題が発生する。
［発明の目的１
本発明は上述の点に鑑みて為されたものであって、その
主な目的とするところは、水平同期信号とクロック信号
とのずれを最大でクロ７２１３号の半周期分とすること
により、画像のずれを４）さくすることができる画像イ
ε号処理用タイミング発生回路を提供することにある。
主な目的とするところは、水平同期信号とクロック信号
とのずれを最大でクロ７２１３号の半周期分とすること
により、画像のずれを４）さくすることができる画像イ
ε号処理用タイミング発生回路を提供することにある。
［発明の開示１
本発明に係る画像信号処理用タイミング発生回路は、一
定周期のクロック信号を発生させる発振回路と、外部同
期信号の立ち上がりと立ち下がりとのいずれか一方で上
記クロック信号のレベルをラッチするラッチ回路と、上
記クロックイ４号とラッチ回路との出力の排他的論理和
を出力する排他的オア回路と、排他的オア回路の出力信
号に基づいて画像信号を処理する各回路のタイミング信
号を発生させるタイミング回路とから構成されて成るこ
とを特徴とするものである。
定周期のクロック信号を発生させる発振回路と、外部同
期信号の立ち上がりと立ち下がりとのいずれか一方で上
記クロック信号のレベルをラッチするラッチ回路と、上
記クロックイ４号とラッチ回路との出力の排他的論理和
を出力する排他的オア回路と、排他的オア回路の出力信
号に基づいて画像信号を処理する各回路のタイミング信
号を発生させるタイミング回路とから構成されて成るこ
とを特徴とするものである。
（実施例）
１’Ｊ、 ｌ：、本発明の実施例を図面に基づいて説明
する。なお、以下の説明では外部同期４３号としてテレ
ビカメラより出力される画像４３号より分離された水平
同期信号を例示する。第１図に示すように、一定周期の
クロック信号を出力する発振回路１と、水平同期４３号
をクロック端子ＣＫへの入力としタロツク信号をデータ
端子りへの入力とするラッチ回路であるＤ７リツプ７０
ツブ回路２と、Ｄ７リツプ７０ツブ回路２の非反転出力
端Ｑからの出力イパ号と発振回路１の出力であるクロッ
ク信号との排他的＠埋和を出力する排他的オア回路３と
、量子化やアナログ−デジタル変換等の画像処理を行な
う回路へのタイミング信号を排他的オア回路３の出力に
基づいて発生させるタイミング回路４とから構成される
。
する。なお、以下の説明では外部同期４３号としてテレ
ビカメラより出力される画像４３号より分離された水平
同期信号を例示する。第１図に示すように、一定周期の
クロック信号を出力する発振回路１と、水平同期４３号
をクロック端子ＣＫへの入力としタロツク信号をデータ
端子りへの入力とするラッチ回路であるＤ７リツプ７０
ツブ回路２と、Ｄ７リツプ７０ツブ回路２の非反転出力
端Ｑからの出力イパ号と発振回路１の出力であるクロッ
ク信号との排他的＠埋和を出力する排他的オア回路３と
、量子化やアナログ−デジタル変換等の画像処理を行な
う回路へのタイミング信号を排他的オア回路３の出力に
基づいて発生させるタイミング回路４とから構成される
。
以下、ｔｊＳ２図に基づいて動作を説明する。ただし、
第２図においてＳ１〜Ｓ、はｆｊＳ１図中の対応する各
部の信号を示す。発振回路１より出力されたクロック信
号ＳＩはＤ７リツプ７０ツブ回路２のデータ端子りと排
他的オア回路３の一方の入力端とに入力される。また水
平同期（、Ｈ号Ｓ２はＤ ７１７ツブ７０ツブ回路２の
クロック端子ＣＫに入力される。
第２図においてＳ１〜Ｓ、はｆｊＳ１図中の対応する各
部の信号を示す。発振回路１より出力されたクロック信
号ＳＩはＤ７リツプ７０ツブ回路２のデータ端子りと排
他的オア回路３の一方の入力端とに入力される。また水
平同期（、Ｈ号Ｓ２はＤ ７１７ツブ７０ツブ回路２の
クロック端子ＣＫに入力される。
これにより、第２図（ａ）〜（ｅ）に示すように、水平
同期信号Ｓ２の立ち上がり時にクロック信号Ｓｌのレベ
ルが′Ｌ“であると、Ｄ７１７ツプ７０ツブ回路２の非
反転出力端ｑのレベルが“Ｌ′となり、逆にクロック信
号Ｓ、のレベルが”Ｈ“であると、Ｄ７リツプ７ｏツブ
回路２の非反転出力ｉＱのレベルが“Ｈ“どなる。つま
り、水平同期信号Ｓ２の立ち上がり時にクロック信号Ｓ
１のレベルがラッチされるのである。排他的オア回路３
にはＤ７リツプ７０ツブ回路２の非反転出力ＩＱからの
出力信号Ｓ、と発振回路１から出力されるりａツクイｉ
Ｔ にｆＳ ＋とが入力されているのであり、水平同期
信号Ｓ２の立ち上がり時には排他的オア回路３の両入力
端がともにその時点でのクロック信号Ｓ、のレベルに等
しくなるから、第２図（ｄ）に示すように、排他的オア
回路３の出力信号Ｓ、は必ず“Ｉ、″どなる。
同期信号Ｓ２の立ち上がり時にクロック信号Ｓｌのレベ
ルが′Ｌ“であると、Ｄ７１７ツプ７０ツブ回路２の非
反転出力端ｑのレベルが“Ｌ′となり、逆にクロック信
号Ｓ、のレベルが”Ｈ“であると、Ｄ７リツプ７ｏツブ
回路２の非反転出力ｉＱのレベルが“Ｈ“どなる。つま
り、水平同期信号Ｓ２の立ち上がり時にクロック信号Ｓ
１のレベルがラッチされるのである。排他的オア回路３
にはＤ７リツプ７０ツブ回路２の非反転出力ＩＱからの
出力信号Ｓ、と発振回路１から出力されるりａツクイｉ
Ｔ にｆＳ ＋とが入力されているのであり、水平同期
信号Ｓ２の立ち上がり時には排他的オア回路３の両入力
端がともにその時点でのクロック信号Ｓ、のレベルに等
しくなるから、第２図（ｄ）に示すように、排他的オア
回路３の出力信号Ｓ、は必ず“Ｉ、″どなる。
一方、この状態からクロック信号が立ち上がるか立ち下
がると、クロック信号Ｓｌの曲のレベルを保持している
Ｄ７リツプ７０ツブ回路２の出力信号Ｓ、とクロック信
号Ｓ１とのレベルが逆松するから、ｊ＠２図（ｄ）に示
すように、排他的オア回路３の出力信号Ｓ４は必ずＨ”
となるのである。すなわち、水平同期信号Ｓ２の立ち上
が９がらクロック信号Ｓ、の半周期以内に必ず排他的オ
ア回路３の出力信号Ｓ、が立ち上がるのであり、以後は
クロック信号Ｓ、に対応して排他的オア回路３の出力信
号Ｓ、が反転を繰り返すのである。このように、水平同
期信号Ｓ２の立ち上がりに対する排他的オア回路３の出
力信号Ｓ、の立ち上がり主での時間のずれが最大でもク
ロック信号Ｓｌの半周期となるのであり、この排他的オ
ア回路３の出力信号Ｓ、に基づいてタイミング回路４で
画像処理回路のタイミングが設定されるから、従来に比
較して画像信号出力側からの同期４６号と画像信号入力
端での同期信号とのずれが小さくなるのであり、同期ず
れによる画像の歪みが小さくなる。なお、上述の例では
水平同期信号Ｓ２の立ち上がりでＤ７リツプ７０ツブ回
路２でのラッチングを行なっているが、水平同期信号Ｓ
２の立ち下がりでラッチングを行なってもよい。
がると、クロック信号Ｓｌの曲のレベルを保持している
Ｄ７リツプ７０ツブ回路２の出力信号Ｓ、とクロック信
号Ｓ１とのレベルが逆松するから、ｊ＠２図（ｄ）に示
すように、排他的オア回路３の出力信号Ｓ４は必ずＨ”
となるのである。すなわち、水平同期信号Ｓ２の立ち上
が９がらクロック信号Ｓ、の半周期以内に必ず排他的オ
ア回路３の出力信号Ｓ、が立ち上がるのであり、以後は
クロック信号Ｓ、に対応して排他的オア回路３の出力信
号Ｓ、が反転を繰り返すのである。このように、水平同
期信号Ｓ２の立ち上がりに対する排他的オア回路３の出
力信号Ｓ、の立ち上がり主での時間のずれが最大でもク
ロック信号Ｓｌの半周期となるのであり、この排他的オ
ア回路３の出力信号Ｓ、に基づいてタイミング回路４で
画像処理回路のタイミングが設定されるから、従来に比
較して画像信号出力側からの同期４６号と画像信号入力
端での同期信号とのずれが小さくなるのであり、同期ず
れによる画像の歪みが小さくなる。なお、上述の例では
水平同期信号Ｓ２の立ち上がりでＤ７リツプ７０ツブ回
路２でのラッチングを行なっているが、水平同期信号Ｓ
２の立ち下がりでラッチングを行なってもよい。
［発明の効果１
本発明は上述のように、一定周期の２０７２４８号を発
生させる発振回路と、外部同期信号の立ち上が９と立ち
下が９とのいずれか一方で上記クロック信号のレベルを
ラッチするラッチ回路と、上記クロック信号とラッチ回
路との出力の排他的論理和を出力する排他的オア回路と
、排他的オア回路の出力信号に基づいてｖ４像信号を処
理する各回路のタイミング信号を発生させるタイミング
回路とから構成されているので、水平同期信号の立ち上
がりまたは立礼下がりに対応して排他的オア回路の出力
信号が立ち上がるまでの時間のずれが最大でもクロック
信号の半周期となるのであり、この排他的オア回路の出
力信号に基づいてタイミング回路で画像処理回路のタイ
ミングを設定することにより、従来に比較して画像信号
出力側からの同期信号と画像信号入力端での同期信号と
の時間的ずれが小さくなるのであり、同期ずれによる画
像の浪みが小さくなるという利点を有する。
生させる発振回路と、外部同期信号の立ち上が９と立ち
下が９とのいずれか一方で上記クロック信号のレベルを
ラッチするラッチ回路と、上記クロック信号とラッチ回
路との出力の排他的論理和を出力する排他的オア回路と
、排他的オア回路の出力信号に基づいてｖ４像信号を処
理する各回路のタイミング信号を発生させるタイミング
回路とから構成されているので、水平同期信号の立ち上
がりまたは立礼下がりに対応して排他的オア回路の出力
信号が立ち上がるまでの時間のずれが最大でもクロック
信号の半周期となるのであり、この排他的オア回路の出
力信号に基づいてタイミング回路で画像処理回路のタイ
ミングを設定することにより、従来に比較して画像信号
出力側からの同期信号と画像信号入力端での同期信号と
の時間的ずれが小さくなるのであり、同期ずれによる画
像の浪みが小さくなるという利点を有する。
第１図は本発明の一実施例を示す回路図、第２図は同上
の各部の信号を示す動作説明図である。 １は発振回路、２はＤ７リツプ７０ツブ回路、３は排他
的オア回路、４はタイミング回路である。
の各部の信号を示す動作説明図である。 １は発振回路、２はＤ７リツプ７０ツブ回路、３は排他
的オア回路、４はタイミング回路である。
Claims (1)
- （１）一定周期のクロック信号を発生させる発振回路と
、外部同期信号の立ち上がりと立ち下がりとのいずれか
一方で上記クロック信号のレベルをラッチするラッチ回
路と、上記クロック信号とラッチ回路との出力の排他的
論理和を出力する排他的オア回路と、排他的オア回路の
出力信号に基づいて画像信号を処理する各回路のタイミ
ング信号を発生させるタイミング回路とから構成されて
成ることを特徴とする画像信号処理用タイミング発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031340A JPS62188515A (ja) | 1986-02-14 | 1986-02-14 | 画像信号処理用タイミング発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031340A JPS62188515A (ja) | 1986-02-14 | 1986-02-14 | 画像信号処理用タイミング発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188515A true JPS62188515A (ja) | 1987-08-18 |
Family
ID=12328508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61031340A Pending JPS62188515A (ja) | 1986-02-14 | 1986-02-14 | 画像信号処理用タイミング発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188515A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572868A (en) * | 1994-02-21 | 1996-11-12 | Aisin Takaoka Co., Ltd. | Exhaust manifold |
| WO2009058995A2 (en) * | 2007-10-31 | 2009-05-07 | Qualcomm Incorporated | Latch structure and self-adjusting pulse generator using the latch |
| US7746137B2 (en) | 2007-08-28 | 2010-06-29 | Qualcomm Incorporated | Sequential circuit element including a single clocked transistor |
| US9564881B2 (en) | 2015-05-22 | 2017-02-07 | Qualcomm Incorporated | Area-efficient metal-programmable pulse latch design |
| US9979394B2 (en) | 2016-02-16 | 2018-05-22 | Qualcomm Incorporated | Pulse-generator |
-
1986
- 1986-02-14 JP JP61031340A patent/JPS62188515A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572868A (en) * | 1994-02-21 | 1996-11-12 | Aisin Takaoka Co., Ltd. | Exhaust manifold |
| US7746137B2 (en) | 2007-08-28 | 2010-06-29 | Qualcomm Incorporated | Sequential circuit element including a single clocked transistor |
| WO2009058995A2 (en) * | 2007-10-31 | 2009-05-07 | Qualcomm Incorporated | Latch structure and self-adjusting pulse generator using the latch |
| WO2009058995A3 (en) * | 2007-10-31 | 2009-10-29 | Qualcomm Incorporated | Latch structure and self-adjusting pulse generator using the latch |
| US7724058B2 (en) | 2007-10-31 | 2010-05-25 | Qualcomm Incorporated | Latch structure and self-adjusting pulse generator using the latch |
| JP2011502443A (ja) * | 2007-10-31 | 2011-01-20 | クゥアルコム・インコーポレイテッド | ラッチ構造及びラッチを用いる自己調整パルス生成器 |
| US9564881B2 (en) | 2015-05-22 | 2017-02-07 | Qualcomm Incorporated | Area-efficient metal-programmable pulse latch design |
| US9979394B2 (en) | 2016-02-16 | 2018-05-22 | Qualcomm Incorporated | Pulse-generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| JPS62188515A (ja) | 画像信号処理用タイミング発生回路 | |
| JPH0218633B2 (ja) | ||
| JP2006191389A (ja) | ビデオカメラ | |
| JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JP3038725B2 (ja) | タイムベースコレクタ | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| JP2722807B2 (ja) | サンプリングクロック発生回路 | |
| JP3080478B2 (ja) | ペデスタルレベル付加装置 | |
| JPS59140559A (ja) | バツフアレジスタ | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH10126595A (ja) | 画像データ処理装置 | |
| JPH0574056A (ja) | 磁気デイスク装置 | |
| JP2748387B2 (ja) | スキャンコンバータ装置 | |
| JPH0773364B2 (ja) | ジツタ補正回路 | |
| KR0181108B1 (ko) | 밀착형 이미지 센서의 구동 클럭 발생회로 | |
| JPH0496093A (ja) | ドットクロック抽出回路 | |
| JP3031554B2 (ja) | 画像処理装置 | |
| JPS63155870A (ja) | 遅延調整方式 | |
| JPS63101919A (ja) | クロツク制御回路 | |
| JPH06334965A (ja) | レート変換装置 | |
| JPH0583652A (ja) | 映像拡大装置 | |
| JP2000244768A (ja) | 映像信号処理回路 |