JP2011502443A - ラッチ構造及びラッチを用いる自己調整パルス生成器 - Google Patents
ラッチ構造及びラッチを用いる自己調整パルス生成器 Download PDFInfo
- Publication number
- JP2011502443A JP2011502443A JP2010532239A JP2010532239A JP2011502443A JP 2011502443 A JP2011502443 A JP 2011502443A JP 2010532239 A JP2010532239 A JP 2010532239A JP 2010532239 A JP2010532239 A JP 2010532239A JP 2011502443 A JP2011502443 A JP 2011502443A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- pulse
- inverter
- output
- pulse generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
- H03K3/356043—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dram (AREA)
- Power Conversion In General (AREA)
Abstract
Description
Claims (24)
- 第1のラッチと、
前記第1のラッチにタイミング信号を供給するように連結されたパルス生成器と
を具備し、
前記パルス生成器は、前記第1のラッチに整合する特性を持つ第2のラッチを含む、
システム。 - 前記パルス生成器は、クロック信号に連結される第1の入力と、前記第2のラッチの出力に連結される第2の入力とを持つANDゲートを更に含み、
前記タイミング信号は、前記ANDゲートの出力に応答する、
請求項1のシステム。 - 前記第1のラッチ及び前記第2のラッチの各々に整合する特性を持つ複数のラッチを更に具備する、請求項1のシステム。
- 前記第1のラッチ及び前記複数のラッチの各々は、パルスラッチである、請求項3のシステム。
- 前記第1のラッチ、前記第2のラッチ及び前記複数のラッチの各々は、第1のトランジスタ、第2のトランジスタ、第1のインバータ及び第2のインバータを含み、
前記第1のインバータは、前記第1のトランジスタに連結され、
前記第2のインバータは、前記第2のトランジスタに連結される、
請求項3のシステム。 - 前記第1のラッチは、前記第1のインバータを介して、前記第1のトランジスタの端子に連結されるデータ線を持ち、
前記データ線は、前記第1のインバータに連結される前記第2のインバータを介して、前記第2のトランジスタの端子に更に連結される、
請求項5のシステム。 - クロック入力に応答するラッチと、
前記クロック入力に連結され、かつ、前記ラッチの出力に連結される、論理回路と
を具備し、
前記論理回路は、前記ラッチのデータ伝播時間に応じて変化するパルス幅を持つ少なくとも1つのパルスを含むパルス出力を供給する、
パルス生成器。 - 前記パルス幅は、インバータ遅延時間と前記ラッチの前記データ伝播時間とを含む遅延時間に関連する、請求項7のパルス生成器。
- 前記論理回路は、ANDへの第1の入力としての前記ラッチの出力と、前記ANDへの第2の入力としての前記クロック入力とに関して、論理AND関数を実行する回路網を含む、請求項8のパルス生成器。
- 前記回路網は、多数のトランジスタと、出力インバータとを含み、
前記出力インバータは、前記パルス出力を供給する、
請求項9のパルス生成器。 - 前記論理回路は、前記パルス出力の生成を選択的に可能にさせるイネーブル入力を更に含む、請求項10のパルス生成器。
- 前記パルス出力は、ラッチデバイスに伝達され、
前記ラッチは、前記ラッチデバイスと同様の特性を持つ、
請求項7のパルス生成器。 - 前記ラッチは、第1のインバータを介して第1のトランジスタの端子に連結され、かつ、前記第1のインバータに連結される第2のインバータを介して第2のトランジスタの端子に連結される、データ線を持つ、請求項7のパルス生成器。
- 第1のトランジスタと、
第2のトランジスタと、
第1のインバータを介して前記第1のトランジスタの端子に連結され、かつ、前記第1のインバータに連結される第2のインバータを介して前記第2のトランジスタの端子に連結される、データ線と
を具備する、ラッチ。 - ラッチされるデータが完全に差動的であるように、前記データが前記データ線を用いて書き込み可能である、請求項14のラッチ。
- パルス生成器の遅延素子においてクロック信号を受け取ることと、
前記パルス生成器からパルスベースラッチへ出力パルス信号を供給することと
を具備し、
前記遅延素子は、前記パルスベースラッチのデータ伝播遅延を追跡するタイミング遅延特性を持つ、
方法。 - 前記パルスベースラッチのデータ伝播遅延は、環境的な要因に基づいて可変であり、
前記遅延素子の前記遅延特性は、前記パルスベースラッチの変動性に実質的に整合する、
請求項16の方法。 - 前記環境的な要因は、製造プロセス、電圧及び温度を含む、請求項17の方法。
- 複数の直列に連結されたパルスベースラッチへ前記出力パルス信号を供給することを更に具備する、請求項17の方法。
- 前記遅延素子の前記タイミング遅延特性は、外部またはフィードバックの制御信号なしに変えられる、請求項17の方法。
- 前記データ伝播時間は、前記パルスベースラッチにおいて書き込みを行うための時間である、請求項16の方法。
- 環境的な要因によって影響される第1の動作条件の間に複数のラッチへ第1のパルス幅を持つパルスを備える第1のパルス信号を供給することと、
第2の環境的な要因によって影響される第2の動作条件の間に前記複数のラッチへ第2のパルス幅を持つパルスを備える第2のパルス信号を供給することと
を具備し、
前記第2のパルス幅は、前記第2の環境的な要因と第1の環境的な要因との間の差に応じて前記第1のパルス幅に関して変化し、
前記第2のパルス幅の変動は、複数の直列に連結されたラッチのうちの少なくとも1つの変動性に実質的に整合する、
方法。 - 前記第2のパルス幅は、外部制御なしに自動的に変えられる、請求項22の方法。
- 前記環境的要因は、温度、電圧または半導体デバイス製造プロセスのうちの1つまたは複数である、請求項22の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/930,915 US7724058B2 (en) | 2007-10-31 | 2007-10-31 | Latch structure and self-adjusting pulse generator using the latch |
US11/930,915 | 2007-10-31 | ||
PCT/US2008/081778 WO2009058995A2 (en) | 2007-10-31 | 2008-10-30 | Latch structure and self-adjusting pulse generator using the latch |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014033260A Division JP5893655B2 (ja) | 2007-10-31 | 2014-02-24 | ラッチ構造及びラッチを用いる自己調整パルス生成器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011502443A true JP2011502443A (ja) | 2011-01-20 |
JP5840363B2 JP5840363B2 (ja) | 2016-01-06 |
Family
ID=40404983
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010532239A Expired - Fee Related JP5840363B2 (ja) | 2007-10-31 | 2008-10-30 | ラッチ構造及びラッチを用いる自己調整パルス生成器 |
JP2014033260A Expired - Fee Related JP5893655B2 (ja) | 2007-10-31 | 2014-02-24 | ラッチ構造及びラッチを用いる自己調整パルス生成器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014033260A Expired - Fee Related JP5893655B2 (ja) | 2007-10-31 | 2014-02-24 | ラッチ構造及びラッチを用いる自己調整パルス生成器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7724058B2 (ja) |
EP (1) | EP2215720B1 (ja) |
JP (2) | JP5840363B2 (ja) |
KR (1) | KR101263268B1 (ja) |
CN (1) | CN101842982B (ja) |
WO (1) | WO2009058995A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011526091A (ja) * | 2008-04-29 | 2011-09-29 | クゥアルコム・インコーポレイテッド | クロック・ゲーティング・システム及び方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7583103B2 (en) * | 2007-03-30 | 2009-09-01 | Altera Corporation | Configurable time borrowing flip-flops |
DE102007027068B3 (de) * | 2007-06-12 | 2008-12-18 | Texas Instruments Deutschland Gmbh | Daten-Pipeline mit großem Abstimmbereich für Taktsignale |
US7746137B2 (en) * | 2007-08-28 | 2010-06-29 | Qualcomm Incorporated | Sequential circuit element including a single clocked transistor |
US8363485B2 (en) * | 2009-09-15 | 2013-01-29 | Qualcomm Incorporated | Delay line that tracks setup time of a latching element over PVT |
TWI478497B (zh) * | 2010-07-20 | 2015-03-21 | Via Tech Inc | 無時脈狀態回歸骨牌邏輯閘以及相關之積體電路與邏輯運算估算方法 |
US8436668B2 (en) * | 2011-01-04 | 2013-05-07 | Oracle International Corporation | Min-time hardended pulse flop |
US8564354B2 (en) * | 2011-08-03 | 2013-10-22 | Qualcomm Incorporated | Circuits and methods for latch-tracking pulse generation |
CN104639124B (zh) * | 2013-11-08 | 2018-07-10 | 联芯科技有限公司 | 提高时序器件输入信号的建立时间和保持时间裕量的方法和电路 |
US9384851B2 (en) * | 2014-02-06 | 2016-07-05 | SK Hynix Inc. | Semiconductor devices and semiconductor systems including the same |
KR102216807B1 (ko) * | 2015-03-25 | 2021-02-19 | 삼성전자주식회사 | 반도체 회로 |
US9564881B2 (en) | 2015-05-22 | 2017-02-07 | Qualcomm Incorporated | Area-efficient metal-programmable pulse latch design |
US9979394B2 (en) * | 2016-02-16 | 2018-05-22 | Qualcomm Incorporated | Pulse-generator |
TWI658697B (zh) * | 2018-08-02 | 2019-05-01 | 崛智科技有限公司 | 資料閂鎖電路及其脈波信號產生器 |
US20240005962A1 (en) * | 2022-07-01 | 2024-01-04 | Intel Corporation | Detecting laser-injected faults |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188515A (ja) * | 1986-02-14 | 1987-08-18 | Matsushita Electric Works Ltd | 画像信号処理用タイミング発生回路 |
JPH02235434A (ja) * | 1989-03-09 | 1990-09-18 | Mitsubishi Electric Corp | 論理回路装置 |
JPH09205360A (ja) * | 1996-01-25 | 1997-08-05 | Sony Corp | 論理回路 |
JPH10190416A (ja) * | 1996-12-24 | 1998-07-21 | Toshiba Corp | フリップフロップ回路 |
JPH10276069A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | データラッチ回路 |
JPH10512112A (ja) * | 1994-12-30 | 1998-11-17 | インテル・コーポレーション | パルス型フリップフロップ回路 |
JP2003133916A (ja) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | パルストリガ型ラッチを用いたデータ処理装置 |
JP2003173361A (ja) * | 2001-12-05 | 2003-06-20 | Seiko Epson Corp | 半導体集積回路のレイアウト設計方法及び装置 |
JP2007053680A (ja) * | 2005-08-19 | 2007-03-01 | Toshiba Corp | 半導体集積回路装置 |
JP2007281756A (ja) * | 2006-04-05 | 2007-10-25 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4768167A (en) * | 1986-09-30 | 1988-08-30 | International Business Machines Corporation | High speed CMOS latch with alternate data storage and test functions |
US5072132A (en) | 1989-06-09 | 1991-12-10 | Digital Equipment Corporation | Vsli latch system and sliver pulse generator with high correlation factor |
JP2831788B2 (ja) * | 1990-03-20 | 1998-12-02 | 富士通株式会社 | フリップフロップ回路 |
US5764089A (en) * | 1995-09-11 | 1998-06-09 | Altera Corporation | Dynamic latching device |
US5825225A (en) * | 1996-02-09 | 1998-10-20 | Intel Corporation | Boosted differential latch |
JPH09232919A (ja) * | 1996-02-23 | 1997-09-05 | Nippon Telegr & Teleph Corp <Ntt> | ラッチ回路およびフリップフロップ回路 |
JP3851375B2 (ja) * | 1996-04-18 | 2006-11-29 | アジレント・テクノロジーズ・インク | インピーダンス測定装置 |
JP3528413B2 (ja) * | 1996-04-19 | 2004-05-17 | ソニー株式会社 | 関数クロック発生回路並びにそれを用いたイネーブル機能付きd型フリップフロップおよび記憶回路 |
US6701339B2 (en) * | 2000-12-08 | 2004-03-02 | Intel Corporation | Pipelined compressor circuit |
US6937079B1 (en) * | 2003-07-28 | 2005-08-30 | University Of Louisiana At Lafayette | Single-transistor-clocked flip-flop |
US7042267B1 (en) * | 2004-05-19 | 2006-05-09 | National Semiconductor Corporation | Gated clock circuit with a substantially increased control signal delay |
US7046066B2 (en) * | 2004-06-15 | 2006-05-16 | Via Telecom Co., Ltd. | Method and/or apparatus for generating a write gated clock signal |
US7256621B2 (en) * | 2005-03-25 | 2007-08-14 | Fujitsu Limited | Keeper circuits having dynamic leakage compensation |
US7746137B2 (en) * | 2007-08-28 | 2010-06-29 | Qualcomm Incorporated | Sequential circuit element including a single clocked transistor |
-
2007
- 2007-10-31 US US11/930,915 patent/US7724058B2/en not_active Expired - Fee Related
-
2008
- 2008-10-30 CN CN2008801143344A patent/CN101842982B/zh active Active
- 2008-10-30 EP EP08843981.5A patent/EP2215720B1/en not_active Not-in-force
- 2008-10-30 JP JP2010532239A patent/JP5840363B2/ja not_active Expired - Fee Related
- 2008-10-30 KR KR1020107011959A patent/KR101263268B1/ko not_active IP Right Cessation
- 2008-10-30 WO PCT/US2008/081778 patent/WO2009058995A2/en active Application Filing
-
2014
- 2014-02-24 JP JP2014033260A patent/JP5893655B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188515A (ja) * | 1986-02-14 | 1987-08-18 | Matsushita Electric Works Ltd | 画像信号処理用タイミング発生回路 |
JPH02235434A (ja) * | 1989-03-09 | 1990-09-18 | Mitsubishi Electric Corp | 論理回路装置 |
JPH10512112A (ja) * | 1994-12-30 | 1998-11-17 | インテル・コーポレーション | パルス型フリップフロップ回路 |
JPH09205360A (ja) * | 1996-01-25 | 1997-08-05 | Sony Corp | 論理回路 |
JPH10190416A (ja) * | 1996-12-24 | 1998-07-21 | Toshiba Corp | フリップフロップ回路 |
JPH10276069A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | データラッチ回路 |
JP2003133916A (ja) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | パルストリガ型ラッチを用いたデータ処理装置 |
JP2003173361A (ja) * | 2001-12-05 | 2003-06-20 | Seiko Epson Corp | 半導体集積回路のレイアウト設計方法及び装置 |
JP2007053680A (ja) * | 2005-08-19 | 2007-03-01 | Toshiba Corp | 半導体集積回路装置 |
JP2007281756A (ja) * | 2006-04-05 | 2007-10-25 | Toshiba Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011526091A (ja) * | 2008-04-29 | 2011-09-29 | クゥアルコム・インコーポレイテッド | クロック・ゲーティング・システム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009058995A2 (en) | 2009-05-07 |
WO2009058995A3 (en) | 2009-10-29 |
US20090108895A1 (en) | 2009-04-30 |
US7724058B2 (en) | 2010-05-25 |
CN101842982B (zh) | 2013-01-02 |
JP2014147074A (ja) | 2014-08-14 |
KR20100086023A (ko) | 2010-07-29 |
JP5893655B2 (ja) | 2016-03-23 |
EP2215720A2 (en) | 2010-08-11 |
EP2215720B1 (en) | 2019-09-18 |
KR101263268B1 (ko) | 2013-05-15 |
CN101842982A (zh) | 2010-09-22 |
JP5840363B2 (ja) | 2016-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5840363B2 (ja) | ラッチ構造及びラッチを用いる自己調整パルス生成器 | |
JP3013714B2 (ja) | 半導体記憶装置 | |
US9412440B1 (en) | Systems and methods of pipelined output latching involving synchronous memory arrays | |
JP3183321B2 (ja) | 半導体記憶装置 | |
KR101209856B1 (ko) | 단일 클록킹된 트랜지스터를 포함하는 순차 회로 엘리먼트 | |
US20130076424A1 (en) | System and method for reducing cross coupling effects | |
US6621316B1 (en) | Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line | |
JPWO2010064338A1 (ja) | 比較器およびa/d変換器 | |
KR20080027048A (ko) | 고속 저전력으로 동작하기 위한 듀얼 엣지 트리거 클록게이트 로직 및 그 방법 | |
JP3420018B2 (ja) | データレシーバ | |
JP2005276408A (ja) | 半導体素子における高電圧の発生回路及びその方法 | |
KR20090059580A (ko) | 고성능 반도체 소자에 채용하기 적합한 플립플롭 회로 | |
JP2009044579A (ja) | クロック生成回路及び電子機器 | |
US7285985B2 (en) | Event-driven logic circuit | |
JP6929812B2 (ja) | 半導体装置及びメモリシステム | |
TW201337941A (zh) | 用於串聯連接的半導體裝置系統中的省電方法 | |
JP4524453B2 (ja) | フリップフロップ回路 | |
KR20060062793A (ko) | 반도체 메모리 소자의 전압 발생 장치 | |
KR20020042096A (ko) | 지연고정루프 회로 | |
JP2013066229A (ja) | デューティ比補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120807 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121005 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130415 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130422 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130515 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140224 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140304 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5840363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |