JP5627305B2

JP5627305B2 - 表示装置

Info

Publication number: JP5627305B2
Application number: JP2010138537A
Authority: JP
Inventors: 政宏船田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2010-06-17
Filing date: 2010-06-17
Publication date: 2014-11-19
Anticipated expiration: 2030-06-17
Also published as: US20140105280A1; US20110310983A1; US8615037B2; JP2012003076A

Description

本発明は、プロジェクタやテレビモニタ等の表示装置に関する。

コンピュータで作成される文書やグラフィックのアナログ映像信号を、表示装置で表示する場合、該アナログ映像信号を量子化するために必要となる量子化クロックや有効映像領域を、コンピュータと表示装置とで一致させることが重要となる。良好な量子化を行うためには、表示装置側で量子化クロックの周波数（以下、量子化周波数という）や量子化クロックの位相（以下、量子化位相という）を最適化することが必要であり、それを自動的に実現する量子化クロック自動調整機能が提案されている。

特許文献１には、以下の量子化クロック自動調整機能を備えた装置が開示されている。この装置では、１フレームの入力映像信号において隣接する１又は２組以上の画素間における映像信号値の差の積算値を取得する処理を各位相に対して実行する。そして、図６に示すように、映像信号値の差の積算値は良い量子化位相では大きく、悪い量子化位相では小さくなるため、取得された映像信号値の差の積算値が最大となるように量子化周波数と量子化位相を調整する。

また、特許文献２には、特許文献１における積算値を取得するために、映像信号値の差の２乗値を積算するようにした量子化クロック自動調整機能を備えた装置が開示されている。

特開平１１−１７７８４７号公報特開２０００−０２０００８号公報

特許文献１にて開示された装置では、図６に示すように、映像信号レベルの変化の傾きが画素ごとに反転する箇所がある程度存在することを前提としており、その箇所が多いほど調整精度が良くなる。しかしながら、映像信号レベルの変化の傾きが画素ごとに反転する箇所がない（少ない）入力映像信号に対しては、図７に示すように、良い量子化位相と悪い量子化位相で映像信号値の差の積算値に差が付かないため、良好な調整が行えない。

また、特許文献２にて開示された装置では、２乗値を演算する回路の規模が大きくなってしまい、コストの増加を招く。

本発明は、２乗値の演算を行うことなく、映像信号レベルの変化の傾きが画素ごとに反転するような箇所がほとんどない映像信号に対しても、良好な量子化クロックを得られるようにした表示装置を提供する。

本発明の一側面としての表示装置は、デジタル映像信号に基づいて駆動され、映像を表示する画像表示素子と、入力されたアナログ映像信号を、量子化位相および量子化周波数に基づいてデジタル映像信号に変換する量子化手段と、デジタル映像信号における互いに隣接した画素間での信号値の差分値を入力値とし、該入力値を出力値に変換する変換手段と、該変換手段からの出力値を、デジタル映像信号の１フレームの全画素にわたって積算して積算評価値を生成する積算手段と、量子化手段における量子化位相を、積算評価値が最大になるように調整する制御手段とを有する。そして、デジタル映像信号のビット数をｎ（２以上）とし、変換手段に対する入力値をｍとしたときの該変換手段からの出力値をａ（ｍ）とし、変換手段が入力値の全域０〜２^ｎ−１をＩ個（２以上）の区間に分けたときの隣り合う区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とするとき、ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉの関係を満足する変換手段への任意の入力値ｋ１，ｋ２，ｋ３が存在し、該入力値ｋ１，ｋ２，ｋ３に対して、該変換手段からの出力値が
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
を満足することを特徴とする。
また、上記制御手段が、量子化手段における量子化周波数を、量子化位相ごとに生成された積算評価値の最小値に対する最大値の比が最大となる周波数に調整する場合でも、上記２つの条件を満足する表示装置は、本発明の他の一側面を構成する。

さらに、本発明の他の一側面としての表示装置は、デジタル映像信号に基づいて駆動され、映像を表示する画像表示素子と、入力されたアナログ映像信号を、量子化位相および量子化周波数に基づいてデジタル映像信号に変換する量子化手段と、デジタル映像信号における互いに隣接した画素間での信号値の差分値を入力値とし、該入力値を出力値に変換する変換手段と、該変換手段からの出力値を、デジタル映像信号の１フレームの全画素にわたって積算して積算評価値を生成する積算手段と、量子化手段における量子化位相を、積算評価値が最大になるように調整する制御手段とを有する。そして、デジタル映像信号のビット数をｎ（２以上）とし、変換手段に対する入力値をｍとしたときの該変換手段からの出力値をａ（ｍ）とし、変換手段が入力値の全域０〜２^ｎ−１をＩ個（２以上）の区間に分けたときの隣り合う区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とするとき、０を含む区間から２^ｎ−１を含む区間までは、ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉ≦２^ｎ−１の関係を満足する変換手段への任意の入力値ｋ１，ｋ２，ｋ３が存在し、該入力値ｋ１，ｋ２，ｋ３に対して、該変換手段からの出力値が
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
を満足し、
また、２^ｎ−１を含む区間よりも入力値が大きい区間では、２^ｎ−１≦ｋ４＜ｍｉ≦ｋ５の関係を満足する変換手段への任意の入力値ｋ４，ｋ５が存在し、該入力値ｋ４，ｋ５に対して、該変換手段からの出力値が
ａ（ｋ５−ｋ４）−ａ（ｋ５−（ｋ４＋１））＜ａ（ｋ４＋１）−ａ（ｋ４）
を満足することを特徴とする。
また、上記制御手段が、量子化手段における量子化周波数を、量子化位相ごとに生成された積算評価値の最小値に対する最大値の比が最大となる周波数に調整する場合でも、上記３つの条件を満足する表示装置は、本発明の他の一側面を構成する。

本発明によれば、２乗値の演算を行うことなく、映像信号レベルの変化の傾きが画素ごとに反転するような箇所がほとんどない映像信号に対しても、良好な量子化クロック（量子化位相および量子化周波数）を自動的に得ることができる。

本発明の実施例１，２に共通する表示装置の構成を示すブロック図。図１の表示装置における重み付け部の入出力関係を示す図。図１の表示装置における映像信号レベルの変化の傾きが画素ごとに反転する箇所が少ない映像信号を入力した場合の積算評価値の演算過程を示す図。実施例１における重み付け部の入出力関係を示す図。実施例２における重み付け部の入出力関係を示す図。映像信号レベルの変化の傾きが画素ごとに反転する箇所が多い入力映像信号の例を示す図。映像信号レベルの変化の傾きが画素ごとに反転する箇所が少ない入力映像信号の例を示す図。

以下、本発明の実施例について図面を参照しながら説明する。

まず、後述する具体的な各実施例の説明に先立って、各実施例に共通する基本事項について説明する。図１には、各実施例に共通する表示装置の構成を示している。制御部（制御手段）１は、メモリ２に格納された各種プログラムやデータに従って表示装置内の各部の動作を制御する。アナログ映像入力端子３には、コンピュータ等の外部機器からのアナログ映像信号が入力される。

量子化部（量子化手段）４は、制御部１により設定される量子化クロックの位相（以下、量子化位相という）および周波数（以下、量子化周波数という）に基づいて、入力されたアナログ映像信号をｎビットのデジタル映像信号へと量子化する。

画像表示部６は、複数の画素を有する画像表示素子とその駆動回路により構成されており、入力されたデジタル映像信号に基づいて画像表示素子を駆動して、該画像表示素子の複数の画素によって映像を表示する。

積算評価値演算部５は、差分値検出部５１と、重み付け部（変換手段）５２と、積算演算部（積算手段）５３とを有する。

差分値検出部５１は、画像表示部６（画像表示素子）において互いに隣接して配置された画素間（以下、隣接画素間という）でのデジタル映像信号値の差分値（絶対値：以下、差分絶対値という）を検出する。隣接画素とは、ある画素と、この画素の例えば左側に隣接して配置された画素の組を意味する。

重み付け部５２は、差分値検出部５１により検出された差分絶対値を入力値とし、該入力値を後述する重み付け演算により出力値に変換する。

積算演算部５３は、重み付け部５２からの出力値を、デジタル映像信号の１フレームの全画素にわたって積算演算して積算評価値を生成する。積算演算部５３で生成された積算評価値は、制御部１に送られる。

ここで、重み付け部５２での重み付け演算について詳しく説明する。重み付け演算は、入力値である差分絶対値の大きさに依存した演算であり、入力値をｍとし、出力値をａ（ｍ）とするとき、以下の２つの条件を満足する特性を有する。

第１の条件は、入力値をＩ（２以上）個の区間に分け、同一区間での出力値ａ（ｍ）の入力値ｍに対する傾きを等しくすることである。第２の条件は、最大区間Ｉに属する任意の入力値ｋに対して、０＜ｍ＜ｋとなる各ｍにおいて、ａ（ｍ）＋ａ（ｋ−ｍ）＜ａ（ｋ）となることである。

これら２つの条件を満足する例を図２に示す。図２の例では、入力値（ｍ）の全域０〜２^ｎ−１を２^ｎ−１を境界として２つの区間に分け、区間０〜２^ｎ−１では出力値の入力値に対する傾きを１とし、区間２^ｎ−１〜２^ｎ−１では出力値の入力値に対する傾きを２としている。なお、ｎは上述したようにアナログ映像信号のビット数である。

積算演算部５３は、前述したように重み付け部５２からの出力値を１フレームの全画素にわたって積算した値を積算評価値として出力する。したがって、水平方向に白と黒が連続して変化する映像信号が入力される場合に積算評価値が最大となる。好ましくは、ＲＧＢチャンネルのそれぞれの積算評価値の合算値を出力するとよいが、ＲＧＢの何れか１つのチャンネルでの積算評価値のみを出力するようにしてもよい。積算演算結果としての積算評価値は、垂直同期信号によりリセットされる。制御部１からの取得要求に対しては、積算評価値演算部５（積算演算部５３）は、前フレームでの積算評価値を制御部１に出力する。

次に、制御部１の動作について説明する。まず、量子化位相を自動的に調整するための動作（制御方法）について説明する。前提条件として、量子化周波数は適正値であるものとする。量子化周波数が適正値であれば、映像信号レベルの変化の傾きが画素ごとに反転する箇所が少ない（又はほとんどない）入力映像信号に対しても、良い量子化位相は悪い量子化位相と比べて積算評価値演算部５における積算評価値の演算結果が大きくなる。

この原理について図３を用いて説明する。図３は、映像信号レベルの変化の傾きが画素ごとに反転する箇所が少ない映像信号が入力された場合の積算評価値の算出までの過程を示す。重み付け部５２での重み付け演算は、図２に示した特性例を用いる。

図３において、良い量子化位相では、入力映像信号の安定部分で量子化できているために、差分値検出部５１の出力値が大きくなり、重み付け部５２での出力値の入力値に対する傾きが大きい領域で処理され、積算演算部５３への出力は大きくなる。一方、悪い量子化位相では、入力映像信号の遷移部で量子化しているために、差分検出部５１の出力値は小さい値の連続となり、重み付け部５２での出力値の入力値に対する傾きが小さい領域で処理され、積算演算部５３への出力値は小さくなる。したがって、量子化位相を最適に調整するには、量子化位相ごとの積算評価値を取得し、積算評価値が最大となる量子化位相に設定するように制御すればよい。

次に、量子化周波数を自動的に調整する処理（制御方法）について説明する。量子化周波数が不適正値である場合、量子化位相の設定に関わらず、図３における良い位相状態と悪い位相状態が交互に現れることになる。このため、量子化位相を変更しても、積算評価値の変化は小さいものとなる。したがって、候補となる量子化周波数が決定すれば、以下の順序で制御することで最適な量子化周波数に調整することができる。

まず、第１の候補となる量子化周波数において、量子化位相ごとの積算評価値を取得し、その中から最大値と最小値を求め、積算評価値の最小値に対する最大値の比である最大値／最小値を演算する。次に、他の候補となる量子化周波数においても、同様の処理を行い、最大値／最小値を演算する。最後に、各量子化周波数の中で、最大値／最小値が最大となった量子化周波数を求める。この量子化周波数が最適量子化周波数となる。

以上のように表示装置を構成することにより、映像信号レベルの変化の傾きが画素ごとに反転するような箇所が少なかったりほとんどなかったりする映像信号に対しても良好な量子化クロックに自動的に調整することができる。また、該調整を２乗演算を行うことなく、図２に示すような単純な線形演算で行うことができるため、回路規模を簡単かつ小さくすることができる。

次に、本発明の実施例１について説明する。本実施例の表示装置の構成は、先に図１を用いて説明した通りである。

本実施例においては、重み付け部５２の重み付け演算は、上述した２つの条件に加えて、以下の第３の条件を満足する。第３の条件では、入力値の全域０〜２^ｎ−１をＩ個の区間に分けたときの隣り合う区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とする。このとき、第３の条件は、
ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉ
の関係にある重み付け部５２への任意の入力値ｋ１，ｋ２，ｋ３に対して、重み付け部５２からの出力値が以下の関係（条件）を満足することである。
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
すなわち、第３の条件では、入力値が大きい区間ほど、重み付け部５２での出力値の入力値に対する傾きが急に（大きく）なる。
このような第３の条件を第１および第２の条件に加えた重み付け演算の特性の例を、図４に示す。図４では、量子化部４を８ビットとし、２^５の倍数を境界として区間を分け、境界を越えるごとに、重み付け部５２での出力値の入力値に対する傾きが、前区間の２倍になるようにしている。図４（ａ）は入力値と出力値との関係（入出力関係）をグラフとして示し、図４（ｂ）は各区間での出力値の入力値に対する傾きとオフセット量とを示す。

図４に示す重み付け演算の特性を実現するためには、重み付け部５２を以下のような回路構成とすればよい。

区間の特定に関しては、上位３ビットで行うことができる。出力値の入力値に対する傾きは、２のべき乗に設定しているため、区間に依存した量だけ下位５ビットをビットシフト処理させれば実現でき、この処理回路はセレクタ回路のみで簡単に構成できる。オフセットに関しても、区間ごとの固定値を持つだけであるため、この処理回路もセレクタ回路のみで簡単に構成できる。したがって、重み付け演算を行う回路構成としては、出力値の入力値に対する傾きの処理回路の出力とオフセットの処理回路の出力に加算回路を接続すればよい。

本実施例によれば、重み付け部５２において入力値が大きい区間ほど出力値の入力値に対する傾きを急にすることで、良い量子化位相と悪い量子化位相とで積算演算部５３から取得できる積算評価値の差を大きくすることができる。しかも、ノイズの寄与も相対的に低くすることができる。したがって、量子化クロック（量子化位相および量子化周波数）の調整精度を高めることができる。

また、区間数を増やすことで、映像信号レベルの変化量がそれほど大きくない場合でも、良い量子化位相と悪い量子化位相における積算評価値の差が大きくなるため、調整時の映像信号のパターンへの依存度も小さくなる。また、回路規模に関しても、セレクタを中心に構成できるため２乗回路に比べて小さくすることができる。

次に、本発明の実施例２について説明する。本実施例の表示装置の構成は、先に図１を用いて説明した通りである。

本実施例においては、重み付け部５２の重み付け演算は、上述した２つの条件に加えて、以下の第３の条件および第４の条件を満足する。第３の条件では、入力値の全域０〜２^ｎ−１をＩ個の区間に分けたときの隣り合う区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とする。このとき、第３の条件は、０を含む区間から２^ｎ−１を含む区間までは、
ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉ
の関係にある重み付け部５２への任意の入力値ｋ１，ｋ２，ｋ３に対して、重み付け部５２からの出力値が以下の関係（条件）を満足することである。
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
すなわち、第３の条件では、０を含む区間から２^ｎ−１を含む区間では、入力値が大きい区間ほど、重み付け部５２での出力値の入力値に対する傾きが急に（大きく）なる。
さらに、第４の条件は、２^ｎ−１を含む区間よりも入力値が大きい区間では、
２^ｎ−１≦ｋ４＜ｍｉ≦ｋ５
の関係にある重み付け部５２への任意の入力値ｋ４，ｋ５に対して、重み付け部５２からの出力値が以下の関係（条件）を満足することである。
ａ（ｋ５−ｋ４）−ａ（ｋ５−（ｋ４＋１））＜ａ（ｋ４＋１）−ａ（ｋ４）
第４の条件は、２^ｎ−１を含む区間よりも入力値が大きい区間で第３の条件と同じ条件とすると、出力値に対する入力値の傾きが急になり過ぎるため、これを緩和することを目的としている。

これらのような第３および第４の条件を第１および第２の条件に加えた重み付け演算の特性の例を、図５に示す。図５では、量子化部４を８ビットとし、２^５の倍数を境界として区間を分けている。そして、２^７を含む区間までは境界を越えるごとに、重み付け部５２での出力値の入力値に対する傾きが、前区間の２倍になるようにしている。一方、２^７を含む区間よりも入力値が大きい区間では、境界を越えるごとに、重み付け部５２での出力値の入力値に対する傾きが、前区間の１／２倍になるようにしている。

図５（ａ）は入力値と出力値との関係（入出力関係）をグラフとして示し、図５（ｂ）は各区間での出力値の入力値に対する傾きとオフセット量とを示す。

図５に示す重み付け演算の特性を実現するためには、重み付け部５２を以下のような回路構成とすればよい。区間の特定に関しては、実施例１と同様に、上位３ビットで行うことができる。また、傾きの処理回路もオフセットの処理回路も、セレクタ回路のみで簡単に構成できる。さらに、それぞれの処理回路は、図５（ｂ）に示すように、区間６以降で傾きを緩くしているため、実施例１に対して扱うビット数が減少し、必要とされるセレクタ回路数が減少する。

以上のように、本実施例によれば、重み付け部５２において、２^ｎ−１を含む区間までは入力値が大きい区間ほど出力値の入力値に対する傾きを急にし、２^ｎ−１を含む区間よりも入力値が大きい区間では入力値が大きい区間ほど上記傾きを緩くしている。これにより、実施例１に比べて、回路規模をより小さくすることができる。

また、第４の条件を満足することで、映像信号レベルの変化の傾きが画素ごとに反転するような箇所がほとんどない映像に対しても量子化クロック（量子化位相および量子化周波数）の自動調整を行うことが可能である。

さらに、第３の条件を満足することで、映像信号レベルの変化量がそれほど大きくない場合でも、良い量子化位相と悪い量子化位相における積算評価値の差を大きくすることになるため、調整時の映像信号のパターンへの依存度も小さくなる。

以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。

量子化クロックの自動調整機能を有する表示装置を提供できる。

１制御部
４量子化部
５積算評価値演算部
５１差分値検出部
５２重み付け部
５３積算演算部
６画像表示部

Claims

デジタル映像信号に基づいて駆動され、映像を表示する画像表示素子と、
入力されたアナログ映像信号を、量子化位相および量子化周波数に基づいて前記デジタル映像信号に変換する量子化手段と、
前記デジタル映像信号における互いに隣接した画素間での信号値の差分値を入力値とし、該入力値を出力値に変換する変換手段と、
該変換手段からの前記出力値を、前記デジタル映像信号の１フレームの全画素にわたって積算して積算評価値を生成する積算手段と、
前記量子化手段における前記量子化位相を、前記積算評価値が最大になるように調整する制御手段とを有し、
前記デジタル映像信号のビット数をｎ（２以上）とし、前記変換手段に対する前記入力値をｍとしたときの該変換手段からの前記出力値をａ（ｍ）とし、前記変換手段が前記入力値の全域０〜２^ｎ−１をＩ個（２以上）の区間に分けたときの隣り合う前記区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とするとき、ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉの関係を満足する前記変換手段への任意の前記入力値ｋ１，ｋ２，ｋ３が存在し、該入力値ｋ１，ｋ２，ｋ３に対して、該変換手段からの前記出力値が
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
を満足することを特徴とする表示装置。
デジタル映像信号に基づいて駆動され、映像を表示する画像表示素子と、
入力されたアナログ映像信号を、量子化位相および量子化周波数に基づいて前記デジタル映像信号に変換する量子化手段と、
前記デジタル映像信号における互いに隣接した画素間での信号値の差分値を入力値とし、該入力値を出力値に変換する変換手段と、
該変換手段からの前記出力値を、前記デジタル映像信号の１フレームの全画素にわたって積算して積算評価値を生成する積算手段と、
前記量子化手段における前記量子化周波数を、前記量子化位相ごとに生成された前記積算評価値の最小値に対する最大値の比が最大となる周波数に調整する制御手段とを有し、
前記デジタル映像信号のビット数をｎ（２以上）とし、前記変換手段に対する前記入力値をｍとしたときの該変換手段からの前記出力値をａ（ｍ）とし、前記変換手段が前記入力値の全域０〜２^ｎ−１をＩ個（２以上）の区間に分けたときの隣り合う前記区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とするとき、
ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉ
の関係を満足する前記変換手段への任意の前記入力値ｋ１，ｋ２，ｋ３が存在し、該入力値ｋ１，ｋ２，ｋ３に対して、該変換手段からの前記出力値が
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
を満足することを特徴とする表示装置。
デジタル映像信号に基づいて駆動され、映像を表示する画像表示素子と、
入力されたアナログ映像信号を、量子化位相および量子化周波数に基づいて前記デジタル映像信号に変換する量子化手段と、
前記デジタル映像信号における互いに隣接した画素間での信号値の差分値を入力値とし、該入力値を出力値に変換する変換手段と、
該変換手段からの前記出力値を、前記デジタル映像信号の１フレームの全画素にわたって積算して積算評価値を生成する積算手段と、
前記量子化手段における前記量子化位相を、前記積算評価値が最大になるように調整する制御手段とを有し、
前記デジタル映像信号のビット数をｎ（２以上）とし、前記変換手段に対する前記入力値をｍとしたときの該変換手段からの前記出力値をａ（ｍ）とし、前記変換手段が前記入力値の全域０〜２^ｎ−１をＩ個（２以上）の区間に分けたときの隣り合う前記区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とするとき、
０を含む前記区間から２^ｎ−１を含む前記区間までは、
ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉ≦２^ｎ−１
の関係を満足する前記変換手段への任意の前記入力値ｋ１，ｋ２，ｋ３が存在し、該入力値ｋ１，ｋ２，ｋ３に対して、該変換手段からの前記出力値が
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
を満足し、
前記２^ｎ−１を含む区間よりも前記入力値が大きい前記区間では、２^ｎ−１≦ｋ４＜ｍｉ≦ｋ５の関係を満足する前記変換手段への任意の前記入力値ｋ４，ｋ５が存在し、該入力値ｋ４，ｋ５に対して、該変換手段からの前記出力値が
ａ（ｋ５−ｋ４）−ａ（ｋ５−（ｋ４＋１））＜ａ（ｋ４＋１）−ａ（ｋ４）
を満足することを特徴とする表示装置。
デジタル映像信号に基づいて駆動され、映像を表示する画像表示素子と、
入力されたアナログ映像信号を、量子化位相および量子化周波数に基づいて前記デジタル映像信号に変換する量子化手段と、
前記デジタル映像信号における互いに隣接した画素間での信号値の差分値を入力値とし、該入力値を出力値に変換する変換手段と、
該変換手段からの前記出力値を、前記デジタル映像信号の１フレームの全画素にわたって積算して積算評価値を生成する積算手段と、
前記量子化手段における前記量子化周波数を、前記量子化位相ごとに生成された前記積算評価値の最小値に対する最大値の比が最大となる周波数に調整する制御手段とを有し、
前記デジタル映像信号のビット数をｎ（２以上）とし、前記変換手段に対する前記入力値をｍとしたときの該変換手段からの前記出力値をａ（ｍ）とし、前記変換手段が前記入力値の全域０〜２^ｎ−１をＩ個（２以上）の区間に分けたときの隣り合う前記区間の境界値をｍ_ｉ（ｉ＝１，２，…，Ｉ−１）とするとき、
０を含む前記区間から２^ｎ−１を含む前記区間までは、
ｋ１＜ｍ_ｉ−１≦ｋ２＜ｋ３＜ｍ_ｉ≦２^ｎ−１
の関係を満足する前記変換手段への任意の前記入力値ｋ１，ｋ２，ｋ３が存在し、該入力値ｋ１，ｋ２，ｋ３に対して、該変換手段からの前記出力値が
ａ（ｋ１＋１）−ａ（ｋ１）＜ａ（ｋ２＋１）−ａ（ｋ２）
ａ（ｋ２＋１）−ａ（ｋ２）＝ａ（ｋ３＋１）−ａ（ｋ３）
を満足し、
前記２^ｎ−１を含む区間よりも前記入力値が大きい前記区間では、
２^ｎ−１≦ｋ４＜ｍｉ≦ｋ５
の関係を満足する前記変換手段への任意の前記入力値ｋ４，ｋ５が存在し、該入力値ｋ４，ｋ５に対して、該変換手段からの前記出力値が
ａ（ｋ５−ｋ４）−ａ（ｋ５−（ｋ４＋１））＜ａ（ｋ４＋１）−ａ（ｋ４）
を満足することを特徴とする表示装置。