JP2000350167A

JP2000350167A - 映像方式変換用位相調整回路

Info

Publication number: JP2000350167A
Application number: JP11156088A
Authority: JP
Inventors: Takeshi Inoue; 剛井上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-06-03
Filing date: 1999-06-03
Publication date: 2000-12-15

Abstract

(57)【要約】【課題】異なる映像方式における信号変換を位相調整
を適切に行うことにより的確に遂行できる映像方式変換
用位相調整回路を得る。【解決手段】変換処理部２によりＶＧＡ信号から変換
されたＮＴＳＣ信号について、ＮＴＳＣ処理用クロック
により位相制御を行う位相制御装置４を設けるととも
に、位相制御装置４に同期調整回路１０を設け、この同
期調整回路１０にＶＧＡ方式における同期信号を導入す
ることにより、ＶＧＡ信号処理部の信号処理動作を行う
ＶＧＡ処理用クロック信号を生成するためのＶＧＡ位相
制御信号とＮＴＳＣ信号処理部の信号処理動作を行うＮ
ＴＳＣ信号処理用クロック信号を生成するためのＮＴＳ
Ｃ位相制御信号を導出するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ある映像方式の
信号を異なる映像方式に変換するときに必要なクロック
の位相調整回路に関するものである。

【０００２】

【従来の技術】異なる映像信号フォーマットを変換する
ときに、変換前の映像信号に同期を取る必要があり、変
換後の信号もそれに同期させる。このときに同期を取る
には、クロック信号を制御し、位相を合わせる。従来の
位相調整回路は、遅延素子を用いて少しずつ遅延したク
ロックを複数生成し、変換前の映像信号の同期信号を使
用することにより、最も位相の合ったクロックを選択す
る。

【０００３】しかし、この制御では、同期の異なる映像
信号のフォーマットを変換する際に、変換後のデータに
おいて映像の途中で位相制御が行われ、変換後のデータ
が位相が合わなくなるという問題が発生する。

【０００４】あるシステムＡから次のシステムＢへデー
タの受け渡しを行うとき、データの受け取りを正確に行
うために、前データからくる信号の同期信号に受け取る
側のクロックの位相を合わせることによりデータの受け
渡しを実施する。

【０００５】従来の位相制御方式を図７を用いて説明す
る。データの受け取る側のシステムＢにおいて、システ
ムクロックは遅延生成回路に入力され少しずつ遅延させ
たクロックを生成させる。これらクロックはセレクタに
おいて同期信号で選択されることにより位相を制御さ
れ、システムＡからのデータを正確に受け取ることがで
きる。

【０００６】従来例において、映像信号のフォーマット
を変換するシステムに用いる場合、同期信号の周期が異
なるためデータの途中で位相が制御され、映像フォーマ
ット変換後のデータの位相が合わないという問題があ
る。

【０００７】パソコンの映像信号をテレビのＮＴＳＣ信
号に変換するスキャンコンバータを一例として説明す
る。概略図を図８に示す。なお、図８において、スキャ
ンコンバータＳＣのシステムは単独で存在するが、テレ
ビ，パソコンに内蔵されていても同様である。

【０００８】ＶＧＡ信号とＮＴＳＣ信号の方式を図９に
まとめる。図において、Ｈは映像の水平方向のタイミン
グ、Ｖは垂直方向のタイミングを示す。ＶＧＡ信号は、
１枚の映像が走査線５２５本のノンインターレス方式の
信号、ＮＴＳＣ信号は、１枚の映像の走査線５２５本を
奇数ライン，偶数ラインと交互に移すインターレス方式
の信号である。スキャンコンバータＳＣは、パソコンか
らＶＧＡ信号を受け取り、信号フォーマットをＮＴＳＣ
信号に変換してテレビに映す機能を持つものである。

【０００９】データの受け渡しにおいて、位相を調整す
る必要があるがＶＧＡ信号のＨ信号に同期させスキャン
コンバータのクロックを生成すると、スキャンコンバー
タが信号をＮＴＳＣに変換した後、ＮＴＳＣ信号におい
て途中でもう一度位相が変わり、データがずれるという
問題が起る。タイミングチャートを図１０に示す。

【００１０】

【発明が解決しようとする課題】この発明は、異なる映
像方式における信号変換を位相調整を適切に行うことに
より的確に遂行できる映像方式変換用位相調整回路を提
供しようとするものである。

【００１１】

【課題を解決するための手段】第１の発明に係る映像方
式変換用位相調整回路では、第１の映像方式の信号を前
記第１の映像方式と異なる第２の映像方式の信号に変換
する変換処理部を備えたものにおいて、前記第１の映像
方式の信号における同期信号を導入し前記変換処理部に
より前記第１の映像方式の信号に同期して第１の映像方
式の信号を第２の映像方式の信号に変換させるととも
に、前記変換処理部により変換された前記第２の映像方
式の信号について、前記第２の映像方式の信号に対応す
る位相制御を行う位相制御装置を設けたものである。

【００１２】第２の発明に係る映像方式変換用位相調整
回路では、第１の映像方式の信号を処理する第１の信号
処理部と、前記第１の信号処理部からの信号を受けるメ
モリと、前記メモリからの信号を受け前記第１の映像方
式と異なる第２の映像方式の信号として処理する第２の
信号処理部とを有し、前記第１の映像方式の信号を前記
第２の映像方式の信号に変換する変換処理部を備えたも
のにおいて、前記変換処理部により変換された前記第２
の映像方式の信号について、前記第２の映像方式の信号
に対応する位相制御を行う位相制御装置を設けるととも
に、前記位相制御装置に同期調整回路を設け、この同期
調整回路に前記第１の映像方式における同期信号を導入
することにより、前記第１の信号処理部の信号処理動作
を行う第１の信号処理用クロック信号を生成するための
第１の位相制御信号と前記第２の信号処理部の信号処理
動作を行う第２の信号処理用クロック信号を生成するた
めの第２の位相制御信号を導出するようにしたものであ
る。

【００１３】第３の発明に係る映像方式変換用位相調整
回路では、第２の発明において、所定のクロック信号を
受けて少しづつ遅延し異なる位相を持つ複数のクロック
信号を生成する遅延生成回路と、前記同期調整回路から
第１の位相制御信号および第２の位相制御信号を受けて
前記複数のクロック信号から第１の信号処理用クロック
信号および第２の信号処理用クロック信号を選択的に導
出して第１の信号処理部および第２の信号処理部に加え
るセレクタを設けたものである。

【００１４】第４の発明に係る映像方式変換用位相調整
回路では、第３の発明において、所定のクロック信号を
分周器で分周されたクロック信号を前記遅延生成回路に
導入することにより、周波数の異なる映像方式の信号に
も位相制御を行えるようにしたものである。

【００１５】第５の発明に係る映像方式変換用位相調整
回路では、第３または第４の発明において、前記遅延生
成回路に遅延制御信号を加えることにより遅延位相量を
調整するようにしたものである。

【００１６】第６の発明に係る映像方式変換用位相調整
回路では、第５の発明において、前記遅延生成回路に複
数の遅延素子を設け、遅延制御信号によりその作動素子
数を選択することにより遅延位相量を調整するようにし
たものである。

【００１７】

【発明の実施の形態】実施の形態１．この発明による実
施の形態１を図１に示す。図１（ａ）は、この発明によ
る実施の形態１の構成を示すブロック図である。図１
（ｂ）は、位相制御装置の構成を示す詳細ブロック図で
ある。

【００１８】図において、１はパソコン信号出力端子、
ＳＣはスキャンコンバータ、２はスキャンコンバータＳ
Ｃを構成するデータ変換処理部、３はテレビ信号入力端
子、４はスキャンコンバータＳＣを構成する位相制御装
置である。データ変換処理部２は、ＶＧＡ信号処理部
５，メモリ６およびＮＴＳＣ信号処理部７により構成さ
れている。位相制御装置４は、遅延生成回路８，セレク
タ９および同期調整回路１０により構成されている。

【００１９】パソコンの１映像方式であるＶＧＡ信号を
テレビの映像方式であるＮＴＳＣに変換する場合におい
て、ＶＧＡは走査線５２５本，６０Ｈｚのノンインター
レス信号、ＮＴＳＣは走査線５２５本，６０Ｈｚのイン
ターレス信号である。

【００２０】ＶＧＡからＮＴＳＣの変換は、上記のよう
に、ノンインターレスからインターレスへの変換なの
で、走査線の長さを２倍にする変換である。図１におい
て、動作クロックＣＫＬは遅延生成回路８に入力され
る。遅延生成回路８により少しずつ遅延した複数のクロ
ックＣＫＬａはセレクタ９へ入力される。

【００２１】ＶＧＡの同期信号（ＨＤ）１１は、同期調
整回路１０へ入力される。同期調整回路１０において、
ＮＴＳＣはＶＧＡに対し走査線が２倍なので位相調整も
ＶＧＡに対して２回に１回の割合となる。それぞれＶＧ
Ａ位相制御信号１２およびＮＴＳＣ位相制御信号１３を
生成し、セレクタ９へ入力される。

【００２２】ＶＧＡ位相制御信号１２およびＮＴＳＣ位
相制御信号１３は、それぞれ遅延したクロックＣＬＫａ
から位相の合ったクロックを選択し、出力する。これら
の動作により、ＮＴＳＣの信号の途中で位相がずれるこ
となく変換を行うことができる。

【００２３】図１において、スキャンコンバータＳＣに
おけるＶＧＡの入力処理部すなわちＶＧＡ信号処理部５
を動作させるクロックは、パソコンからくるＶＧＡ同期
信号１１により位相制御されたクロックであり、タイミ
ングチャートは従来技術における図３のものと同様であ
る。

【００２４】しかし、映像変換後のＮＴＳＣ処理部７で
は、ＶＧＡ同期信号１１で位相制御を行うと位相がずれ
る問題があるため、同期調整回路１０を用いることによ
り、奇数ライン，偶数ラインに合わせて位相を制御する
信号すなわちＮＴＳＣ位相制御信号１３を生成するので
ある。

【００２５】図３に、位相制御を実施後のクロック波形
を示す。従来の方式では映像信号の途中でクロックの位
相が変化するために映像データにずれが発生するが、図
２に示すように、同期調整回路を使用することによっ
て、位相制御信号を生成することで、フォーマット変換
後のデータに位相比較が起らないようにするのである。

【００２６】映像データを増やす場合においては、図１
０のタイミングチャートに示したように特に問題になら
ないが、ＳＶＧＡ→ＶＧＡ，ＮＴＳＣやＸＧＡ→ＳＶＧ
Ａ，ＶＧＡ，ＮＴＳＣのように、映像のデータ量を減ら
すような変換において有効である。

【００２７】この発明による実施の形態１によれば、第
１の映像方式の信号を処理する第１の信号処理部５と、
第１の信号処理部５からの信号を受けるメモリ６と、メ
モリ６からの信号を受け第１の映像方式と異なる第２の
映像方式の信号として処理する第２の信号処理部７とを
有し、第１の映像方式の信号を第２の映像方式の信号に
変換する変換処理部２を備えたものにおいて、変換処理
部２により変換された第２の映像方式の信号について、
第２の映像方式の信号に対応する位相制御を行う位相制
御装置４を設けるとともに、位相制御装置４に同期調整
回路１０を設け、この同期調整回路１０に第１の映像方
式における同期信号１１を導入することにより、第１の
信号処理部５の信号処理動作を行う第１の信号処理用ク
ロック信号を生成するための第１の位相制御信号１２と
第２の信号処理部７の信号処理動作を行う第２の信号処
理用クロック信号を生成するための第２の位相制御信号
１３を導出するようにし、しかも、所定のクロック信号
を受けて少しづつ遅延し異なる位相を持つ複数のクロッ
ク信号を生成する遅延生成回路８と、同期調整回路１０
から第１の位相制御信号１２および第２の位相制御信号
１３を受けて前記複数のクロック信号から第１の信号処
理用クロック信号および第２の信号処理用クロック信号
を選択的に導出して第１の信号処理部５および第２の信
号処理部７に加えるセレクタ９を設けたので、異なる映
像方式における信号変換について位相調整を適切に行う
ことにより的確に遂行できる映像方式変換用位相調整回
路を得ることができる。

【００２８】実施の形態２．図４に、この発明による実
施の形態２を示す。図において、８は遅延生成回路、９
はセレクタ、１０は同期調整回路、１４は分周器であ
る。遅延生成回路８，セレクタ９，同期調整回路１０は
位相制御装置４（図１）を構成する。

【００２９】分周器１４で分周されたクロックを１へ入
力することにより、周波数の異なる信号に対しても位相
制御を行うことが可能である。同期調整回路１０により
位相制御信号を生成する。

【００３０】周波数の異なるデータを変換するときに、
図４の装置を使用することによりクロックの位相を合わ
せることができる。分周器１４によって分周されたクロ
ックは、実施の形態１と同様に位相制御される。図５
に、タイミングチャートを示す。

【００３１】この発明による実施の形態２によれば、所
定のクロック信号ＣＫＬを分周器１４で分周されたクロ
ック信号を遅延生成回路８に導入することにより、周波
数の異なる映像方式の信号にも位相制御を行えるように
したので、異なる映像方式における信号変換について周
波数および位相調整を適切に行うことにより的確に遂行
できる映像方式変換用位相調整回路を得ることができ
る。

【００３２】実施の形態３．図６に、この発明による実
施の形態３を示す。図６（ａ）は、この発明による実施
の形態３の構成を示すブロック図、図６（ｂ）は、この
発明による実施の形態３における遅延生成回路を示す詳
細ブロック図、図６（ｃ）は、この発明による実施の形
態３におけるクロック信号波形を示す線図である。

【００３３】図において、８は遅延生成回路、９はセレ
クタ、１０は同期調整回路、１５は遅延素子、１６はク
ロック遅延制御回路、１７は遅延制御信号である。遅延
生成回路８，セレクタ９，同期調整回路１０は位相制御
装置４（図１）を構成する。遅延素子１５およびクロッ
ク遅延制御回路１６は、遅延生成回路８を構成する。

【００３４】遅延生成回路８における遅延量を調整する
ことにより、位相制御の精度を調整する。クロック周波
数の異なるデータを変換するときに、図６の装置を使用
することにより、クロックの位相の精度を調整すること
ができる。クロック遅延制御回路１６に加えられる遅延
制御信号１７によって１周期分の遅延クロックから選択
するようにする。図６（ｂ）において、ＣＬＫ５までか
ら位相制御を行うが、変換後の周期が２倍のときはＣＬ
Ｋ１０までから選べるようになる。

【００３５】この発明による実施の形態３によれば、遅
延生成回路８に複数の遅延素子１５を設け、遅延制御信
号１７によってその作動素子数を選択することにより遅
延位相量を調整するようにしたので、異なる映像方式に
おける信号変換について位相調整を一層適切に行うこと
により的確に遂行できる映像方式変換用位相調整回路を
得ることができる。

【００３６】

【発明の効果】第１の発明によれば、第１の映像方式の
信号を前記第１の映像方式と異なる第２の映像方式の信
号に変換する変換処理部を備えたものにおいて、前記第
１の映像方式の信号における同期信号を導入し前記第１
の映像方式の信号に同期して前記変換処理部により第１
の映像方式の信号を第２の映像方式の信号に変換させる
とともに、前記変換処理部により変換された前記第２の
映像方式の信号について、前記第２の映像方式の信号に
対応する位相制御を行う位相制御装置を設けたので、異
なる映像方式における信号変換について位相調整を適切
に行うことにより的確に遂行できる映像方式変換用位相
調整回路を得ることができる。

【００３７】第２の発明によれば、第１の映像方式の信
号を処理する第１の信号処理部と、前記第１の信号処理
部からの信号を受けるメモリと、前記メモリからの信号
を受け前記第１の映像方式と異なる第２の映像方式の信
号として処理する第２の信号処理部とを有し、前記第１
の映像方式の信号を前記第２の映像方式の信号に変換す
る変換処理部を備えたものにおいて、前記変換処理部に
より変換された前記第２の映像方式の信号について、前
記第２の映像方式の信号に対応する位相制御を行う位相
制御装置を設けるとともに、前記位相制御装置に同期調
整回路を設け、この同期調整回路に前記第１の映像方式
における同期信号を導入することにより、前記第１の信
号処理部の信号処理動作を行う第１の信号処理用クロッ
ク信号を生成するための第１の位相制御信号と前記第２
の信号処理部の信号処理動作を行う第２の信号処理用ク
ロック信号を生成するための第２の位相制御信号を導出
するようにしたので、異なる映像方式における信号変換
について位相調整を適切に行うことにより的確に遂行で
きる映像方式変換用位相調整回路を得ることができる。

【００３８】第３の発明によれば、第２の発明におい
て、所定のクロック信号を受けて少しづつ遅延し異なる
位相を持つ複数のクロック信号を生成する遅延生成回路
と、前記同期調整回路から第１の位相制御信号および第
２の位相制御信号を受けて前記複数のクロック信号から
第１の信号処理用クロック信号および第２の信号処理用
クロック信号を選択的に導出して第１の信号処理部およ
び第２の信号処理部に加えるセレクタを設けたので、異
なる映像方式における信号変換について位相調整を適切
に行うことにより的確に遂行できる映像方式変換用位相
調整回路を得ることができる。

【００３９】第４の発明によれば、第３の発明におい
て、所定のクロック信号を分周器で分周されたクロック
信号を前記遅延生成回路に導入することにより、周波数
の異なる映像方式の信号にも位相制御を行えるようにし
たので、異なる映像方式における信号変換について周波
数および位相調整を適切に行うことにより的確に遂行で
きる映像方式変換用位相調整回路を得ることができる。

【００４０】第５の発明によれば、第３または第４の発
明において、前記遅延生成回路に遅延制御信号を加える
ことにより遅延位相量を調整するようにしたので、異な
る映像方式における信号変換について位相調整をより適
切に行うことにより的確に遂行できる映像方式変換用位
相調整回路を得ることができる。

【００４１】第６の発明によれば、第５の発明におい
て、前記遅延生成回路に複数の遅延素子を設け、遅延制
御信号によりその作動素子数を選択することにより遅延
位相量を調整するようにしたので、異なる映像方式にお
ける信号変換について位相調整を一層適切に行うことに
より的確に遂行できる映像方式変換用位相調整回路を得
ることができる。

【図面の簡単な説明】

【図１】この発明による実施の形態１における構成を
示すブロック図である。

【図２】この発明による実施の形態１におけるタイミ
ングチャートを示す図である。

【図３】この発明による実施の形態１におけるクロッ
ク信号を示す波形図である。

【図４】この発明による実施の形態２における構成を
示すブロック図である。

【図５】この発明による実施の形態２におけるタイミ
ングチャートを示す図である。

【図６】この発明による実施の形態３における構成お
よび波形を示すブロック図および線図である。

【図７】従来技術における構成および波形の例を示す
ブロック図および線図である。

【図８】従来技術における構成の例を示すブロック図
である。

【図９】映像信号タイミングを示す線図およびデータ
を示す図である。

【図１０】従来技術におけるタイミングチャートを示
す図である。

【符号の説明】

１パソコン信号出力端子、ＳＣスキャンコンバー
タ、２データ変換処理部、３テレビ信号入力端子、
４位相制御装置、５ＶＧＡ信号処理部、６メモリ、
７ＮＴＳＣ信号処理部、８遅延生成回路、９セレ
クタ、１０同期調整回路、１１ＶＧＡ同期信号、１
２ＶＧＡ位相制御信号、１３ＮＴＳＣ位相制御信
号、１４分周器、１５遅延素子、１６クロック遅
延制御回路、１７遅延制御信号。

Claims

【特許請求の範囲】

【請求項１】第１の映像方式の信号を前記第１の映像
方式と異なる第２の映像方式の信号に変換する変換処理
部を備えたものにおいて、前記第１の映像方式の信号に
おける同期信号を導入し前記第１の映像方式の信号に同
期して前記変換処理部により第１の映像方式の信号を第
２の映像方式の信号に変換させるとともに、前記変換処
理部により変換された前記第２の映像方式の信号につい
て、前記第２の映像方式の信号に対応する位相制御を行
う位相制御装置を設けたことを特徴とする映像方式変換
用位相調整回路。
【請求項２】第１の映像方式の信号を処理する第１の
信号処理部と、前記第１の信号処理部からの信号を受け
るメモリと、前記メモリからの信号を受け前記第１の映
像方式と異なる第２の映像方式の信号として処理する第
２の信号処理部とを有し、前記第１の映像方式の信号を
前記第２の映像方式の信号に変換する変換処理部を備え
たものにおいて、前記変換処理部により変換された前記
第２の映像方式の信号について、前記第２の映像方式の
信号に対応する位相制御を行う位相制御装置を設けると
ともに、前記位相制御装置に同期調整回路を設け、この
同期調整回路に前記第１の映像方式における同期信号を
導入することにより、前記第１の信号処理部の信号処理
動作を行う第１の信号処理用クロック信号を生成するた
めの第１の位相制御信号と前記第２の信号処理部の信号
処理動作を行う第２の信号処理用クロック信号を生成す
るための第２の位相制御信号を導出するようにしたこと
を特徴とする映像方式変換用位相調整回路。
【請求項３】所定のクロック信号を受けて少しづつ遅
延し異なる位相を持つ複数のクロック信号を生成する遅
延生成回路と、前記同期調整回路から第１の位相制御信
号および第２の位相制御信号を受けて前記複数のクロッ
ク信号から第１の信号処理用クロック信号および第２の
信号処理用クロック信号を選択的に導出して第１の信号
処理部および第２の信号処理部に加えるセレクタを設け
たことを特徴とする請求項２に記載の映像方式変換用位
相調整回路。
【請求項４】所定のクロック信号を分周器で分周され
たクロック信号を前記遅延生成回路に導入することによ
り、周波数の異なる映像方式の信号にも位相制御を行え
るようにしたことを特徴とする請求項３に記載の映像方
式変換用位相調整回路。
【請求項５】前記遅延生成回路に遅延制御信号を加え
ることにより遅延位相量を調整するようにしたことを特
徴とする請求項３または請求項４に記載の映像方式変換
用位相調整回路。
【請求項６】前記遅延生成回路に複数の遅延素子を設
け、遅延制御信号によりその作動素子数を選択すること
により遅延位相量を調整するようにしたことを特徴とす
る請求項５に記載の映像方式変換用位相調整回路。