JP3112862B2

JP3112862B2 - 情報処理装置

Info

Publication number: JP3112862B2
Application number: JP09159608A
Authority: JP
Inventors: 充伸谷川
Original assignee: 日本電気アイシーマイコンシステム株式会社
Priority date: 1997-06-17
Filing date: 1997-06-17
Publication date: 2000-11-27
Anticipated expiration: 2017-06-17
Also published as: US5917777A; JPH116888A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、予め発信周波数の誤差を測定し、発信周波数
誤差に応じてタイマカウント回数を任意に可変し測定時
間を補正することによってタイミング信号を発生する情
報処理装置に関する。

【０００２】

【従来の技術】従来技術に関して、本発明を適用するＩ
Ｃカードリーダを参照して説明する。図７はＩＣカード
リーダのシステム構成図である。ＩＣカードリーダは、
電子マネーであるＩＣカードと共に使用されるシステム
である。ＩＣカードリーダは、ＩＣカード４をカードリ
ーダライト３に挿入すると、マイクロコンピュータ２に
よりＩＣカード４に入金されている金額情報をＩＣカー
ドとの通信により読み出し、ＬＣＤパネル１に表示する
システムである。

【０００３】ＩＣカードリーダは、ＩＣカード購入時に
カードの付属品としてユーザに供給され、電源電池５が
消耗した時点で廃棄される、使い捨てシステムである。
このため、可能な限り原価を低く抑える必要があり、マ
イクロコンピュータのシステムクロックに用いられる発
振子として、高価な水晶発振子ではなく、発振周波数誤
差の精度が低いが低価格であるＲＣ発振回路を使用す
る。

【０００４】図８はｌＣカードリーダにて使用するマイ
クロコンピュータ２の、クロック回路周辺部のブロック
図である。メインシステムクロック用ＲＣ発振回路２０
には、発振を停止させるためのＣＰＵ・ＳＴＯＰ信号３
６が接続されており、ＳＴＯＰ命令を実行することによ
って発生するＳＴＯＰ命令実行時発生信号４０、または
ＣＰＵ停止レジスタビット４１を入力すると、ＯＲ回路
３１によって論理加算されたＣＰＵ・ＳＴＯＰ信号３６
がメインシステムクロック用ＲＣ発振回路２０に入力さ
れ、発振が停止するように構成されている。

【０００５】このマイクロコンピュータでは、さらに原
価を下げるため、メインシステムクロツク用ＲＣ発振回
路２０についてはコンデンサ３３を、サブシステムクロ
ック用ＲＣ発振回路２１については抵抗３５、コンデン
サ３４共にマイクロコンピュータのシリコンチップ上に
作り込まれている。

【０００６】マイクロコンピュータのシリコンチップ上
に作り込まれる抵抗３５、コンデンサ３３、３４は製造
過程でのバラツキにより、誤差が大きくなるが、特にサ
ブシステムクロック用ＲＣ発振回路２１は、抵抗３５、
コンデンサ３４共に内蔵しているため、あるマイクロコ
ンピュータにおいては製造ロットによって発振周波数の
誤差が±５０％程度にもなる。

【０００７】一方、メインシステムクロック２０は抵抗
３２がチップに外付けされており、精度の高い任意の抵
抗を使用することが可能であるため、発振周波数の誤差
は比較的小さいが、あるマイクロコンピュータにおいて
は、メインシステムクロック２０でマイクロコンピュー
タを動作させた場合に、サブシステムクロツク２１で動
作させた場合と比較して消費電流が約２５倍にもなる。

【０００８】ＩＣカードリーダは、例えば２〜３年間は
動作させる必要があり、システムの電源電池５の寿命を
のばすために、ＩＣカード４との通信時以外はＣＰＵ停
止レジスタビット４１を入力することによりメインシス
テムクロック２０の発振を停止させるようにしている。

【０００９】以上の理由から、ＬＣＤ表示時間の制御は
サブシステムクロック２１でタイマを動作させて行って
おり、発振周波数の誤差が大きいためにＬＣＤ表示時間
のバラツキが大きくなる。

【００１０】しかし、ＩＣカードリーダは、ＩＣカード
に入金されている金額情報をカードから受信し、その情
報をＬＣＤパネルに表示することのみが目的のシステム
であるため、ＬＣＤ表示時間の精度がシステムとしての
性能に大きく関わる要因となることから、一般的に表示
時間誤差は±２０％程度以内に納める必要がある。

【００１１】例えば、ＬＣＤ表示時間が決められた時間
より短くなり、１画面の表示時間が２秒間必要であるの
に対し、１．３秒間程度しか画面が表示されない（発振
周波数誤差が＋５０％である場合）場合、表示内容を視
認しにくくなる。

【００１２】逆に、ＬＣＤ表示時間が長くなった場合、
例えば発振周波数誤差が−５０％である場合には、単純
計算で電流消費量が最高約１．５倍になるため、電源電
池寿命がそのぶん短くなる。

【００１３】上記の問題が発生する従来の表示時間測定
方式について説明する。図９は従来の時間制御方式のブ
ロック図である。従来の表示時間測定方式ではまず、表
示時間設定処理でタイマ割り込み要求信号カウント回数
を設定し、サブシステムクロックで動作するタイマをス
タートさせる。そして、タイマ割り込み要求信号カウン
ト回数分のタイマ割り込み要求信号をカウントし、カウ
ントが終了した時点で表示を終了する。

【００１４】図１０（ａ）、（ｂ）は従来の時間制御方
式のフローチャートである。まず、表示時間設定処理に
ついて説明する。タイマ割り込み要求信号のカウント回
数を設定し（１７０）、サブシステムクロックで動作す
るタイマをスタートさせる（１７１）。

【００１５】次に、表示時間測定処理について説明す
る。表示時間測定処理では、タイマ割り込み要求信号を
監視し（１８０）、割り込み要求が発生すれば割り込み
要求信号カウント回数をデクリメントする（１８１）。
そして、タイマ割り込み要求信号カウント回数が０であ
るかを見て（１８２）、０であれば表示を終了する（１
８３）。図１１に示すように、タイマ割り込み要求発生
時間が５００ｍｓ、表示時間が２０００ｍｓである場
合、タイマ割り込み要求信号を４回カウントすることで
表示時間を測定する。

【００１６】ここで、マイクロコンピュータのサブシス
テムクロツクに誤差が発生した場合について説明する。
サブシステムクロックの発振周波数が構成素子の誤差に
よって高くなる方向に誤差が発生し、図１２に示すよう
に、タイマ割り込み要求発生時間が３７０ｍｓとなった
場合（発振周波数誤差が＋３５％）、タイマ割り込み要
求信号を４回カウントすると表示時間は１４８０ｍｓと
なる。

【００１７】逆に、発振周波数が低くなる方向に誤差が
発生し、図１３に示すように、タイマ割り込み要求発生
時間が７７０ｍｓとなった場合（発振周波数誤差が−３
５％）、タイマ割り込み要求信号を４回カウントすると
表示時間は３０８０ｍｓとなる。

【００１８】

【発明が解決しようとする課題】上述のように、抵抗と
コンデンサをシステムクロックとして内蔵するマイクロ
コンピュータを使用した場合、発振子を構成するコンデ
ンサ、抵抗値の誤差により、システムクロックに誤差が
発生し、タイマのカウントアップタイミング信号に誤差
が含まれ、表示時間測定用タイマを正確に動作させるこ
とができず、表示時間測定用処理の処理時間にバラツキ
が発生する。表示時間測定用処理の処理時間にバラツキ
が発生すると、表示内容の視認性の低下、消費電力の増
大が発生することになる。

【００１９】この場合、タイマスタートからタイマ割り
込み要求発生までの時間が長いタイマしか有していない
マイクロコンピュータでは、前記タイマを表示時間測定
用に使用する場合、タイマ割り込み要求信号をカウント
する回数を可変としても、短い表示時間誤差を補正する
ことができない。

【００２０】本発明の課題は、情報処理装置において、
周波数の正確度が低いクロック信号に基づいて任意の動
作時間を測定しながらも、正確な動作時間を得ることが
出来る低コストの情報処理装置を提供することを目的と
する。

【００２１】

【課題を解決するための手段】上述課題を解決するため
に、本発明の情報処理装置は、第１のクロックは第２の
クロックよりも低い周波数をもち、かつ前記第１のクロ
ックは前記第２のクロックよりも高い精度をもち、前記
第２のクロックにより制御される動作手段の動作時間を
制御する情報処理装置であって、前記第２のクロックの
周期を計算する周期計算手段と、前記動作手段の予め決
められた動作時間に対して、前記第２のクロックの周期
に基づいて第１の動作時間を計算する第１の時間計測手
段と、予め決められた動作時間を確保するように、予め
決められた回数をもって時間を合わせるために設けられ
たオンリーウエイトを繰り返すことによって第２の動作
時間を計算する第２の時間計測手段とを備えることを特
徴とする。

【００２２】本発明の情報処理装置の好ましい態様で
は、前記周期計算手段は、前記動作時間が前記第２のク
ロックの何周期分に相当するかカウントすることによっ
て測定を行い、該測定結果を前記第１の時間計測手段に
入力し、前記第１の時間計測手段は、前記クロック数の
数に相当する回数分だけ、前記第２のクロックの生成手
段から前記第２のクロックを出力する。

【００２３】また、前記周期計算手段は、前記動作時間
に対して、時間を調整するための前記オンリーウエイト
を何回実行したかカウントすることで測定し、該測定結
果を前記第２の時間計測手段に入力し、前記第２の時間
計測手段は、前記オンリーウエイトの前記実行の数に対
応した回数分だけ前記オンリーウエイトを実行すること
も本発明の好ましい態様である。

【００２４】更に、前記周期計算手段は、前記第１のク
ロックを用いたタイマー手段を動作させ、前記第２のク
ロックに基づいて生成されたタイマー割り込み要求まで
の時間を前記タイマー手段を用いて計算し、かつ、前記
第２のクロック周期の計算結果に基づいて前記第２のク
ロックの周期を測定することが好ましい。

【００２５】更に、前記第２のクロックの周波数を測定
する手段を備えること、或いは、前記第２のクロックの
前記周期に基づいて前記オンリーウエイトの実行回数を
計算する手段を備えることも本発明の好ましい態様であ
る。

【００２６】本発明の情報処理装置は、上記のように構
成したので、予め第２のクロック周期を計算し、その計
算値に基づいて任意の動作手段における動作時間につい
て、第２のクロックで計測する第１動作時間と、時間調
整のためのウエイト時間である第２の動作時間とに分け
て計算することにより、任意の動作手段における動作時
間について正確な時間を計測することが出来る。第２の
クロック回路は、高い精度が要求されないので、安価で
且つ低消費電力のクロック回路が利用できる。

【００２７】特に、短い処理時間のオンリーウェイトを
用意すると、カウンタの所定の計数値毎に発生させるタ
イマ割り込み要求発生時間よりも短い時間を補正するこ
とができるため、タイマスタートからタイマ割り込み要
求発生時間が長いタイマしか有していないマイクロコン
ピュータを使用している場合でも、短い表示時間の誤差
を補正することができる。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。

【００２９】本発明の実施例１について図面を参照して
詳細に説明する。従来技術および本発明において、ハー
ドウェア構成は同一である。図４は表示時間測定用タイ
マのブロック図であり、図８のタイマ割り込み要求信号
２（３８）を発生させるためのタイマ部を抜き出した図
である。２１はサブシステムクロツク、３９はクロツク
分周手段、２９はカウントレジスタ、３０はコンペアレ
ジスタ、３８はタイマ割り込み要求信号である。

【００３０】コンペアレジスタ３０に値を設定してタイ
マをスタートさせると、クロック分周手段３９によって
分周されたサブシステムクロツクによってカウントレジ
スタ２９をカウントアップしていき、コンぺアレジスタ
３０と一致したタイミングでタイマ割り込み要求信号３
８を出力する。

【００３１】発振周波数測定処理では、タイマをスター
トさせてからタイマ割り込み要求信号３８が出力される
までの時間を、メインシステムクロツクで動作するプロ
グラムによって測定している。

【００３２】図１（ａ）、（ｂ）、（ｃ）は、本発明の
第１の実施形態例である情報処理装置を、ＩＣカードリ
ーダの表示時間制御に適用した場合の処理を示したフロ
ーチャートある。予め定められた所定周期を有するシス
テムクロックはメインシステムクロック、周期に誤差を
有するシステムクロックはサブシステムクロック、補正
する時間制御処理は表示時間測定処理である。まず、サ
ブシステムクロックの発振周波数測定処理について説明
する。

【００３３】まず、プログラム動作クロックをメインシ
ステムクロックに設定し（１００）、サブシステムクロ
ックの発振周波数を表す、本実施例の説明では図示して
いない区分値の格納用ＲＡＭをクリアする（１０１）。
次に、誤差を測定するためのタイマのコンペアレジスタ
を設定し（１０２）、タイマをスタートさせる（１０
３）。

【００３４】そして、タイマ割り込み要求信号を監視し
（１０４）、タイマ割り込み要求が発生すれば発振周波
数測定処理を終了し、割り込み要求が発生していなけれ
ば、発振周波数区分値をインクリメントして（１０
５）、タイマ割り込み要求監視処理（１０４）に戻る。
発振周波数測定処理が終了した時点での発振周波数区分
値から、以下の式でサブシステムクロックの発振周波数
を算出することができる。

【００３５】実際のサブシステムクロック発振周波数＝正常時のサブシステムクロツク発振周波数×（タイマ設定時間÷（１０４〜１０５の処理時間×区分値））・・・式１

【００３６】次に、表示時間設定処理について説明す
る。表示時間はタイマ割り込み要求信号のカウント、お
よびオンリーウェイトの実行によって制御する。タイマ
割り込み要求信号カウント回数、およびオンリーウェイ
トの実行回数は、前記発振周波数測定処理にて求められ
た発振周波数から以下の計算式で算出する。

【００３７】割り込み要求信号カウント回数＝表示時間÷（タイマ設定時間×正常時のサブシステムクロック発振周波数÷サブシステムクロック発振周波数測定結果）・・・式２なお、割り込み要求信号カウント回数は小数第１位以下
切り捨てる。

【００３８】オンリーウェイト実行回数＝（表示時間−タイマ設定時間×（正常時のサブシステムクロック発振周波数÷サブシステムクロツク発振周波数測定結果）×割り込み要求信号カウント回数）÷オンリーウェイト時間・・・式３なお、オンリーウェイト実行回数は小数第１位四捨五入
する。

【００３９】前記計算式により求められた割り込み要求
信号カウント回数、およびオンリーウェイト実行回数を
ソフトウェアタイマカウント値として設定する（１１
０、１１１）。そして、サブシステムクロックにより動
作するタイマをスタートさせる（１１２）。

【００４０】次に、表示時間補正処理について説明す
る。タイマ割り込み要求信号を監視し（１２０）、割り
込み要求が発生すれば割り込み要求信号カウント回数を
デクリメントする（１２１）。そして、カウント回数が
０かどうかを見て（１２２）、０であればオンリウェイ
トを実行する（１２３）。そして、オンリーウェイト実
行回数をデクリメントし（１２４）、実行回数が０であ
れば（１２５）表示を終了する（１２６）。

【００４１】図２に示すように、タイマ割り込み要求発
生時間が短くなり、３７０ｍｓになった場合（発振周波
数誤差が＋３５％）では、正常時のサブシステムクロッ
ク発振周波数を３２．０ＫＨｚとした場合、実際のサブ
システムクロツクの発振周波数は、以下のように計算で
きる。

【００４２】実際のサブシステムクロック発振周波数＝３２．０×１．３５＝４３．２［ＫＨｚ］・・・式４

【００４３】表示時間は２０００ｍｓ、タイマ設定時間
は５００ｍｓであり、オンリーウェイト時間を３．７ｍ
ｓとすると、割り込み要求信号カウント回数、およびオ
ンリーウェイト実行回数は、式２、式３より以下のよう
に計算できる。

【００４４】割り込み要求信号カウント回数＝２０００÷（５００×３２．０÷４３．２）＝５・・・式５

【００４５】オンリーウェイト実行回数＝（２０００−（５００×３２．０÷４３．２）× ５）÷３．７ｍｓ）＝４０・・・式６

【００４６】前記計算結果に従い、タイマ割り込み要求
信号を５回カウントし、３．７ｍｓのオンリーウェイト
を４０回実行する。このときの表示時間は、以下の式に
より計算できる。

【００４７】表示時間＝（３７０ｍｓ×５）＋（３．７ｍｓ×４０）＝１９９８ｍｓ・・・式７

【００４８】また、図３に示すように、タイマ割り込み
要求発生時間が長くなり、７７０ｍｓになった場合（発
振周波数誤差が−３５％）、正常時のサブシステムクロ
ック発振周波数を３２．０ＫＨｚとした場合、実際のサ
ブシステムクロックの発振周波数は、以下のように計算
できる。

【００４９】実際のサブシステムクロック発振周波数＝３２×０．６５＝２０．８［ＫＨｚ］・・・式８

【００５０】表示時間は２０００ｍｓ、タイマ設定時間
は５００ｍｓであり、オンリーウェイト時間を７．７ｍ
ｓとすると、割り込み要求信号カウント回数、およびオ
ンリーウェイト実行回数は、式２、式３より以下のよ
うに計算できる。

【００５１】割り込み要求信号カウント回数＝２０００÷（５００×３２．０÷２０．８＝２・・・式９

【００５２】オンリーウェイト実行回数＝（２０００−（５００×３２．０÷２０．８）× ２）÷７．７ｍｓ）＝６０・・・式１０

【００５３】前記計算結果に従い、タイマ割り込み要求
信号を２回カウントし、７．７ｍｓのオンリーウェイト
を６０回実行する。このときの表示時間は、以下の式に
より計算できる。

【００５４】表示時間＝（７７０ｍｓ×２）＋（７．７ｍｓ×６０）＝２００２ｍｓ・・・式１１

【００５５】以上の動作をまとめると、サブステムクロ
ック（第２クロック）で動作するタイマ割り込み要求発
生までの時間を、メインシステムクロック（第１クロッ
ク）で動作するプログラムにて測定し、その測定結果か
らタイマ割り込み要求信号カウント回数、およびオンリ
ーウェイト実行回数を算出し、表示時間補正時にタイマ
割り込み要求信号カウント回数分の割り込み要求信号を
カウントし、オンリーウェイト実行回数分のオンリーウ
ェイトを実行することで表示時間の補正を行う。

【００５６】本発明の第２の実施形態例について図面を
参照して詳細に説明する。従来技術および本発明におい
て、ハードウェア構成は同一である。図５は本発明の第
２の実施形態例である情報処理装置を、ＩＣカードリー
ダの表示時間制御に適用した場合の処理を示したフロー
チャートである。

【００５７】前記フローチャートにおいて、図５
（ｂ）、（ｃ）と図１（ｂ）、（ｃ）は同一である。予
め定められた所定周期を有するシステムクロックはメイ
ンシステムクロツク、周期に誤差を有するシステムクロ
ックはサブシステムクロック、補正する時間制御処理は
表示時間測定処理である。

【００５８】まず、サブシステムクロツクの発振周波数
測定処理について説明する。まず、プログラム動作クロ
ックをメインシステムクロックに設定する（１３０）。
次に、誤差を測定するためのタイマのコンペアレジスタ
を設定し（１３１）、基準時間を測定するカウンタに値
を設定し（１３２）、タイマをスタートさせる（１３
３）。そして、カウンタが０になるまでカウンタをデク
リメントする（１３４、１３５）。カウンタが０になっ
た時点で誤差を測定するためのタイマを停止させる（１
３６）。

【００５９】発振周波数測定処理が終了した時点でのタ
イマカウントレジスタ値から、以下の式でサブシステム
クロックの発振周波数を算出することができる。

【００６０】実際のサブシステムクロツク発振周波数＝正常時のサブシステムクロック発振周波数×（基準時間÷（カウントレジスタ値×タイマカウントアップ時間））・・・式１２

【００６１】前記式１２で算出した実際のサブシステム
クロック発振周波数を使用して、実施例１と同一の表示
時間設定処理、および表示時間補正処理を行う。発明の
効果については、先の実施形態例と同一である。

【００６２】

【発明の効果】以上説明したように、本発明によれば、
周波数が不正確な第２のクロックの周期を周波数が正確
な第１のクロックの周期で補正し、且つ、その補正には
カウンタによる第２のクロックの計数値を修正して行う
こととしたので、正確な動作時間の計測が可能になる一
方、第２のクロックを発生するクロック回路としてＲＣ
回路等の安価なクロック回路の採用を可能とし、情報処
理回路のコストの低減及び低消費電力化が可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態例の動作フローチャー
トである。

【図２】クロック発信周波数が高くなる方向へ誤差が発
生した場合での表示時間説明図である。

【図３】クロック発信周波数が低くなる方向へ誤差が発
生した場合での表示時間説明図である。

【図４】サブシステムクロックで動作するタイマのブロ
ック図である。

【図５】本発明の第２の実施形態例の動作フローチャー
トである。

【図６】時間補正方式のブロック図である。

【図７】ＩＣカードリーダのシステム構成図である。

【図８】ＩＣカードリーダにて使用するマイクロコンピ
ュータのクロック回路周辺部のブロック図である。

【図９】従来技術における時間制御方式のブロック図で
ある。

【図１０】従来技術での表示時間測定処理の動作フロー
チャートである。

【図１１】従来技術において、システムクロック発信周
波数に誤差が発生していない場合での表示時間説明図で
ある。

【図１２】従来技術において、システムクロック発信周
波数が高くなる方向へ誤差が発生した場合での表示時間
説明図である。

【図１３】従来技術において、システムクロック発信周
波数が低くなる方向へ誤差が発生した場合での表示時間
説明図である。

【符号の説明】

１ＬＣＤパネル２マイクロコンピュータ３カードリーダライタ４ＩＣカード５電源電池２０メインシステムクロック２１サブシステムクロック２２、２６、２７分周回路２９カウントレジスタ３０コンペアレジスタ３１ＯＲ回路３２外付け抵抗３３、３４内蔵コンデンサ３５内蔵抵抗

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G04G 3/00

Claims

(57)【特許請求の範囲】

【請求項１】第１のクロックは第２のクロックよりも
低い周波数をもち、かつ前記第１のクロックは前記第２のクロックよりも高
い精度をもち、前記第２のクロックにより制御される動作手段の動作時
間を制御する情報処理装置であって、前記第１のクロックの発振周期時間に対し第２のクロッ
クの発振周期時間を求める周期計算手段と、前記動作手段の予め決められた動作時間に対して、前記
第２のクロックの周期に基づいて第１の動作時間を計算
する第１の時間計測手段と、予め決められた動作時間を確保するように、予め決めら
れた回数をもって時間を合わせるために設けられたオン
リーウエイトを繰り返すことによって第２の動作時間を
計算する第２の時間計測手段とを備えることを特徴とす
る情報処理装置。
【請求項２】前記周期計算手段は、前記動作時間が前
記第２のクロックの何周期分に相当するかカウントする
ことによって測定を行い、該測定結果を前記第１の時間
計測手段に入力し、前記第１の時間計測手段は、前記クロック数の数に相当
する回数分だけ、前記第２のクロックの生成手段から前
記第２のクロックを出力する、請求項１に記載の情報処
理装置。
【請求項３】前記周期計算手段は、前記動作時間に対
して、時間を調整するための前記オンリーウエイトを何
回実行したかカウントすることで測定し、該測定結果を
前記第２の時間計測手段に入力し、前記第２の時間計測手段は、前記オンリーウエイトの前
記実行の数に対応した回数分だけ前記オンリーウエイト
を実行する、請求項２に記載の情報処理装置。
【請求項４】前記周期計算手段は、前記第１のクロッ
クを用いたタイマー手段を動作させ、前記第２のクロッ
クに基づいて生成されたタイマー割り込み要求までの時
間を前記タイマー手段を用いて計算し、かつ、前記第２
のクロック周期の計算結果に基づいて前記第２のクロッ
クの周期を測定する、請求項１に記載の情報処理装置。
【請求項５】更に、前記第２のクロックの周波数を測
定する手段を備える、請求項１に記載の情報処理装置。
【請求項６】更に、前記第２のクロックの周期に基づ
いて前記オンリーウエイトの実行回数を計算する手段を
備える、請求項１に記載の情報処理装置。