JP2002532762A - 携帯型マイクロデイスプレーシステム - Google Patents

携帯型マイクロデイスプレーシステム

Info

Publication number
JP2002532762A
JP2002532762A JP2000588751A JP2000588751A JP2002532762A JP 2002532762 A JP2002532762 A JP 2002532762A JP 2000588751 A JP2000588751 A JP 2000588751A JP 2000588751 A JP2000588751 A JP 2000588751A JP 2002532762 A JP2002532762 A JP 2002532762A
Authority
JP
Japan
Prior art keywords
display
liquid crystal
image
voltage
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000588751A
Other languages
English (en)
Inventor
ザブラキー，マシユー
ハーマン，フレデリク・ピー
チエルン・ウエン−フー
リチヤード，アラン
ゲイル，ロナルド・ピー
ロ，ジエイソン
エラーストン，デイビツド
ツアイ，クオジング
フアン，ジヨン・シー・シー
ツアウア，ボア−イエウ
ポンボ，ステイーブン・エイ
バンガードナー，ロドニー
ブ，デユイ−フアチ
Original Assignee
コピン・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コピン・コーポレーシヨン filed Critical コピン・コーポレーシヨン
Publication of JP2002532762A publication Critical patent/JP2002532762A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0606—Manual adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

(57)【要約】 アクチブマトリックスカラー液晶デイスプレーはアクチブマトリックス回路と、反対電極パネルとそして液晶の間挿された層とを有する。該アクチブマトリックスデイスプレーは携帯型マイクロデイスプレーシステム内に配置される。該液晶を特定の画像位置へ動かして、そこでは画像が該デイスプレーに書き込まれる。該デイスプレーを照明するために光源が点灯される。該液晶を望ましい位置の方へ動かすために該画素電極は特定の値にセットされる。画像を作るために該液晶を配向しなおすよう、書き込み、点灯、そして該電極を電圧値にセットする手順が繰り返される。携帯型のシステムはデジタルカメラ、セルラー電話、カムコーダー、ヘッドアップデイスプレー、インスタントプリントカメラ、ページャーを含むことが出来る。

Description

【発明の詳細な説明】
【０００１】
【関連出願】
本発明はその全内容がここに引用により組み入れられる、１９９８年１２月４
日出願の米国出願第６０／１１２，１４７号及び１９９９年２月２６日出願の米
国出願第６０／１２１，８９９号の特典を請求する。
【０００２】
【発明の背景】
高品質画像を作るために液晶又はエレクトロルミセント材料を使用するフラッ
トパネルデイスプレー（flat-panel displays）が開発されつゝある。これらの
デイスプレーは陰極線管技術（cathod ray tube）｛シーアールテー（CRT）｝を
置き換え、より高精細度（highly defined）のテレビジョン影像又はコンピユー
タモニター画像を提供すると期待されている。例えば、大規模高品質液晶デイス
プレー（large scale high quality liquid crystal displays）（エルシーデー
エス）への最も期待されるルートは、薄膜トランジスター（thin-film transist
ors）｛テーエフテーエス（TFTs）｝がエルシーデー画素（LCD pixels）と共存
配置されるアクチブマトリックス方式（active matrix approach）である。テー
エフテーエスを使用する該アクチブマトリックス方式の主要な利点は画素間クロ
ストークの除去とテーエフテーコンパチブルエルシーデーエス（TFT-compatible
LCDs）で得られる優れたグレースケール（excellent gray scale）である。
【０００３】 カラー液晶フラットパネルデイスプレーはカラーフイルターを用いること又は
光をシーケンシャルに点灯することを含めた幾つかの異なる方法で作られ得る。
透過型及び反射型の両方式のデイスプレーが見出される。
【０００４】 透過型（transmissive）カラーフイルター液晶フラットデイスプレーは一般に
５つの異なる層、白色光源、画素を形成するために上にテーエフテーエスが配列
される回路パネルの１つの側上に設置される第１偏光フイルター（polarizing f
ilter）、画素内に配置された少なくとも３原色を含むフイルタープレート、そ
して最後に第２偏光フイルターを含んでいる。該回路パネルと該フイルタープレ
ートとの間の容積は液晶材料で充たされる。この材料は、該回路パネルと該フイ
ルタープレートに付接されたグラウンドとの間の材料を跨いで電界が印加される
と、該材料内の光の透過（transmission）を可能にする。かくして、該デイスプ
レーの特定の画素が該テーエフテーエスによりオンに変わると、該液晶材料は該
材料を通るよう透過される偏光を回転させるので、該光は第２偏光フイルターを
通過する。
【０００５】 シーケンシャルカラーデイスプレーでは、該デイスプレーは、該デイスプレー
パネルに向けられた付随カラー光を用いて各原色に１回と、３回走査される。例
えば、２０Ｈｚでカラーフレーム（color frame）を作るために、アクチブマト
リックスは６０Ｈｚの周波数でドライブ（driven）されねばならない。フリッカ
ー（flicker）を減じるためには、６０Ｈｚのカラー画像を作るために１８０Ｈ
ｚで該アクチブマトリックスをドライブするのが望ましい。６０Ｈｚ以上では、
可視フリッカーは減少する。
【０００６】 アモルフアスシリコン（amorphous silicon）の制限のために、他の代替え材
料としては多結晶シリコン（polycrystalline silicon）、又はレーザー再結晶
化シリコン（laser recrystallized silicon）が含まれる。これらの材料はそれ
らが既にガラス上にあるシリコンを使用するので限定されるが、それは該シリコ
ンは更に行う回路工程を低い温度に制限するのが一般的だからである。
【０００７】 上記で述べたカラーシーケンシャルデイスプレーの様な、デイスプレー用集積
回路は、益々複雑に成りつつある。例えば、該カラーシーケンシャルデイスプレ
ーは、１５−５５マイクロメートルの範囲にある画素ピッチ、すなわち画素電極
の隣接列又は行を接続するラインの間の距離、を要求する高精細度テレビジョン
｛エイチデーテーブイ（HDTV）｝フオーマットを表示するよう設計され、そして
１つの約１２７ｍｍ（５インチ）ウエーハ上に作られる。
【０００８】
【発明の概要】
本発明はマイクロデイスプレー（microdisplay）に関し、特に小面積高解像度
液晶デイスプレーとこの様なデイスプレーを作る方法に関する。該デイスプレー
は、例えば、少なくとも７２，０００の画素電極の配列と２００ｍｍ2より小さ
いアクチブ面積（active area）を有する。
【０００９】 画像を表示する好ましい方法では、画像は、該液晶を特定の画像位置へ動かす
複数の画素電極を中に有する液晶デイスプレーへ書き込まれる。光源は該デイス
プレーを照明するため点灯される。該画素電極は、次の画像が書き込まれる前に
望ましい方位（orientation）又は位置（position）へ向かって該液晶を動かす
ために、特定の電界強度にセットされる。書き込み（writing）、点灯（flashin
g）そしてセット（setting）の手順（process）が望ましい画像を作る。
【００１０】 好ましい方法では、該画像はカラー画像であり、該画像の書き込みには書き込
み過程が該複数のカラーの各々用に繰り返された後点灯される２つ以上のカラー
が付随する。反対(countere)電極の電圧は、光源の各点灯の後そして該画像の次
の書き込みの前に、スイッチされる。該液晶デイスプレーは少なくとも７５，０
００の画素電極を有し、１６０ｍｍ2より小さいアクチブ面積を有するアクチブ
マトリックスデイスプレーである。
【００１１】 好ましい実施例では、アクチブマトリックスカラーシーケンシャル液晶デイス
プレーはアクチブマトリックス回路、反対電極平面又は層、そして間にある液晶
層を有する。該アクチブマトリックス回路は第１平面内に形成されたトランジス
タ回路の配列を有する。各トランジスタ回路は２００ｍｍ2以下の、好ましくは
１００ｍｍ2より下の面積を有する画素電極の配列内の画素電極に接続されてい
る。反対電極パネルは該第１平面と平行な第２平面内に延びており、印加電圧を
受ける。該液晶層は該２平面の間の空洞（cavity）内に間挿されて（interposed
）いる。該空洞は該第１及び第２平面に直角な軸線に沿って３マイクロメートル
より小さい深さを有する。
【００１２】 好ましい実施例では、該画素電極配列と液晶材料層の間に酸化物層（oxide la
yer）が延びている。該酸化物は該電極の配列付近の周辺領域での第１厚さと該
画素電極の配列上に延びる画素電極領域内のより薄い第２厚さとを有する。該厚
い周辺領域（好ましい実施例では約０．５マイクロメートル）は該デイスプレー
回路内に集積されたドライバー電極をより良く分離するため役立っている。該よ
り薄い酸化物領域（約０．３マイクロメートル）は表示動作中該酸化物間の電圧
降下を減じるのに役立っている。これはバッテリーの様な電源からより多くの電
力を引き出す必要なしに該液晶への印加電圧を増加させるのに役立っている。
【００１３】 該液晶を制御する１つの好ましい方法は該液晶材料上での直流電圧形成（DC v
oltage buildup）を除去するために入力ビデオ信号（input video signal）を反
転（invert）することである。交互の列（altenating columns）がビデオと反転
ビデオ（inverted video）とを受ける列反転（column inversion）が普通のモー
ド（common mode）であるが、幾つかのノード（nodes）で行（row）、画素（pix
el）又はフレーム（frame）反転が好ましいことは認識されている。該デイスプ
レー内の液晶を制御するもう１つの好ましい方法はサブフレームの初め（beginn
ing of the subframe）に反対電極パネルに印加される電圧をスイッチすること
である。非対称電圧（non-symmetrical voltages）の除去に加えて、各サブフレ
ームの後該反対電極パネルへの電圧をスイッチする技術はコントラストを改善す
る。
【００１４】 該反対電極への電圧をスイッチすることに加えて、該デイスプレー上の画像の
品質を改良するために、電圧のスイッチ動作と連携し又はそれとは別に使用され
得る幾つかの他の技術がある。マイクロデイスプレーの、特に該液晶の温度は液
晶の応答、該デイスプレー上の画像の明るさ及びカラー均一性に影響することが
認識された。
【００１５】 代替えの方法及び該反対電極の電圧のスイッチ動作と独立に又は連携して使用
出来る方法はバックライトの点灯後に画素ＶPIXELをＶCOMに初期化することであ
る。もし該画素電極に付随した液晶が或る他の状態にあるならば、該画素電極が
ＶCOMにセットされると、該液晶は透明な状態（clear state）へ弛緩（relax）
し始める。その画素が書き込まれそして該画像に付随した信号又は電圧を受ける
まで、各画素の付随した液晶は弛緩し（relaxing）、該透明状態へ回転して（ro
tating）いる。該画素がシーケンスで（in sequence）書き込まれることでは、
書き込みから、最初の画素次いで最後の画素用に光源を点灯するまで、より長い
時間がある。最初の画素は、ビデオ信号を受けた後それらの望ましい位置（posi
tion）に到着するために書き込み時間の大部分を有し、画素をＶCOMへ初期化す
ることは最小効果しか有しない。しかしながら、最後にそれらの信号を受け、透
明に初期化されそしてもし既にそこにいないならば透明の方へ回転する付随液晶
を有する該画素は、それらの信号を受ける前に透明であるか又は透明に近いであ
ろう。この好ましい実施例の液晶は、それが白色へ弛緩するより黒色へドライブ
するのにより短い時間しか要しないように配向され(oriented)ている。従って、
透明な又は透明に近くなっている最後の画素を用いれば、もし該画素が黒であっ
たそして透明へ弛緩しつつある場合より応答時間はより速く黒色へドライブされ
る。到達するのに最も長く掛かる状態、好ましい実施例では透明状態、へ向かっ
て液晶が回転する様な、デイスプレーの初期化に、個別画素がセットされている
時、光源点灯時の安定位置により近くなっている。
【００１６】 液晶材料の特性は該液晶の温度に影響される。例えば、ツイストネマチック液
晶材料（twisted-nematic liquid crystal material）のツイスト時間（twist t
ime）は該液晶材料が暖かい時により短い。該液晶の温度を知ることにより、バ
ックライトの点灯の持続時間とタイミングは望ましい明るさを達成するようセッ
ト出来て電力消費を最小化する。
【００１７】 液晶は幾つかの代替え実施例により加熱され得る。１つの好ましい実施例では
、デイスプレーは多数の行がオンに切替られ、電圧降下が該行ライン間で起こり
、熱を創る加熱モードに置かれる。
【００１８】 液晶の温度の測定は該デイスプレーの回路に複雑さを付加する追加アナログ回
路を要する。究極的に望まれるのは液晶の動作特性（operational characterist
ics）であり実際の温度ではないことが認識されている。１つの好ましい実施例
では、何時加熱を要するかを決定するために温度の測定の代わりに、液晶の静電
容量の電気的測定が行われる。何時該ヒーターがオンとなるかそして該ヒーター
がオンである持続時間は温度をベースにする必要はなく、該液晶の光学的、電気
的或いは他の特性に応答する液晶センサーに応答して駆動され得る。
【００１９】 好ましい実施例では、該液晶が該液晶の特性消失温度（characteristic clear
ing temperature）に近付きつつあるかを決定するためにセンサーが組み込まれ
る。該消失温度センサーは該アクチブデイスプレー範囲から僅か離して配置され
る。液晶がその特性消失温度に近付くと白色（透明）画素と黒色画素の静電容量
は収斂する。
【００２０】 望ましい液晶の特徴の１つは長い時定数でありそれは或る場合リフレッシ（re
fresh）する必要なしに画像が保持されることを可能にする。長い時定数は一般
に特典であるが、デイスプレーが電源を切られ短時間後に電源を入れられる場合
には有害であり得る。該システムに電源入れた時、前の画像の部分が残っている
かも知れない。
【００２１】 好ましい実施例では、アナログ比較器が実時間で主電力電圧をサンプルする。
該電圧が９０％の様な、該回路を走らせるレベルプラス幾らかのマージン、の下
に降下した時、該デイスプレーは電源を切られる。該デイスプレーの電源を切る
際、リセット信号｛ピーデーアール（PDR*）｝はロー（low）と表明される。該
ピーデーアール（PDR*）信号を受けると、該デイスプレー回路は全ての列ライン
にブイデーデー（VDD）を印加し、全ての行ラインを賦活する。各画素用蓄積キ
ャパシター（storage capacitor for each pixel）の他端は前の行ラインに結ば
れている。これは結果的に該蓄積キャパシターをゼロ（０）ボルトに放電させる
。通常のタイミングは２サイクル以上続き、その中で全ての偶数及び奇数行をシ
ーケンシャルに賦活する。これは該列ライン上のゼロ（０）ボルトを全ての画素
内にドライブする。
【００２２】 該蓄積キャパシターは画素キャパシター（pixel capacitor）の数倍大きいの
で、該蓄積キャパシターの電圧は該画素キャパシターをゼロ（０）ボルトに放電
させる。この点に於いて、該デイスプレーは該蓄積又は画素キャパシター上に残
された何等の残留電荷も無く電源を絶たれる（de-energized）ことが可能となる
。
【００２３】 マイクロデイスプレーの寸法の減少と同時に増加するマイクロデイスプレーの
能力はマイクロデイスプレーの発明の前に不可能だった装置を可能にするか或い
は増加された能力を有する装置を可能にする。これらの装置にはデジタルカメラ
、デジタルプリンターそして改良されたカムコーダービューフアインダー（camc
order viewfinders）が含まれる。
【００２４】 好ましい実施例では、該マイクロデイスプレーはデジタルカメラ内で使用され
る。該マイクロデイスプレーは、撮られる画像を表示するためと、該デジタルカ
メラ内のメモリー内に記憶された画像を表示するためと双方に使用される。
【００２５】
【発明の詳述】
同様な要素を同様な数字が示す図面を参照すると、例えば、図９で１１０とし
て一般的に参照される、本発明のデイスプレーが図解されている。
【００２６】 本発明の好ましい実施例は複数のフラットパネルデイスプレー１１０を作る過
程を使用するが該過程では多数のアクチブマトリックス配列１１２が図１と関連
して図解される１つのウエーハ（wafer）１１４上で組み立てられる。
【００２７】 １つのウエーハ上で組み立てられるデイスプレーの数は該ウエーハの寸法と各
デイスプレーの寸法とに左右される。好ましい実施例では、該ウエーハは約１２
７ｍｍ（５インチ）以上の直径を有する。各デイスプレーの寸法は解像度（reso
lution）と画素電極寸法（pixel electrode size）とに左右される。約６．０９
６ｍｍ（０．２４インチ）の対角線のデイスプレーと１５マイクロメートルの幅
を有する画素電極を備え、通常キューブイジーエイ（QVGA）として引用される、
約７６，８００の画素の解像度（例えば、３２０×２４０配列）を有するデイス
プレーでは、該アクチブデイスプレー面積は４．８ｍｍ×３．６ｍｍである。該
デイスプレーのダイ（die）は８．６ｍｍ×６．０ｍｍの寸法を有する。１５．
４２ｍｍ×９．８６ｍｍの全デイスプレー寸法、図１３Ｂのデイスプレーホルダ
ー２９０の寸法、となり、この寸法の１５０より多くの別々のデイスプレーが１
つの１２７ｍｍ（５インチ）ウエーハ上で組み立てられ、２００より多くのデイ
スプレーが１つの約１５２．４ｍｍ（６インチ）ウエーハ上で作られることが可
能である。
【００２８】 該デイスプレーのもう１つの好ましい実施例は約９．６５２ｍｍ（０．３８イ
ンチ）の対角線のデイスプレーを有する、通常ブイジーエイ（VGA）として引用
される、約３０７、２００画素（例えば、６４０×３８０配列）の解像度を有す
る。該ブイジーエイデイスプレーは１２マイクロメートルの幅を有する画素電極
を備える。アクチブデイスプレー面積は７．６８ｍｍ×５．７６ｍｍである。該
デイスプレーダイは１１．８ｍｍ×８．２ｍｍの寸法を有する。このサイズの全
デイスプレー寸法の１６．９７ｍｍ×１１．５８ｍｍの１００の別々のデイスプ
レーが１つの約１２７ｍｍ（５インチ）ウエーハ上で作ることが可能である。
【００２９】 １つのウエーハ上に多数の小さな高解像度デイスプレーを作ることにより、製
造イールドを実質的に高めることが出来て、デイスプレー当たりコストも実質的
に減少出来る。
【００３０】 集積回路アクチブマトリックスデイスプレーダイ（integrated circuit activ
e matrix display die）１１６が図２に略図で示されている。集積回路デイスプ
レーダイ１１６は選択された数の複製された回路と共に１つのウエーハ１１４か
らダイス（diced）された。該集積回路デイスプレーダイ１１６内には、デイス
プレーマトリックス回路（display matrix circuit）１１８、垂直シフトレジス
ター（vertical shift register）１２０，水平シフト制御部（horizontal shif
t control）１２２、１対の水平シフトレジスター（horizontal shift register
）１２４と１２６、そして複数の伝送ゲート（transmission gates）１２８と１
３０が組み込まれる。
【００３１】 ビデオ信号ハイライン（video high line）１３２とビデオ信号ローライン（v
ideo low line）１３４とはアナログビデオ信号（analog video signal）をデジ
タル−アナログ増幅器（digital to analog amplifier）からデイスプレーマト
リックス回路１１８の上と下に配置された伝送ゲート１２８と１３０へ運ぶ。好
ましい実施例では、該デイスプレーマトリックス回路の上の伝送ゲートはｐチャ
ンネル伝送ゲート（p-channel transmission gates）１２８であり、ビデオハイ
（video high）｛ブイアイデーエイチ（VIDH）｝ライン１３４に接続されている 。好ましい実施例で該デイスプレーマトリックス回路１１８の下に配置された、 伝送ゲート１３０はｎチャンネル伝送ゲート（n-channel transmission gates） １３０であり、ビデオロー（video low ）｛ブイアイデーエル（VIDL）｝ライン １３４に接続されている。
【００３２】 該伝送ゲート１２８と１３０とは水平シフトレジスター１２４と１２６とによ
り制御される。図２に示す実施例に於ける様に、該ｐチャンネル伝送ゲート１２
８はハイ水平シフトレジスター１２４により制御され、該ｎチャンネル伝送ゲー
ト１３０はロー水平シフトレジスター１２６により制御される。該水平シフトレ
ジスター１２４と１２６とは水平シフト制御部１２２により制御される。該水平
シフトレジスター１２４と１２６とは、下記で更に説明する様に、ビデオ信号の
そのビット又はセグメントが送られる列（column）を選択する。
【００３３】 デイスプレーマトリックス回路１１８は複数の画素素子（pixel elements）１
３８を有する。例えば、キューブイジーエイ（QVGA）デイスプレーでは７６、８
００（３２０×２４０）のアクチブな画素素子がある。下記で説明する様に、ア
クチブと考えられぬ追加の画素素子があってもよい。各画素素子１３８はトラン
ジスター１４０と画素電極１４２とを有する。画像を創る画素キャパシター１４
８を形成するために、図９で最も良く見られる様に、画素電極１４２は反対電極
１４４と液晶１４６の間挿された層（interposed layer）と連携して作動する。
【００３４】 上記で説明した様に水平シフトレジスター１２４と１２６との使用により信号
を受ける列を選択することに加えて、行（row）が選択される必要がある。垂直
シフトレジスター１２０が該行を選択する。垂直シフトレジスター１２０からの
該行ラインは該行の画素をオンに変えるトランジスター１４０の各々のゲートに
接続されている。１行と、該水平シフトレジスター１２４と１２６の１つにより
選択された列１５２とについて画素がオンに変わると、１つの画素が選択されそ
してビデオ信号が該液晶をドライブ（drive）するか又は該画素素子の液晶を弛
緩（relax）出来るようにする。
【００３５】 該マイクロデイスプレー１１０は進行式に（in a progressive fashion）画像
を行ずつ（in row by row）走査させる。キューブイジーエイ（QVGA）の好まし
い実施例では、画素素子ずつ、画像が走査されか又は該画素電極電圧がセットさ
れる。図１１に関連して下記で説明する様に、２つの画素素子は、１度にセット
出来るが、奇数又は偶数のものはハイ水平シフトレジスター１２４を用いてブイ
アイデーエイチ信号１３２を受けそして相手方行（すなわち偶数又は奇数のもの
）はロー水平シフトレジスター１２６を使用してブイアイデーエル信号１３４を
受ける。図１０で説明される様な他の構成が使用出来るがそこでは該デイスプレ
ーはセグメントに分けられ同時に供給されることは認識されている。又もし該デ
イスプレーが多数のブアイデーエイチとブイアイデーエル入力を使用するならば
、多数画素電極が同じクロックサイクルで走査出来ることは認識されている。
【００３６】 デイスプレーマトリックス回路１１８は列リセット回路（column reset circu
it）１５４を有する。該列リセット回路１５４は、図２４と２５に関連して下記
で説明する様にパワーダウンリセット（power down reset）そして図２３Ａと２
３Ｂに関連して説明する様に初期化（initialization）の双方に使用される。初
期化では、該列リセット回路１５４は各画素電極１４２への電圧を液晶が透明状
態（clear state）に弛緩することになる電圧にセットする。下記で説明する様
に、該列リセット回路１５４は各サブフレーム又はフレームの前で使用される。
【００３７】 図３は列反転（column inversion）を使用するマイクロデイスプレー用のタイ
ミング線図を図解する。ビデオ信号は実ビデオ（actual video）と反転ビデオ（
inverted video）として双方とも該アイシーデイスプレーダイ（IC display die
）１１６へ送られる。図２で見られる様に、ｐチャンネル伝送ゲート１２８は実
ビデオを受信し、これらのゲートにより供給される画素は反対電極に印加される
電圧、共通電圧（ＶCOM）と供給電圧源（ＶDD）の間でドライブされる。該ｎチ
ャンネル伝送ゲート１３０は反転ビデオを受信し、これらのゲートにより供給さ
れる画素はＶCOMと供給電圧シンク（ＶEE）の間でドライブされる。１つのサブ
フレームで、１つの列はビデオを受信し、隣接列は反転ビデオを受信する。次の
サブフレームで、ビデオと反転ビデオを受信する列はスイッチされる。全フレー
ムが該デイスプレー内に走査されそして該液晶がツイスト出来るようにする遅延
があった後、該画像を表すためにバックライト（backlight）が点灯（flashed）
される。液晶をツイストさせる遅延は下記で更に説明される。好ましい実施例で
は、ＶDDは約１１ボルト、ＶEEは約２ボルトそしてＶCOMは約７．０ボルトであ
る。該液晶内のオフセット電圧に適応するために電圧化された電圧信号中心（vo
ltage signal center votaged）｛ブイブイシー（VVC）｝とＶCOMとの間に僅か
の電圧差がある。各列上のビデオを交番させる技術は列反転と呼ばれ、直流電圧
が液晶材料上に形成されるのを防止するのに役立ち、加えてクロストークを防止
する。列反転に加えて、他の同様な反転技術は行反転、フレーム反転そして画素
反転である。
【００３８】 画像を表すために種々の仕方でビデオを供給しバックライトを点灯する他のタ
イミング線図を下記で論じる。
【００３９】 マイクロデイスプレー１１０としても引用される、フラットパネルデイスプレ
ーは幾つかの主要組立体に組み立てられるがそこでは各々で組立は幾つかの過程
を有してもよい。図４を参照すると、ウエーハ１１４はエスオーアイ（SOI）｛
シリコンオンインシュレータ（Silicon on Insulator）｝ウエーハでありその上
に集積回路デイスプレーダイ１１６が置かれる。デイスプレー回路１１６はガラ
スシート（glass sheet）１５８上に転送され、ウエーハ１１４をリフトオフ（l
ifted off）される。デイスプレー回路１１６の裏側が処理される。該デイスプ
レー回路１１６に加えて、反対電極１４４を有する、図６で見られる様な、アイ
テーオー（ITO）（インジウム錫酸化物）ウエーハ１６０が作られる。デイスプ
レー回路１１６、アイテーオーウエーハ１６０そして液晶１４６はデイスプレー
組立体１６２に組み立てられる。該デイスプレー組立体１６２はモジュール組立
体１６４の中へ組み立てられる。
【００４０】 アイシーデイスプレーダイ１１６の形成は図５Ａ−５Ｄで図解される。図５Ａ
に見られる様に、デイスプレーマトリックス回路１１８のトランジスター１４０
の１つは絶縁基盤（insulating substrate）１７４上で薄膜単結晶シリコン層（
thin film single crystal silicon layer）１７２で形成されるよう示されてい
る。絶縁基盤１７４上のシリコン層１７２はシリコン層の再結晶（recrystalliz
ation）か、又は第１シリコンウエーハが絶縁酸化物層（insulating oxide laye
r）で第２シリコンウエーハにボンド（bonded）される、ボンデッドウエーハ処
理（bonded wafer process）を使用すること、により形成出来る。第２ウエーハ
はデイスプレー回路組み立てに好適なシリコンオンインシュレータ構造（silico
n-on-insulator structure）を形成するために薄くされ光学的に透明な基盤（op
tically transparent substrate）へ転送される。該デイスプレー組立の追加的
詳細は、その内容がそれらの全体での引用によりここに組み込まれる、１９９４
年３月２１に出願され、”アクチブマトリックス画素電極の組立方法（Methods
of Fabricating Active Matrix Pixel Electrodes ）”の名称の、そして１９９
８年１月６日に米国特許第５、７０５、４２４号として発行された米国出願第０
８／２１５，５５５号及び１９９８年１１月１０日に出願され、”カラーシーケ
ンシャル反射型マイクロデイスプレー（Color Sequential Reflective Microdis
play）”の名称の米国出願第０８／９６６、９８５号に説明されている。又熱酸
化物（thermal oxide）１７６が該単結晶シリコン層１７２の１部の上に重なっ
ている。該絶縁基盤１７４はシリコン（Si）ウエーハ１７８により担われている
。
【００４１】 図５Ｂに図解される様に該絶縁基盤１７４と熱酸化物１７６の上に反射防止層
（anti-reflection layer）としてSi3N4の層１８０が形成される。ポリシリコン
（poly-silicon）電極である、画素電極１４２が該Si3N4層１８０の上に形成さ
れ、該薄膜単結晶シリコン層１７２と接触している。
【００４２】 図５Ｃを参照すると、ボロンリン酸石英ガラス（Boron Phosphorus Silica Gl
ass）｛ビーピーエスジー（BPSG）｝層１８４が該回路上に形成される。１部が
エッチングで取り去られアルミニウムターミナル１８６が付加される。図５Ｄを
参照すると、SiO2のリン酸石英ガラス（Phosphorus Silica Glass）｛ピーエス
ジー（PSG）｝の層１８８が該ビーピーエスジー１３４とアルミニウムターミナ
ル１８６上に形成される。チタン（Ti）のブラックマトリックス（black matrix
）１９０が光遮蔽として該トランジスター上に配置される。石英のパッシベーシ
ョン（passivation）１９２が全ウエーハ上に形成される。該ウエーハは次の組
み立て過程用に準備完了となる。
【００４３】 別の過程では、反対電極１４０を有するアイテーオーウエーハ１６０が形成さ
れる。図６はガラス層１９８と該反対電極１４０（１つのアイテーオー層）とを
有するアイテーオーウエーハを図解する。
【００４４】 形成された該回路と形成された該アイテーオーウエーハ１６０とを用いて、該
２つは一緒に接合される準備が完了する。次いで該回路デバイス１１６は図７Ａ
に示す様に、光学的に透明な基板２０４へ転送される。その内容が引用によりこ
こに組み込まれる米国特許第５、２５６、５６２号に詳細に説明される透明接着
剤（transparent adhesive）２０６が該回路を該基板２０４に固着するため使用
される。該絶縁基盤１７４が初期にそれに取付られた、図５Ａ−５Ｄに見られる
、層、Siウエーハ１７８は除去される。
【００４５】 埋め込み酸化物層（buried oxide layer）としても引用される、絶縁基盤１７
４は図７Ａで図解される様に、該画素配列１４２上の場所でエッチ（etched）さ
れる。該画素配列上に配置されてない埋め込み酸化物層が残り、その中に１連の
プール２０８を創る。好ましい実施例では、該埋め込み酸化物層は０．５マイク
ロメートルであり、該画素配列上の該プール範囲内で０．２マイクロメートルだ
け薄くされ０．３マイクロメートルになる。該画素配列だけを薄くすることによ
り、該トランジスター｛テーエフテーエス（TFTs）｝へのバックゲート効果（ba
ck-gate effect）と妥協することなしに該液晶への印加電圧は高められる。
【００４６】 代替えの集積回路デイスプレーダイ１１６が図７Ｂと７Ｃに示されている。図
７Ｂを参照すると、該絶縁基盤１７４はエッチングされ、Si3N4層１８０が該絶
縁基盤１７４と該熱酸化物１７６の上に形成される。ポリシリコン電極の、画素
電極１４２が該Si3N4層上に形成され、薄膜単結晶シリコン層１７２と接触する
。該ウエーハの残りは上記説明の方法で形成される。
【００４７】 後に、図７Ｃで見られる様に、該回路デバイス１１６は光学的に透明な基板２
０４へ移される。埋め込み酸化物層とも引用される、絶縁基盤１７４はエッチン
グされる。該埋め込み酸化物層は、図７Ｂで見られる様に、Si3N4層１８０に到
達するまで薄くされる。該Si3N4層１８０は湿式エッチ燐酸処理（wet etch phos
phoric acid process）により除去される。画素電極１４２は液晶１４６と接触
する。
【００４８】 絶縁基盤１７４が該画素電極１４２がシリコンウエーハ１７８へ配置されるべ
き場所でエッチされ得ることが認識されている。該Si3N4層はシリコンウエーハ
１７８上に配置される。埋め込み酸化物は、回路デバイス１１６が光学的に透明
な基板２０４へ移されるまで薄くされる必要がない。該Si3N4層１８０は上記で
説明した様に除去される。
【００４９】 又図７Ａに示した様な、１連のプール２０８は該Si3N4層１８０まで薄くされ
得ることは認識されている。該Si3N4層１８０は湿式エッチ燐酸処理で除去され
る。
【００５０】 図６と７Ａに図解される様に該埋め込み酸化物と反対電極上にSiOXの配向膜（
alignment layer）２１０がデポジット（deposited）される。該配向膜２１０は
下記説明の様に液晶を配向（align）させる。
【００５１】 図８で図解される様に、各デイスプレー範囲の周りにフレーム接着剤２１２が
置かれる。加えて、各デイスプレーの１つのスポットに銀ペーストが配置される
ので、接合時反対電極は該回路に接続される。下記説明の様に、該液晶を充填す
るために充填用孔（fill hole）が残される。該フレーム接着剤は複数のスペー
サーボール（spacer balls）を有する。該スペーサーボールは直径３−４マイク
ロメートルである。該テーエフテーガラスと該反対電極ガラスは一緒に加圧され
る。該スペーサーボールは該接合圧力が行使された時該層が１．８マイクロメー
トル隔てられることを保証する。該アクチブマトリックス範囲内にはスペーサー
はない。組み合わされたウエーハはキュアされる。好ましい実施例ではスペーサ
ーボールが使用されたが、ポスト（post）の様な他のスペーサー技術を使用して
スペーサー無しデイスプレーが作られ得ることは認識されている。
【００５２】 キュアの後該２枚のガラス、該テーエフテーガラス２０４と反対電極ガラス１
９８はスクライブされ分けられる。該２つのガラス層は、２つの相対する端部上
でそして該テーエフテーガラス２０４が図９で該反対電極ガラス１９８に対して
右にシフトされて現れるようにずらされて、スクライブされ分けられる。
【００５３】 個別デイスプレーは保持用トレー内に置かれ、該埋め込み層と該反対電極との
間のスペースを充たすように液晶の中へ浸される。該液晶１４６は該配向膜２１
０の間に配置される。次いで充填用孔が充たされる。それは該デイスプレー組み
立ての最終過程である。
【００５４】 該モジュール組み立てはフレックスケーブル（flex cable）２１４、１対の偏
光子（polarizer）２１６の取付けとそれらのモジュール２１８内への設置とか
ら成る。図９を参照すると、デイスプレー１１０の断面図が示されている。明確
化のため、該デイスプレーの要素は正しい尺度では示されてなく、１つの画素素
子のみが示され、或る要素は示されてない。該デイスプレー１１０は間挿された
液晶材料層１４６で該反対電極１４４から隔てられた画素素子１３８を含むアク
チブマトリックス部分２２０を有する。各画素素子１３８はトランジスター１４
０と画素電極１４２を有する。該アクチブマトリックス部分２２０は、もし該ア
クチブマトリックスが高輝度光を要するプロジェクション用に使用されるならば
、該トランジスター（テーエフテー）１４０を保護するためにアルミニウムの光
遮蔽２２４を有することが出来る。該反対電極１４４は半田バンプ（solder bum
ps）２２６により該回路の残りに接続される。該マトリックス２２０は１対のガ
ラス基盤１９８と２０４とにより境を形成されている。該アクチブマトリックス
部分２２０の外部（outboard）に追加のガラスプレートの対２２８が配置されて
いる。該ガラスプレート２２８は偏光子２１６から隔てられている。該隔たりは
絶縁層２３０を規定する。該デイスプレー１１０のモジュール２１８は、アクチ
ブマトリックス部分２２０，ガラスプレート２２８そして偏光子２１６を含むツ
ーピースのケースである。室温硬化｛アールテーブイ（RTV）｝ゴム２３２は該
ケース内で適当な位置に該要素を保持するのを助ける。
【００５５】 該ガラス基盤１９８と２０４の各々は液晶の層１４６の反対側に偏光子２１６
の１つを有する。
【００５６】 液晶をより速く応答させるために、該反対電極と該酸化物層の間の距離は該プ
ール（pool）２０８で２．０マイクロメートルである。該２つの要素間の狭い間
隔は光を通過させるためツイストせねばならない液晶がより少ないことになる。
しかしながら、該間隔の狭小化は該デイスプレーに充填されることを難しくする
或る液晶の粘度を含む追加的な問題となる。従って、適当な液晶の選択は該液晶
特性の評価を必要とする。
【００５７】 望ましい液晶を選択することに考慮されねばならない多くの特性がある。幾つ
かの特性には液晶の動作温度範囲、複屈折（birefringence）（デルタｎ＝ｎe−
ｎo）、動作電圧、粘度そして抵抗率が含まれる。粘度に関しては、流れ粘度（f
low viscosity）及び回転粘度（rotational viscosity）が検査される２つの領
域である。好ましい範囲は０℃から７０℃の温度範囲で４０ｍＰａ・ｓ｛４０セ
ンチポアズ（シーピー）｝より小さい流れ粘度と２００ｍＰａ・ｓ（２００シー
ピー）より少ない回転粘度である。
【００５８】 液晶選択で検査されるもう１つの性質はデルタｎである。デルタｎの値はセル
間隙（cell gap）と該２つの表面での液晶プレチルト角（liquid crystal preti
lt angle）に依る。該２つの表面でのプレチルト角は該埋め込み酸化物と反対電
極上にデポジットされたSiOXの配向膜により影響される。２マイクロメートルの
間隙用には０．１８より大きいデルタｎが好ましく、０．２８５のデルタｎが望
ましい。大きな間隙用には異なるデルタｎが必要になる。５マイクロメートルの
間隙用には０．０８から０．１４の範囲のデルタｎが望ましい。
【００５９】 粘度とデルタｎ（Δｎ）に加えて、該液晶のしきい値電圧（liquid crystal's
threshold voltage）と電圧保持比（voltage holding ratio）が液晶を選択す
る時検査されるべき基準である。好ましい実施例では、該しきい値電圧は１．８
ボルトより低く、好ましくは約１．２ボルトがよい。該電圧保持比は９９％より
大きいのが好ましい。
【００６０】 望まれる他の特性は容易な配向と紫外線と高い光学的輝度に対する安定性であ
る。もし必要ならば、より低い粘度とより低い動作電圧を達成するために該デル
タｎが妥協されることも可能である。
【００６１】 好ましい実施例では、選ばれた液晶はエスエフエム（SFM）｛スーパーフルオ
リエーテッドマテリアル（superfluoriated material）｝であった。好ましい実
施例では、選択された該液晶はメルク社（Merck）により市販されているテーエ
ル２０３（TL203）及びエムエルシー−９１００−０００（MLC-9100-000）の１
つであった。
【００６２】 液晶は該２つの表面から延びる化学的鎖（chemical chain）から形成される。
図７Ａで見られる様に、SiOXの配向膜２１０は該埋め込み酸化物１７４と該反対
電極１４４上に蒸着されるか、又は図７Ｃで該画素電極１４２と該反対電極１４
４が好ましい実施例で相互に対し９０度で配向される。配向膜２１０は該液晶１
４６に予備配向（pre-alignment）を与える。該配向膜２１０は約５００オング
ストロームの厚さを有する。
【００６３】 該液晶の鎖は付随する画素電極への電圧に依りツイストしそしてアンツイスト
する（untwist）。偏光板に対するこのツイスト動作で液晶が白色又は透明状態
（white or clear state）と暗状態（dark state）の間を行き来することとなる
。
【００６４】 液晶と偏光板の関係に依るが、液晶は弛緩した位置で透明か暗状態に、ドライ
ブされた状態で反転して暗状態か透明に、何れかに見えることが出来る。好まし
い実施例では、液晶は弛緩位置で透明に、ドライブされた状態で暗状態に見えて
いる。
【００６５】 上記で示す様に、該マイクロデイスプレー１１０は種々の数の画素のアクチブ
マトリックス配列を有することが出来る。図１０は（６４０×４８０）画素デイ
スプレー用の代替えの回路のアクチブデイスプレーダイ２４０を示す。図２に示
す実施例と対照的に、該デイスプレーは同時にそして独立に供給する４象限に分
割される。該集積回路デイスプレーダイ２４０はデイスプレーマトリックス回路
２４２，１対の垂直シフトレジスター２４４，水平シフト制御部２４６，水平シ
フトレジスター２４８の４つ組み、そして複数の伝送ゲート２５０を有する。
【００６６】 デジタル−アナログ増幅器からのアナログビデオ信号はビデオ信号ラインの４
つ組み２５２上を該デイスプレーマトリックス回路２２４の上と下に配置された
伝送ゲート２５０へ運ばれる。該集積回路デイスプレーダイ２４０は上記で論じ
た列リセット回路１５４と同様に、列リセット回路２５４を有する。該デイスプ
レーマトリックス回路２４２は図２に関して上記で論じたそして図２０Ａにより
詳細を示すそれらと同様な要素を有する。
【００６７】 ４８０×３２０及び１２８０×１０２４の様なより小さい及びより大きい両配
列では、該デイスプレーをセクターに分割し個別セクターを独立にドライブする
ことが望ましいことが認識されている。多数チャンネルドライバーを有するデイ
スプレーのもう１つの記述が、全体の内容が引用によりここに組み入れられる１
９９７年９月３０日に出願され、”カメラ用カラーデイスプレーシステム（Colo
r Display System for a Camera）”の名称の米国出願第０８／９４２，２７２
号になされている。
【００６８】 図１１は低電圧ビデオ用マイクロデイスプレーのための集積回路デイスプレー
ダイ２５８を示すがそこでは該デイスプレーの偶数列に対してはビデオが図１１
の上の、１つの側から供給され、該奇数列に対してはビデオが他の側から供給さ
れる。該集積回路デイスプレーダイ２５８には、デイスプレーマトリックス回路
２６０，垂直シフトレジスター１２０，水平シフト制御部１２２，１対の水平シ
フトレジスター１２４と１２６、そして複数の伝送ゲート２６２が組み込まれて
いる。該伝送ゲート２６２はＮチャンネル１０２０とＰチャンネル１０２２トラ
ンジスターの相補型の対で実施されてもよい。
【００６９】 １対のビデオ信号ライン２６４がアナログビデオ信号を、図３９Ｂに関連して
更に詳細に論じられる様に、１対のデジタル−アナログ増幅器３５６から、伝送
ゲート２６２へ運ぶ。該伝送ゲート２６２は該水平シフトレジスター１２６と１
２８により制御される。該水平シフトレジスター１２４と１２６は水平シフト制
御部１２２により制御される。該水平シフトレジスターは、該ビデオ信号のその
ビット又はセグメントが該入力されたビデオ信号により送られる２つの列を選択
する。図２と１０に示す集積回路デイスプレーダイと対照的に、偶数列の１つと
奇数列の１つの、２つの画素が同時に書かれる。
【００７０】 該デイスプレーマトリックス回路２６０は前の実施例と同様に複数の画素素子
１３８を有する。各画素素子１３８はトランジスター１４０と画素電極１４２を
有する。該画素電極１４２は、画像を創るよう画素キャパシター１４８を形成す
るために、図２０Ａで最も良く見られる様に、反対電極１４４と液晶１４６の間
挿された層とに連携して作動する。
【００７１】 水平シフトレジスター１２４の使用により信号を受ける列を選択することに加
えて、行が選択される必要がある。垂直シフトレジスター１２０が行を選択する
。該垂直シフトレジスター１２０からの行ラインは該行の画素をオンに変えるた
めにトランジスター１４０の各々のゲートに接続されている。１つの行、そして
各々がそれぞれの水平シフトレジスター１２４又は１２６により選択された２つ
の列１５２についてオンに変えられた画素を用いて、２つの画素が選択され、ビ
デオ信号は該液晶をドライブするか又は該画素素子の液晶を弛緩させる。
【００７２】 図２の集積回路デイスプレーダイ１１６と対照的に、なお２つの水平シフトレ
ジスターと２つのビデオ信号ラインはあるが、各ビデオ信号ラインはビデオ信号
と反転ビデオ信号を受信する。該信号は各フレーム又はサブフレーム毎にスイッ
チされそしてフレーム反転として呼ばれる。加えて、該反対電極への電圧（ＶCO M ）は下記で説明する様に毎フレーム又は毎サブフレームでスイッチされる。又
該集積回路デイスプレーダイは列リセット回路１５４を有する。下記でより詳細
に説明される低電圧ビデオ（low voltage video）｛エルブイブイ（LVV）｝では
、反対電極の電圧はサブフレームの始めにスイッチされ初期化が行われる。同時
に２つの画素に書き込む集積回路デイスプレーダイ２５８はエルブイブイで論じ
られるが、どちらも相手方を必要としない。
【００７３】 マイクロデイスプレー１１０上の画像は好ましい実施例では該液晶１４６を通
して光を照らすか又は該液晶１４６をバックライトする（backlighting）ことに
より見られる。図１２Ａ、１２Ｂそして１２Ｃはバックライトシステム２６６を
示す。
【００７４】 該デイスプレー１１０に対するバックライトシステム２６６の好ましい実施例
の組立分解図が図１２Ａに示されている。複数のエルイーデーエス（LEDs）２７
０のバックライトが回路基板２６８上に設置されている。好ましくは、３色を提
供するために３つのエルイーデーエスが使用されるのがよい。エルイーデーエス
２７０を有する回路基板２６８はバックライトハウジング（backlight housing
）２７８により保持される。該バックライトハウジング２７８と該デイスプレー
１１０の間に、スリーエム社（3M Corporation）から入手可能な”ビーイーエフ
（BEF）”フイルムの様な、明るさ向上フイルム（brightness enhancement film
）２８０が、ディフューザー（diffuser）２８２と共にオプションで使用するこ
とが出来る。図１２Ｂと１２Ｃで見られる様に、回路基板２６８はハウジング２
７８の第１の側に設置され、該バックライトのアクチブ範囲は該ハウジング２７
８の第２の側上の該ディフューザー２８２により規定される。
【００７５】 該マイクロデイスプレー１００と該バックライトシステム２６６はレンズシス
テム２８４と組み合わされる。図１３Ａは組み立てられたデイスプレーモジュー
ル２８６の斜視図である。図１３Ｂの組立分解図は該システム２８６の部品を詳
細に示す。バックライト反射器（backlight reflector）はエポキシ接着剤で又
は複数のクリップ２８８で該デイスプレー１１０上に直接接着出来るバックライ
トハウジング２７８内に位置付けられる。該デイスプレーはデイスプレーホルダ
ー２９０により保持されるが該ホルダーは透明な窓２９２を通してユーザーによ
り見られるように該デイスプレーのアクチブ範囲用の可視境界を規定するために
役立てることが出来る。該レンズシステム２８４の部分と一般に考えられる透明
窓２９２は光学機器ホルダー２９４により担われる。該光学機器ホルダー２９４
は加えてカラー修正要素２９６とレンズ２９８を保持する。該光学機器ホルダー
２９４内にオプションの第２レンズが配置されてもよい。
【００７６】 光学機器ホルダー２９４はハウジング要素３００内に摺動可能に配置されても
よい。リング３０４の回転が該光学機器ホルダー２９４を光学軸線３０６に沿っ
て並進させるように、該光学機器ホルダー２９４により担われるピン３０２が該
ホルダー２９４をリング３０４に連結する。リング３０４を該ハウジング要素３
００に保持する保持用パネル３０８は図９でモジュール２１８と呼ばれるデイス
プレーホルダー２９０をも又取付ている。図１３Ａと１３Ｂで図解される該組み
立てられたデイスプレーモジュール２８６は１５ｃｍ3より少ない容積を有する
。
【００７７】 組み立てられたデイスプレーモジュール２８６は、図４３に示すそれの如く、
ビューフアインダーハウジング８６２の様な外部ハウジング又は図４１の様な、
ここで説明される他のデバイスハウジング内にスムーズに嵌合する。これらの小
型高解像度デイスプレーは、ユーザーの目の約１２．７ｍｍ（０．５インチ）か
ら２５４ｍｍ（１０インチ）の範囲内でユーザーの手に保持された時、クリヤな
画像が提供されるような拡大を必要とする。
【００７８】 図１４Ａを参照すると、該マイクロデイスプレー１１０の画像を拡大するため
のそして図１３Ａと１３Ｂの光学機器ホルダー２９４内に担われるレンズ２９８
が示されている。約６．０９６ｍｍ（０．２４インチ）の対角線のマイクロデイ
スプレーを用いてのキューブイジーエイ（QVGA）｛クオーターブイジーエイ（Qu
arter VGA）３２０×２４０｝デイスプレー用に、好ましい実施例では該レンズ
２９８は約３０．４ｍｍの外径３１２と光学軸線３０６での約８ｍｍの厚さ３１
４を有する。該レンズ２９８は該デイスプレーからの光を受け、約２１．６ｍｍ
のカーブした直径を有する内面３１６を備えており、視認表面３１８は約２２．
４の直径３２０を有する。該レンズ２９８の周辺縁３２２は光学機器ホルダー２
９４内に該レンズ２９８を保持するために使用され、約２ｍｍの厚さ３２４と約
４ｍｍの半径３２８を有する。好ましい実施例では該レンズ２９８はアクリル（
acrylic）製であるが、該レンズ２９８はポリマー材料又はガラス製とすること
も出来ることは認識されている。この様なレンズのこの特定の例は１６度の視野
角と５０ｍｍのイーアールデー（ERD）｛アイレリーフディスタンス（eye relie
f distance）｝を有する。
【００７９】 図１４Ｂはレンズ２９８を有する代替えの組み立てられたデイスプレーモジュ
ール２８６の断面図である。該レンズ２９８は、透明窓２９２及び図１４Ｂに図
示されてないカラー修正素子２９６と共に、光学機器ホルダー２９４により保持
される。
【００８０】 バックライトハウジング２７８は３つのエルイーデーエス（LEDs）２７０を有
する。該マイクロデイスプレー１１０はホールド用要素３００とバックライトハ
ウジング２７８の間に間挿されたモジュール２１８内にある。
【００８１】 より大きい視野を有する約３１．７５ｍｍ（１．２５インチ）の直径のレンズ
システム３３０のもう１つの好ましい実施例が図１４Ｃに図解されている。３つ
のレンズ素子３３２，３３４及び３３６は該デイスプレー１１０上の画像を拡大
する。
【００８２】 カラー修正素子２９６は、入射光に位相修正を導入する円形段を有する輪郭を
付けられた表面を備えた透明なモールドされたプラスチックのキノフォルム（ki
noform）とすることが出来る。キューブイジーエイデイスプレー１１０用のキノ
フォルム、カラー修正素子、２９６に隣接して１つのレンズ２９８が位置付けさ
れた、好ましい実施例の構成がミリメートルの寸法で図１５に図解されている。
該キノフォルム２９６はレンズに面する凹面２９６ａを形成するようモールドさ
れたアクリル材料製とすることが出来る。該表面２９６ａは透過性を増すために
その上に反射防止コーテイング（anti-reflective coating）を有することが出
来る。該凹面は種々の半径と幅の多数の帯域（zones）に分けられる。各帯域は
該表面内の段で分離される。該キューブイジーエイ（QVGA）デイスプレーは好ま
しくは１５０と３００の間の帯域を有するのがよいが６４０×４８０デイスプレ
ーは５００と１０００の間の帯域を有する。
【００８３】 カラーデイスプレー用の光学システムの他の好ましい実施例は、その全内容が
引用によりここに組み込まれる１９９５年１１月３０日出願の米国出願第０８／
５６５、０５８号に説明されている。カラーデイスプレー用の光学システムの追
加的詳細は、その内容がその全体で引用によりここに組み入れられる、ジャコブ
ソン他（Jacobsen et al）により１９９７年１１月１０日に出願された、”携帯
型通信システム用反射型マイクロデイスプレー（REFLECTIVE MICRODIPLAY FOR P
ORTABLE COMMUNICATION SYSTEM）”の名称の米国出願第０８／９６６，９８５号
に説明されている。
【００８４】 下記でより詳細に説明される様に、液晶の画素素子のツイスト及びアンツイス
ト（untwisting）とバックライトシステム２６６のエルイーデーエス２７０との
両者が制御される必要がある画像の作成では、該エルイーデーエス２７０は下記
で説明する様に画像を作るよう点灯される。該点灯に加えて、該輝度（intensit
y）を変えることが望ましい。
【００８５】 エルイーデーエス２７０が作られる時、与えられた電流に対する輝度はエルイ
ーデーからエルイーデーで又はロット（lot）からロットで変化する。３つのエ
ルイーデーエス、赤、青そして緑のカラーをバランスさせる企ての中で、１つの
技術は各エルイーデーにポテンショメーターを接続し、カラー温度の適当なバラ
ンスを得るよう調節することである。
【００８６】 図１６Ａは検出器３４２を有するバックライトシステム３４０の断面図である
。該バックライトシステム３４０は回路基板３４４とディフューザー２８２が取
付られたバックライトハウジング２７８を有している。複数のエルイーデーエス
２７０は該回路基板３４４に取付られる。検出器３４２は該回路基板３４４の反
対側に配置される。アパーチャ（aperture）又はガラスロッド３４６は光が該エ
ルイーデーエス２７０から該検出器３４２へ該回路基板３４４を通過出来るよう
にする。好ましい実施例では、該検出器３４２はシリコン製である。フオトレジ
ステイブマテリアル（photo resistive material）の様な他の可視光センサーが
使用出来ることは認識されている。
【００８７】 図１６Ｂは該エルイーデーエス２７０への電流を制御する回路３４８の略図で
ある。回路３４８はエルイーデー２７０を選択するマルチプレクサー（multiple
xer）３５２を通して該エルイーデーエス２７０を制御するデイスプレーロジッ
ク回路３５０を有する。好ましい実施例では、該マルチプレクサー３５２は該デ
イスプレーロジック回路の１部である。該マルチプレクサー３５２は該デイスプ
レーロジック回路３５０により制御される。該デイスプレーロジック回路３５０
は下記で該マイクロデイスプレー１１０に関連して更に説明される。
【００８８】 該マルチプレクサー３５２／エルイーデー２７０に接続されることに加えて、
該デイスプレーロジック回路３５０はメモリー３５４に接続される。好ましい実
施例では、該メモリーは２４ビットメモリーでそれは赤、緑そして青のエルイー
デーエス２７０用の輝度レベルの予め決められた値を保持する。デジタル−アナ
ログ変換器３５６は該メモリー３５４からデジタル値を受信し、該輝度レベルを
表すアナログ信号を作る。
【００８９】 該変換器３５６からのアナログ信号を調節するために輝度制御部３６２が使用
されてもよい。好ましい実施例では、該輝度制御部３６２は該変換器３５６の出
力部にあるポテンショメーターとしてもよい。代替えの実施例では、該輝度制御
部は該変換器３５６のフルスケール制御部（full-scale control）に接続されて
もよい。
【００９０】 フイードバック制御回路３５８は該検出器３４２からの信号を該変換器３５６
又は輝度制御部３６２からのアナログ輝度信号と比較し、該エルイーデー電流ド
ライブ回路３６０用出力信号を作る。該フイードバック制御回路３５８は、該検
出器３４２により測定されたエルイーデー輝度が該変換器３５６及び輝度制御部
３６２によりセットされた輝度値とマッチ（match）するようその出力信号を調
節する。好ましい実施例では、該エルイーデー電流ドライブ回路３６０はトラン
ジスター３６６と抵抗器３６８を使用する。
【００９１】 大抵の環境で、特に明るい太陽光下では、該デイスプレーを出来るだけ明るく
させることが望まれる一方、夜間の航空機又は船舶の様に、該デイスプレーを使
用する人が彼等の暗視性を保つように該デイスプレーの輝度を下げることが望ま
しい或る状況が存在する。
【００９２】 該デイスプレーのバックライトは普通のモードから夜間又は低周囲光モードへ
移行する。普通のモードでは、単色デイスプレー用には１つのアンバー（amber
）、緑、又は白色エルイーデーエスそしてカラーシーケンシャルデイスプレー用
では赤、青、そして緑のエルイーデーエスの様な、普通光用エルイーデー（エス
）が使用される。
【００９３】 昼光動作用には、周囲太陽光下で読めるように該デイスプレーを提供するため
に”昼間（day）”エルイーデーエスがオンになる。もし周囲光レベルが減少す
るならば、見るのに快適な輝度を有する画像を提供するために該エルイーデー（
エス）の輝度は減少させられる。より低下した周囲光の点に於いて、該エルイー
デー輝度削減の要求は該”昼間”エルイーデーエスのオフ切り替え及び”夜間”
エルイーデーのオンへの切り換えとなり、デイスプレー輝度の更なる削減は、或
る最小点に到達するか又は或る点で該エルイーデーがオフに変わるまで該”夜間
”エルイーデー輝度の削減となる。図１６Ｂを参照すると、周囲光センサー３６
９は該エルイーデーエス２７０の輝度を変えるために輝度制御部３６２に接続さ
れている。又周囲光センサ３６９は、ロジック回路３５０が１つのカラー”夜間
”エルイーデーへスイッチ出来るようにデイスプレーロジック回路に接続されて
いる。
【００９４】 デイスプレー輝度の増強はこれと逆であり、該”夜間”エルイーデーがオフに
変わり、”昼間”エルイーデーがオンに変わる或るクロスオーバー点まで該”夜
間”エルイーデーエス輝度を最初増強することから成る。該デイスプレー輝度を
更に増強することは該”昼間”エルイーデー輝度を増強するのみである。
【００９５】 該マイクロデイスプレーが配置される環境に依り、該”夜間”エルイーデーは
赤エルイーデーか又は青緑エルイーデーエスか何れかである。赤は典型的に人の
暗視性を保持するのにより良いと考えられるが、赤い光は夜間検出装置を使用し
てより検出しやすい。
【００９６】 夜間照明源が赤外線又は近赤外線周波数を放射しない種類のソース（source）
から選ばれるか或いは赤外線及び近赤外線周波数を除去するフイルターが該夜間
光源と残りの構造体の間に置かれるか何れかは認識されている。
【００９７】 光源の輝度、様式又はカラーは周囲光に依ってもよいが、周囲光のレベルは下
記で説明するカラーシーケンシャル処理に一般に影響しない。バックライト用回
路は上記で論じた。該マイクロデイスプレー１１０を制御する回路を下記で説明
する。
【００９８】 単色又はカラーシーケンシャルデイスプレー用のデイスプレーの構成は一般に
同じ画素ピッチ又は画素寸法では同じである。これは赤、緑そして青の各々用に
個々の画素をがある他の種類のカラーデイスプレーと対照的である。該デイスプ
レーでの差異は該光源であり該マイクロデイスプレー１１０ではない。単色デイ
スプレーでは１つの光源を要するが、カラーシーケンシャルデイスプレーでは３
つの別個の光源（例えば、赤、緑そして青）がある。３つの別個のカラーがある
ことで、大抵の画像を作るために３つのカラーが点灯せねばならないのは単色用
に１つが点灯するのと対照的である。単色用には該エルイーデーをオンにして置
くか或いは該発光ダイオード（エルイーデー）を下記説明の様にパルス駆動する
ことが望ましいことは認識されている。
【００９９】 カラーシーケンシャルデイスプレーでは、該デイスプレーパネルは各原色用に
１回で、３回走査される。例えば、２０Ｈｚでカラーフレームを作るために、ア
クチブマトリックスは６０Ｈｚの周波数でドライブされねばならない。しかしな
がら、フリッカーを減らすために、６０Ｈｚ以上では可視フリッカーが減じるの
で、毎秒６０フレームのフレームレート（frame rate）を有するよう該アクチブ
マトリックスをドライブするのが望ましい。カラーデイスプレーでは好ましいフ
レームレートは毎秒最小６０フレームでありそれは各フレームが赤、青そして緑
のサブフレームを有することで毎秒１８０サブフレームとなる。フレームのみが
あり３つのサブフレームのない単色デイスプレーと対照的に、該フレームレート
はより高くなり得て、好ましい実施例では該フレームレートは毎秒７２フレーム
である。かくしてカラーシーケンシャルデイスプレー用デイスプレーは単色デイ
スプレー用のそれと実質的に類似しているが、カラーシーケンシャルでの望まし
い結果を達成するために該サブフレームレートは実質的に速くなる必要がある。
【０１００】 戻って図２と３を参照すると、ローとなる行により、第１行を選択する垂直シ
フトレジスター１２０と、全行が書き込まれるまで列ずつを選択する水平シフト
レジスター１２４又は１２６により画像がアクチブマトリックスデイスプレー１
１０内へ走査される。
【０１０１】 図２に示す集積回路デイスプレーダイ１１６用に好ましいモードである列反転
モードでは、各画素素子１３８用ビデオは、ビデオ信号ハイライン１３２からｐ
チャンネル伝送ゲート１２８を通して入るビデオとビデオ信号ローライン１３４
からｎチャンネル伝送ゲート１３０を通って入る反転ビデオとを交番させられる
。各列でビデオから反転ビデオへ行き来するスイッチングは該埋め込み酸化物１
７４と液晶１４６上での直流電圧形成を防止する。
【０１０２】 第１行がなされると、該垂直シフトレジスター１２０は第２行を選択する。こ
れは最後の行が選択されるまで続く。最後の行の最後の列が書き込まれるまで水
平シフトレジスター１２４又は１２６は列ずつ選択する。従って最初の画素（す
なわち、第１行第１列）が書かれる時と最終画素（すなわち、最終行最終列）が
書かれる時の間にセット時間の遅延がある。好ましい実施例では、最初画素から
の最後の画素まで書くことの遅延は約３ミリ秒である。
【０１０３】 上記マイクロデイスプレー１１０の組立の説明で指摘した様に、液晶は電圧変
化に瞬時には応答しない。液晶が応答する遅延は図１７に図解されている。液晶
１４６の状態は通常Ｖpixel３７０と称する画素電極１４２の電圧と、通常ＶCOM ３７２と称する反対電極１４４の電圧に依る。図１７で見られる様にフレーム３
７８で初期にＶCOM に等しいＶpixel ３７０を用いて、前記液晶を跨いで電圧降
下はなく、透過度グラフで図解される様に、偏光子を通して見た液晶１４６は透
明である。Ｖpixel３７０が電圧＋Ｖ又は−Ｖ、３７４になると、液晶を跨いだ
電圧降下又は差があり、該液晶はフレーム３８０に見られる様に黒色にドライブ
される。
【０１０４】 回転するのに液晶はセット時間を要するので該変化は瞬時的ではない。この時
間は液晶の種類及び温度を含む幾つかの要因の関数である。液晶上に直流電圧が
形成されるのを防止するために電圧が反転されるので電圧は交番して示される。
【０１０５】 もし定常状態の黒色に到達した後、ＶpixelがＶCOMにセットされるならば、該
液晶は透明状態に戻る。透明から黒色への移行の様に、該変化は瞬時的ではない
。フレーム３８２で見られる様に、黒色から透明への状態変化は該液晶が黒色へ
ドライブされつつある時より長い時間がかかる。図１７は黒色から透明になるの
は透明から黒色になるに要する２．５倍を超えて長くかかることを示す。室温で
好ましい液晶を使用する好ましい実施例では、白色から黒色へドライブする時間
は約４ミリ秒であり、液晶が白色に戻る時間は約１０ミリ秒である。
【０１０６】 上記で示す様に、カラーデイスプレーがフリッカーを減少させるために、毎秒
１８０サブフレーム必要であり或いはサブフレーム当たり６ミリ秒より短いこと
が必要である。従って毎秒１８０サブフレームでは、該液晶はサブフレーム中に
黒色から透明になり得ない。
【０１０７】 赤の画像又は画素が望ましい例が図１８Ａに示されている。上側のグラフは画
素電極１４２の電圧、Ｖpixel３７０を示す。該電圧Ｖpixel３７０は該液晶を透
明に弛緩させるか或いは該液晶を黒色にドライブする電圧にセットされる。赤の
エルイーデーが点灯する時該液晶が透明であることそして該緑又は青のエルイー
デーが点灯する時黒色又は不透明であることが望ましい。従って、赤の画素を得
るために、画素電極１４２の電圧、Ｖpixel３７０は光の赤の点灯に付随するサ
ブフレーム３８４用のＶCOMと該緑及び青の点灯に付随するサブフレーム３８６
用のもう１つの電圧にセットされる。毎秒１８０サブフレームを有するマイクロ
デイスプレー１１０を用いると、目は赤の点灯を、暗い不透明な期間とブレンド
し赤画素を作る。
【０１０８】 もし該液晶が最初のサブフレーム３８４ａで透明でスタートすれば、緑の点灯
に付随するサブフレームである、次のサブフレーム３８６ａでは黒色にドライブ
されることが出来る。該デイスプレー回路は青の点灯に付随する次のサブフレー
ム３８６ｂの間該液晶を黒色にドライブし続ける。その画素用のデイスプレー回
路がその画素電極１４２用の電圧、Ｖpixel３７０をＶCOMにセットすると、該液
晶は弛緩することが出来る。しかしながら、液晶１４６は、図解で表される様に
、該サブフレーム３８４ｂがなされる時期まで透明状態に達しない。図１８Ａに
示す図解で、該液晶は約５０％透明に到達するに過ぎない。次のサブフレーム３
８６ｃ、緑のサブフレームで、該液晶１４６は再び黒色にドライブされる。従っ
て、この赤の画素用の液晶は該点灯の前にはその完全な透明状態には決して達し
ない。最大の明るさ又はコントラスト決して達成されない。
【０１０９】 カラーシーケンシャルデイスプレーを用いると、該デイスプレーが例え静止画
像のものでも、該デイスプレーは、該デイスプレーが赤の画像、緑画像、そして
青画像を通るよう順序付けられるので、動的である。
【０１１０】 図３を参照すると、もし該液晶がツイスト又はアンツイストに充分に速い応答
を有するなら、又は該サブフレームがより長い時間であるなら、書き込みの箱形
の終わりで表される様に、書き込まれる最後の画素３８８でも該エルイーデーの
点灯の前に最後の位置に落ち着く。しかしながら、図１８Ａで図解される様にフ
リッカーを防止するため要求されるフレーム又はサブフレーム速度で安定出来る
ようにする程充分に速くは該液晶は応答しない。該画素がシーケンシャルに書き
込まれることで、最初の画素３９０は最後の画素３８８のセット時間前に書き込
まれる（すなわち、ツイストするようドライブされるか又は弛緩させられる）。
好ましい実施例では、最初の画素３９０と最後の画素３８８への書き込み間の時
間は約３ミリ秒である。
【０１１１】 したがって、最後の画素３８８に付随する液晶１４６と最初の画素３８８に付
随する液晶１４６はバックライトの点灯の前に応答するのに同じ長さの時間を有
しない。
【０１１２】 該２つの画素で異なる液晶のツイストを有するので、該液晶を通過する光の量
は異なり、従ってコントラスト、輝度、カラーブレンドは該デイスプレーの１つ
のコーナーからもう１つへと変化し得る。例えば、デイスプレーが最初の画素と
最後の画素で黄色の様な中間カラーを有したとすれば、該カラーは一致しない。
【０１１３】 赤の点灯と緑の点灯が見えるようそして青の点灯が見えないようにすることに
より創られる黄色の画素を作る例が図１８Ｂに示されている。該図１８Ｂは、ビ
デオ信号が、各画素電極１４２用電圧、Ｖpixel３７０を赤サブフレーム及び緑
サブフレーム用のＶＣＯＭに、そして青サブフレーム用をもう１つの電圧にセッ
トすることを図解している。従って該画素用ビデオは、方形波により表される様
に、該画素を青サブフレーム用には黒色にドライブし、赤及び緑サブフレーム用
にはそれを弛緩させるようセットされる。図１８Ｂの最初のサブフレーム３９２
ａ、青サブフレームで、最初の画素３９０と最後の画素３８８の両者用液晶は定
常状態の黒色で示される。最初の画素３９０は該赤サブフレームの始めにその信
号を受信し、該液晶は弛緩し始める。最後の画素３８８はその信号を或る時間後
に、好ましい実施例では３ミリ秒後に、その信号を受信し、該液晶はその時弛緩
し始める。最初の画素３９０と最後の画素３８８に関する液晶は、該赤エルイー
デーが点灯する時、透明への移行での異なる点にあり、その中で異なるレベルの
赤を作る。図１８Ｂに示す実施例では、次ぎに点灯するカラーは緑であり、従っ
て最初と最後の画素３９０と３８８に付随する画素電極１４２は該サブフレーム
３９６ａへの移行で電圧を変えない。従って最初及び最後の両画素３９０と３８
８に付随する液晶は透明へ移行し続ける。緑用エルイーデーが点灯すると、該２
つの画素３９０と３８８用の液晶は透明への移行の異なる点にあり、従って異な
るレベルの緑になる。加えて、緑の点灯が赤の点灯の後起こり、該液晶は移行す
るのにもっと時間があるので、可視緑量は赤の量より多く、緑がかった黄色にな
る。
【０１１４】 なお図１３Ｂを参照すると、次のサブフレームは青のサブフレーム３９２ｂで
ある。画素３９０と３８８は黒色にドライブされる。最初の画素３９０はもう１
度該サブフレームの始めの近くでその信号を受信し、そして好ましい実施例で該
液晶が黒色に変わるに３ミリ秒かかることで、該液晶１４６は青のエルイーデー
が点灯する前に黒色となる。最後の画素３８８は該サブフレームの終わりの近く
でその信号を受信し、該青のエルイーデーが点灯する時黒色へなお移行しつつあ
る。従って、このサブフレーム３９２ｂ内で最後の画素３８８はその黄色の中に
幾らか青を有する。
【０１１５】 次のフレーム、次の赤サブフレーム３９４ｂで、液晶１４６は弛緩しており、
それの中で透明に変わる。最後の画素は前に黒色にドライブされたもので、従っ
てそれが透明に移行すると、最後の画素はもう１度最初の画素から後れる。
【０１１６】 図１９Ａは該エルブイブイ方法を実施するためのデイスプレー制御回路４００
を図解する。該デジタル制御回路４００はソースから画像を取り、該画像を該マ
イクロデイスプレー１１０上に表示する。該デジタル制御回路４００は入力部４
０４で画像データを受信するプロセサー４０２を有する。該プロセサー４０２は
タイミング制御回路４１０を経由してデイスプレーデータをメモリー４０６及び
／又はフラッシュメモリー４０８に送信する。該画像データは直列又は並列デジ
タルデータ、アナログアールジービー（analog RGB）データ、コンポジット（co
mposite）データ、又はエスビデオ（s-video）を含む種々の形式であり得る。該
プロセサー４０２は当該技術で良く知られる様に、受信画像データの種類用にコ
ンフイギュア（configured）される。図１９Ａに示す好ましい実施例では、該信
号はデジタルであるか又は該タイミング制御回路４１０に入る前にデジタルに変
換される。
【０１１７】 該タイミング制御回路４１０はプロセサー４０２からクロックとデジタル制御
信号を受ける。該タイミング制御回路４１０は該マイクロデイスプレー１１０と
バックライトシステム２６６の両者を制御する。該タイミング制御回路４１０は
複数のライン４１１に沿って制御信号を該バックライト２６６へ伝送する。該タ
イミング制御回路４１０からの制御信号は該マイクロデイスプレー１１０上の画
像に対し該エルイーデーエス２７０の点灯を制御する。エルイーデーエス２７０
の点灯のタイミング、持続時間そして輝度が制御される。
【０１１８】 画像データは該タイミング制御回路４１０からデジタル−アナログ変換器４１
２を通って該マイクロデイスプレー１１０へ進む。該アナログ画像データ／信号
は２つの通路に沿って送られる。該通路の１つは変換器４１２を通る信号通過を
もたらす。該アナログビデオ信号と該反転アナログビデオ信号とは、入力部を各
サブフレームで交番させるスイッチ４１６を用いて、該マイクロデイスプレー１
１０へ交互に供給される。加えて、該デイスプレー１１０に入り反対電極１４４
に印加される共通電圧（ＶCOM）はスイッチ４１８により２つの値の間で交番さ
れる。該デイスプレーへのビデオと該ＶCOMを交番させるスイッチ４１６と４１
８はタイミング制御回路４１０からのフレーム制御ライン４２０により制御され
る。
【０１１９】 タイミング制御回路４１０はライン４２２と４２４に沿って該デイスプレー１
１０へ、垂直スタートパルス、垂直クロック、水平スタートパルス、そして水平
クロックの様な制御信号を伝送する。ライン４２８は、該デイスプレー１１０へ
の画像フレームの供給を制御するために、レデイ（ready）、リセット（reset）
、ライトイネーブル（write enable）、アウトプットイネーブル（output enabl
e）、カラーイネーブル（color enable）、アドレスそしてデータの信号をメモ
リー４０６／４０８へ差し向ける。
【０１２０】 図１９Ａと連携して図１９Ｂを参照すると、該反対電極１４４の電圧、共通電
圧（ＶCOM）は２つの電圧の間を交番する。ビデオ信号は実ビデオと反転ビデオ
の間を交番する。ビデオ信号が毎列で反転される前の実施例での列反転と対照的
に、エルブイブイでは、ビデオ信号は毎フレームで反転されるのみである。
【０１２１】 好ましい実施例では、ＶCOMは６ボルトのビデオハイ電圧（ＶVH）と１．５ボ
ルトのビデオロー電圧（ＶVL）の間で交番する。従って、ＶCOMはＶCOMハイと称
される高い電圧ＶVHとＶCOMローと称される低い電圧ＶVLの間で交番する。該ビ
デオ信号電圧はＶVLとＶVHの間で変動する。供給電圧源（ＶＤＤ）と供給電圧シ
ンク（ＶＥＥ）の両者は１．５ボルトだけＶVH及びＶVLからオフセットされ、す
なわちＶＤＤは７．５ボルト、ＶＥＥは０ボルトである。これらのオフセットす
なわち空き高（headroom）はオン状態の画素トランジスターの導電性を高め、オ
フ状態の画素トランジスターの漏洩を減じる。
【０１２２】 フレーム４３２ａでの様なＶCOMハイを用いて、実ビデオ信号は該マトリック
ス回路／マイクロデイスプレー１１０内へ走査され書き込まれる４３４。該液晶
１４６が望ましい位置の方へツイスト出来るようにするリセット時間又は遅延４
３６の後、点灯時間４３８が起こり、そこでは該画像を表すために該エルイーデ
ーバックライト２６６が点灯する。
【０１２３】 次のフレーム、サブフレーム２、４３２ｂの前に、ＶCOMはローになる。ロー
電圧にスイッチするＶCOMで、該画素間電圧が変わるので、丁度走査された画像
が消される。しかしながら、点灯時間４３８は終わり該エルイーデーバックライ
ト２７０はオンでないので、該画像の消失は見えない。
【０１２４】 フレーム４３２ｂでのＶCOMローで、反転ビデオはマトリックス回路／マイク
ロデイスプレー１１０内へ走査されるか書き込まれる４３４。同様にリセット時
間４３６の後、リフレッシされた又は新しい画像を表すために点灯時間４３８が
存在する。
【０１２５】 次のフレーム４３２ｃの前に、ＶCOMはハイとなる。高い電圧、ＶCOMハイにス
イッチされたＶCOMを用いて、走査された画像は消される。実ビデオ信号がＶCOM ハイを用いて該マイクロデイスプレー１１０内に書き込まれる。遅延が起こり、
該エルイーデーの点灯がある。
【０１２６】 画素素子１３８の略図が図２０Ａで示される。画素素子１３８はトランジスタ
ー（テーエフテー）１４０を有しそれを通してビデオが供給される。該トランジ
スター（テーエフテー）１４０は垂直シフトレジスター１２０からの信号により
制御される。
【０１２７】 電荷を保持し、好ましい実施例ではもう１つの行ライン１５０、前の行ライン
（Ｎー１）、に接続する蓄積キャパシター４４２がある。加えて、画素電極１４
２に近接する液晶１４６はキャパシター４４４と抵抗器４４６として作用する。
画素電極１４２と液晶１４６との間に間挿された埋め込み酸化物１７４は第２キ
ャパシターとして作用する。共通電圧ＶCOMを有する反対電極１４４は上記説明
の様に行き来してスイッチする。
【０１２８】 もし該デイスプレーがカラーデイスプレーであれば、バックライト２６６のエ
ルイーデーエス２７０は別個のカラーをシーケンシャルに点灯する。加えて、各
カラーエルイーデー２７０用に１つの、３つの画面の走査はフレームを含み、該
ＶCOMは各画面、サブフレームに交番する。
【０１２９】 点灯を始める前の遅延時間と点灯時間は図１９Ｂでは同一として示されている
。しかしながら、該遅延時間（液晶の応答時間についての遅延）と該点灯時間の
両者は点灯される特定のカラーに左右され得る。該遅延時間は、書かれるべき最
後の画素に付随する液晶が特定のカラーが見られるようにするためにツイストす
るに充分な時間を何時持つかに左右される。点灯の持続時間、すなわち該点灯が
終了されねばならぬ点は、次のフレームの書かれるべき最初の画素に付随する液
晶がバックライトからの光が視認者に見えるに充分な程何時ツイストされたかに
左右される。
【０１３０】 図１９Ａで見られる様に、タイミング制御回路４１０は点灯されるべきカラー
に依り点灯持続時間（flash duration）と遅延又は応答時間を変える。加えて、
該カラー輝度を調節するためにバックライト２６６への電流は変えることが出来
る。もし望むならば、ユーザーが該カラーをかえることが出来るようにカラー制
御ライン５２０が該タイミング制御回路４１０に付加されることが可能である。
【０１３１】 好ましい実施例では、ＶCOMは５−６ミリ秒毎に変動する。画像を書く／走査
するのに約３ミリ秒かかる。エルイーデーは約０．５ミリ秒の間点灯する。図１
９Ｂで表されている様に、最後の画素への書き込みと約１．５ミリ秒の点灯の間
に待ち時間がある。点灯されるべきカラーエルイーデーに依り、該エルイーデー
を点灯させる前の遅延時間を変えること又は該エルイーデー点灯の長さを変える
ことが望ましいことが認識されている。
【０１３２】 より小さい蓄積キャパシターで書くには要する時間が短く、従ってより小さい
画素のテーエフテーが使用出来る。もし液晶が充分に速い応答を有するならば、
蓄積キャパシターは除去出来て、液晶の静電容量が蓄積キャパシターになる。加
えて、蓄積キャパシターが無ければ、より大きなアパーチャが可能である。より
大きなアパーチャと増加したアパーチャ比（aperture ratio）を用いると、バッ
クライトの同じサイクル動作（cycling）に対して画像はより明るくなり、使用
全電力は同じ画像輝度で削減出来る。
【０１３３】 図２０Ｂを参照すると、１つの画素１３８の拡大略図を有する、図１９Ａのデ
イスプレー制御回路の部分が示されている。画素１３８は、伝送ゲート２６２を
変えることにより列１５２を選択する水平シフトレジスター１２４と行１５０を
選択する垂直シフトレジスター１２０とにより充電される。ビデオが該画素に書
き込まれ、該液晶はツイストを始め、光学的に透過性となる。全体のデイスプレ
ーが書かれ、エルイーデーが点灯する前に遅延があった後、ＶCOM、すなわち反
対電極１４４への電圧は、フレーム制御ライン４２０によりハイからロー又はそ
の逆にスイッチされる。同時に、ビデオ信号は実ビデオから反転ビデオへ又はそ
の逆にスイッチされるので、ビデオは次のフレーム用へスイッチされる。
【０１３４】 液晶は光学的に透過性であるか光学的に不透明であるか何れかになるためにツ
イストされる。偏光子の方位は液晶が白色に、透過性に、或いは暗状態、不透明
にドライブされる何れかに影響する。
【０１３５】 図２１を参照すると、頂部のグラフ４５２は反対電極１４４への電圧、ＶCOM
のサブフレーム毎のスイッチングを図解している。好ましい実施例では該電圧は
６と１．５ボルトの間をスイッチする。ＶCOMのリセット動作は画素１３８用基
準電圧を変える。
【０１３６】 第２ライン４５４はビデオと反転ビデオ信号の間をスイッチするビデオ信号を
図解する。該ビデオ信号は透明を表す電圧から黒色を表す電圧まで変化する。好
ましい実施例で、ＶCOMがロー電圧、１．５ボルトにある時、透明用電圧はＶCOM 、１．５ボルトに等しく、好ましい実施例での黒色用電圧は６ボルトである。こ
の第２ラインはＶCOMの電圧から４．５ボルトのオフセット電圧である黒色用ビ
デオ信号を表す。
【０１３７】 図２１の中間の２つのライン４５６，４５８は特定の画素素子の電圧オフセッ
トを図解している。２つのラインの上側４５６は黒色に書かれた画素を図解し、
下側のライン４５８は透明に書かれた同じ画素を図解している。
【０１３８】 第３のライン４５６を参照すると、該画素は透明としてスタートし、すなわち
画素電極と反対電極の間の電圧オフセットはゼロである。適切な列と行が該画素
用に選択されると、該画素電極電圧は該ＶCOMから４．５ボルトオフセット、す
なわち１．５ボルトにセットされ、そこではＶCOMは好ましい実施例では６ボル
トである。該液晶は暗状態位置にドライブされ始める。後刻、設定された時間に
、該画素は書き込まれ、該エルイーデーは点灯される。該ＶCOMが６ボルトから
１．５ボルトにスイッチされると、第１ライン４５２に示される様に、この画素
電極のオフセットは４．５からゼロになり、そこでは液晶は透明方向へ向かって
戻るよう弛緩することになる。ビデオ信号が再び該画素にそれを黒色へドライブ
するよう書かれると、該ビデオ信号はもう１度４．５ボルトだけオフセットされ
るが、この場合それは６ボルトのビデオ信号である。エルイーデーの点灯が設定
時間後に起こる。ＶCOMがもう１度１．５から６ボルトへフリップすると、該オ
フセットは該画素電極と反対電極の間でゼロに戻り、液晶は透明に向かって戻る
よう弛緩し始める。このパターンは繰り返しを続ける。
【０１３９】 透明に書かれた画素を図解する図２１の第４のライン４５８に関しては、該画
素はＶCOMとビデオとの間のオフセット電圧が４．５である黒色としてスタート
する。該画素電極が透明に書かれると、該ＶCOMと画素電極との間の該オフセッ
ト電圧はゼロとなり、該液晶は透明位置に向かって回転し始める。後刻、設定時
間に、該エルイーデーは点灯する。反対電極の電圧が６ボルトから１．５ボルト
にスイッチされると、該画素電極と反対電極の間のオフセットはゼロから４．５
ボルトになり該液晶は黒色にドライブされ始める。該画素電極が次ぎに書かれる
と、該画素電極への電圧は反対電極の電圧と等価な１．５ボルトにセットされ、
ゼロのオフセット電圧となり、そこでは該液晶は透明状態へ戻るよう弛緩し始め
る。該エルイーデーは設定時間後点灯される。該反対電極の電圧が次ぎに１．５
ボルトから６ボルトへスイッチされると、該画素電極と該反対電極の間の電圧の
オフセットは再び４．５ボルトとなり、この画素電極に付随する液晶は黒色の方
へドライブされる。この画素電極用のビデオ信号が白色へ書かれると、該電圧は
６ボルトへセットされ、該画素電極と該反対電極との間の電圧オフセットはゼロ
ボルトとなり該液晶は透明位置へ戻るよう弛緩し始める。このパターンは繰り返
しを続ける。
【０１４０】 図２１の第５のライン４６０は該画素用のビデオ信号を表す。簡単化と明確化
のために、例えその画素に付随する該時間に於いてのみ該ビデオ信号が関係して
はいても、該ビデオ信号は全フレームの間一定に示されている。第１サブフレー
ム４６４ａで、該ビデオ信号は該液晶を黒色にドライブし、そこでは該信号の電
圧はＶCOMから４．５ボルトオフセットされすなわち１．５ボルトである。次の
サブフレーム４６４ｂで、書かれるべき信号は透明用でありそこでは該電圧はＶ COM の電圧にセットされ、該電圧は１．５ボルトに留まるがそれは該電圧ＶCOMは
ＶCOMが１．５ボルトにスイッチしたことで、もう１度１．５ボルトである。第
３のサブフレーム４６４ｃで、該ビデオはもう１度透明用にセットされるが、し
かしながら、ＶCOMが１．５ボルトから６ボルトへスイッチしたことで、ビデオ
信号も同様にフリップされるか又は１．５から６ボルトへ反転されるので該オフ
セットはゼロに保持される。示される第４サブフレーム４６４ｄで、該ビデオ信
号は、該画素が黒色へ戻って変わるよう書かれ、そこでは該ビデオは好ましい実
施例ではＶCOMのそれから４．５ボルトだけオフセットされる必要があり、この
サブフレームでのＶCOMは１．５ボルトであり、該ビデオは６ボルトにセットさ
れる。
【０１４１】 第６の底部のライン４６２は、垂直破線４７２により示す適当な場所で書かれ
た、上記ライン４６０からのビデオを使用して該画素のビデオを示す。該ビデオ
は最初に、該画素電極が黒色に書かれそこで４．５ボルトのオフセットを置くま
で、該反対電極のそれからゼロボルトだけオフセットされている。該画素１３８
に付随する液晶はドライブされ、黒色にツイストされる。点灯は垂直破線４７４
で示されるが、しかしながら、該画素電極がドライブされたので該液晶が黒色に
回転されたことで、赤の点灯は見られない。反対電極が６ボルトから１．５ボル
トへスイッチすると、該画素は透明へ弛緩し始めるがそれは該反対電極とＶpixe l の間の電圧オフセットがゼロであるからである。画素電極が書かれ始めると、
それは透明へ書かれるがしかしながら、電圧は既にゼロオフセットを有するので
変化はない。該液晶が透明位置へ回転することで点灯がサブフレーム４６４ｂ用
に起こると、緑点灯が該画素で見られる。
【０１４２】 サブフレーム４６４ｃの始めに該反対電極が１．５ボルトから６ボルトへスイ
ッチすると、該画素電極電圧と反対電極の間のオフセットは４．５ボルトであり
そこでは該液晶は黒色状態へドライブされ始める。該画素電極が透明（白色）へ
書かれると該画素電極の電圧は６ボルトにセットされそこでは該反対電極の電圧
からのオフセットはゼロであり、該液晶は透明に戻るよう弛緩し始める。点灯が
起こると液晶は透明状態の方へ動き青のエルイーデー光が見られる。
【０１４３】 次のサブフレーム４６６ａのスタートで該反対電極が６ボルトから１．５ボル
トへ戻るようスイッチされると、該反対電極と画素電極との間のオフセットは４
．５ボルトであり該液晶は黒色にドライブされる始める。該画素電極が黒色状態
に再び書かれると、該画素電極の電圧は変化せずそこでは該点灯が起こっても該
液晶は該光を阻止し、該赤エルイーデーは見られず、緑と青の光はシアンのカラ
ーを与えるよう見られる。
【０１４４】 図２２は、反対電極１４４の電圧ＶCOMが各サブフレームの後にスイッチする
場合に図１８Ｂに示すものと同様に、最初の画素用と最後の画素用の黄色画素の
創生を図解している。一般的に赤、緑そして青のサブフレームとしてフレームを
呼ぶが、最初のカラーの点灯と順序だけが優先されている。画素用ビデオは方形
波で表された様に、青のサブフレーム４６８ｂ用に該画素を黒色にドライブし、
赤の４６８ｒと緑のサブフレーム用にはそれを弛緩させるセットされた。図２２
の第１サブフレーム、青のサブフレーム４６８ｂで、最初の画素と最後の画素の
両者用液晶は定常状態の黒色で示される。最初の画素３９０は該赤のサブフレー
ムの始めにその信号を受信し該液晶は弛緩し始める。最後の画素３８４は幾らか
の時間後、好ましい実施例では３ミリ秒後にその信号を受信し、該液晶はその時
弛緩を始める。該赤のエルイーデーが点灯する時最初の画素と最後の画素に関連
した液晶は透明への移行の異なる点にあり、そこでは図１８Ｂに於ける様に赤の
異なるレベルを作る。しかしながら、前の実施例と対照的に、該反対電極への電
圧のスイッチングは透明な画素を黒色へリセットする。これは赤のサブフレーム
４６８ｒと緑のサブフレーム４６８ｇの間の下向きスロープにより表される。
【０１４５】 点灯すべき次のカラーは緑である。最初の画素はその信号を緑サブフレーム４
６８ｇの始めに受信し、該液晶は弛緩し始める。最後の画素はその信号を或る時
間、好ましい実施例では３ミリ秒、後れて受信し、該液晶はその時刻に弛緩し始
める。緑用エルイーデーが点灯すると、２つの画素用液晶は透明への移行の異な
る点にあり、従って緑の異なるレベルがある。しかしながら、前の実施例と対照
的に、該反対電極への電圧がフレーム毎にスイッチされるので、該液晶は赤のエ
ルイーデーに比較して緑のエルイーデーの点灯の前には移行へより長い時間を持
たない。かくして最初と最後の液晶は同じ赤対緑の比を有することで該カラーは
より均一である。
【０１４６】 なお図２２を参照すると、次のサブフレームは青のサブフレーム４８６ｂであ
る。緑サブフレーム４６８ｇと青サブフレーム４６８ｂの間でスロープにより表
される様に、該画素は反対電極への電圧ＶCOMのスイッチングにより黒色へドラ
イブされる。前の実施例と対照的に、最初の画素３９０と最後の画素３８８は反
対電極への電圧のスイッチングにより同時に黒色へドライブされる。個別画素が
書き込まれると、該画素は黒色に書かれ、変化はない。最後の画素３８８は従っ
て該青のエルイーデーが点灯される時なお移行中ではない。反対電極への電圧Ｖ COM を用いると頂部から底部へ輝度の変動はなおあるが、今度は均一なカラーが
ある。
【０１４７】 代替えの実施例で、新しいエルブイブイデイスプレー用では各画素素子１３８
用蓄積キャパシター４２２は前の行ライン１５０の代わりにブラックマトリック
ス（black matrix）１９０に接続されている。ブラックマトリックス１９０に接
続された蓄積キャパシター４２２を用いて、該マイクロデイスプレー１１０は頂
部から底部へ又は底部から頂部へ進むことが出来る。ビデオデータがデジタルに
記憶されることで、該全画像を書くことと点灯することの間で時間を平均化する
ために該ビデオは頂部から底部へそして次いで底部から頂部へと交互に走査する
ことが出来る。
【０１４８】 良いカラー純度を達成するために、液晶は安定位相（settling phase）４７６
の前又はその間適当な状態へのその移行を完了しなければならずそれは図２３Ａ
に図解されている。さもないと、液晶の状態は前のサブフレームでの液晶の位置
、状態により影響される｛例えば、緑の点灯は赤のフイールド（field）の間の
その状態に左右される｝。この”カラーシフト（color shift）”効果はデイス
プレーの底部で最初現れるがそれはこれらの画素が書き込み位相４７２中に更新
される最後のものであるからである。
【０１４９】 上記で示す様に、エルブイブイ（低電圧ビデオ）は反対電極１４４の電圧のス
イッチングと初期化との組み合わせである。初期化は下記で論じる。
【０１５０】 初期化はデイスプレーへ画像を書き込みの前に起こる。初期化位相（Ｉｎｉｔ
）は図２３Ａでは書き込み位相４７２の直前に示される。初期化位相４７８は黒
色から白色へ及び白色から黒色への液晶移行時間が好ましい実施例では異なる事
実を利用する。黒色から白色への移行がより遅い好ましい実施例では、バックラ
イトの点灯の後、初期化と称される様に、画素への電圧Ｖｐｉｘｅｌを反対電極
への同じ電圧ＶCOMへセットすることにより、全ての画素をフイールドの始めで
白色状態に初期化する。
【０１５１】 １つの好ましい実施例では、奇数行が最初にＶCOMにセットされ次ぎに偶数行
がＶCOMにセットされる。該画素がＶCOMにセットされて、もし該画素に付随する
液晶が幾らか他の状態にあれば、該液晶は透明状態へ弛緩し始める。これは透明
（白色）画素へ書かれる画素に早めたスタートをさせるので、安定位相４７６は
より速い透明（白色）から黒色への移行程の長さのみが必要である。（最適の初
期化状態は液晶の化学的性質、配向、そしてセル組立体の様な特定事項に左右さ
れることそして黒色、透明又は中間的グレーレベルへの初期化が与えられたデイ
スプレー用に選ばれてよいかも知れぬことは認識されている）。
【０１５２】 初期化位相４７８で一旦該画素電極への電圧ＶpixelがＶCOMにセットされると
、書き込み位相４７２が始まり、最初の画素はその信号を受け移行を始める。各
画素は最後の画素がその信号を受けるまで信号を受ける。各画素に付随する液晶
はその特定の画素が該信号を受けるまで弛緩し、透明状態へ回転している。最初
の画素はそれらの望ましい位置に着くための書き込み時間の大部分を持とうとし
、該画素のＶCOMへの初期化は最小の効果しか持たない。しかしながら、最後に
それらの信号を受ける画素はそれらの信号を受ける前に透明に又は透明に近くな
る。上記で示す様に、黒色へドライブするのは白色（透明）へ弛緩するより短い
時間しかかからない。従って、終わりの画素が透明になると、もし該画素が黒色
でありそして透明へ弛緩する必要がある場合より応答時間は黒色へより速くドラ
イブする。
【０１５３】 ドライブ電子機器は該配列内の全ての画素を速く更新する。最初に、データス
キャナー全ての列ラインを適当な初期化電圧にドライブする。初期化スイッチ４
８２は各列に付随している。図２３Ｂはｐチャンネルモストランジスター（p-ch
annel MOS transistor）で実施されるスイッチを示すが、ｎチャンネルモストラ
ンジスター（n-channel MOS transistor）、相補型モス（complementary MOS）
の対、又は他の構成が使用出来ることは認識されている。第２に、セレクトスキ
ャナー４８４はパワーダウンリセット回路に関連して説明した様に多数行を同時
に選択する。該初期化動作をサポートするために制御ロジックが変型される。初
期化位相４７８に於ける様な初期電圧とは対照的にパワーダウンリセットでは該
列は全てＶDDにセットされる。
【０１５４】 我々が低電圧ビデオ（エルブイブイ）と称する本発明の好ましい方法は上記で
論じた画像品質問題の幾つかを克服することにより画像を改善している。エルブ
イブイデイスプレー用集積回路デイスプレーダイ２５８が図１１に示される。
【０１５５】 反対電極への電圧ＶCOMのスイッチング或いは初期化は個別に又は組み合わせ
でなされ得ることは認識されている。しかしながら、エルブイブイ（低電圧ビデ
オ）では、該反対電極への電圧のスイッチングと初期化との両者がなされる。該
組み合わせはより低い電圧を見越し、白色から黒色へドライブする応答時間が黒
色から白色へドライブする応答時間より速いという事実を利用する。
【０１５６】 図２３は反対電極への電圧のスイッチングと画素の透明への初期化の両者を有
するエルブイブイマイクロデイスプレーを図解する。図２１と対照的にそして図
２２と同様に、最初と最後の画素が論じられる。頂部の２つのグラフ４５２，４
５４は図２１の頂部の２つのグラフと同様である。
【０１５７】 頂部の４５２のグラフはサブフレーム毎に反対電極１４４への電圧ＶCOMのス
イッチングを図解する。該電圧は好ましい実施例では６と１．５ボルトの間でス
イッチする。第２のライン４５４はビデオと反転ビデオ信号との間をスイッチす
るビデオ信号を図解する。該ビデオ信号は透明を表す電圧から黒色を表す電圧ま
で変わる。この第２ライン４５４はＶCOMの電圧から４．５ボルトの電圧でのオ
フセットである、黒色用ビデオ信号を表す。
【０１５８】 図２３Ｃの第３のライン４６０は、図２１の第５のラインと同様に、該画素用
のビデオ信号を表す。簡単化と明確化のために、該ビデオ信号は、該画素に付随
する時間でのみ関係があるが、全フレームの間一定に示されている。
【０１５９】 加えて、該ビデオ信号は全て黒色か全て透明か何れかに示されており、該ビデ
オ信号が間のレベルにあることが出来ることは認識されている。例えば、ビデオ
信号の電圧がもし好ましい実施例の電圧を使用して４ボルトであれば、該ビデオ
は透明と黒色の間で幾らか傾斜しており、傾斜した又はグレースケールとなる。
【０１６０】 第３のライン４６０の最初のサブフレーム４８６ｒでは、ビデオ信号は液晶を
黒色にドライブするレベルにありそこでは該信号電圧はＶCOMから４．５ボルト
オフセットしすなわち１．５ボルトにある。次のサブフレーム４８６ｇでは、書
かれるべき信号は透明用であり、そこでは電圧はＶCOMの電圧にセットされ、ＶC OM が１．５ボルトにスイッチされたことで、該電圧はもう１度１．５ボルトであ
る。第３のサブフレーム４８６ｂで、該ビデオはもう１度透明用にセットされる
が、しかしながら、ＶCOMが１．５ボルトから６ボルトへスイッチすることで、
該ビデオ信号は同様に１．５ボルトから６ボルトへフリップ又は反転されるので
該オフセットはゼロに保持される。示された第４のサブフレーム４８８ｒで、ビ
デオ信号は該画素が黒色へ戻るべく変わるように書かれ、そこで該ビデオはＶCO M のそれから好ましい実施例で４．５ボルトだけオフセットされる必要があり、
このサブフレームのＶCOMは１．５ボルトであり、該ビデオは６ボルトにセット
される。
【０１６１】 第４のライン４９０と第５のライン４９２は第３のライン４６０からのビデオ
を使用してそれぞれの時刻に該画素に書かれる画素のビデオを示す。第４のライ
ン４９０は該マイクロデイスプレー１１０内で書き込まれる最初の画素３９０へ
の書き込みを図解する。第５のライン４９２は該マイクロデイスプレー１１０内
で書き込まれる最後の画素３８８への書き込みを図解する。
【０１６２】 両画素が黒色に書き込まれ、そこでは４．５ボルトのオフセットを与える。画
素ＴL３８８はＴIの後の設定時刻に書かれる。好ましい実施例では、最初の画素
３９０へと最後の画素３８８へ書き込みの間の遅延は４．２ミリ秒であり、その
間全ての間にある画素が書かれる。
【０１６３】 第６のライン４９４と第７のライン４９６はそれぞれ最初の画素素子（ＴI）
４９０と最後の画素素子（ＴL）４９２に付随する液晶の位置を図解する。点灯
はダッシュ線（dash line）で示す。しかしながら、画素電極が、該液晶が第６
及び第７ライン４９４，４９６で見られる様に黒色へ回転するように、ドライブ
されたことで、赤の点灯は見えない。
【０１６４】 第４と第５のライン４９０，４９２を参照すると、サブフレーム４８６ｇに入
り６ボルトから１．５ボルトへ反対電極がスイッチングした時、該反対電極と該
Ｖpixelの間の電圧オフセットはゼロであり、第６及び第７ライン４９４，４９
６で見られる様に、液晶は透明へ弛緩し始める。
【０１６５】 反対電極への電圧のスイッチングが該画素電極を透明を表す電圧にセットする
ことで、初期化は該液晶の画素電極或いは移行を変える。該画素電極が書かれる
と、それは透明へ、しかしながら初期化の効果と同様に書かれるが、それは該電
圧は既にゼロオフセットを有しており、変化はないからである。点灯４７４が起
こると、該液晶は第６及び第７ライン４９４と４９６で図解される様に透明位置
へ回転されたことで、該画素で緑の点灯が見られる。
【０１６６】 次のサブフレーム４８６ｂで、反対電極が図２３Ｃの第１ラインで図解される
様に１．５ボルトから６ボルトへスイッチされると、該画素電極と反対電極との
電圧の間のオフセットは４．５ボルトであり、そのことで該液晶は第４ライン４
９０と第５ライン４９２の両者で下降ラインで図解される様に黒色状態へドライ
ブされ始める。該液晶はライン４９４と４９６で見られる様に黒色へ向かって回
転し始める。しかしながら、反対電極への電圧のスイッチングの少し後で第４ラ
インと第５ラインの両者で上昇ラインで図解される様に全ての画素は透明位置／
電圧へ初期化される。該液晶は第６ラインと第７ライン４９４と４９６で図解さ
れる様に透明状態へ弛緩し始める。該初期化は好ましい実施例では該反対電極へ
の電圧のスイッチングの１００マイクロ秒より短い後に起こる。
【０１６７】 該２つの画素電極が書かれる時、該画素は透明に書かれるが、しかしながら、
該電圧が既にゼロオフセットであることで、該画素電極に対する電圧への変化は
ない。該液晶は画素ＴI用に第６ラインで図解されている様に透明位置へ弛緩し
続けるか又は最後の画素３８８が第５ライン４９２と第７ライン４９４で図解さ
れる様に書かれる時の様に適当な位置に留まる。点灯が起こると、図２３Ｃの第
６ライン４９４と第７ライン４９６により図解される様に、両画素ＴIとＴL用の
液晶は透明状態に安定し、青のエルイーデーライトの光が見られる。
【０１６８】 次のサブフレーム４８８ｒで、該反対電極が６ボルトから１．５ボルトへ戻る
ようスイッチされると、反対電極と画素電極の間のオフセットは第４ライン４９
０と第５ライン４９２で下降線で図解される様に４．５ボルトであり、該液晶は
第６及び第７ライン４９４と４９６の下降スロープのラインにより図解される様
に黒色状態の方へドライブされ始める。
【０１６９】 しかしながら、該反対電極への電圧をスイッチした少し後、全ての画素は第４
ラインと第５ライン４９０と４９２の両者の下降ラインにより図解される様に透
明な位置／電圧へ初期化される。該液晶は第６ラインと第７ライン４９４と４９
６で図解される様に透明状態へ弛緩し始める。
【０１７０】 最初の画素ＴＩの液晶は図２３Ｃの第６ライン４９４で見られる様に該画素が
書かれる４９８の前に完全に透明位置には戻らない。該画素、ＴＩへの書き込み
は該画素電極をそれぞれ第４ラインと第５ラインで見られる様に１．５ボルトの
該反対電極電圧の上４．５ボルトオフセットへセットする。画素電極の黒色を表
す電圧へのセットは該液晶が黒色へ回転されることになる。
【０１７１】 最後の画素ＴLの液晶は第７ライン４９６に図解される様に該画素が書かれる
５００の前に完全に透明な位置へ戻る。第５ライン４９２に図解される様にサブ
フレーム４８８ｒでの該画素ＴＬへの黒色への書き込みは該液晶が黒色へ回転さ
れることになる。透明への弛緩と対照的に該液晶が速く黒色へドライブされるこ
とで、最初の画素２９０ＴIと共に最後の画素２８８、画素ＴLに付随する液晶は
該赤エルイーデーの点灯の前に適当な位置にある。しかしながら、該液晶が黒色
へ回転されることで、該赤の点灯は見えない。
【０１７２】 該過程は続けられる。前の実施例と対照的に、各画素電極が、液晶が透明の方
へ回転されることになるゼロのオフセットにセットされることで、該液晶は透明
か或いは該画像が該画素に書かれる時透明の方へ動くか何れかである。該液晶が
最後の画素ＴLの書き込みと該点灯の間のセッテイング時間内に透明から黒色へ
ドライブ出来ることで、該液晶は点灯が起こる時望ましい状態にあるかそれの近
くにあるか何れかである。これは該カラーがより均一になり、前の実施例以上に
改善されたコントラストと輝度となる。
【０１７３】 エルブイブイでは、該反対電極への電圧のスイッチングは減少した電圧を見越
している。該初期化は各画素に付随した液晶をその画素が信号を受信するまでに
弛緩し、透明状態に回転出来るようにする。最初の画素はそれらの望ましい位置
に到達する書き込み時間の大部分を持ち、該画素のＶCOMへの初期化は最小の影
響を有する。しかしながら、それらの信号を最後に受信する画素はそれらの信号
を受信する前に透明に又は透明に近くなる。上記に示す様に、論じた実施例では
透明（白色）に弛緩するより黒色にドライブする方が短い時間しかかからない。
従って、終わりの画素が透明であると、該画素が黒色であり透明へ弛緩する場合
より応答時間はより速く黒色へドライブする。（最適な初期化状態は液晶の化学
的性質、配向、そしてセル組立体の様な特定項目に左右されることそして黒色、
白色、又はグレーレベルへの初期化は与えられたデイスプレー用に選ばれてもよ
いかも知れぬことは認識されている）。
【０１７４】 好ましい実施例では、各サブフレームの書き込みは４．２ミリ秒かかる。安定
（settle）、点灯、エルブイブイの反対電極への電圧のスイッチングそして初期
化は１．３ミリ秒の間に組み合わされる。好ましい実施例での安定時間は該点灯
の始まる前に約１．０ミリ秒である。該点灯が次のサブフレームの書き込みの始
めの中へ延びることがあり得るが、エルブイブイが該液晶を変え始めることによ
り該画素の影響することで、点灯の終わりはエルブイブイの始めに基づく必要が
ある。しかしながら、エルブイブイの使用はより短い安定時間要求となる。
【０１７５】 図１１のダイに付随するもう１つの実施例では、各サブフレームの書き込みは
１．６４ミリ秒かかる。安定、点灯、エルブイブイの反対電極への電圧のスイッ
チングそして初期化は３．９２ミリ秒間に組み合わされる。好ましい実施例での
安定時間は点灯の約３．１２ミリ秒前である。
【０１７６】 図２４を参照すると、普通の動作で画素の電圧は変動している（fluctuating
）。埋め込み酸化物と液晶の間の、図２０Ａで見て、点（ＶA）の電圧は一般に
画素電圧に従うが、埋め込み酸化物間降下のためと該液晶の抵抗（ＲLC）による
降下のためとでより低い。電力遮断時、ＶDDはゼロに降下する。画素電圧（ＶPI X ）は該ｐチャンネル画素テーエフテーを通して放電出来ず、降下する。ＶPIXに
接続されたＶAは同様に降下する。もし充分な時間が経過するなら、ＶAは該ＲLC のためゼロに戻る。
【０１７７】 しかしながら、もし電力が自然の放電時間の前にオンに該デイスプレーへ戻る
ならば、幾秒の間該画像の１部分は見られるかも知れない。該パワーがオンにな
る時ＶPIXが正になりそしてＶAが接続されているのでそれは正に上がり黒色画像
を創る。ＲLCのためにＶAは数分で正常（normal）に戻る。反対電極への電圧の
スイッチングと初期化とを伴っても画像が保持される理由は該埋め込み酸化物の
固有の静電容量に関係する。該埋め込み酸化物は付随した固有抵抗を持たず、画
素による電圧シフトが直流形成を引き起こす。この直流形成はＲLCのために結果
的に減少する。
【０１７８】 デイスプレー回路は図２５に図解されている。この実施例で、デジタル回路５
０６はカラーシーケンシャルデイスプレー動作を制御するために使用される。プ
ロセサー４０２は４０４で直列デジタル画像データを受信し、デイスプレーデー
タをタイミング制御回路４１０を経由してメモリー４０６へ送信する。タイミン
グ制御回路４１０はプロセサー４０２からクロックとデジタル制御信号を受信し
、それぞれライン４１２と４２２に沿ってバックライト２６６とデイスプレー１
１０に制御信号を伝送する。ライン４２８は該デイスプレー１１０への画像フレ
ームの供給を制御するためにレデイ（ready）、リセット、ライトイネーブル、
出力イネーブル（output enable）、カラーイネーブル（color enable）、アド
レスそしてデータ信号をメモリーへ差し向ける。
【０１７９】 アナログ比較器５０８は実時間で主電力電圧をサンプルする。該電圧が、基準
部５１０によりセットされる或るマージンをプラスした該回路を入らせるレベル
の下に降下すると、リセット信号｛ピーデーアール（PDR*）｝はローに断定され
る。該ピーデーアール信号を受けると該デイスプレー回路は、図２に見られるが
、全ての列線（column line）にＶDDを与え、全ての行線を賦活する。通常のタ
イミングが２以上のサイクル間続き、そこで全ての偶数及び奇数行をシーケンシ
ャルに賦活する。これは該列線上のＶDD信号を全ての画素内へクロックする。
【０１８０】 戻って図２０Ａを参照すると、ＶDDは又画素蓄積キャパシター４４２を充電す
る。上記で示す様に、好ましい実施例では、該蓄積キャパシター４４２は前の行
ライン１５０に接続されている。全ての偶数行ラインを賦活し（すなわち、それ
らをローにドライブし）、該奇数行ラインを賦活しない（すなわち、ハイに保持
する）ことにより、偶数行上の蓄積キャパシター４４２を０ボルトに放電される
（ＶDDはハイのロジックレベル）。次のサイクルで奇数行の蓄積キャパシターが
放電される。該蓄積キャパシターは該画素キャパシターより数倍大きいので、該
蓄積キャパシター上の電圧は次いで該画素キャパシター０ボルトへ放電させる。
この点で、該デイスプレーは、蓄積又は画素キャパシター何れか上に残された何
等の残留電荷もなしにエネルギーをなくされ（de-energized）得る。
【０１８１】 図２６はタイミング線図を図解する。システム電力は時刻Ｔ１にオフに変えら
れ、該ロジックがバイパスキャパシターにより電力を与えられ走り続ける時、古
典的放電の様に示される。比較器がしきい値電圧レベルを検出し、時刻Ｔ２でピ
ーデーアールがローと断定する。追加的な行イネーブル信号が次いで断定され、
時刻Ｔ３で完了する。Ｔ３の後は追加的なロジック又は信号は不要で、電力はラ
ンダムに放電が可能にされる。該パワーダウンリセットは、列反転及び反対電極
への電圧ＶCOMのスイッチングを含む上記で論じたモードを有して動作する。
【０１８２】 上記で示した様に、該デイスプレーの温度、特に液晶の温度はデイスプレーの
応答と特性に影響する。
【０１８３】 戻って図１９Ａを参照すると、該デイスプレー回路は追加ライン、温度センサ
ーライン５１２を有し、それは該デイスプレー１１０からタイミング制御回路４
１０へ走っている。該アクチブマトリックスは列と行に配置された複数の画素を
含む。好ましくは熱は該液晶材料全体で実質的に均一に吸収されるのがよい。し
かしながら、デイスプレーとヒーターの形状及び環境条件のみならず表示されつ
つある画像の性質のために局所的な温度変動があるかも知れない。温度センサー
は隅部を含む該アクチブマトリックスの周辺の周りを含めアクチブマトリックス
領域中に分布出来ると共に、該アクチブマトリックスの中心の近くにも配置され
得る。温度センサー使用は、引用によりここに組み入れられる、１９９４年１２
月２７日出願の米国出願第０８／３６４、０７０号に説明されている。温度セン
サー５１４は図２７Ａでは該デイスプレーの隅部に図解されている。上記に示す
様に、温度センサーアクチブマトリックス領域全体を通して分布され得る。
【０１８４】 液晶材料の特性は該液晶の温度により影響される。１つのこの様な例はツイス
テッドネマチック液晶材料のツイスト時間であり、それは液晶材料が暖かいとよ
り短い。液晶の温度を知ることにより、タイミング制御回路４１０はバックライ
ト２６０の点灯の持続時間とタイミングをセット出来て、そこで望ましい輝度を
達成し、電力消費を最小化する。
【０１８５】 戻って図２０Ｂを参照すると、通常動作中、垂直シフトレジスター１２０は１
つの行のみをオンにするので、水平シフトレジスター１２４が列から列へ移動す
ると、唯１つの画素が影響される。１つの行の最後の画素がアドレスされた後、
該垂直シフトレジスター１２０は該アクチブな行をスイッチする。該デイスプレ
ー１１０はヒートモードに置かれることが可能だが、そこでは熱を創るために各
行１５０はオンになり、該行間に電圧降下が生じる。図２０Ｂに示す実施例では
、各行ラインの終わり５１６はＶDDに接続され、該シフトレジスターの近くの端
部（the end near the shift register）はローにドライブされそれにより各ラ
イン間に電圧差を創る。熱はＰ＝Ｖ2／Ｒの割合で発生するが、Ｒは行ラインの
並列組み合わせの抵抗であり、Ｖは該行ライン間の電圧差である。通常の動作で
は、ドライブされる画素を含む選択されたラインのみが熱を発生し、デイスプレ
ー全体ではない。
【０１８６】 戻って図１９Ｂを参照すると、共通電圧（ＶCOM）がハイであると、実ビデオ
信号が該マトリックス回路内に走査される。液晶を位置へツイスト可能にする遅
延の後、画像を表すためにエルイーデーバックライト２６６が点灯される。次の
画面又はサブフレームの前に、熱サイクル５１８が起こるがそこでは全ての行ラ
インは該行間に電圧差が生ずるようにドライブされる。該加熱は、図１９Ａで見
られる様に、フレーム制御ライン４２０によりＶCOMと該ビデオがそれぞれ交番
され、反転される間に、起こる。図１９Ｂは各サブフレームの後の加熱サイクル
５１８を示すが、ヒートサイクルの数と時間間隔は温度センサー５１４により決
定される液晶の温度に依る。冷たい環境では、デジタル回路がウオームアップサ
イクルを持つことが出来てそこでは該ヒーターは画面の最初の描画の前にオンに
変わる。
【０１８７】 図２７Ａを参照すると、デイスプレー１１０とデジタル−アナログ変換器４１
２の略図が示される。該デイスプレーは水平シフトレジスター１２４，垂直シフ
トレジスター１２０、そして図２０Ｂで図解されるものと同様のスイッチ２６２
を有する。加えて、そして図２０Ｂと対照的に、図２７Ａは加熱ゲート（heatin
g gate）５２２を図解する。
【０１８８】 図２７Ｂを参照すると、ｐチャンネルテーエフテーを有する画素用に、該加熱
ゲート５２２は１連のｎチャンネルテーエフテーエスを有する。該デイスプレー
に書き込んでいる時に典型的に書き込まれつつある行のみがオンになる（Ｖ＝０
）。該デイスプレーに書き込んでいない時、全ての行はＶDDである。該ｎチャン
ネルテーエフテーがオンに変わると、行ライン１５０にＶDDを印加することによ
り該垂直シフトレジスターに付随するインバーターから該行を通り該ｎチャンネ
ルテーエフテーまで流れる電流となり、該全行に沿って熱が放散される。該ソー
スはゼロであるＶSSに接続される。又該デイスプレー１１０は均一な加熱を助け
るために典型的配列の外側に幾つかの特別の行を持つことが出来る。
【０１８９】 同様にｎチャンネルテーエフテーを有する画素用に、図２７Ｃを参照すると、
加熱ゲート５２２は１連のｐチャンネルテーエフテーを有する。該デイスプレー
に書き込む時は典型的に書き込まれる行のみがオンとなる（Ｖ＝ＶDD）。該デイ
スプレーに書き込んでいない時、全ての行は概略ゼロ（０）ボルトである。該ｐ
チャンネルテーエフテーが該ゲートをゼロ（０）にセットすることによりオンに
変わる時は、ＶDDの行間に電圧降下がある。
【０１９０】 反対電極への電圧ＶCOMのスイッチングを含むエルブイブイ（低電圧ビデオ）
と上記で論じたデイスプレーの加熱とが独立に使用出来ることは認識されている
。加熱は図２に関連して説明された実施例に組み入れられる。内部ヒーターが好
ましいが、別のヒーターが温度センサーと共に使用出来ることは認識されている
。
【０１９１】 図２７Ｂと２７Ｃに示される実施例では、熱を創るために電流が該行ライン１
５０を通して流れると該デイスプレーを跨いで直流電圧降下ΔＶが展開する。該
加熱サイクルの長さと周波数に依り、該液晶の特性に影響する直流電界が創られ
得る。図２７Ｄに示す代替えの実施例は直流電界を削減又は除去するために該行
ライン１５０での電流流れの方向を交番させる。
【０１９２】 なお図２７Ｄを参照すると、該デイスプレーは垂直シフトレジスターとも称さ
れる、該セレクトスキャナー１２０と該行ライン１５０との間に２入力ＡＮＤゲ
ート５２６を有し、該ＡＮＤの入力の１つは該セレクトスキャナー１２０からの
入力である。該他の入力はヒート信号、ＨＥＡＴ１＊、５２８である。各行ライ
ン１５０の他の側は２つのトランジスター、ｎチャンネルテーエフテー５３０と
ｐチャンネルテーエフテー５３２とのドレーンに接続されている。該ｐチャンネ
ルテーエフテーの各々のゲートは該ＨＥＡＴ１＊、５２８に接続される。該ｎチ
ャンネルテーエフテーの各々のゲートは第２のヒート信号、ＨＥＡＴ２＊、５３
４に接続されている。
【０１９３】 ２つのヒート信号ＨＥＡＴ１＊とＨＥＡＴ２＊は通常のデイスプレー動作中そ
れぞれ、ハイとローに保持される。ＨＥＡＴ１が（ロー）と断定されると、各行
ライン１５０のセレクトスキャナー側はローにドライブされ一方右側はハイに引
かれる。この状況で、この図で見ると、電流は右から左へ流れる。代わりに、Ｈ
ＥＡＴ２が（ハイ）と断定され、右側が下方へ引かれ、電流は左から右へ流れる
。ＨＥＡＴ１とＨＥＡＴ２の加熱サイクルの交番は該液晶が曝される如何なる電
界の直流成分も等しくするのを助ける。
【０１９４】 上記実施例について、アクチブ領域を跨いで延びる他のライン、列ラインはセ
ット電圧へドライブされない。代替えの実施例では、画像均一性を改善するため
に、該ヒートサイクル中、列リセット回路１５４が全ての列を既知電圧へドライ
ブする。該列ライン又は追加的付加ラインも熱用に使用出来ることは認識されて
いる。
【０１９５】 図２７Ｅを参照すると、大抵のより大きいデイスプレーは、ビデオ信号を該画
素素子へドライブするために該配列の相対する側で、１対を成す２つのセレクト
スキャナー５３６を使用する。２つのセレクトスキャナーのより詳細な説明は、
その全内容が引用によりここに組み入れられる１９９７年９月３０日出願の米国
出願第０８／９４２，２７２号に説明されている。
【０１９６】 該対のセレクトスキャナー５３６を有するデイスプレーは各行ライン１５０の
各端部に２入力ＡＮＤゲート５２６を有する。該ＨＥＡＴ１＊５２８は該デイス
プレーの１つの側で該ＡＮＤゲート５２６の入力に接続され、該ＨＥＡＴ２＊５
３４は該デイスプレーの他の側で該ＡＮＤゲートの入力に接続される。
【０１９７】 該ＡＮＤゲートを持つことへの代替えの実施例は該セレクトスキャナー内へ等
価のロジックを組み入れることである。
【０１９８】 液晶の温度の測定は追加的アナログ回路を要し、それは該デイスプレーの回路
に複雑さを付加する。終局的に望まれることは該液晶の動作特性であり、実際の
温度ではないことは認識されている。従って、何時加熱が必要かを決定するため
に温度の測定の代わりに液晶の静電容量、液晶静電容量の電気的測定が行われる
。かくして該液晶の光学的又は電気的特性の対応する液晶センサーに応答して該
ヒーターは駆動され得る。
【０１９９】 図２７Ｆはユーザーにより見られるアクチブマトリックスデイスプレー１１２
を僅か離れて配置された液晶応答時間センサー（liquid crystal response time
sensor）５３８を図解する。該液晶応答時間センサーは複数のダミー画素５４
０、図２７Ｇで見られる好ましい実施例での８つの画素、そしてセンス増幅器（
sense amplifier）５４２を有する。該ダミー画素はアクチブ範囲内のそれらと
同じ寸法である必要がある。好ましい実施例では、該ダミー画素は該マイクロデ
イスプレーの面積制限の中で寄生静電容量効果を圧倒するに充分な程大きく創ら
れた。
【０２００】 該８つの画素は４つのダミー画素の２セットに分けられた。該画素の電圧はＶ HB （高い黒色）、ＶW（白色）そしてＶLB（低い黒色）にドライブされた。好ま
しい実施例で、１セットでは、２画素がＶHBにドライブされそして１画素はＶLB にそして他の画素はＶWに設定された。他のセットでは、２画素はＶLBにドライ
ブされ、そして１画素はＶHBにそして他の画素はＶWに設定された。該液晶は、
該液晶の静電容量が安定出来るよう予想される応答時間より遙かに長い時間間隔
を与えられた。好ましい実施例では、該時間間隔は５ミリ秒を超えている。
【０２０１】 静電容量が設定されると、各セットの２つの同一電圧ダミー画素がＶWに設定
された。従って第１のセットでは、ＶHBを有する２画素はＶWに設定され、他の
セットでは、ＶLBを有する２画素はＶWに設定された。該画素は、特定の時間、
チェックされるべき応答時間間隔、の間この電圧に保持された。好ましい実施例
では、この時間間隔は１から３ミリ秒の間の範囲にある。
【０２０２】 該時間間隔の後、ＶWに丁度設定されたこれらの画素が前の設定に戻るよう設
定された。従って、第１のセットでは、該２つの画素電圧はＶHBに設定され、第
２のセットでは、該２つの画素電圧はＶLBに設定された。ＶWの電圧を有した残
りの画素は他の黒色電圧設定（すなわち、ＶLB、ＶHB）に設定された。従って、
各セットはＶHBに設定された２画素とＶLBに設定された２画素である。
【０２０３】 この状態は、該画素が電気的に充電するに充分な時間、しかし該液晶が変わり
始めそして該静電容量が変化する程長くはなく保持された。好ましい実施例では
、この時間間隔は約１マイクロ秒である。
【０２０４】 最後の検出位相で、ドライブ電圧は該ダミー画素から除去され、各セットの４
つのダミー画素は電荷の共有を出来るよう一緒に短絡される。センス増幅器は、
下記の方程式で与えられる電圧ΔＶを測定する。
【０２０５】 ΔＶ＝（Ｖ+−Ｖ-）＝（ＶHB−ＶLB）（ＣM−ＣG）／（ＣM＋ＣG） ここで ＣB＝黒色静電容量、ＣW＝白色静電容量、 ＣM＝測定静電容量、そして２ＣG＝（ＣB＋ＣW） ΔＶの符号はＣMがＣGより大きいか小さいかを示す。もしΔＶが正であれば、
ＣMはＣGより大きく、該ダミー画素は黒色から白色への移行の半分より少なくし
か完了していない。すなわち、応答時間はチェックされる間隔より大きい。負の
ΔＶはチェックされる間隔より速い応答時間を示す。
【０２０６】 上記で説明した好ましい実施例はオフ時（off-time）（黒色から白色へ）移行
時間を測定するが、それはこれが通常オン時（on-time）より遅いからである。
上記で説明した方法はオン時測定にも難なく適合出来ることは認識されている。
【０２０７】 応答時間センサーを持つことに加えて、好ましい実施例の該マイクロデイスプ
レーは該液晶が該液晶の特性消失温度（characteristic clearing temperature
）に近づきつつあるかをどうかを決定するセンサーを有する。該消失温度センサ
ー（clearing temperature sensor）は同様に該アクチブデイスプレー範囲に僅
か離れて配置される。白色画素と黒色画素の静電容量は該液晶がその特性消失温
度に近付くと収斂する。
【０２０８】 応答時間センサーと対照的に、該特性消失温度センサーは同一寸法の画素を有
しない。該センサーは２セットのダミー画素を有するが、そこでは各セットは１
対の画素を有する。各対の２つの画素の面積は比αだけ異なるが、そこではαは
、関心のある温度で該液晶の白色状態と黒色状態の静電容量の既知の比とマッチ
（match）するよう選ばれる。各セットではより大きい画素の電圧がＶWに設定さ
れ、該α画素は１セットではＶHBの電圧を有し他のセットではＶLBを有する。応
答時間と同様に、該液晶の静電容量が安定出来るように、該液晶は予想される応
答時間より遙かに長く時間間隔が与えられる。好ましい実施例では、該時間間隔
は５ミリ秒を超えている。
【０２０９】 次の過程はＶWの電圧を有する画素を各セットがＶHBの１画素とＶLBの相手方
を持つような電圧に予備充電（precharge）することである。この状態は該画素
が電気的に充電するに充分な、しかし該液晶が変わり始め、該静電容量が変化す
る程には長くない時間、保持される。好ましい実施例では、この時間間隔は約１
マイクロ秒である。
【０２１０】 最後の検出位相では、該ドライブ用電圧は該ダミー画素から除去され、各対の
該２つのダミー画素は電荷の共有を出来るよう一緒に短絡される。検出増幅器は
下記方程式で与えられる電圧ΔＶを測定する。
【０２１１】 ΔＶ＝（ＶHB−ＶLB）（αＣB−ＣW）／（αＣB＋ＣW） ΔＶの符号はＣBに対するＣWの比がαより大きいか小さいかを示す。もしΔＶ
が負であれば、該比ＣW／ＣBはαより大きく、それは該液晶がその消失温度に近
付いていることを意味する。
【０２１２】 代替えの消失センサーの設計はそれを黒色又は白色にドライブする回路を有す
る１つのダミー画素を使用する。該ダミー画素は該ダミー画素静電容量に反比例
する周波数を有する信号を出力する発振器回路に負荷をかける（loads）。そこ
で比ＣW／ＣBは黒色と白色（透明）状態で測定された周波数の比ｆB／ｆWに等し
くなる。
【０２１３】 望ましい液晶の特徴の１つは画像が或る場合にリフレッシュ（refresh）する
必要なしに保持されることを可能にする長い時定数である。シーモス技術を使用
する単結晶シリコンは極端に低い漏洩電流を有する回路を提供する。高品質の液
晶｛エルシー（LC）｝材料と組み合わせて、回路の低漏洩と液晶の極端に高い抵
抗は長い時定数を作ることが出来る。これらの時定数は数分の桁に出来る。従っ
て、電力がオフの間、走査回路が機能を停止する点に依存しながら残留画像が保
持されることが可能である。
【０２１４】 デジタルカメラ、デジタルセルラー電話、そしてデジタルデータを受信する及
び／又は埋め込みメモリーの応用品である、そしてそこではビデオ信号が可成り
良く制御されている様な他のデバイスとは対照的に、カムコーダーの様なビデオ
デバイスからの信号は良く制御されておらず、高速走査（fast scan）では特に
然りである。
【０２１５】 加えて、デジタルデバイスとビデオデバイスとの間の差異に固有な（inherent
）ことは前者が有能な、メモリーに記憶されるのが典型的なデジタルデータを有
するが、ビデオデバイスは該カメラ（入力）又はテープからデイスプレーへの該
デバイス内メモリーには一般に記憶されないアナログ信号を有することである。
加えて、ビデオデバイスは或る環境ではインターレースデータ（interlace data
）である。インターレースデータは奇数行が最初に次いで偶数行が走査されるデ
ータである。インターレースデータはビデオ速度がそれ程速くない所で典型的に
使用される（例えば、奇数フイールドが６０Ｈｚでリフレッシュしそして偶数フ
イールドが６０Ｈｚでリフレッシュし、３０Ｈｚの全体のリフレッシュ速度とな
る）。奇数と偶数のフイールドを交番することにより全体のデイスプレーは６０
Ｈｚの速度で該デイスプレーへの或るデータ書き込みを行い、そこでフリッカー
を減じる。
【０２１６】 図２８Ａはアナログ信号用のデイスプレー制御回路５４６の略図である。該デ
イスプレー制御回路５４６により受信された信号５４８はビデオ信号と同期信号
とを含む。該信号は、１つの通路では直流リストーラ５５０が黒色レベルを復元
し該修正された信号をデイスプレー１１０へ差し向ける。該信号はビデオと反転
ビデオとして該デイスプレーへ送られる。
【０２１７】 該信号は該ビデオ信号から同期信号を分離するローパスフイルター５５２を追
加的に送られる。該同期信号は同期分離器５６０により水平同期５５４，垂直同
期５５６、そして偶数／奇数｛イー／オー（E/O）｝５５８に分離される。これ
らの同期信号は複合プログラマブルロジックチップ（complex programmable log
ic chip）５６２への入力となる。ピーシーエルケー（PClk）も水平同期信号５
５４を受信するフエーズロックループ５６４からの該複合プログラマブルロジッ
クチップへ５６２の入力である。該プログラマブルロジックチップ又はデバイス
５６２から、ビデオクリヤ（video clear）、ブイピー（VP）、エイチピー（HP
）を含む複数の信号５６６が該デイスプレーへ送られる。加えてバックライトシ
ステムが該複合プログラマブルロジックチップにより制御される。
【０２１８】 典型的な実施例では、タイミング制御回路はアールシー６１００ホリゾンタル
ジェンロックチップ（RC6100 Horizontal Genlock Chip）及びフイリップス複合
プログラマブルロジックチップ（Philips Complex Programmable Logic Chip）
｛シーピーエルデー（CPLD）｝の様なデバイスである。これらのデバイスは図２
８Ａに図解された他のブロックの幾つかを組み入れることが出来てキューブイジ
ーエイエルシーデー（QVGA LCD）の様なデイスプレー用のタイミング信号を発生
させるのに使用される。アールシー６１００チップはコンポジットビデオ（comp
osite video）を受け入れ、シンクセパレータ（sync separator）、ピーエルエ
ル周波数積算器そしてタイミング発生器ブロックを含んでいる。該アールシー６
１００からのバーチカルシンク（vertical sync）｛ブイエス（VS）｝、ホリゾ
ンタルシンク（horizontal sync）｛エイチエス（HS）｝、そして画素クロック
｛ピーシーエルケー（PClk）｝がシーピーエルデー（CPLD）をドライブする。該
シーピーエルデーは水平及び垂直カウンターと他のロジック機能を実行するよう
プログラムされている。信号エイチエス（HS）が該水平カウンタをリセットし、
信号ピーシーエルケーが該カウンタをインクレメントし、該カウンタは時間ベー
スを提供し該時間ベースからロジック機能が得られる。信号ブイエスは垂直カウ
ンタをリセットし、信号ブイインク（vinc）（得られた水平カウンタ）が該カウ
ンタをインクレメントし、該カウンタは垂直時間ベースを提供し該垂直時間ベー
スからロジック機能が得られる。
【０２１９】 デイスプレー制御回路５４６は該ビデオ信号から同期信号を分離するがそれは
該信号がコンポジット信号として該インタフエース｛ビデオイン（VIDEOIN）｝
に入って来るからである。デイスプレー制御回路５４６はエヌテーエスシー（NT
SC）又はパル（PAL）信号の間で選択するための複数のスイッチを有することが
出来る。１つのスイッチは信号のタイプ間で選択する。他のスイッチは各信号の
４つのタイプ間での選択を可能にする。
【０２２０】 デイスプレー制御回路５４６に関して上記で論じた部品／回路の幾つかは従来
型である。しかしながら、全ての部品が従来型ではなくて、その幾つかを下記で
論じる。
【０２２１】 直流リストーラ（DC resorer）５５０を図２８Ｂで箱形５６８で示す。該直流
リストーラ５５０は、基準の黒色が一定電圧であるように信号を標準電圧に正規
化する。換言すれば、該直流リストーラは例えシステム間にポテンシャルがあっ
ても同じ輝度画像を見越し、交流結合（AC coupling）を見越す。該直流リスト
ーラ５６８から該信号は、該信号のカラー画像を引き剥がし（stripping out）
除去するためにフイルター５７８を通過する。
【０２２２】 該信号は該フイルター５７８から図２８Ｃに図解されるガンマ修正器回路（ga
mma corrector circuitry）５８０へ進む。該ガンマ修正器５８０は液晶の非線
形効果を補償するために１対のダイオード５８２と５８４を使用する。該ダイオ
ード５８２と５８４は該液晶の特性をマッチさせるために選択される。該ガンマ
修正器回路５８０は安定化オフセット接地回路５８８の１部として線形ダイオー
ド５８６により中心点に調節される。該ガンマ修正器回路５８０は該信号をブー
ストする出力演算増幅器５９０を組み入れている。該ガンマ修正器５８０からの
信号は該マイクロデイスプレーへビデオ及び反転ビデオとして送られる。該フエ
ーズロックループ５６４とガンマ修正器回路５８０は表示される画像上のアーテ
イフアクト（artifact）を減じるので全ての画像は現在のカメラデイスプレーで
普通にある該画像周辺付近のラインのクロッピング（cropping）なしに表示され
得る。
【０２２３】 上記で示される様に、ビデオカメラの様なデバイスでは該デイスプレー回路用
に受信される信号はアナログである。該ビデオの１部として同期信号が運ばれる
。上記部分はビデオ部分の改善を論じた。下記は制御信号を詳述する。
【０２２４】 図２９Ａを参照すると、アクチブマトリックス液晶デイスプレーの様な、集積
化デイスプレーは典型的にクリチカルな信号通路を有する。データスキャナー５
９８タイミングを制御する内部クロック｛アイエヌシーエルケー（INCLK）｝５
９６を作るために外部クロック入力｛イーエックスシーエルケー（EXCLK）｝５
９２がクロックバッフアー５９４を通してバッフアーされる。該データスキャナ
ーは図２及び１０の水平シフトレジスターと同様である。該データスキャナー５
９８は該伝送ゲート（１つが示されている）をイネーブルとするためにテージー
シー（伝送ゲートクロック）パルスを作る。図２９Ｂのタイミング線図に示され
ている様に、クロックバッフアー５９４とデータスキャナー５９８の伝播遅延は
該イーエックスシーエルケーのアクチブな縁と該テージーシーのサンプリングの
縁との間のタイミングスキュー（timing skew）となる。該スキューは典型的に
温度依存性があり、１つのデイスプレーから次の一見同一のデイスプレーへで変
化する。
【０２２５】 図２９Ｃは該スキューを除去するためのデレーロックドループ（delay-locked
loop）｛デーエルエル（DLL）｝６００を示す。電圧制御遅延｛ブイシーデー（
VCD）｝素子６０２が該信号通路内に挿入される。位相検出器（φD）６０６と積
分器６０８を含むフイードバック通路６０４がブイシーデー６０２を制御し、該
テージーシーサンプリングの縁が該イーエックスシーエルケーの次のアクチブな
縁と一致するまで該遅延を増大させる。すなわち、位相検出器６０６と積分器６
０８がイーエックスシーエルケーとテージーシーとの間のゼロスキューを保持す
るよう該ブイシーデー６０２を調節する。
【０２２６】 図２９Ｄは同期化を制御する代替えの技術を示すが、該デレーロックドループ
６００の代わりにフエーズロックドループ（phase-locked loop）｛ピーエルエ
ル（PLL）｝６１０を使用する。このピーエルエル６１０は該マイクロデイスプ
レー１１０の集積回路デイスプレーダイ１１６上に配置されるが、図２８Ａの複
合プログラマブルロジックチップに付随するピーエルエル５６４と混同されるべ
きではない。該ブイシーデー６０２は内部クロックを発生する電圧制御発振器｛
ブイシーオー（VCO）｝６１２で置き換えられる。該内部クロック信号は該ブイ
シーオー６１２からクロックバッフアー５９４を経由して該データスキャナー５
９８へ送られる。デーエルエル（デレーロックドループ）に於ける様に、該位相
検出器により検出された、該テージーシーとイーエックスシーエルケーとの間の
スキューを除去するためにフイードバックループ６０４が使用される。該ピーエ
ルエルは第２次の制御ループを含んでいる。第２の統合は該ブイシーオーが周波
数を発生するが該位相検出器（φD）が位相を検出することの中に暗に行われて
いる。
【０２２７】 カムコーダー及びビデオカセットレコーダー｛ブイシーアールエス（VCRs）｝
はプレー（play）、記録（record）、フアーストフオワード（fast forward）及
びリバース（reverse）を含む幾つかの動作モードを有する。２つの追加的モー
ド、すなわちフアーストフオワードプレーモード（fast forward play mode）と
フアーストリザーブプレーモード（fast reserve play mode）のそれは、ユーザ
ーに画像をスピードアップした速度で見ることを可能にする。これらの２つのモ
ード用のフレームレートは毎秒約６０フレームに留まるが、該ビデオ信号は該信
号の約半分をミスしている。従って該ビデオ信号は良好なビデオを有するバンド
とノイズ、すなわち該ビデオがミスしている部分とに分けられる。該来入するビ
デオが悪いと、信号の画像部分と同期｛シンク（sync）｝部分の両者は該ビデオ
流れ全体を通してランダム信号、すなわちノイズを有するかもしれない。
【０２２８】 戻って図２８Ａを参照すると、コンポジットビデオイン信号（a composite vi
deo in signal）５４８｛シーブイアイエヌ（CVIN）｝上にある同期化（シンク
）信号{synchronization（sync） signals｝の１つは垂直同期化信号５５６であ
り、それは該画像が該画面（screen）の頂部から再描写（repaint）をスタート
すべきことを示す。垂直シンク信号（vertical sync signal）を探す、同期化（
シンク）分離器｛synchro-nization（sync）separator｝はノイズを特別の垂直
シンクと誤解して、該フレームにその走査を早まって再スタートさせる。該特別
の垂直シンクは該画像の良好な部分を上下にジャンプさせる。同様な問題はもし
特別なシンクがあれば水平シンク（horizontal sync）でも起こる。この問題は
、如何に画像が画面上に描写されるかの差異のために、陰極線管（シーアールテ
ー）デイスプレーよりもアクチブマトリックス液晶デイスプレー（エルシーデー
）の様なアクチブデイスプレーで一層気付き易い。該差異は、シーアールテーデ
イスプレーがエルシーデーに於ける様なシフトレジスターの代わりに同期したア
ナログランプ（analog ramp）を使用することにある。
【０２２９】 水平同期化は同様に行を再スタートさせようとするが、該画像信号は典型的に
ノイズであり、従って問題は垂直同期程に主要な関心事ではない。水平シンクノ
イズに伴う真の問題が生じるのは、上記で示した様にフエーズロックドループ（
ピーエルエル）をロックするため使用されるのが該水平シンクであるためである
。もし該同期化（シンク）分離器が特別の水平パルスを発生するならば、該ピー
エルエルはスローダウンしようとする。もし該同期化（シンク）分離器が水平パ
ルスをミスするならば、該ピーエルエルはスピードアップしようとする。該ピー
エルエルは不安定になりアンロック（unlocks）する。該ピーエルエルば再び安
定するにはそれは幾つかの良好な水平シンクを取る。該ピーエルエルが安定化さ
れない間画像は切れ切れに見え水平面内で誤整合（misaligned）されている。該
ピーエルエルが如何に混乱するかにより、安定になるために余りに多くの行を取
るかも知れない。ピーエルエルのロック時間と規則的ピーエルエルノイズ又はジ
ッター（jitter）の間のトレードオフは１つの課題である。
【０２３０】 戻って図２８Ａを参照すると、タイミング回路の部分が図解されている。信号
はビデオ信号から同期化信号を分離するローパスフイルター５５２を通過する。
同期化信号は複合プログラマブルロジックチップ５６２の入力である。ピーシー
エルケー（PClk）信号はフエーズロックループ５６４から該複合プログラマブル
ロジックチップ５６２への入力である。該フエーズロックループ５６４は水平同
期化信号５５４を受信する。
【０２３１】 コンポジットビデオが通常のプレーバック（playback）速度で走るブイシーア
ールエス及びカムコーダーから受信されると、該信号が除去される部分がないの
で上記システムは良好に働く。しかしながら、コンポジットビデオがフアースト
フオワード（fast-forward）又はリワインド（rewind）速度で受信されると、該
システムは該信号が除去された部分を有する。該ノイズは垂直同期信号と解釈さ
れる。該アールシー６１００は多数のブイエス（VS）信号を作るがそれは垂直カ
ウンタをリセットし、該エルシーデーパネル上の画像を不規則に垂直に組み立て
（frame）させる。
【０２３２】 図３０は垂直シンク信号を検出するためのデジタルロジック６１６の表現を図
解する。８ビットカウンタ｛ゼットシーテーアール（ZCTR）｝６１８がタイミン
グ制御回路５６２の複合プログラマブルロジックチップ５６２の内側に配置され
、ピーシーエルケー６２０でクロックされ、シーシンク（Csync）｛コンポジッ
ト同期化パルス（composite synchronization pulse）｝６２２でリセットされ
る。該シーピーエルデー６１６は下記で論じるこれらの特徴の１つ以上の追加を
伴って上記で論じたシーピーエルデーと同様である。
【０２３３】 シーシンク６２２は、ハイの時、ゼットシーテーアール６１８にカウント＝０
に留まらせる。シーシンク６２２は、ローの時、ゼットシーテーアール６１８に
インクレメントさせる。ゼットシーテーアール６１８は、それが２を通ってカウ
ントし、より高く続けるようインクレメントする（ZCTR618 increments such th
at it counts through two and continues higher.）。しかしながら、シーシン
ク６２２が通常短い時間間隔（４マイクロ秒間の様な）でハイ（high）となるこ
とで、ゼットシーテーアール６１８はゼロにリセットし、ゼットシーテーアール
６１８は２を超えて先へ或いは数１３０の近くまでカウントすることは決してな
い。
【０２３４】 該ゼットシーテーアール６１８の出力は１対のゲート６２４と６２６に行く。
ゼットシーテーアール６１８が、１３０の様な、特定の数を受信すると、１つの
ゲート６２４がハイになる。他のゲート６２６はノット２（２）と”ｑ０”フリ
ップ／フロップ６２８からの出力との入力を有する。該ＡＮＤゲート６２４と６
２６の出力はＯＲゲート６３０へ送られる。
【０２３５】 シーシンク６２２が顕著にローになると、図３１を参照して、ゼットシーテー
アール６１８は可成りの時間間隔（２０マイクロ秒より長い間の様な）の間カウ
ントし、そこでは、１３０の様な、予め選択された数へ、そしてそれを超えて続
けるが、その際それは該フリップ／フロップ”ｑ０”６２８をセットする。該フ
リップ／フロップ”ｑ０”６２８は、シーシンク６２２がハイに行った後起こる
次のゼットシーテーアール６１８の２のデコードまで、セットされて留まる。こ
れが起こると、該”ｑ０”フリップ／フロップ６２８はリセットする。従って該
”ｑ０”フリップ／フロップ６２８は通常リセットされて留まるが、それはゼッ
トシーテーアール６１８は典型的に、シーシンク６２２がゼットシーテーアール
６１８をリセットするので、１３０の様な、予め選択された数に到達するに充分
な程長くカウントしないからである。
【０２３６】 なお図３０を参照すると、”ｑ０”フリップ／フロップ６２８の状態は、ゼッ
トシーテーアール６１８が２のカウント（２カウント）に到達すると”ｏｎｅ”
フリップ／フロップ６３２によりサンプルされる。該”ｏｎｅ”フリップ／フロ
ップは６３０はその信号をＯＲゲート６３６を通して受けるが、該ＯＲゲートは
その信号を１対のゲート６３２と６３４から受ける。ゲート６３２はゼットシー
テーアール６１８からの入力と該”ｏｎｅ”フリップ／フロップ６３０の出力と
を受ける。他のゲート、ゲート６３４は、ゼットシーテーアール６１８と該”ｑ
０”フリップ／フロップ６２８とから入力を受ける。該状態は次のゼットシーテ
ーアール６１８が２のもう１つのカウント（２カウント）に達するまで該”ｏｎ
ｅ”フリップ／フロップ６３２内で保持される。該”ｏｎｅ”フリップ／フロッ
プ６３２の信号は第２のセレーションパルス（serration pulse）で設定される
。もしゼットシーテーアール６１８が１３０へカウントする前に該シーシンク６
２２がハイに行くならば、該”ｏｎｅ”フリップ／フロップ６３０はクリヤされ
る。
【０２３７】 該”ｏｎｅ”フリップ／フロップ６３０の信号は垂直カウンタリセット｛ブイ
シーテーアール（VCTR）｝６３８をリセットするための入力又は追加的クオーリ
フアイヤー（additional qualifier）として使用される。該”ｏｎｅ”フリップ
／フロップ６３０の信号は、垂直同期化｛ブイエス（VS）｝信号６４２である他
の信号を有する２入力ＡＮＤゲート６４０へ入力される。該ＡＮＤゲートの出力
は該ブイシーテーアール６３８のリセットへ向けられる。
【０２３８】 図３１を参照すると、タイミング線図が、入力シーシンク６２２，該”ｑ０”
フリップ／フロップ６２８，そして該”２”ＡＮＤゲート６２８そして該”１３
０”ＡＮＤゲート６２４のそれに対する該”ｏｎｅ”フリップ／フロップ６３２
の出力の関係を示す。図３１で見られる様に、通常シーシンク６２２は短いパル
スローを有するハイ信号である。同期化中、該シーシンク６２２は通常ローであ
る。
【０２３９】 見られる様に、該２カウンタは、ロー部分を有する該シーシンク６２２のため
に毎サイクルに、２に達する。該１３０カウンタは該シーシンク６２２が、該設
定時間、好ましい実施例では例えば６ＭＨｚで１３０クロックの２１．６マイク
ロ秒の間に、ローであった時だけハイになる。該ｑ０フリップ／フロップ６２８
は、該１３０ＡＮＤゲート６２４がハイである時ラッチする。該ｑ０フリップ／
フロップ６２８は次の２カウントで該ｏｎｅフリップ／フロップ６３０により検
査される。該ｏｎｅフリップ／フロップ６３０は該垂直カウンタ６３８をリセッ
トするためにブイエスシンク（VS sync）６４２と組み合わされる。
【０２４０】 図３２は図２８Ａと同様な改訂された詳細なタイミング制御回路６４６である
。フエーズロックループ（ピーエルエル）６４８はその信号を該ロジックシーピ
ーエルデー５６２から受け、元の水平同期化信号５５４を受けてはいない。該ロ
ジックシーピーエルデー５６２は該信号をデノイズ（de-noise）しクリーンな水
平同期化信号｛エイチエスダッシュ（HS'）｝を発生する。該ピーエルエル６４
８は２．５ボルト電源に接続された１対のダイオード６５０を有する。この回路
は該ピーエルエル６４８がダイオードを通る電圧降下の大きさのみだけ２．５ボ
ルトから離れることを可能にする。
【０２４１】 上記ロジックは該シーピーエルデー内へ形成され外部のブイエス信号が該垂直
カウンターをリセットすることを防止する。該エルシーデーパネルはフアースト
フオードとリワインドモードで正しくフレームする（frame）。
【０２４２】 上記で示す様に、或る状況では、該ビデオ信号が、下記で更に詳細に説明する
様に、フアーストフオードスキャン（fast forward scan）又はレビュースキャ
ン（review scan）の様な、加速された速度で該プロセサーにより受信されるの
が望ましい。上記で指摘した様に、その信号をビデオ信号から取るフエーズロッ
クループはより多くノイズに曝される。
【０２４３】 好ましい実施例では、図３３で見られる様に、該ビデオからのタイミングはコ
ンポジット信号５４８の受信及びフレームバッフアー６５２へのビデオデータの
書き込みからのタイミングを制御するために使用される。
【０２４４】 該フレームバッフアーから該マイクロデイスプレー１１０へ読み出すための該
デイスプレー制御回路６５４のタイミングはタイミング制御回路６５８内に配置
された第２クロックにより制御される。或る種類のビデオでは、該クロックは２
７ＭＨｚである。デイスプレー側用のタイミングは２５ＭＨｚの様な異なる速度
であり得る。
【０２４５】 或る実施例では、画像は、インターレースデータ、最初に奇数行、次いで偶数
行、様に該デイスプレー内へ走査される。もし該行が毎秒６０の速度で走査され
るなら、リフレッシュの実際の速度は毎秒３０フレームである。リフレッシュの
この技術は従来の陰極線管（シーアールテー）デイスプレー用に使用された。フ
イールドが同様な情報（例えば、１連の異なるカラーライン）を有しない場合起
こる問題は酸化物の不均衡（unbalance of oxide）である。図３４Ａは３：１ド
ライブ計画（3:1 drive scheme）を示すがそこでは反対電極への電圧は各サブフ
レームの後にスイッチされる（すなわちカラー及び偶又は奇数）。従ってそれは
１フレーム用に６サブフレームを取る。
【０２４６】 該３：１の計画は、偶数と奇数のフイールドが同一である特別の場合を除けば
直流平衡を保存しない。ＶCOMが奇数フイールドの緑サブフレーム中は常にハイ
で、偶数フイールドの緑のサブフレーム中はローであることを観察すればよい。
もし画素が奇数フイールドでマジェンタであるが偶数では白色であるならば、ハ
イの黒色状態では６サブフレームの１つを費やし、白色状態では６サブフレーム
の５つを費やすことになる。該画素がローの黒色状態に決してドライブされない
ので直流不平衡が創られる。
【０２４７】 図３４Ｂに示す４：１タイミングは直流平衡を保存し、赤、緑、そして青のカ
ラーのハイとローのサブフレームが偶数及び奇数両フイールドで起こる。該カラ
ーサブフレーム速度は５０Ｈｚのフイールド速度を有するパル（PAL）システム
用の２００Ｈｚであり、それは良好な結果を与え、好ましくないフリッカーがな
い。しかしながら、エヌテーエスシーシステムの６０ＨＺフイールド速度は２４
０Ｈｚサブフレーム速度となり、それはカラーの均一性を妥協するものとなる。
【０２４８】 エヌテーエスシーシステムで改良されたカラー均一性用には、図３４Ｃに図解
された１０：３比を使用することにより２００Ｈｚに減じられるかも知れない。
【０２４９】 １０：３の比を用いて、反対電極の電圧のスイッチングと一致するカラーサブ
フレームの終わりは入力フレームの終わりと必ずしも一致しない。しかしながら
、該デイスプレーへの書き込みが好ましい実施例では各サブフレームの最初の３
分の１内で起こること、そして該１０：３の比が少なくとも最初の３分の１を同
じフレーム内に存在させることで、全ての書き込みは該スイッチの前に起こる。
好ましい実施例では該書き込みは１．６４ミリ秒かかる。点灯と反対電極の電圧
のスイッチング、そしてもし望むならば該画素の初期化がサブフレーム上で起こ
る。
【０２５０】 例えば、図３４Ｃを参照すると、フレーム０の奇数入力は６６０と６６２と示
される１対の同一赤ビデオ入力を有する。第２赤ビデオ入力奇数フレーム０の６
６２は偶数入力ビデオへのスイッチの前に書かれる。液晶は安定する時間を有し
、該赤エルイーデーは上記で示した様に該反対電極への電圧のスイッチングの前
に点灯される。次の書かれるサブフレームは６６４として示す緑の偶数フレーム
０である。フレームの各奇又は偶数部分は各カラーの少なくとも１つの書き込み
を有する。
【０２５１】 列反転及びフレーム反転が優先して論じられたが、他のドライブ計画が或る場
合には望ましいかも知れぬことは認識されている。列反転は１つの列はビデオを
受信し、次の列は反転ビデオを受信する。次のフレーム又はサブフレームで、該
信号は、該最初のサブフレーム又はフレームでビデオを受信したフレームが次の
フレームで反転ビデオを受信するように、反転される。フレーム反転では、該全
デイスプレーがビデオを１フレーム受信しそして反転ビデオを次のサブフレーム
又はフレームで受信する。列反転及びフレーム反転に加えて、他の種類の反転は
行反転及び画素反転である。画素反転では、最初の画素はビデオを受信し、次の
画素は列反転と同様に反転ビデオを受信するが、加えて各行はフリップされる。
【０２５２】 上に示した様に、該比も変化可能でそれで種々の数の画像が信号又は反転ビデ
オ信号に付随することになる。クロックレート及びビデオと反転ビデオのパター
ンにより、スチック（stick）及びフリッカーの目立ちさ（noticing）が減じら
れる。幾つかの反転ビデオサブフレームを一緒に次いで幾つかのビデオサブフレ
ームと置くことはスチックを最小化し、フリッカーを増やす。種々のモードを混
ぜることにより、フリッカーとスチックの両者を最小化される。
【０２５３】 前の部分はアナログビデオ信号が受信され全体の時間該信号がアナログに留ま
るデイスプレーを論じた。次の部分は最初の信号がデジタルであるデイスプレー
に戻る。
【０２５４】 デイスプレーはアナログであるが、アナログ回路は大きな電力を消費すること
そして他の回路からの干渉の見込みが大きいことの両者を蒙ることになる。従っ
て或る実施例では、信号が集積回路上の様な該デイスプレーの近くに近接するま
で該デイスプレー信号をデジタル信号として置くことが望ましい。
【０２５５】 １実施例では、該デイスプレー信号は、図３５Ａに図解する様に、それが該マ
イクロデイスプレーの集積回路に到着するまで、デジタルである。これは、図９
と図１９Ａで見られる様に、信号は、外部のデジタルーアナログ変換器４１２か
ら、リボンケーブル上をアナログ信号として該マイクロデイスプレーの集積回路
に入る図２、１０そして１１と対照的である。
【０２５６】 図３５Ａを参照すると、１２８０×１０２４画素マイクロデイスプレー６７２
を有する集積回路アクチブマトリックスデイスプレー６７０が図解されている。
高精細度テレビジョン（エイチデーテーブイ）フオーマットは１２８０×１０２
４画素配列を使用する。該回路６７０には１対の水平スキャナー６７４と６７８
，垂直ドライバー６８０，エスアイピーオー（SIPO）６８２、そしてアクチブマ
トリックスデイスプレー６７２が組み込まれている。
【０２５７】 アクチブ画素配列６７２は複数の画素１３８を有する。各画素は図２０Ａに見
られる様にトランジスター１４０と画素電極１４２を有する。各画素電極は表示
される画像を創るために反対電極１４４と液晶層１４６と連携して働く。該画素
素子１３８は実施例では蓄積キャパシター４４２を形成するために隣接行１５０
に接続されている。
【０２５８】 好ましい実施例ではアクチブ画素配列６７２に隣接してテスト配列（test arr
ay）６７８がある。該テスト配列は、上記説明の様に、温度センサー、液晶静電
容量測定センサー、そして／又は特性消失温度センサーを含むことが出来る。
【０２５９】 マイクロデイスプレーの集積回路６７０は、部分的にリボンケーブルで形成さ
れた６４チャンネルバス６８６上でデジタルビデオ信号を受信する。加えて、該
集積回路は２つのアナログランプanalog ramp signal信号６８８と６９０、｛ラ
ンプオッド及びランプイーブン（Rampodd and Rampeven）｝、３つのクロック信
号６９２，６９４そして６９６（デジタルクロック、アドレスクロックそしてゲ
ートクロック）そしてアドレス信号６９８を受信する。
【０２６０】 エスアイピーオー６８２及び垂直ドライバー６８０と連携してアドレス信号６
９８及びアドレスクロッキング信号６９４はデータが書かれるべき行を選択する
。垂直ドライバー６８０は適当な行ドライバーを選択するデコーダーとその行で
トランジスターをオンに変える複数の行ドライバー、この好ましい実施例では１
０２４行ドライバーを有する。
【０２６１】 ２つの列又は水平スキャナー６７４及び６７８は、それらが、上側列スキャナ
ー６７４は偶数列用信号を受信し取り扱うが下側列スキャナー６７８が奇数列用
信号を受信し取り扱うことで異なっていることを除けば、同一である。１つの側
からの奇数列用信号のそして他の側からの偶数列用信号の供給は図１１に関して
示したそれと同様である。しかしながら、図１１で受信された信号はアナログで
あるが、図３５Ａでの信号はデジタルである。
【０２６２】 各列スキャナー６７４及び６７８は下記で説明される様にシフトレジスター、
ラインバッフアー、エルエフエスアール（LFSR）そして伝送ゲートを有する。ア
ナログランプ信号、デート及びデータクロッキング信号そしてデジタルデータは
各スキャナーにより受信される。
【０２６３】 図３５Ｂを参照すると、タイミングを取ったパルスのビデオ信号が３２チャン
ネルデータラインに沿ってランダムアクセスメモリー｛ラム（RAM）｝７００に
入る。望ましい列用ラムが列又は水平スキャナー６７４又は６７８のシフトレジ
スター７０２により発生されたライトイネーブル｛ダブリューイー（WE）｝を使
用して選択される。
【０２６４】 シフトレジスター７０２は適当なラム７００を選択する。選択されたラム７０
０のデータは線形フイードバックシフトレジスター｛エルエフエスアール（LSFR
）｝７０４へ送られる。好ましい実施例のエルエフエスアール７０４は８ビット
のエルエフエスアールである。該エルエフエスアール７０４はｓn−１の状態の
シーケンスを作るがここでｎはビット数である。
【０２６５】 ８ビットのエルエフエスアールを用いて、該デイスプレーは２５６のグレー又
はカラー差異を持つことが出来る。ロード信号ＬＤ７０６が表明されると該ラム
の内容は該エルエフエスアールに転送され、それにより該エルエフエスアールの
初期状態が設定される。データークロックジーシーエルケー６９６はその状態シ
ーケンスを通して該エルエフエスアールをサイクルさせる。該エルエフエスアー
ルの全ビットが１になると、該ＡＮＤゲート７０８は１（a 1）を出力し、それ
はトラックアンドホールド（track-and-hold）テー／エイチ（T/H）回路７１０
を保持状態にして、該列ライン７１０上のランプ電圧をサンプルする。この方法
で、デジタルデータ入力は該エルエフエスアールの初期状態を設定するが、それ
は該エルエフエスアールが１で充ちるまでにジーシーエルケーサイクルの数を決
定するが、それは今度はアナログ列電圧を設定するために何時該ランプ信号がサ
ンプルされるかを決定する。
【０２６６】 好ましい実施例では、該ラム７００は次の行用のデータで書かれ、一方該エル
エフエスアールは現在の行からのデータ上で動作する。
【０２６７】
【表１】
【０２６８】 或る実施例では、下記で説明する様に輸送機関用のヘッドマウントユニット（
head mounted units）に於ける様に、１つの場所からもう１つへ情報を送ること
が望ましいかも知れない。技術に関してはデータリンク７２０を使用する。
【０２６９】 該データリンク７２０は情報を、それが最小数の接続で高いバンド幅で速く伝
送され得るように変換する。例えば、好ましい実施例では、該マイクロデイスプ
レー１１０は８ビットグレースケールを有する１２８０×１０２４画素配列であ
る。
【０２７０】 データリンク７２０は図３６に示す様なリンク７２２を有し、複数の対のデー
タ信号ワイヤ７２４又は光フアイバーとクロックペアワイヤ（clock-pair wires
）７２６又は光学機器を有する。該データはエンコードされビデオカード７３０
上に配置された送信器ユニット７２８により直列化される。該データはより高い
クロックレートで該リンク間を送られる。該デイスプレードライバー基板７３４
上に配置された受信器７３２は該データをデコードしそれを”並列”データ形式
に戻す。好ましい実施例では、該データリンクはシリコンイメージ社（Silicon
Images, Inc.）により、パネルリンク（PanelLink）の商号で市販されている様
なものである。該リンクの目的は最小数のデータラインを使用して該データを高
速化することである。該データリンク又は伝送システムはテキサスインスツルメ
ント（Texas Instruments）からのフラットリンクデータ伝送システム（FlatLin
k TM Data Transmission System）又はシリコンイメージ（Silicon Images ）か
らのパネルリンクテーエム（PanelLink TM）の様な多くの供給者から入手可能な
フアイバーチャンネル（Fibre Channel）を使用する。
【０２７１】 該データリンク７２０に加えて、デイスプレーシステムは下記で説明する様に
増幅器内の差（differences）を補償するために擬似ランダムマルチプレクサー
（pseud-random multiplexer）を持つことが出来る。好ましい実施例での該マイ
クロデイスプレー１１０は図３７Ａで見られる様に該デイスプレードライバー基
板７３４上でデジタル信号から変換されるアナログ信号を受信する。図３７Ｂで
見られる様にデジタル−アナログ変換器（デー／エイ変換器）３５６を通して変
換された該信号は増幅器（演算増幅器）７４０を通るよう送られる。各増幅器は
僅かに異なり、従って、もし同じ信号が各増幅器への入力であれば、異なる信号
が出力となる。該増幅器がデイスプレー上の信号用に使用されると、ユーザーは
変動する出力信号のため暗い及び明るい列に気付く。該増幅器は該差を修正する
ために同調／調整され得るが、擬似ランダム多重化システム（pseud-random mul
tiplexing system）は分散（variances）を修正する。
【０２７２】 好ましい実施例の該擬似ランダム多重化システムは１対の擬似ランダムマルチ
プレクサー７４２を有する。好ましい実施例の擬似ランダムマルチプレクサー７
４２の各々は好ましい実施例のデイスプレードアイバー基板７３４内に押し込ま
れる基板上に形成される。該擬似ランダム多重化システムは該デイスプレードラ
イバー基板と一体に形成出来ることは認識されている。
【０２７３】 該擬似ランダム多重化システムは該デー／エイ変換器３５６から該信号を取り
込み該信号を擬似ランダムに該増幅器の１つに送り次いで該信号を該増幅器から
取りそれを適当な出力部、該マイクロデイスプレー用の入力部へ送る。図３７Ｂ
を参照すると、該デイスプレー用ドライバーが略図で示されている。該データは
２つのチャンネル、データ偶数チャンネル７４６とデータ奇数チャンネル７４８
で、直列にデジタル２バイ８クロスエムユーエックスのマルチプレクサー７４４
に入る。該データは８つの（８）チャンネル、４つの（４）チャンネルビデオハ
イ（偶数行）７５０と４つのチャンネルビデオロー（奇数行）７５２で、該マル
チプレクサー７４４を出る。該データはデータの流れを制御する水平カウンタ７
５６で制御される複数のラッチ７５４を有するデー／エイ変換器３５２へ送られ
る。該デー／エイ変換器３５２からの変換された信号は該擬似ランダム多重化基
板７４２に取り上げられ、増幅器７５８の１つへ次いで適当な出力部へ回される
。該擬似ランダム多重化基板への入力は図３７Ｂで示される該ターミナル上では
”１”により表され、出力は該ターミナル上では”２”により表される。
【０２７４】 擬似ランダムマルチプレクサーは好ましい実施例では２つの同一ユニットを有
する。１つのユニットは入力を該ビデオハイに擬似ランダム化し第２ユニットは
該入力をビデオローに擬似ランダム化する。該擬似ランダム多重化は好ましい実
施例ではハイ信号とロー信号の間で増幅器を混合しない。該増幅器は異なるオフ
セットを有する。しかしながらこの様な混合が起こり得ることは認識されている
。
【０２７５】 該擬似ランダムマルチプレクサー基板は４つのそれぞれのデー／エイ変換器３
５２からの出力と４つの増幅器７５８からの出力を受けるために、８つの（８）
入力部を有するヘッダーを備えている。該ヘッダーは該信号を４つの増幅器と４
つのそれぞれのビデオ信号へ送るために８つの（８）出力を有する。
【０２７６】 該デー／エイ変換器３５２からの信号（該４信号）は４つの個別スイッチ回路
へ各々供給される。従って１６のスイッチング回路がある。好ましい実施例では
、４つのスイッチの各セットが１チップ上に配置される。該個別スイッチの各々
はロジックチップからの制御入力を受ける。各セットの唯１つのスイッチ、各セ
ットの異なる１つが該増幅器への入力となる出力への全ての入力流れへと閉じら
れる。増幅器からの出力は第２セットのスイッチへの同様な通路に従う。第２セ
ットのスイッチは該ロジックチップからの同じ入力を使用して制御され、従って
該スイッチからの出力は適当なビデオ信号へ送られる。図３７Ｂの頂部のデー／
エイ変換器を通過する信号は頂部の信号ラインへ下方へと送られる。
【０２７７】 下記は如何に関係するスイッチングが設定され得るかの２つの例である。第１
の例では、最初の２つの入力からの信号はそれが擬似ランダムマルチプレクサー
なしに送られる増幅器へ送られる。第３及び第４入力からの信号は該増幅器へ入
る前に該マルチプレクサーによりスイッチされ次いで該デイスプレーへ進められ
る前に正しいラインへ戻るようスイッチされる。
【０２７８】
【表２】
【０２７９】 スイッチＡ スイッチＢ ＶＨ０１→ＶＨ０２ ＶＨ０３→ＶＩＤＨ０ ＶＨ１１→ＶＨ１２ ＶＨ１３→ＶＩＤＨ１ ＶＨ２１→ＶＨ３２ ＶＨ３３→ＶＩＤＨ２ ＶＨ３１→ＶＨ２２ ＶＨ２３→ＶＩＤＨ３ 第２の例では、該入力からの信号は次の増幅器へ送られる。最後の入力からの
信号は最初の増幅器へ送られる。該増幅器からの出力は該デイスプレーへ進めら
れる前に正しいラインへ戻るようスイッチされる。
【０２８０】
【表３】
【０２８１】 スイッチＡ スイッチＢ ＶＨ０１→ＶＨ１２ ＶＨ１３→ＶＩＤＨ０ ＶＨ１１→ＶＨ２２ ＶＨ２３→ＶＩＤＨ１ ＶＨ２１→ＶＨ３２ ＶＨ３３→ＶＩＤＨ２ ＶＨ３１→ＶＨ０２ ＶＨ０３→ＶＩＤＨ３ 該４入力と４出力を用いる、該２つの上記例は１６の組み合わせの唯２つであ
る。該擬似ランダムマルチプレクサーは目が該増幅器を統合出来るようにするた
めに１６条件の間を一定にスイッチする。そのレートはフレームレート（６０Ｈ
ｚ）か又は行レート（６０ｋＨｚ）とすることが出来る。行レートが好ましい。
【０２８２】 図３８Ａを参照すると、液晶は画素電極と反対電極との間の電圧差である電圧
の変化に線形には応答しない。もし電圧オフセットが好ましい実施例で透明から
黒色へ４．５ボルト変化するならば、最初の半ボルト変化と最後の半ボルト変化
は図３８Ａに図解される様に該透過性に最も少ししか影響しない。加えて、ビデ
オ信号は上記論じた幾つかの実施例ではデジタルに記憶されることで、選択され
た電圧が多数の個別位置にだけあり得る。更に、図３６と３７Ａに図解され、シ
リコンイメージ（Silicon Images）、ナショナルセミコンダクター（National S
emiconductor）、そしてテキサスインスツルメント（Texas Instrument）により
市販される、該データリンクはクロックサイクル当たり３２ビットをサポートす
る。個別位置と限定されるバンド幅はカラーを限定し不均一なカラー作像（imag
ery）となる。
【０２８３】 図３８Ｂはマイクロデイスプレー用デイスプレー制御回路７６２を図解する。
該デイスプレー制御回路７６２は該画像グレースケールとカラーを修正するため
にデジタルルックアップテーブル７６４を有する。又ガンマ修正ルックアップテ
ーブル（gamma correction look-up table）と称される該ルックアップテーブル
は輝度又は、この場合、望ましい画像を達成するために選択された液晶の透過度
に、間隔を置く。図３８Ａに示す様に非線形性は望ましくないが、人間の目は絶
対値よりも比率で差を見分ける傾向なので該輝度又は透過度を入手可能な均一に
間隔を置かれることで選択されることも望ましくないことは認識されている。
【０２８４】 該ビデオ信号はデジタル制御回路７６２のプロセサー４０２により受ける。該
プロセサー４０２は、図１９Ａのプロセサーの様に、該信号４０４を、前に該信
号がアールジービー（RGB）、エヌテーエスシー（NTSC）、パル（PAL）他どんな
形式であったにせよ、それからデジタル信号に変換する。該デジタル信号はタイ
ミング制御回路７６８の最初の部分７６６へ送られる。該タイミング制御回路７
６８の最初の部分７６６は必要により該メモリー４０６／４０８とデータを送っ
たり受信する。該タイミング制御回路７６８からのデータはデータリンク７２０
を跨いで送られる。
【０２８５】 データリンク７２０の該マイクロデイスプレー１１０側に、ルックアップテー
ブル７６４を有するタイミング制御回路７６８の第２部分７７０が配置されてい
る。該ルックアップテーブル７６４、特にガンマ修正ルックアップテーブル、は
該デイスプレー転送特性用信号を線形化するため使用される。
【０２８６】 該バックライトシステム２６６と該デイスプレー１１０への制御ライン４２２
と４２４は該タイミング制御回路７６８の第２部分７７０により制御される。該
ルックアップテーブル７６４は該反対電極への電圧のスイッチングを有する及び
有しないデイスプレーで使用される。
【０２８７】 該ルックアップテーブルへの入力は表示されるよう望まれた個別グレースケー
ル又はカラーシェード（color shade）に関する多数ビットピース（multi-bit p
iece）の情報である。このセットのビットは該テーブル内アドレス又は配置とし
て該テーブルにより扱われる。この配置でのメモリー値は次いで新しい多数ビッ
トピースの情報としての該テーブルからの出力となり、該情報は、該テーブルの
設計又は関数により、該入力データ内でより多いか、少ないか、又は同じかのビ
ット数を有する。好ましい実施例では、１０ビットのデータ出力を有するテーブ
ルへは８ビットのデータ入力がある。次いで該１０ビットは該デー／エイ変換器
４２２内でアナログ信号に変換され、該デイスプレー１１０に、該望ましい入力
ビットに対応して光を視認者に伝達するのに適当な電圧を提供する。該ルックア
ップテーブル値は図３８Ａと同様に該デイスプレー用のガンマ曲線から得られる
。
【０２８８】 好ましい実施例では、赤、緑そして青の各８ビット用に元々設計された２４ビ
ットデータリンク７２０について、カラーシーケンシャルのフオーマットの隣接
画素用にクロックサイクル当たり、４つの６ビット画素値又は３つの８ビット画
素値が伝送出来る。６ビット×８ビットのルックアップテーブルへの６ビット入
力の利用は視認者にカラー当たり６４の別個のそして等間隔のグレーシェード（
64 distinct and equally spaced gray shades per color）を提供する。８ビッ
ト×１０ビットルックアップテーブルへの８ビット入力の利用は視認者にカラー
当たり２５６の別個のそして等間隔のグレーシェードを提供する。画像品質への
最小の打撃でより高いデータ転送スループット（throughput）が達成される。
【０２８９】 好ましい実施例では、赤、緑そして青の各１６ビット用に元々設計された４８
ビットデータリンク７２０について、カラーシーケンシャルのフオーマットの隣
接画素用にクロックサイクル当たり、８つの６ビット画素値又は６つの８ビット
画素値が伝送出来る。６ビット×８ビットのルックアップテーブルへの６ビット
入力の利用は視認者にカラー当たり６４の別個のそして等間隔のグレーシェード
（64 distinct and equally spaced gray shades per color）を提供する。８ビ
ット×１０ビットルックアップテーブルへの８ビット入力の利用は視認者にカラ
ー当たり２５６の別個のそして等間隔のグレーシャエードを提供する。画像品質
への最小の打撃でより高いデータ転送スループット（throughput）が達成される
。
【０２９０】 データリンクを有する実施例に関して該ルックアップテーブルが説明されたが
、該ルックアップテーブルは該データリンクからは独立して使用され得ることは
認識されている。
【０２９１】 その点灯の前に最大の安定時間を可能にするそして次のカラー安定の前に点灯
がオフに変わることを保証する、ためにエルイーデーエスの点灯が同期されてい
る、カラーシーケンシャルデイスプレーとは対照的に、単色の点灯の精密なタイ
ミングは或る実施例では必要でない。
【０２９２】 図３９Ａは単色デイスプレー用のタイミング線図を図解している。該デイスプ
レーが単色であることで、該エルイーデー２７９は常に（constantly）オンであ
り、列反転の又はもう１つの反転の技術を使用して画像は繰り返し書かれる。列
反転では、１つのフレーム（例えば、ＦＲＡＭＥ１）で奇数列はビデオで書かれ
、偶数列は反転ビデオで書かれる。次のフレーム（例えば、ＦＲＡＭＥ２）で偶
数列はビデオで書かれ、奇数列は反転ビデオで書かれる。もし単色デイスプレー
が、エルブイブイに於ける様に反対電極の電圧をスイッチしたり又は各フレーム
の初めに該画素を初期化すれば、カラーシーケンシャルに関して上記で説明した 様にエルイーデーの点灯は該単色デイスプレーを用いてなされる。
【０２９３】 図３９Ｂ１及び３９Ｂ２を参照すると、代替えの実施例用のデイスプレー制御
回路７７４が示されている。このデイスプレー制御回路７７４は図１１に示した
集積回路デイスプレーダイ２５８と連携して働くことが出来るが、そこでは２つ
の画素が同時に書かれる。該デジタル制御回路７７４はソース（source）から画
像を取り該画像をマイクロデイスプレー１１０上に表示する。該ビデオ信号４０
４はエヌテーエスシー、パル又はエス−ビデオ（S-Video）の様なアナログフオ
ーマットであってもよく、その場合それはアナログビデオデコーダー（analog v
ideo decode）７７６ａで受信され、赤緑青（アールビージー）又はルミネセン
ス−クロミナンス（luminance-chrominance）｛ワイシービーシーアール（YCbCr
）｝成分のデジタル表現４０４ｖに変換される。又デコーダー７７６ａは同期信
号４０４ｓを作るためにタイミング情報を抽出する。
【０２９４】 代わりに、該入力信号４０４はビーテー６５６（BT.656）の様なデジタルフオ
ーマットであってもよく、その場合デジタルフロントエンド（digital front en
d）７７６ｄが該デジタルビデオ４０４ｖと同期化４０４ｓ信号を分離する。
【０２９５】 もしデジタルビデオ信号４０４ｖがワイシービーシーアールで表現されていれ
ば、それはフオーマット変換器７７８でアールジービーに変換される。もし信号
４０４ｖがアールジービー表現を使用すれば、変換器７７８はバイパスされる。
【０２９６】 好ましい実施例では、アナログビデオデコーダー７７６ａを除いて、デイスプ
レー制御回路７７４の全ての部品は１つのアップリケーションスペシフイックイ
ンテグレーテッドサーキット（application specific integrated circuit）エ
イエスアイシー（ASIC）７８２内に集積される。代替えの実施例では、デコーダ
ー７７６ａはエイエスアイシー内に全部又は部分的に集積された。もう１つの代
替えの実施例では、デーアールエイエム１００４又はデジタル−アナログ変換器
３５６は該エイエスアイシー７８２の外部にあった。タイミング発生器７８０は
同期化信号４０４ｓを受け該エイエスアイシー７８２用の全ての必要なタイミン
グ信号を作る。
【０２９７】 該エイエスアイシー７８２は又アイアイシーインターフエース（IIC interfac
e）７９６を含むが、それは外部プロセサーがコンフイギュレーションレジスタ
ー（configuration register）７９８を読み、書くための手段を提供する。該コ
ンフイギュレーションレジスターはエイエスアイシー７８２の他の部品の動作モ
ードとタイミングパラメーターをプログラムために使用される。
【０２９８】 ビーテー．６５６標準に適合するデジタルビデオフオーマットは３２０×２４
０デイスプレーに適合するよう尺度合わせ出来る。従来の２７ＭＨｚのクロック
でデコードされたアナログのエヌテーエスシー又はパルのビデオも尺度合わせ出
来る。３６０のサンプルを３２０に減じるために水平寸法で、９：８の尺度合わ
せが必要である。
【０２９９】 ５２５のラインと６０Ｈｚのフイールドレートを有するフオーマット（エヌテ
ーエスシー）は垂直の尺度合わせを要しない。フイールド当たり２４３と２４４
のアクチブラインを用いて、特別の３つと４つのラインは２４０ラインの垂直解
像度用に無視される。しかしながら、６２５ラインと５０Ｈｚのフイールドレー
トを有するフオーマット（パル）は２８８のアクチブラインを２４０に減じるた
めに６：５の垂直尺度合わせ（vertical）を要する。
【０３００】 水平スケーラー７８６は９：８の水平尺度合わせを実行する。好ましい実施例
は図３９Ｃで略図で図解される内挿法計画（interpolation scheme）を使用する
。垂直スケーラー７８０は６：５の垂直尺度合わせを実行する。好ましい実施例
は図３９Ｄで略図で図解する内挿法計画を使用する。代替えの内挿法計画も使用
出来る。
【０３０１】 非標準ビデオフオーマットは尺度合わせを要求しないかも知れないが、その場
合該スケーラー７８６と７８８はバイパスされる。他のビデオフオーマットは水
平で９：８、垂直で６：５とは異なる尺度合わせ比を要するかも知れない。
【０３０２】 戻って図３９Ｂ１を参照すると、該垂直スケーラー７８８からのビデオ信号は
ガンマ修正回路７９２に送られるが、それは図３８Ｂに関して上記で論じたそれ
と類似である。入力ビデオ信号の赤、緑そして青成分の各々用に、ガンマ修正回
路７９２は、該信号がデー／エイ変換器３５６でアナログに変換された時最終輝
度が目に適切であるように、修正された出力値を作る。
【０３０３】 １つの好ましい実施例では、該ガンマ修正回路７９２は全てのあり得る入力値
用の正しい出力値を含むルックアップテーブル７６４を使用する。もう１つの好
ましい実施例では、該ガンマ修正回路７９２は入力の区分的線形関数（piece-wi
se linear function）を計算し、１７のコンフイギュレーションレジスターに記
憶された値の間で内挿する。ガンマ修正器７９２からの信号は画素ペアリング回
路（pixel pairing circuit）７９４へ送られる。
【０３０４】 画素ペアリング（pixel pairing）では、赤、緑そして青の画素の個別値がよ
り効率的にメモリーを使用するために整理し直される。画素ペアリングの略図が
図３９Ｅに略図的に示される。該画素ペアリング回路７９４は２４ビットワード
を６．７５ＭＨｚで受信する。各ワードは３つの８ビット値で１つの画素の赤、
緑そして青の成分を含む。該１６ビットの出力ワードは水平に隣接する画素から
の同じカラーの２つの８ビット値を含むが、該フオーマットは該デイスプレーに
より要求される。
【０３０５】 図３９Ｂ２を参照すると、画素ペアリング回路７９４からの該１６ビットデー
タ流れはトライステートバッフアー（tri-state）１００２により２つのデーラ
ムフイールドメモリー１００４の１つに向けられる。１つのデーラムフイールド
メモリーが書き込まれ一方他方が読み出される。書き込みそして読み出しのため
のアドレスと制御信号はそれぞれデーラム制御器１００８と１０１０により発生
される。マルチプレクサー１００６は読み出しと書き込みのアドレスと制御信号
を適当なフイールドメモリー１００４へ向ける。
【０３０６】 読み出されたデーラムフイールドメモリー１００４からのデータは、もし必要
なら該ビデオを反転する出力処理回路１０１２へ進む。次いで該出力データは２
７ＭＨｚで２つの８ビットワードのピークデータレートを有するデジタル−アナ
ログ変換器３５６へ進む。変換器３５６からの該アナログ信号は該デイスプレー
１１０をドライブするために外部ビデオ増幅器１０１４により増幅される。
【０３０７】 又エイエスアイシー７８２はデイスプレータイミング制御ユニット１０１６を
含むが、それは該デイスプレー１１０，バックライト２６６、そして反対電極用
アナログスイッチ１０１８用の制御信号を発生する。
【０３０８】 上記説明の単色及びカラーアクチブマトリックスの両デイスプレーの実施例は
デジタルカメラ、ビューフアインダー、輸送機関デイスプレー、プリンターそし
てページャー及びセルラー電話の様な無線通信デバイスを含む種々の製品に使用
出来る。
【０３０９】 スチル写真用デジタルカメラ８００が図４０Ａ−４０Ｄに図解されている。図
４１ではカメラ８００の組立分解図が見られる。該デジタルカメラ８００は図４
１に見られる様に、画像センサー８０４の前に配置されたレンズ８０２を有する
。該デジタルカメラ８００は上記説明のマイクロデイスプレー１１０と図４０Ｂ
で見られるオフ／オンスイッチを有する。マイクロデイスプレー１１０は、該カ
メラで目指させるそして取り込んだ画像を見る両方のため、図１３Ｂで見られる
様な、レンズ２９８を通して見られる。該マイクロデイスプレービューアー（mi
crodisplay viewer）１１０を焦点合わせするための焦点ノブ８２６は図４０Ａ
で見られる様にデジタルカメラ８００の前に配置される。
【０３１０】 戻って図４０Ｂを参照すると、好ましい実施例で、デジタルカメラ８００はコ
ンパクトフラッシュ（登録商標）カード｛シーエフ（CF）｝の様な取り外し可能 なメモリーカード、スマートメデイア、他を受ける。該デジタルカメラ８００は コンパクトフラッシュカードアクセスドア８０８及びイジェクトボタン８１０を 有する。
【０３１１】 図４０Ｃを参照すると、セレクションスイッチ８１２とシャッター／プッシュ
ボタン８１４がある。柔軟なベゼレ８１６がハウジング８２８と８３０に付髄し
ている。該プッシュボタン８１４と組み合わされてセレクションスイッチ８１２
は記録画像の削除し、画像のセーブ、そして画像の視認を可能にする。図４０Ｄ
で見られる入力／出力ドアカバー８１８は図４１で見られる回路組立体８２２に
より担われる入力部と出力部８２０をカバーする。
【０３１２】 該カメラ８００は図４１に見られる前部及び後部プラスチックハウジング８２
８と８３０で該回路組立体８２２を納める。該カメラ組立体８００は複数のバッ
テリー８３５を保持するための該回路組立体８２２の前に配置されたバッテリー
ホルダーと前部プラスチックハウジング８２８により受け入れられたバッテリー
ドア８３６を有する。該バッテリーホルダー８３２がこのハウジングと一体で形
成出来ることは認識されている。
【０３１３】 好ましい実施例では、該カメラ８００は写真をドキュメント化することと連携
して音を記録するためにマイクロフオン８３８を有する。該カメラ８００が焦点
合わせ用赤外線センサーを有することは認識されている。
【０３１４】 該デジタルカメラは携帯型コンピユータ、画像を該デジタルカメラからコンピ
ユータ又はプリンターへ転送するためのカードリーダーの様な品目とインターフ
エースすることが出来る。好ましい実施例では、コンパクトフラッシュカードの
様なカードが該カメラから取り外され、該コンピユータに挿入される。代替えの
実施例では、コンピユータ又はエヌテーエスシーテーブイ出力に接続するため該
入力／出力ドアカバー８１８を通してアクセス可能なケーブルインターフエース
により該デジタルカメラへ及びデジタルカメラから該転送は行われ得る。
【０３１５】 カメラ８００用のカラーシーケンシャルマイクロデイスプレー１１０のための
デイスプレー制御回路８４０の好ましい実施例が図４２に図解されている。該デ
イスプレー制御回路８４０は該画像センサー８０４からアナログ信号プロセサー
４０２でアナログコンポジット信号４０４を受ける。該アナログ信号プロセサー
４０２はソニー（Sony）のシーエックスエイ１５８５（CXA1585）の様な、商業
的に入手可能なチップとすることが出来て、それは該信号４０４を赤、緑そして
青の成分に分離する。該実施例はアナログ信号に関して論じたが、該信号はデジ
タルとすることも可能であることは認識されている。デジタルシステムはこの特
許で見出される開示と組み合わされる。
【０３１６】 画像はアナログ信号プロセサー４０２から直接該マイクロデイスプレー１１０
へ送られる。図２８Ａー３４に関連して、上記で論じたガンマ修正、ピーシーエ
ルケー、そして２つの同期化クロックに関するインターフエースが組み込まれる
ことが可能である。
【０３１７】 同時に、３つのアナログカラー成分がアナログ−デジタル（エイ／デー）変換
器８４２によりデジタル信号に変換される。該デジタル信号はデジタル信号プロ
セサー８４４で更に処理され、メモリー回路８４６に記憶される。該メモリー回
路８４６内に記憶された信号は圧縮、ガンマ修正、スムージング（smoothing）
及び／又はデイザーリング（dithering）の様に高められるか変更され得る。該
高めること及び変更はアドビー社（Adobe, Inc.）から市販される、フオトショ
ップインク（Photoshop, Inc.）の様な、商業的に入手可能なソフトウエアを使
用する。
【０３１８】 該画像センサー８０４に付随するアナログ信号プロセサー４０２から直接見る
ことに加えて、該マイクロデイスプレー１１０は、該デジタル信号を戻ってアナ
ログ信号に変換するためにデジタル信号プロセサー８４４を通ってデジタル−ア
ナログ変換器３５６へ行くデジタル信号により、メモリー８４６に記憶されたも
のを表示することが出来る。該デイスプレー制御回路６４０は該信号を赤、緑そ
して青の成分に分離するためのアナログ信号プロセサー８４８を有する。デジタ
ルプロセサーの後の該アナログ信号プロセサーは該画像信号データを修正する。
【０３１９】 該デイスプレー制御回路８４０はタイミング回路を含むロジック８５０を有す
る。該ロジック回路８５０は該ビデオ信号の流れを制御するために画像センサー
８０４，該マイクロデイスプレー１１０、デジタル信号プロセサー８４４そして
該メモリー８４６に接続されている。
【０３２０】 該アナログ信号プロセサー４０２を通して該画像センサーから該マイクロデイ
スプレーへ直接画像を取る時、該ロジック回路８５０は該信号を該マイクロデイ
スプレー１１０が使う赤、緑そして青信号に同期化させる。この同期化は、画像
データを該マイクロデイスプレー１１０に供給されるべき同期化されたカラー順
序で集めるための種々のフイルターの使用そして該バックライト２６６の駆動と
の協調を含んでいる。
【０３２１】 該ロジック回路８５０は該メモリー８４６から該デイスプレー１１０上へのビ
デオデータの送信による各カラーフレームの該デイスプレーへのシーケンシャル
な流れと各原色用のラインに沿ったバックライト２６６の駆動の協調を制御する
。
【０３２２】 該マイクロデイスプレー１１０は、スチルカメラ８００のビューフアインダー
用に使われるのに加えて、図４３Ｃで見られる様にカムコ−ダー又はビデオレコ
ーダー８６０のビューフアインダー用に使用される。該カムコーダー８６０は光
学的ハウジングを含む該マイクロデイスプレー１１０付きビューフアインダーハ
ウジング８６２を有する。
【０３２３】 図１３Ａと１３Ｂに関連して上記で説明した様に、組み立てられたデイスプレ
ーモジュール２８６はマイクロデイスプレー１１０，バックライトハウジング２
７８、そしてレンズ２９８を有する光学機器ホルダー２９４を備える。該ビュー
フアインダー８６２は光学軸線３０６に沿って延びるその部品を有する組立られ
たデイスプレーモジュール２８６と回路基板８６４とを含む。
【０３２４】 該デイスプレー用回路基板８６４は図４４に図解されている。該回路基板８６
４はエヌテーエスシー信号４０４を受信するためにアナログ信号プロセサー４０
２を有する。該エヌテーエスシー信号４０４は処理基板８６６から受信される。
該処理基板８６６は画像センサー８０４ａから、又プレーバックモード中は テープ８６８或いは内部メモリーから画像を受ける。記録モードでは、画像セン
サー８０４からの画像が該テープ８６８上に記録される。図４３に見られる様に
処理基板８６６に付随したスイッチ８７０は操作者が該画像センサー８０４又は
該テープ８６８から該アナログ信号プロセサー４０２へ送られた信号４０４を選
択出来るようにする。該テープ８６８は通常速度でそして加えてフアーストスキ
ャン速度の様な他の速度にも選択され得る。
【０３２５】 ビューフアインダーハウジング８６２内に配置された回路基板８６４は、アナ
ログ信号プロセサー４０２を有するのに加えて、タイミング制御回路８７２とメ
モリー８７４を有する。図４４は又ビューフアインダー８６２内に配置されたマ
イクロデイスプレー１１０とバックライト２６６を図解している。好ましい実施
例では、該回路はビデオ信号の同期化部と図２８Ａー３４Ｃに関連して上記で論
じた２つのクロックを含んでいる。
【０３２６】 ヘリコプター又は飛行機の様な輸送機関では、操作者は該輸送機関を操作する
ために多量の情報を速く処理する必要がある。好ましい実施例では、該デイスプ
レーはヘッドマウントデイスプレーである。従って、ヘルメットを介して頭部に
設置される該デイスプレーとそれらの部品は軽量さと強靱性と両者有する必要が
ある。加えて、明るい陽光から暗状態までパイロットにより経験される変化する
明るさの条件により、該デイスプレーは該輝度を変えられる必要がある。
【０３２７】 図４５を参照すると、輸送機関８８２用デイスプレー８８０の略図が示されて
いる。この実施例では、デイスプレー１１０，マイクロデイスプレーはユーザー
が着用したヘルメット８８４上に設置されている。該デイスプレーが投影する情
報はデイスプレーコンピユータ８８６からマイクロデイスプレー１１０へデータ
リンク７２２を通って伝送される。該システムは２つ（２）又は１つ（１）のデ
イスプレーを有する双眼用又は単眼用とすることが出来る。
【０３２８】 該コンピユータ８８６はその情報を多数のソースから受けるがそれは記憶デー
タ８８８，速度、方向、高度の項目用の該輸送機関上のセンサー８９０、夜間又
は赤外線の様な向上した視認用カメラ８９２，レーダーシステムの様な発射する
センサー８９４、そして無線伝送８９６による他のソースから受信する情報を含
んでいる。コンピユータ８８６は操作者からの入力に基づいて該データを選択し
組み合わせる。
【０３２９】 該情報はデータリンク７２２を使用して該デイスプレーコンピユータ８８６か
ら該マイクロデイスプレー１１０へ転送される。該データリンク７２２は該デイ
スプレーコンピユータ８８６に接続され、隣接するビデオカード８９８上で変換
されたデータを取り、それを該マイクロデイスプレー１１０の近くに配置された
、デイスプレードライバー基板９００へ転送する。該データリンク７２２は図３
７Ａで見られる様に、ツイストフラットワイヤドケーブル又は／及び光フアイバ
ーケーブルの何れかとすることが出来る。図４８では、該データリンク７２２は
ユーザーの飛行服上にクイックデイスコネクト（quick-disconnect）９０２を有
する。
【０３３０】 好ましい実施例では、輸送機関はヘリコプターである。バックライト用光源は
該マイクロデイスプレーから遠く配置されている。該バックライト用光源は該ユ
ーザー、パイロットの下か後部か何れかに配置され、光フアイアバーにより該パ
イロットのヘルメットに導かれている。該マイクロデイスプレーは照明システム
、好ましい実施例では、バックライト９０４と連携して働く。
【０３３１】 昼から夜の両視認用に該光の輝度を変えるために、該照明システムは図４５に
見られ様に、制御器９０６に接続されている。加えて、好ましい実施例では、該
制御器は、上記で論じた様に、カラーシーケンシャルデイスプレー用のカラー品
質を改良するために個別エルイーデーエスの光の輝度を変えることが出来る。図
４５に示した照明システムはヘルメット８８４上の該マイクロデイスプレー１１
０に近接して設置された単色エルイーデーである。
【０３３２】 上記は航空機の様な輸送機関に関して説明したが、該構成は普通のパーソナル
コンピユータに接続する様な他の実施例で使用されてもよいことが認識されてい
る。
【０３３３】 カメラとデイスプレーに加えて、図４７に図解される様に、デジタルプリンタ
ーを使用して感光紙上にプリントするためにも該マイクロデイスプレー１１０は
使用出来る。デジタルプリンター９１０用デイスプレー回路９１２が図４６に図
解されている。該デイスプレー回路９１２はカラーシーケンシャル動作を用いて
該デジタルプリンター９１０を制御するため使用される。
【０３３４】 該デイスプレー回路９１２はプロセサー４０２を有するがそれは外部ソースか
ら画像データ４０４を受け、該データを適当な形式に変換するが、該形式は該画
像を、赤用に１つ、緑用に１つ、そして青用に１つの、３つの別個の画像に仕立
てる（tailoring）ことを含んでいる。該画像データは制御回路９１６を経由し
てメモリー４０６へ送られることが可能である。該制御回路９１６は、該画像が
３つの別個のカラーにセーブされているメモリー４０６から該データを取り、該
データをデジタル−アナログ変換器４１２を通して該マイクロデイスプレー１１
０へ送る。該画像は、上記で論じた実施例と同様な仕方で、該マイクロデイスプ
レー１１０に書かれる。該デイスプレーが書かれるべき充分な時間を持ちそして
安定した後、該制御回路９１６は、該デイスプレー上の画像が、図４７に見られ
る様に、プリンター紙上に投射されるように特定のバックライト２６６を点灯す
る。
【０３３５】 上記で論じた前の実施例からの１つの差異として、該画像が感光紙９２０上に
投射されることで、該フレームレートは毎秒６０フレーム又は毎秒１８０サブフ
レームを超える必要はない。該書き込み及び安定時間はユーザーに気付かれる遅
延はない１０分の数秒及び数秒の時間である。好ましい実施例では、該制御回路
９１６は、該デジタルプリンター９１０に設置された紙９２０のタイプを読むこ
とが出来るフイルムタイプ検出器９２２からの制御入力を有する。該制御回路９
１６はフイルムのタイプにより点灯と他の調節部を調節することが出来る。
【０３３６】 図４７を参照すると、デジタルプリンター１００の断面図が示されている。該
デジタルプリンターはバックライト２６６及びプリント用面９２４と両者から隔
てられたマイクロデイスプレー１１０を有する。該マイクロデイスプレーと該バ
ックライト２６６の間に挟まれてディフューザー２８２と輝度向上フイルム２８
０がある。該デイスプレー１１０と該紙の平面９２４の間にレンズ９２６がある
。
【０３３７】 該マイクロデイスプレー１１０が適当な画像で描画されそして該バックライト
２６６は、光がプリント用平面９２４に配置された紙９２０により受けられるべ
く、該マイクロデイスプレー１１０の透明部分と該レンズ９２６を通過するため
に、輝度向上フイルム２８０と該ディフューザー２８２を通過するよう、充分な
時間オンに変えられる。該プリントの最初の部分が該フイルム上で完了した後、
該バックライト２６６はオフに変えられ、該制御回路９１６は該マイクロデイス
プレーを第２画像へドライブするが、それは他のカラーの１つ用である。該バッ
クライトは、該画像が該プリント用平面で該紙により取り込まれるように或る時
間の間もう１度オンに変えられる。次いで該制御回路９１６は該バックライトを
オフに変え、該マイクロデイスプレーをそれぞれの第３のカラー用の第３の最後
の画像へドライブする。そこで、該バックライトはもう１度設定された時間オン
状態に置かれる。
【０３３８】 該デジタルプリンター９１０は別のユニットとして示されたが、該プリンター
９１０がインスタントカメラの様にデバイス内に組み込まれ得ることは認識され
ている。図４８はインスタントデジタルカメラ用回路９３０を図解する。該回路
９３０は図４２に関して上記で説明したデイスプレー制御回路８４０と同様であ
る。１つの別のマイクロデイスプレー１１０とバックライト２６６が含まれ得る
か又は該マイクロデイスプレー１１０と該バックライトは視認用には同じであり
得て、ミラー又はプリズムの様な画像向け直し部９３２が該画像を向ける。
【０３３９】 図４９Ａは、英数字デイスプレー９４２，キーパッド９４４，スピーカー９４
６，そしてマイクロフオン９４８を有するセルラー電話９４０の斜視図でる。加
えて、該セルラー電話９４０は多数の従来のセルラー電話で見られる様に該キー
パッド９４４をカバーするフリップ蓋９５０を有する。その上、好ましい実施例
の、該セルラー電話９４０は、図４９Ａのハウジング９５４の左側に示すスクロ
ールスイッチ９５２を有する。該スクロールスイッチ９５２は該英数字画面９４
２上又は好ましい実施例で該英数字画面９４２の上部に配置されたマイクロデイ
スプレー９５６上の情報を選択するために使用される。同様に該マイクロデイス
プレー９５６上の情報は特定のセルラー電話９４０の動作により追加的キーパッ
ド９４８又は従来のキーパッド９４４を使用してアクセス出来る。
【０３４０】 図４９Ｂはキーパッドをカバーするフリップ蓋９５０を有するセルラー電話９
４０の前部を示す。閉じた位置でフリップ蓋９５０を有する好ましい実施例で、
ユーザーは該セルラー電話９４０を、彼等が該マイクロデイスプレー９５６を見
られるようにユーザーの顔から離して保持出来る。該電話は、該スピーカー９４
６と該マイクロフオン９４８が同時にはオンにならず、それでフイードバックを
避けるように、半二重モード（half-duplex mode）に置かれる。該ユーザーはこ
のモードで彼等が位置する距離から該スピーカ９４６を聞くことが出来て、該セ
ルラー電話のコールの他端のパーテイと会話出来る。図４９Ａで見られるスクロ
ールスイッチ及び／又は該キーパッド９５８は該英数字デイスプレー９４２又は
該マイクロデイスプレー９５６の何れか上の画像を制御し選択するようプログラ
ム出来る。
【０３４１】 代替えの実施例では、ユーザーは該スピーカー９４６を該ユーザーの耳の中又
は近くに置くよう該エアピース（earpiece）９４６は該セルラー電話９４０のハ
ウジング９５４から取り外し可能である。該マイクロフオン９４８は、該セルラ
ー電話９４０がユーザーから隔てられる距離、約３０．４８ｃｍ（約１フット）
で、会話をピックアップ出来る。
【０３４２】 図４９Ｃは該セルラー電話９４０の背部を示す。スピーカーハウジング９４６
が背面図で見られる。該セルラー電話９４０はカメラ９６２を有する。該カメラ
９６２で取られた電子的画像は該セルラー電話９４０で伝送出来る。図４９Ａと
４９Ｂで見られる該マイクロデイスプレー９５６はカメラ要素９６２用に使用さ
れる。記録されるべき画像はキーパッド９５８を使用して選択される。加えて、
該セルラー電話９４０はバッテリーパック９６４を有する。好ましい実施例では
、該バッテリーパック９６４は容易な取り扱い用に１連のリブ９６６を有する。
【０３４３】 該マイクロデイスプレー１１０はエスオーアイ｛シリコンオンインシュレータ
（silicon on Insulator）｝ウエーハ上で作られるよう上記で説明されたが、該
マイクロデイスプレーは図５１に図解される様なシリコンオンクオーツ（silico
n on quartz）の様な他の技術によっても形成出来ることは認識されている。
【０３４４】 シリコンオンクオーツを使用してマイクロデイスプレーを形成する過程はエス
オーアイウエーハと図４−８とに関連して上記で説明されたそれと同様である。
エスオーアイに勝るデイスプレー用のシリコンオンクオーツの利点はより簡単な
プロセス全体である。シリコンオンクオーツに勝るデイスプレー用のエスオーア
イの利点はより容易でより低コストの集積回路処理（integrated circuit proce
ssing）である。
【０３４５】 上記で説明した透過形マイクロデイスプレー１１０の代わりに、マイクロデイ
スプレーは反射形にすることが出来ることは認識されている。反射形デイスプレ
ーでは光は該デイスプレー内へ点灯され、反射して戻る。
【０３４６】 反射形マイクロデイスプレー９６８用の好ましい実施例が図５０に図解されて
いる。デイスプレー９７０はアクチブマトリックス部分９７２を有するマイクロ
デイスプレー９６８を有する。アクチブマトリックス部分９７２は間に置かれた
液晶材料９７６により反対電極９７４から隔てられた画素９７８を有する。各画
素９７８はトランジスター９８０と画素電極９８２を有する。該画素電極９８２
はエポキシ層９８４内に配置されたトランジスター（テーエフテー）９８０に覆
い被さる。該画素電極は該テーエフテー９８０を光から保護又は遮蔽する。画素
電極９８２は酸化物層９９０によりチャンネルライン９８８から隔てられている
。反対電極９７４は半田バンプ（solder bumps）９９２により該回路の残りに接
続される。該アクチブマトリックス９７２は該反対電極９７４上にガラス層９９
４を有する。該マイクロデイスプレー９６８はケース９９６内に担われる。
【０３４７】 該デイスプレー９７０は該マイクロデイスプレー９７０のアクチブマトリック
ス９７２と該マイクロデイスプレー９７０を見るためのレンズ１０４０との間に
配置された偏光プリズム１０２８を有する。該レンズ１０４０，該プリズム１０
２８そして該マイクロデイスプレー９７０はデイスプレーハウジング１０４２内
に担われる。又該デイスプレーハウジング１０４２は複数の発光ダイオード（エ
ルイーデーエス）１０４４を有する。赤の１０４４ｒ、青の１０４４ｂそして緑
の１０４４ｇである該エルイーデーエス１０４４はタイミング回路に接続された
回路基板１０４６に設置されている。該エルイーデーエス１０４４と該プリズム
１０２８の間に偏光子１０４８が置いてある。エルイーデーエス１０４４からの
光は該プリズム１０２８により該アクチブマトリックス９７２の液晶９７６の方
に向けられる。該光は該画素電極９８２により戻るよう反射され該プリズム１０
２８を通る。画素電極９８２により賦活された液晶９２６を通過した光は部分的
又は完全な偏光変化（polarization change）を有し、種々の偏光状態（polariz
ation）を有して該デイスプレー９７０を出た光はプリズム１０２８を通って該
レンズ１０４０の方へ透過される。変化しなかった光（unaltered light）はプ
リズム１０２８によりレンズ１０４０から遠ざかるよう反射される。透過型デイ
スプレーに於ける様に、該エルイーデーエスはシーケンシャルに点灯される。
【０３４８】 本発明は特にその好ましい実施例を参照して示し説明されたが、付属する請求
項により規定される本発明の精神と範囲を離れることなく形式と詳細での種々の
変化が中でなされ得ることは当業者により理解されるであろう。
【０３４９】 本発明の上記及び他の目的と特徴は添付図面と連携して上記で与えられる好ま
しい実施例の説明を見れば当業者により一層良く理解され評価されるであろう。
【図面の簡単な説明】
【図１】 本発明により上に形成された複数のデイスプレー素子を有する１つのウエーハ
の斜視図である。
【図２】 中にオプションの制御信号回路を含む集積化アクチブマトリックスパネルデイ
スプレー用ダイの略図による図解である。
【図３】 図２で図解されたデイスプレー制御回路用のタイミング線図を図解する。
【図４】 マイクロデイスプレーを製作し組み立てる過程の略図である。
【図５Ａ−５Ｄ】 テーエフテー層上の回路を作る過程の略図である。
【図６】 アイテーオー（インジウム錫酸化物）層の断面図である。
【図７Ａ】 プールされた埋め込み酸化物層を有するテーエフテー層の断面図である。
【図７Ｂ】 代替えのテーエフテー層を形成する過程の略図である。
【図７Ｃ】 代替えのテーエフテー層の断面図である。
【図８】 組立前のアイテーオー層及びテーエフテー層の組立分解図である。
【図９】 そのハウジング内の該デイスプレーの拡大断面図である。
【図１０】 代替えの集積化アクチブマトリックスパネルデイスプレー用ダイの略図による
図解である。
【図１１】 代替えの｛エルブイブイ（LVV）｝集積化アクチブマトリックスパネルデイス
プレー用ダイの略図による図解である。
【図１２Ａ】 該デイスプレーに対するバックライトの組立分解図である。
【図１２Ｂ】 バックライトの後部斜視図である。
【図１２Ｃ】 ディフューザーを有するバックライトの前部斜視図である。
【図１３Ａ】 組み立てられたデイスプレーモジュールの斜視図である。
【図１３Ｂ】 組み立てられたデイスプレーモジュールの組立分解図である。
【図１４Ａ】 本発明のマイクロデイスプレーを拡大するために好適なレンズの側面図である
。
【図１４Ｂ】 組み立てられたデイスプレーモジュールの断面図である。
【図１４Ｃ】 拡大された視野を提供する多素子レンズの側面図である。
【図１５】 キノフオルムに隣接して位置付けられた単一レンズを図解する。
【図１６Ａ】 検出器を有するバックライトシステムの断面図である。
【図１６Ｂ】 エルイーデー用制御回路の略図である。
【図１７】 液晶を透明から黒色へそして黒色から透明へ変える時間のグラフ的表現である
。
【図１８Ａ】 赤となるべく望まれた画素用の液晶の電圧と移行のグラフ的表現である。
【図１８Ｂ】 黄色の様な中間的カラー用の最初の画素と最後の画素用の液晶の電圧と移行の
グラフ的表現である。
【図１９Ａ】 本発明のデイスプレー制御回路の代替えの好ましい実施例を図解している。
【図１９Ｂ】 図１９Ａで図解されたデイスプレー制御回路用のタイミング線図を図解してい
る。
【図２０Ａ】 図１９Ａに示すデイスプレー制御回路の画素素子を図解する。
【図２０Ｂ】 図１９Ａに示すデイスプレー制御回路の部分を図解する。
【図２１】 反対電極への電圧をスイッチすることにより白色にリセットされる黒色画素と
黒色にリセットされる白色画素のグラフ式表現である。
【図２２】 図１９Ａで図解されるデイスプレー制御回路について黄色の様な中間色の最初
の画素と最後の画素用の液晶の電圧及び移行のグラフ式表現である。
【図２３Ａ】 初期化を伴うカラーシーケンシャルデイスプレー用のタイミング図を図解する
。
【図２３Ｂ】 全列を同じ電圧に初期化する回路を図解する。
【図２３Ｃ】 エルブイブイに於いて反対電極の電圧のスイッチングと画素の透明への初期化
を伴うカラーシーケンシャルデイスプレー用のタイミング線図を図解する。
【図２４】 従来技術で電力がオフに変えられそしてオンに戻される画素電極の電圧のグラ
フ式表現である。
【図２５】 本発明のデイスプレー制御回路の好ましい実施例を図解する。
【図２６】 本発明の電力がオフに変えられる制御信号のグラフ式表現である。
【図２７Ａ】 加熱ゲートを有するデイスプレーの代替えの好ましい実施例を図解する。
【図２７Ｂ】 図２７Ａに示すデイスプレーの部分を図解する。
【図２７Ｃ】 図２７Ａに示すデイスプレーの部分の代替えの実施例を図解する。
【図２７Ｄ】 代替えの加熱駆動法の実施例を図解する。
【図２７Ｅ】 ２つのセレクトスキャナーを有するデイスプレー用の代替えの加熱法の実施例
を図解する。
【図２７Ｆ】 該アクチブデイスプレーの直ぐ外側に配置された液晶応答時間センサー配列を
図解する。
【図２７Ｇ】 液晶応答時間センサー配列の拡大図である。
【図２８Ａ】 アナログ信号を受信するデイスプレー制御回路の略図である。
【図２８Ｂ及び２８Ｃ】 図２８Ａのデイスプレー制御回路の部品の略図である。
【図２９Ａ】 デイスプレー内の従来の信号通路を図解する。
【図２９Ｂ】 イーエックスシーエルケー及びテーシージー間のスキュー（skew）を示すタイ
ミング線図である。
【図２９Ｃ】 デレイロックドループ回路を図解する。
【図２９Ｄ】 フエーズロックド回路を図解する。
【図３０】 プログラムロジックチップ内に配置され信号を検出するデジタル機構の図解で
ある。
【図３１】 図３０の回路の入力及び出力のタイミング線図である。
【図３２】 ピーエルエル制限を有する図２８Ａと同様なタイミング制御回路を図解する。
【図３３】 該デイスプレー制御回路の代替えの好ましい実施例を図解する。
【図３４Ａ】 ３：１のサブフレーム対フイールドの比を有するタイミング線図である。
【図３４Ｂ】 ４：１のサブフレーム対フイールドの比を有するタイミング線図である。
【図３４Ｃ】 １０：３のサブフレーム対フイールドの比を有するタイミング線図である。
【図３５Ａ】 デジタルビデオ信号を受信するマイクロデイスプレーの集積回路の略図による
図解である。
【図３５Ｂ】 本発明のデジタル信号用のリニヤフイードバックシフトレジスター｛エルエフ
エスアール（LFSR）｝方式の略図による図解である。
【図３６】 データリンクの略図である。
【図３７Ａ】 ビデオカードとデイスプレードライバー基板との間のデータリンクを図解する
。
【図３７Ｂ】 デジタルドライバーの略図である。
【図３８Ａ】 液晶応答曲線を図解する。
【図３８Ｂ】 デジタルテーブルを有するデイスプレー制御回路の略図である。
【図３９Ａ】 単色デイスプレー用のデイスプレーのタイミング線図を図解する。
【図３９Ｂ１及び３９Ｂ２】 本発明のデイスプレー制御回路の代替えの好ましい実施例を図解する。
【図３９Ｃ】 内挿法による水平尺度合わせを図解する。
【図３９Ｄ】 内挿法による垂直尺度合わせを図解する。
【図３９Ｅ】 画素ペアリング計画を図解する。
【図４０Ａ】 デジタルカメラの前面図である。
【図４０Ｂ】 図４０Ａのデジタルカメラの背面図である。
【図４０Ｃ】 図４０Ａのデジタルカメラの左側面図である。
【図４０Ｄ】 図４０Ａのデジタルカメラの右側面図である。
【図４１】 図４０Ａ−４０Ｄのデジタルカメラの組立分解図である。
【図４２】 カメラ用デイスプレー制御回路を図解する。
【図４３】 １部を切り欠かれたカムコーダーの斜視図である。
【図４４】 カムコーダー用デイスプレー制御回路を図解する。
【図４５】 輸送機関内で使用するためのヘッドマウントデイスプレーシステムの略図であ
る。
【図４６】 デジタルプリンター用制御システムの略図である。
【図４７】 デジタルプリンターの断面図を図解する。
【図４８】 インスタントデジタルカメラの回路の略図である。
【図４９Ａ】 マイクロデイスプレーを有するセルラー電話の前面斜視図である。
【図４９Ｂ】 マイクロデイスプレーを有するセルラー電話の前面図である。
【図４９Ｃ】 マイクロデイスプレーを有するセルラー電話の背面図である。
【図５０】 反射型デイスプレーの断面図である。
【図５１】 該マイクロデイスプレーを製造するシリコンオンクオーツ過程の時間の略図で
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ ５Ｃ０５３ 9/35 9/35 ５Ｃ０８０ Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｅ ５Ｃ０９４ ６４２ ６４２Ｆ ６８０ ６８０Ｓ ６８０Ｖ 3/34 3/34 Ｊ Ｈ０４Ｎ 5/225 Ｈ０４Ｎ 5/225 Ｂ 5/765 5/907 Ｂ 5/907 5/91 Ｌ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 チエルン・ウエン−フー アメリカ合衆国マサチユセツツ州02184ウ エイランド・カウンテイカマーズ28 (72)発明者 リチヤード，アラン アメリカ合衆国マサチユセツツ州02093レ ンサム・メラニーレイン20 (72)発明者 ゲイル，ロナルド・ピー アメリカ合衆国マサチユセツツ州02067シ ヤロン・オールドウオロモロポーグロード １ (72)発明者 ロ，ジエイソン アメリカ合衆国マサチユセツツ州01581ウ エストボロ・ウインザーロツジドライブ 3201 (72)発明者 エラーストン，デイビツド アメリカ合衆国マサチユセツツ州02072ス トートン・サマーアベニユー71 (72)発明者 ツアイ，クオジング アメリカ合衆国ロードアイランド州02893 ウエストウオーウイツク・ハロウサークル 21 (72)発明者 フアン，ジヨン・シー・シー アメリカ合衆国マサチユセツツ州02445ブ ルツクライン・ウエルチロード39 (72)発明者 ツアウア，ボア−イエウ アメリカ合衆国マサチユセツツ州02421レ キシントン・ウオルサムストリート610 (72)発明者 ポンボ，ステイーブン・エイ アメリカ合衆国カリフオルニア州95008キ ヤンベル・ハリソンアベニユー976 (72)発明者 バンガードナー，ロドニー アメリカ合衆国カリフオルニア州95030ロ スガトス・カレツジアベニユー145 (72)発明者 ブ，デユイ−フアチ アメリカ合衆国マサチユセツツ州02780ト ーントン・ベイストリート1559 Ｆターム(参考） 2H091 FA02Y FA08X FA08Z FA14Z FA26X FA41Z FA45Z GA01 GA08 GA13 HA07 LA30 2H093 NA16 NA41 NA51 NA58 NC22 NC28 NC34 NC37 NC57 ND06 ND07 ND39 NE01 NE06 NF05 5C006 AA14 AA22 AF63 BB16 BF36 EA01 5C022 AB40 AC03 AC22 AC32 AC73 5C052 AA11 AB04 AC05 CC04 DD02 DD04 EE02 EE03 EE08 GA01 GA02 GA06 GB01 GD03 GE08 5C053 FA04 FA08 FA21 FA27 HA04 HA24 KA07 KA25 LA01 LA03 5C080 AA10 BB05 CC03 DD03 FF11 JJ02 JJ04 JJ06 KK07 KK43 KK47 5C094 AA15 BA03 BA43 CA19 CA24 EA04 EA07 HA08

Claims (85)

    【特許請求の範囲】
  1. 【請求項１】 画像を表示する方法に於いて、 複数の画素電極を有する液晶デイスプレーを提供する過程と、 画像を、該液晶が画像位置へ動くよう該デイスプレーへ書き込む過程と、 該デイスプレーを照明するため光源を点灯する過程と、 該液晶を第２位置へ配向するよう該画素電極をセットする過程と、そして 画像のシーケンスを作るために該書き込み、該点灯、そして該セットの過程を
    繰り返す過程とを具備することを特徴とする画像を表示する方法。
  2. 【請求項２】 請求項１の方法に於いて、該画像はカラー画像であり、該画
    像の該書き込みは該書き込みの後に点灯されるカラー光に付随されており、そし
    て該書き込み、該点灯、そして該セットの該過程が複数のカラー用に繰り返され
    ることを特徴とする方法。
  3. 【請求項３】 請求項２の方法に於いて、該液晶デイスプレーは少なくとも
    ７５，０００の画素電極と１６０ｍｍ2より小さいアクチブ面積を有するアクチ
    ブマトリックスデイスプレーであることを特徴とする方法。
  4. 【請求項４】 請求項３の方法に於いて、該液晶デイスプレーが透過型であ
    り該光源が該デイスプレーを通して照明するバックライトであることを特徴とす
    る方法。
  5. 【請求項５】 請求項４の方法に於いて、該光源が少なくとも１つの発光ダ
    イオード（エルイーデー）であり該エルイーデー輝度が周囲光により変えられる
    ことを特徴とする方法。
  6. 【請求項６】 請求項４の方法が、該光源の各点灯の後でそして該画像の次
    の書き込みの前に該反対電極の電圧をスイッチする過程を具備することを特徴と
    する方法。
  7. 【請求項７】 請求項６の方法に於いて、各画素電極へ該電圧をセットする
    ことによる該デイスプレーへの該画像の該書き込み過程が１つの隅部でスタート
    し反対の隅部で終了するまで進むようにシーケンシャルになされることを特徴と
    する方法。
  8. 【請求項８】 請求項７の方法に於いて、該画像の該書き込み過程が１つの
    サブフレームの上方隅部でスタートされそして該画像が次のサブフレームの下方
    隅部でスタートして該デイスプレーへ書き込まれ、そして該画像を書き込む手順
    が上方隅部でのスタートと次のサブフレーム用の下方隅部でのスタートの間で交
    番し続けることを特徴とする方法。
  9. 【請求項９】 請求項７の方法が更に、最後の画素の該書き込みと該光源の
    該点灯の間に、該液晶がツイスト出来るようにするための安定時間を待つ過程を
    具備することを特徴とする方法。
  10. 【請求項１０】 請求項９の方法に於いて、該液晶は黒色にドライブされ、
    透明に弛緩しそして該デイスプレーを初期化するために該画素電極を特定の電圧
    に該セットする過程が該液晶を透明の方へ弛緩させる値へのセットであることを
    特徴とする方法。
  11. 【請求項１１】 請求項３の方法に於いて、画像を該デイスプレーに書き込
    む該過程が或る時刻に１つの画素電極へ書き込むことにより達成されることを特
    徴とする方法。
  12. 【請求項１２】 請求項３の方法に於いて、画像を該デイスプレーに書き込
    む該過程が複数の画素電極に同時に書き込むことにより達成されることを特徴と
    する方法。
  13. 【請求項１３】 請求項３の方法が更に、該マイクロデイスプレーへの電力
    をモニターしそして該電力が該デイスプレーへの或るレベルの下に降下した時該
    画素の蓄積キャパシターをゼロに放電させるよう手順を初期化する過程を具備す
    ることを特徴とする方法。
  14. 【請求項１４】 画像を表示する方法が 複数の画素電極を有する液晶デイスプレーを提供する過程と、 該デイスプレーに画像を書き込み、そのことで該液晶を特定の画像位置へ移動
    させる過程と、 該デイスプレーを照明するために光源を点灯する過程と、 反対電極の電圧をスイッチする過程と、 該液晶を望ましい位置の方へ移動させるために該画素電極を特定値にセットす
    る過程と、そして 画像を作るために該書き込み、該点灯、該スイッチ動作、そして該セットの該
    過程を繰り返す過程とを具備することを特徴とする画像を表示する方法。
  15. 【請求項１５】 請求項１４の画像を表示する方法に於いて、該液晶デイス
    プレーは少なくとも７５，０００の画素電極を有し、１６０ｍｍ2より小さいア
    クチブ面積を有するアクチブマトリックスデイスプレーであることを特徴とする
    画像を表示する方法。
  16. 【請求項１６】 請求項１５の方法に於いて、該光源は少なくとも１つの発
    光ダイオード（エルイーデー）を有することを特徴とする方法。
  17. 【請求項１７】 請求項１６の方法に於いて、該液晶デイスプレーが透過型
    であり、該光源が該デイスプレーを通して照明するバックライトであることを特
    徴とする方法。
  18. 【請求項１８】 請求項１７の方法に於いて、該画像は多色カラー画像であ
    り、該画像の該書き込み過程が該画像の該書き込みの後に点灯されるカラー光源
    に付随されており、そして該手順が該異なるカラー光源の各々用に繰り返される
    ことを特徴とする方法。
  19. 【請求項１９】 請求項１７の方法に於いて、該光源の輝度が周囲光により
    変えられることを特徴とする方法。
  20. 【請求項２０】 請求項１６の方法が更に、該マイクロデイスプレーへの電
    力をモニターしそして該電力が該デイスプレーへの或るレベルの下に降下した時
    該画素の蓄積キャパシターをゼロに放電させるよう手順を初期化する過程を具備
    することを特徴とする方法。
  21. 【請求項２１】 アクチブマトリックス液晶デイスプレーに於いて、 第１の平面に形成されたトランジスター回路の配列を有するアクチブマトリッ
    クス回路を具備しており、各トランジスター回路は２００ｍｍ2以下の面積を有
    する画素電極の配列の画素電極に接続されており、該デイスプレーは又、 該アクチブマトリックス回路に接続された集積回路デイスプレー制御器を具備
    しており、該制御器は読み出しメモリー、書き込みメモリーそしてタイミング回
    路を備えており、該デイスプレーは更に、 該第１平面に平行な第２平面内に延びる反対電極パネルであるが、該反対電極
    パネルが印加電圧を受けるようにした、該反対電極パネルと、そして 該２つの平面の間の空洞に間挿された液晶層とを具備することを特徴とするア
    クチブマトリックス液晶デイスプレー。
  22. 【請求項２２】 請求項２１のアクチブマトリックス液晶デイスプレーが更
    に、各サブフレームで該デイスプレーを初期化するために該画素電極の電圧を該
    反対電極の該電圧にセットするための回路を具備することを特徴とするアクチブ
    マトリックス液晶デイスプレー。
  23. 【請求項２３】 請求項２２のアクチブマトリックス液晶デイスプレーが更
    に、該液晶デイスプレーを加熱する回路を具備することを特徴とするアクチブマ
    トリックス液晶デイスプレー。
  24. 【請求項２４】 請求項２３のアクチブマトリックス液晶デイスプレーが更
    に、該液晶の特性をモニターするために該基盤間に間挿されたセンサーを具備す
    ることを特徴とするアクチブマトリックス液晶デイスプレー。
  25. 【請求項２５】 請求項２４のアクチブマトリックス液晶デイスプレーに於
    いて、各画素電極に該電圧をセットすることにより該デイスプレーに該画像を書
    き込む過程が１つの隅部でスタートし反対の隅部で終了するまで進むようシーケ
    ンシャルになされることを特徴とするアクチブマトリックス液晶デイスプレー。
  26. 【請求項２６】 請求項２５のアクチブマトリックス液晶デイスプレーに於
    いて、該画像の該書き込む過程が１つのサブフレームの上方隅部でスタートされ
    、該画像は次のサブフレーム上の下方隅部でスタートするよう該デイスプレーに
    書き込まれ、そして該画像書き込みの手順が上方隅部でのスタートと次のサブフ
    レーム用の下方隅部でのスタートの間で交番し続けることを特徴とするアクチブ
    マトリックス液晶デイスプレー。
  27. 【請求項２７】 請求項２５のアクチブマトリックス液晶デイスプレーに於
    いて、測定される該特性は該液晶の温度であることを特徴とするアクチブマトリ
    ックス液晶デイスプレー。
  28. 【請求項２８】 請求項２５のアクチブマトリックス液晶デイスプレーに於
    いて、測定される該特性は該液晶の静電容量であることを特徴とするアクチブマ
    トリックス液晶デイスプレー。
  29. 【請求項２９】 請求項２８のアクチブマトリックス液晶デイスプレーに於
    いて、トランジスター回路の該配列は酸化物層上に形成され、該酸化物層は該画
    素電極の所で薄くされることを特徴とするアクチブマトリックス液晶デイスプレ
    ー。
  30. 【請求項３０】 請求項２９のアクチブマトリックス液晶デイスプレーに於
    いて、該酸化物は該液晶に隣接したところで薄くされることを特徴とするアクチ
    ブマトリックス液晶デイスプレー。
  31. 【請求項３１】 請求項２９のアクチブマトリックス液晶デイスプレーに於
    いて、該酸化物層は該画素電極を受けるために凹部を形成するために薄くされる
    ことを特徴とするアクチブマトリックス液晶デイスプレー。
  32. 【請求項３２】 マイクロデイスプレーに於いて、 画素電極の配列を有するアクチブマトリックス液晶デイスプレーと、 １対のメモリー素子と、該メモリー素子の書き込みと読み出しを、第２メモリ
    ー素子からのデータが該デイスプレーへ送られる間に第１メモリー素子が書き込
    まれるように、制御する少なくとも１つの制御器と、を有するデイスプレー回路
    と、 画素電極の該配列を照明する光源と、そして 該アクチブマトリックス液晶デイスプレー上に形成された画像を拡大するレン
    ズとを具備することを特徴とするマイクロデイスプレーシステム。
  33. 【請求項３３】 請求項３２のマイクロデイスプレーシステムが更に、選択
    されたビデオ信号を反転させるための信号と出力手順とを差し向けるマルチプレ
    クサーを具備することを特徴とするマイクロデイスプレーシステム。
  34. 【請求項３４】 請求項３２のマイクロデイスプレーシステムが更に、或る
    数の画素データからデイスプレー用に好ましい数の画素データへ画像データを内
    挿するための少なくとも１つの尺度合わせ回路を具備することを特徴とするマイ
    クロデイスプレーシステム。
  35. 【請求項３５】 請求項３４のマイクロデイスプレーシステムに於いて、該
    尺度合わせはビデオデータの水平なラインに関することを特徴とするマイクロデ
    イスプレーシステム。
  36. 【請求項３６】 請求項３４のマイクロデイスプレーシステムに於いて、該
    尺度合わせはビデオデータの垂直な列に関しており、該マイクロデイスプレーシ
    ステムは更にデータを記憶するためのバッフアーを有することを特徴とするマイ
    クロデイスプレーシステム。
  37. 【請求項３７】 請求項３４のマイクロデイスプレーシステムが更に、入力
    信号を該デイスプレー上で適当な輝度となる出力信号に変換するためのガンマ修
    正回路を具備することを特徴とするマイクロデイスプレーシステム。
  38. 【請求項３８】 請求項３７のマイクロデイスプレーシステムに於いて、該
    ガンマ修正回路が を有することを特徴とするマイクロデイスプレーシステム。
  39. 【請求項３９】 請求項３７のマイクロデイスプレーシステムに於いて、該
    ガンマ修正回路が入力信号を該デイスプレー上で適当な輝度となる出力信号に変
    換するためのルックアップテーブルを有することを特徴とするマイクロデイスプ
    レーシステム。
  40. 【請求項４０】 請求項３９のマイクロデイスプレーシステムが更に、各サ
    ブフレームで該デイスプレーを初期化するために該画素電極の電圧を該反対電極
    の該電圧にセットするための回路と、該反対電極の該電圧をスイッチするための
    回路とを具備することを特徴とするマイクロデイスプレーシステム。
  41. 【請求項４１】 請求項３９のマイクロデイスプレーシステムが更に、メモ
    リーの効率よい使用を増加するために該データの該値の並べ換え過程を具備する
    ことを特徴とするマイクロデイスプレーシステム。
  42. 【請求項４２】 請求項３２のマイクロデイスプレーシステムが更に、各サ
    ブフレームで該デイスプレーを初期化するために該画素電極の電圧を該反対電極
    の該電圧にセットするための回路を具備することを特徴とするマイクロデイスプ
    レーシステム。
  43. 【請求項４３】 請求項４２のマイクロデイスプレーシステムが更に、該反
    対電極の電圧をスイッチするための回路を具備することを特徴とするマイクロデ
    イスプレーシステム。
  44. 【請求項４４】 請求項４３のマイクロデイスプレーシステムが更に、入力
    信号を該デイスプレー上で適当な輝度となる出力信号に変換するためのルックア
    ップテーブルを有するガンマ修正回路を具備することを特徴とするマイクロデイ
    スプレーシステム。
  45. 【請求項４５】 請求項４４のマイクロデイスプレーシステムが更に、メモ
    リーの効率よい使用を増加するために該データの値の並べ換え過程を具備するこ
    とを特徴とするマイクロデイスプレーシステム。
  46. 【請求項４６】 請求項４４のマイクロデイスプレーシステムが更に、或る
    数の画素データから該デイスプレー用に好ましい数の画素データへ画像データを
    内挿するための少なくとも１つの尺度合わせ回路を具備することを特徴とするマ
    イクロデイスプレーシステム。
  47. 【請求項４７】 請求項４２のマイクロデイスプレーシステムが更に、入力
    ビデオ信号を、適当な輝度を有するよう該液晶の適当なツイストを達成するため
    に修正された出力値への変換するためのデジタルテーブルを具備することを特徴
    とするマイクロデイスプレーシステム。
  48. 【請求項４８】 請求項４２のマイクロデイスプレーシステムが更に、複数
    の増幅器の１つを通りそして該デイスプレーへの、複数の信号の擬似ランダムな
    １つ用の１対のスイッチ用回路であるが、該複数の信号の強さを平衡させるため
    該スイッチを行う、該１対のスイッチ用回路を具備することを特徴とするマイク
    ロデイスプレーシステム。
  49. 【請求項４９】 アナログビデオシステムに於いて、 コンポジット信号からビデオ信号の黒色レベルを回復するリストーラと、 該コンポジット信号から同期化信号を分離するためのフイルターと、 該ビデオ信号を受けるためのアクチブマトリックス液晶デイスプレーとを具備
    しており、該デイスプレーは 第１平面内に形成されたトランジスター回路の配列を有するアクチブマトリ
    ックス回路を備えており、各トランジスター回路は２００ｍｍ2以下の面積を有
    する画素電極の配列内の画素電極に接続されており、該デイスプレーは又、 該第１平面に平行な第２平面内に延びる反対電極パネルであるが、該反対電
    極パネルが印加電圧を受けるような、該反対電極パネルと、そして 該２つの平面間の空洞内に間挿された液晶層とを備えており、該空洞は３マ
    イクロメートルより小さい深さを有しており、そして該デイスプレーは更に 該デイスプレーを制御しそして該同期化信号を受けるタイミング制御回路を
    備えており、そして該システムは更に、 画素電極の該配列を照明する光源を具備することを特徴とするアナログビデオ
    システム。
  50. 【請求項５０】 請求項４９のアナログビデオシステムが更に、液晶の特性
    に基づき選択された１対のダイオードを有するガンマ修正器とガンマ修正曲線の
    中心点を調節するために線形ダイオードを有する安定化オフセット接地回路とを
    具備することを特徴とするアナログビデオシステム。
  51. 【請求項５１】 請求項４９のアナログビデオシステムに於いて、該アクチ
    ブマトリックス液晶デイスプレーが更に、クロック信号通路内にデレーロックル
    ープを具備しており、該デレーロックループは該クロック信号通路内の電圧制御
    遅延素子と、該電圧制御遅延動作を制御するための位相検出器及び積分器を有す
    るフイードバックループと、を備えることを特徴とするアナログビデオシステム
    。
  52. 【請求項５２】 請求項４９のアナログビデオシステムに於いて、該アクチ
    ブマトリックス液晶デイスプレーは更に、クロック信号通路内にフエーズロック
    ドループを具備しており、該フエーズロックドループは内部クロックを発生する
    ための電圧制御発振器と、該フエーズロックドループを制御するための位相検出
    器及び積分器を有するフイードバックループと、を備えることを特徴とするアナ
    ログビデオシステム。
  53. 【請求項５３】 請求項４９のアナログビデオシステムが更に、垂直同期信
    号を検出するためのデジタルロジック回路を具備しており、該デジタルロジック
    回路はクロック信号と同期信号を受け該同期信号が特定の状態の時クロック信号
    をカウントするためのカウンターと、もし該クロックの符号が ならば信号
    を送るための１対のフリップフロップとを備えており、１対のフリップフロップ
    の各々は垂直同期信号の特定のパターンとタイミングとが検出されるとセットさ
    れ、そして該デジタルロジック回路は又、垂直カウンターを備えることを特徴と
    するアナログビデオシステム。
  54. 【請求項５４】 請求項４９のアナログビデオシステムが更に、各サブフレ
    ームの後に該反対電極の電圧をスイッチする回路を具備することを特徴とするア
    ナログビデオシステム。
  55. 【請求項５５】 請求項５４のアナログビデオシステムが更に、該デイスプ
    レーを初期化するために該画素電極の電圧を該反対電極の該電圧にセットする回
    路を具備することを特徴とするアナログビデオシステム。
  56. 【請求項５６】 請求項５５のアナログビデオシステムに於いて、該反対電
    極の該電圧をスイッチする該回路は該画素電極に書き込みの終わりと該次のサブ
    フレームの初めとの間の該サブフレームで起こることを特徴とするアナログビデ
    オシステム。
  57. 【請求項５７】 ビデオ記録システムに於いて、 画像からデータを集めコンポジット信号を発生する画像センサーと、 該コンポジット信号を記録するための記録デバイスと、 ビデオ信号を受けるためのアクチブマトリックス液晶デイスプレーとを具備し
    ており、該デイスプレーは 第１平面内に形成されたトランジスター回路の配列を有するアクチブマトリ
    ックス回路を備えており、各トランジスター回路は２００ｍｍ2以下の面積を有
    する画素電極の配列内の画素電極に接続されており、該デイスプレーは又、 該第１平面に平行な第２平面内に延びる反対電極パネルで、該反対電極パネ
    ルが印加電圧を受ける、該反対電極パネルと、そして 該２つの平面間の空洞内に間挿された液晶層を備えており、該空洞は３マイ
    クロメートルより短い深さを有しており、そして該システムは又、 該画像センサーと、該記録デバイスと、そして該デイスプレーとの間を辿るプ
    ロセサー回路と、 該コンポジット信号から該ビデオ信号の黒色レベルを回復するための直流リス
    トーラと、 該コンポジット信号から同期化信号を分離するためのフイルターと、 該デイスプレーを制御し、該同期化信号を受けるためのタイミング制御回路と
    、そして 画素電極の該配列を照明する光源とを具備することを特徴とするビデオ記録シ
    ステム。
  58. 【請求項５８】 請求項５７のビデオ記録システムが更に、各サブフレーム
    の後に該反対電極の電圧をスイッチする回路を具備することを特徴とするビデオ
    記録システム。
  59. 【請求項５９】 請求項５８のビデオ記録システムが更に、該液晶の特性に
    基づき選択された１対のダイオードを有するガンマ修正器とガンマ修正曲線の中
    心点を調節するための線形ダイオードを有する安定化オフセット接地回路とを具
    備することを特徴とするビデオ記録システム。
  60. 【請求項６０】 請求項５９のビデオ記録システムに於いて、該反対電極の
    電圧をスイッチする回路は該画素電極への書き込みの終わりと該次のサブフレー
    ムの初めとの間のサブフレーム内で起こることを特徴とするビデオ記録システム
    。
  61. 【請求項６１】 請求項５９のビデオ記録システムに於いて、該アクチブマ
    トリックス液晶デイスプレーが更に、クロック信号通路内にデレーロックループ
    を具備しており、該デレーロックループは該クロック信号通路内の電圧制御遅延
    素子と、該電圧制御遅延動作を制御するための位相検出器及び積分器を有するフ
    イードバックループと、備えることを特徴とするビデオ記録システム。
  62. 【請求項６２】 請求項５９の該ビデオ記録システムに於いて、該アクチブ
    マトリックス液晶デイスプレーは更に、クロック信号通路内にフエーズロックド
    ループを具備しており、該フエーズロックドループは内部クロックを発生するた
    めの電圧制御発振器と、該フエーズロックドループを制御するための位相検出器
    及び積分器を有するフイードバックループと、を備えることを特徴とするビデオ
    記録システム。
  63. 【請求項６３】 請求項５９のアナログビデオシステムが更に、該マイクロ
    デイスプレーと、該光源と、該タイミング制御回路とそして該画像を少なくとも
    ２の因数で拡大するためのレンズとを担うためのビューフアインダーハウジング
    を具備することを特徴とするアナログビデオシステム。
  64. 【請求項６４】 請求項６３のアナログビデオシステムに於いて、該ビュー
    フアインダーハウジングが１００ｃｍ3より小さい容積を有することを特徴とす
    るアナログビデオシステム。
  65. 【請求項６５】 デジタルカメラに於いて、 画像を記録するための電荷結合デバイス（シーシーデー）と、 アクチブマトリックス液晶デイスプレーとを具備しており、該アクチブマトリ
    ックス液晶デイスプレーは、 第１の平面内に形成されたトランジスター回路の配列を有するアクチブマト
    リックス回路を備えており、各トランジスター回路は２００ｍｍ2より小さい面
    積を有する画素電極の配列内の画素電極に接続されており、該デイスプレーは又
    、 該第１の平面に平行な第２の平面内に延びる反対電極パネルで、該反対電極
    パネルは印加電圧を受ける様な、該反対電極パネルと、そして 該２つの平面の間の空洞内に間挿された液晶層とを備えており、該空洞は３
    マイクロメートルより短い深さを有しており、そして該カメラは又、 該シーシーデーと該アクチブマトリックス液晶デイスプレーを制御するための
    タイミング制御回路と、 該デイスプレーを初期化するために該画素電極の電圧を該反対電極の該電圧に
    セットするための回路と、 画像データを記憶するためのメモリーカードと、 画素電極の該配列を照明する光源と、そして 該アクチブマトリックス液晶デイスプレー上に形成された画像を受けるよう位
    置付けされ、該画像を少なくとも２の因数で拡大するレンズとを具備することを
    特徴とするデジタルカメラ。
  66. 【請求項６６】 請求項６５のアナログビデオシステムが更に、各サブフレ
    ームの後に該反対電極の該電圧をスイッチする回路を具備することを特徴とする
    アナログビデオシステム。
  67. 【請求項６７】 請求項６６のアナログビデオシステムが更に、入力信号を
    該デイスプレー上で適当な輝度となる出力信号に変換するためのガンマ修正回路
    を具備することを特徴とするアナログビデオシステム。
  68. 【請求項６８】 携帯型通信システムに於いて、 無線トランシーバーと、 アクチブマトリックス液晶デイスプレーとを具備しており、該デイスプレーは
    、 第１の平面内に形成されたトランジスター回路の配列を有するアクチブマト
    リックス回路を備えており、各トランジスター回路は２００ｍｍ2以下の面積を
    有する画素電極の配列内の画素電極に接続されており、該デイスプレーは又、 該第１の平面に平行な第２の平面内に延びる反対電極パネルで、該反対電極
    パネルは印加電圧を受ける様な、該反対電極パネルと、そして 該２つの平面の間の空洞内に間挿された液晶層とを備えており、該空洞は３
    マイクロメートルより短い深さを有しており、そして該携帯型通信システムは又
    、 画素電極の該配列を照明する光源と、 該アクチブマトリックス液晶デイスプレー上に形成された画像を受けるよう位
    置付けされ該画像を少なくとも因数２で拡大するレンズと、そして 該デイスプレーを初期化するために該画素電極の電圧を該反対電極の該電圧に
    セットするための回路を具備することを特徴とする携帯型通信システム。
  69. 【請求項６９】 請求項６８の携帯型通信システムが更に、セルラー電話を
    具備することを特徴とする携帯型通信システム。
  70. 【請求項７０】 請求項６９の携帯型通信システムが更に、各サブフレーム
    の後に該反対電極の該電圧をスイッチする回路と、入力信号を該デイスプレー上
    で適当な輝度となる出力信号に変換するためのガンマ修正回路とを具備すること
    を特徴とする携帯型通信システム。
  71. 【請求項７１】 デジタルプリンターに於いて、 電子的画像を取りそして該画像を操作するための制御回路と、 該制御回路から該仕立てられた画像を受けるためのアクチブマトリックス液晶
    デイスプレーと、 該液晶デイスプレーを照明するバックライトとを具備することを特徴とするデ
    ジタルプリンター。
  72. 【請求項７２】 請求項７１のデジタルプリンターが更に、該デイスプレー
    の該画像を写真撮影用平面上に焦点合わせするためのレンズを具備することを特
    徴とするデジタルプリンター。
  73. 【請求項７３】 請求項７１のデジタルプリンターに於いて、該アクチブマ
    トリックスデイスプレーはカラーシーケンシャルデイスプレーシステムでありそ
    して該バックライトは３つのカラーの発光ダイオード（エルイーデーエス）バッ
    クライトであることを特徴とするデジタルプリンター。
  74. 【請求項７４】 請求項７３のデジタルプリンターが更に、該写真撮影用平
    面に位置付けされた写真撮影用フイルムを具備することを特徴とするデジタルプ
    リンター。
  75. 【請求項７５】 請求項７１のデジタルプリンターに於いて、画素電極の該
    配列は少なくとも３２０×２４０の、１６０ｍｍ2より小さいアクチブ面積を有
    する配列を具備することを特徴とするデジタルプリンター。
  76. 【請求項７６】 請求項７５のデジタルプリンターに於いて、画素電極の該
    配列は少なくとも６４０×４８０の配列を具備することを特徴とするデジタルプ
    リンター。
  77. 【請求項７７】 請求項７５のデジタルプリンターが更に、該デイスプレー
    の該画像を写真撮影用平面上に焦点合わせするためのレンズを具備することを特
    徴とするデジタルプリンター。
  78. 【請求項７８】 請求項７７のデジタルプリンターに於いて、該バックライ
    トは発光ダイオード（エルイーデー）であることを特徴とするデジタルプリンタ
    ー。
  79. 【請求項７９】 インスタントカメラに於いて、 画像を記録するための電荷結合デバイス（シーシーデー）と、 該シーシーデーからの電子的画像を取りそして該画像を操作するための制御回
    路と、 該操作された画像を受けるためのアクチブマトリックス液晶デイスプレーと、 該液晶デイスプレーを照明する発光ダイオード（エルイーデー）と、 写真撮影用平面と、そして 該液晶デイスプレーの画像を該写真撮影用平面上に焦点合わせするためのレン
    ズとを具備することを特徴とするインスタントカメラ。
  80. 【請求項８０】 請求項７９のインスタントカメラに於いて、画素電極の該
    配列は少なくとも３２０×２４０の、そして１６０ｍｍ2より小さいアクチブ面
    積を有する配列を具備することを特徴とするインスタントカメラ。
  81. 【請求項８１】 請求項８０のインスタントカメラに於いて、画素電極の該
    配列は少なくとも６４０×４８０の配列を具備することを特徴とするインスタン
    トカメラ。
  82. 【請求項８２】 請求項７９のインスタントカメラに於いて、該ハウジング
    は１０００ｃｍ3より容積を有することを特徴とするインスタントカメラ。
  83. 【請求項８３】 請求項８２のインスタントカメラに於いて、該ハウジング
    は７５０ｃｍ3より小さい容積を有することを特徴とするインスタントカメラ。
  84. 【請求項８４】 請求項８３のインスタントカメラに於いて、画素電極の該
    配列は少なくとも３２０×２４０の、そして１６０ｍｍ2より小さいアクチブ面
    積を有する配列を具備することを特徴とするインスタントカメラ。
  85. 【請求項８５】 プリントを作る方法に於いて、 デジタル画像を提供する過程と、 該デジタル画像を分割する過程と、 アクチブマトリックス液晶デイスプレーをドライブする過程と、 該液晶デイスプレーの該画像を感光紙上に投射するために該液晶デイスプレー
    を通して光を投射する過程と、そして 該手順を他のカラー用に繰り返す過程とを具備することを特徴とするプリント
    を作る方法。
JP2000588751A 1998-12-14 1999-12-14 携帯型マイクロデイスプレーシステム Pending JP2002532762A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11214798P 1998-12-14 1998-12-14
US60/112,147 1998-12-14
US12189999P 1999-02-26 1999-02-26
US60/121,899 1999-02-26
PCT/US1999/029673 WO2000036583A2 (en) 1998-12-14 1999-12-14 Portable microdisplay system

Publications (1)

Publication Number Publication Date
JP2002532762A true JP2002532762A (ja) 2002-10-02

Family

ID=26809631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000588751A Pending JP2002532762A (ja) 1998-12-14 1999-12-14 携帯型マイクロデイスプレーシステム

Country Status (8)

Country Link
US (1) US20070018919A1 (ja)
EP (1) EP1145216A2 (ja)
JP (1) JP2002532762A (ja)
KR (1) KR20020006019A (ja)
AU (1) AU2361600A (ja)
CA (1) CA2354018A1 (ja)
TW (1) TW527579B (ja)
WO (1) WO2000036583A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525826A (ja) * 2004-12-23 2008-07-17 ドルビー カナダ コーポレイション カラー画像のフィールド・シーケンシャル・ディスプレイ
JP2010531052A (ja) * 2007-06-13 2010-09-16 オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体光源用の回路装置および駆動制御方法
JP2014518399A (ja) * 2011-06-01 2014-07-28 サムスン エレクトロニクス カンパニー リミテッド 複数の光源を順次に駆動させる映像信号処理装置と、それを用いるディスプレイ装置およびその方法

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110034769A1 (en) 1997-10-06 2011-02-10 Micro-Imaging Solutions Llc Reduced area imaging device incorporated within wireless endoscopic devices
US6388388B1 (en) * 2000-12-27 2002-05-14 Visteon Global Technologies, Inc. Brightness control system and method for a backlight display device using backlight efficiency
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP4809540B2 (ja) * 2001-03-27 2011-11-09 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法
CA2628028C (en) * 2001-05-15 2009-09-15 Research In Motion Limited Light source system for a color flat panel display
US6911966B2 (en) * 2001-08-24 2005-06-28 Koninklijke Philips Electronics N.V. Matrix display device
US8493370B2 (en) * 2001-08-29 2013-07-23 Palm, Inc. Dynamic brightness range for portable computer displays based on ambient conditions
TWI248056B (en) 2001-10-19 2006-01-21 Sony Corp Level converter circuits, display device and portable terminal device
US20030193485A1 (en) * 2002-04-10 2003-10-16 Da Cunha John M. Active display system
JP2004133177A (ja) * 2002-10-10 2004-04-30 Seiko Epson Corp 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ
EP1437709A1 (en) * 2003-01-10 2004-07-14 Siemens Aktiengesellschaft Method and device for stabilizing a display against temperature dependent contrast variations
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
WO2004097506A2 (en) 2003-04-24 2004-11-11 Displaytech, Inc. Microdisplay and interface on a single chip
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
TWI234397B (en) * 2003-12-05 2005-06-11 Tatung Co Ltd Method to preheat the display
KR100752366B1 (ko) * 2004-02-19 2007-08-28 삼성에스디아이 주식회사 액정표시장치 및 그의 구동방법
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
TWI402790B (zh) 2004-12-15 2013-07-21 Ignis Innovation Inc 用以程式化，校準及驅動一發光元件顯示器的方法及系統
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
JP4612452B2 (ja) 2005-03-30 2011-01-12 Ｎｅｃディスプレイソリューションズ株式会社 液晶表示装置
US7852298B2 (en) 2005-06-08 2010-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP3117833U (ja) * 2005-10-21 2006-01-12 船井電機株式会社 パネル型テレビジョンおよび液晶テレビジョン
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
CA2570898C (en) 2006-01-09 2008-08-05 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US7477260B1 (en) 2006-02-01 2009-01-13 Nvidia Corporation On-the-fly reordering of multi-cycle data transfers
US7489315B1 (en) * 2006-02-01 2009-02-10 Nvidia Corporation Pixel stream assembly for raster operations
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
KR20070121865A (ko) * 2006-06-23 2007-12-28 삼성전자주식회사 액정표시장치 및 구동방법
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
US8373355B2 (en) * 2006-11-09 2013-02-12 Apple Inc. Brightness control of a status indicator light
WO2008086222A2 (en) * 2007-01-04 2008-07-17 Displaytech, Inc Digital display
KR101337258B1 (ko) * 2007-02-21 2013-12-05 삼성디스플레이 주식회사 액정 표시 장치
TWI385633B (zh) * 2008-03-06 2013-02-11 Novatek Microelectronics Corp 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置
TW200939192A (en) * 2008-03-11 2009-09-16 Novatek Microelectronics Corp LCD with the function of eliminating the power-off residual images
EP2277163B1 (en) 2008-04-18 2018-11-21 Ignis Innovation Inc. System and driving method for light emitting device display
JP5132414B2 (ja) 2008-05-07 2013-01-30 株式会社ジャパンディスプレイウェスト 電気光学装置
US8547321B2 (en) * 2008-07-23 2013-10-01 Apple Inc. LED backlight driver synchronization and power reduction
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US8264598B2 (en) 2008-09-22 2012-09-11 Freedom Scientific, Inc. Multiposition handheld electronic magnifier
US20100026855A1 (en) * 2008-08-04 2010-02-04 Todd Conard Portable Multi Position Magnifier Camera
KR101518324B1 (ko) * 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP4623184B2 (ja) * 2008-09-26 2011-02-02 富士ゼロックス株式会社 画像表示媒体の駆動装置、および画像表示装置
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US8749635B2 (en) 2009-06-03 2014-06-10 Flir Systems, Inc. Infrared camera systems and methods for dual sensor applications
US10044946B2 (en) 2009-06-03 2018-08-07 Flir Systems Ab Facilitating analysis and interpretation of associated visible light and infrared (IR) image information
US9843743B2 (en) 2009-06-03 2017-12-12 Flir Systems, Inc. Infant monitoring systems and methods using thermal imaging
US9716843B2 (en) 2009-06-03 2017-07-25 Flir Systems, Inc. Measurement device for electrical installations and related methods
US10091439B2 (en) 2009-06-03 2018-10-02 Flir Systems, Inc. Imager with array of multiple infrared imaging modules
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
TWI417856B (zh) * 2009-09-14 2013-12-01 Chunghwa Picture Tubes Ltd 色序時間控制電路及相關色序顯示器系統與方法
KR101476858B1 (ko) * 2009-10-08 2014-12-26 엘지디스플레이 주식회사 액정표시장치
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
US10867536B2 (en) 2013-04-22 2020-12-15 Ignis Innovation Inc. Inspection system for OLED display panels
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
KR101763321B1 (ko) * 2010-03-08 2017-08-16 삼성디스플레이 주식회사 표시 장치
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US8400626B2 (en) 2010-06-10 2013-03-19 Apple Inc. Ambient light sensor
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
CN105869575B (zh) 2011-05-17 2018-09-21 伊格尼斯创新公司 操作显示器的方法
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP2715710B1 (en) 2011-05-27 2017-10-18 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
EP2715711A4 (en) 2011-05-28 2014-12-24 Ignis Innovation Inc SYSTEM AND METHOD FOR FAST COMPENSATION PROGRAMMING OF PIXELS ON A DISPLAY
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
EP2557557A1 (en) 2011-08-12 2013-02-13 Sony Ericsson Mobile Communications AB Method for operating a color display of a mobile device
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9417740B2 (en) 2013-01-03 2016-08-16 Nokia Technologies Oy Capacitive sensing apparatus with a shield electrode
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
DE112014000422T5 (de) 2013-01-14 2015-10-29 Ignis Innovation Inc. Ansteuerschema für Emissionsanzeigen, das eine Kompensation für Ansteuertransistorschwankungen bereitstellt
KR101995553B1 (ko) * 2013-01-16 2019-07-03 삼성디스플레이 주식회사 표시 장치의 타이밍 컨트롤러 및 이의 구동 방법
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
TW201445542A (zh) * 2013-05-20 2014-12-01 Sony Corp 影像信號處理電路、影像信號處理方法及顯示裝置
TWI478128B (zh) * 2013-05-23 2015-03-21 Au Optronics Corp 發光二極體顯示面板
CN105474296B (zh) 2013-08-12 2017-08-18 伊格尼斯创新公司 一种使用图像数据来驱动显示器的方法及装置
US9164559B2 (en) 2013-11-14 2015-10-20 Novasolix, Inc. Low power semi-reflective display
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
TWI524324B (zh) * 2014-01-28 2016-03-01 友達光電股份有限公司 液晶顯示器
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
KR101932545B1 (ko) * 2014-04-29 2019-03-15 한화테크윈 주식회사 이미지처리프로세서를 포함한 영상처리장치
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
KR102336183B1 (ko) * 2015-02-23 2021-12-07 삼성전자 주식회사 전자 장치 및 이를 위한 저전력 구동 방법
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
CN105741805B (zh) * 2016-04-19 2019-03-19 深圳市华星光电技术有限公司 液晶显示器的驱动系统及驱动方法、液晶显示器
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
IL300301B1 (en) 2017-06-12 2024-04-01 Magic Leap Inc Augmented reality display with multi-component adaptive lenses to change plane depths
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
JP2019149615A (ja) * 2018-02-26 2019-09-05 コニカミノルタ株式会社 画像処理装置、画像読み取り装置及び画像形成装置
WO2020243012A1 (en) 2019-05-24 2020-12-03 Magic Leap, Inc. Variable focus assemblies
CN113327554B (zh) * 2020-02-28 2022-07-08 北京小米移动软件有限公司 显示控制方法和装置、驱动模组、电子设备
WO2022032198A1 (en) 2020-08-07 2022-02-10 Magic Leap, Inc. Tunable cylindrical lenses and head-mounted display including the same
US11835382B2 (en) 2021-03-02 2023-12-05 Apple Inc. Handheld electronic device
JP2024514416A (ja) * 2021-03-15 2024-04-02 マジック リープ， インコーポレイテッド 調整可能円柱レンズを採用する光学デバイスおよび頭部搭載型ディスプレイ
CN115631720B (zh) * 2022-12-22 2023-03-14 成都利普芯微电子有限公司 一种led显示屏驱动芯片及led显示屏

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750451A (en) * 1980-09-12 1982-03-24 Toshiba Corp Semiconductor
JPS59117876A (ja) * 1982-12-24 1984-07-07 Seiko Epson Corp パ−ソナル液晶映像表示器
CA1204853A (en) * 1983-01-07 1986-05-20 Joichi Sato Gamma compensating circuit
JPH07118795B2 (ja) * 1984-09-13 1995-12-18 ソニー株式会社 液晶ディスプレイ装置の駆動方法
DE3774295D1 (de) * 1986-03-07 1991-12-12 Philips Nv Gamma-korrekturschaltung.
US4739313A (en) * 1986-06-13 1988-04-19 Rich, Inc. Multilevel grey scale or composite video to RGBI decoder
JPS639275A (ja) * 1986-06-30 1988-01-14 Canon Inc 画像情報処理装置
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
US5416496A (en) * 1989-08-22 1995-05-16 Wood; Lawson A. Ferroelectric liquid crystal display apparatus and method
JP2787725B2 (ja) * 1990-02-14 1998-08-20 第一電子工業株式会社 データ・クロックのタイミング合わせ回路
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5426526A (en) * 1991-04-05 1995-06-20 Sharp Kabushiki Kaisha Reflection type single crystal silicon substrate liquid crystal display device and system
JP2997356B2 (ja) * 1991-12-13 2000-01-11 京セラ株式会社 液晶表示装置の駆動方法
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
US5211463A (en) * 1992-03-11 1993-05-18 Kaiser Aerospace & Electronics Corporation Backlight for liquid crystal devices
US5359345A (en) * 1992-08-05 1994-10-25 Cree Research, Inc. Shuttered and cycled light emitting diode display and method of producing the same
EP0853254A3 (en) * 1992-09-11 1998-10-14 Kopin Corporation Liquid crystal display
US6111622A (en) * 1993-03-12 2000-08-29 Ois Optical Imaging Systems, Inc. Day/night backlight for a liquid crystal display
JPH06315158A (ja) * 1993-04-28 1994-11-08 Mitsubishi Electric Corp 遅延回路
GB9309502D0 (en) * 1993-05-08 1993-06-23 Secr Defence Addressing ferroelectric liquid crystal displays
JPH07120722A (ja) * 1993-06-30 1995-05-12 Sharp Corp 液晶表示素子およびその駆動方法
US5422657A (en) * 1993-09-13 1995-06-06 Industrial Technology Research Institute Graphics memory architecture for multimode display system
US5815126A (en) * 1993-10-22 1998-09-29 Kopin Corporation Monocular portable communication and display system
US5742271A (en) * 1993-11-11 1998-04-21 Seiko Epson Corporaiton Matrix type display device, electronic system including the same and method of driving such a display device
JPH07140941A (ja) * 1993-11-19 1995-06-02 Ricoh Co Ltd 液晶表示変換装置
JP2974564B2 (ja) * 1993-12-20 1999-11-10 シャープ株式会社 液晶電子装置およびその駆動方法
US5717422A (en) * 1994-01-25 1998-02-10 Fergason; James L. Variable intensity high contrast passive display
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JPH08110764A (ja) * 1994-10-12 1996-04-30 Canon Inc 表示制御方法及び装置
US6560018B1 (en) * 1994-10-27 2003-05-06 Massachusetts Institute Of Technology Illumination system for transmissive light valve displays
US5652661A (en) * 1995-06-07 1997-07-29 Eastman Kodak Company High speed photographic printer using optical and digital printing with an active matrix LCD
US5760760A (en) * 1995-07-17 1998-06-02 Dell Usa, L.P. Intelligent LCD brightness control system
US5748160A (en) * 1995-08-21 1998-05-05 Mororola, Inc. Active driven LED matrices
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
US5886681A (en) * 1996-06-14 1999-03-23 Walsh; Kevin L. Wide-range dual-backlight display apparatus
US5867795A (en) * 1996-08-23 1999-02-02 Motorola, Inc. Portable electronic device with transceiver and visual image display
US6486862B1 (en) * 1996-10-31 2002-11-26 Kopin Corporation Card reader display system
US6677936B2 (en) * 1996-10-31 2004-01-13 Kopin Corporation Color display system for a camera
US6545654B2 (en) * 1996-10-31 2003-04-08 Kopin Corporation Microdisplay for portable communication systems
WO1998021055A1 (en) * 1996-11-14 1998-05-22 Kelsey Hayes Company Vehicle wheel hub mounting system
JP2950261B2 (ja) * 1996-11-28 1999-09-20 日本電気株式会社 液晶表示装置
US6078303A (en) * 1996-12-19 2000-06-20 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
JP2891955B2 (ja) * 1997-02-14 1999-05-17 日本電気移動通信株式会社 Ｌｃｄ表示装置
JPH10333642A (ja) * 1997-05-27 1998-12-18 Internatl Business Mach Corp <Ibm> 液晶表示装置
JPH1115450A (ja) * 1997-06-27 1999-01-22 Sony Corp 表示装置
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3611433B2 (ja) * 1997-10-08 2005-01-19 シャープ株式会社 画像表示装置及び画像表示方法
JP3305240B2 (ja) * 1997-10-23 2002-07-22 キヤノン株式会社 液晶表示パネル駆動装置と駆動方法
KR19990070226A (ko) * 1998-02-18 1999-09-15 윤종용 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치
US6144359A (en) * 1998-03-30 2000-11-07 Rockwell Science Center Liquid crystal displays utilizing polymer dispersed liquid crystal devices for enhanced performance and reduced power

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525826A (ja) * 2004-12-23 2008-07-17 ドルビー カナダ コーポレイション カラー画像のフィールド・シーケンシャル・ディスプレイ
JP2012093786A (ja) * 2004-12-23 2012-05-17 Dolby Lab Licensing Corp 広色域ディスプレイ
US8405689B2 (en) 2004-12-23 2013-03-26 Dolby Laboratories Licensing Corporation Wide color gamut displays
US8890795B2 (en) 2004-12-23 2014-11-18 Dolby Laboratories Licensing Corporation Field sequential display of color images with color selection
US9224341B2 (en) 2004-12-23 2015-12-29 Dolby Laboratories Licensing Corporation Color display based on spatial clustering
US9646546B2 (en) 2004-12-23 2017-05-09 Dolby Laboratories Licensing Corporation Color display based on spatial clustering
JP2010531052A (ja) * 2007-06-13 2010-09-16 オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体光源用の回路装置および駆動制御方法
JP2014518399A (ja) * 2011-06-01 2014-07-28 サムスン エレクトロニクス カンパニー リミテッド 複数の光源を順次に駆動させる映像信号処理装置と、それを用いるディスプレイ装置およびその方法

Also Published As

Publication number Publication date
AU2361600A (en) 2000-07-03
WO2000036583A9 (en) 2002-11-07
WO2000036583A3 (en) 2001-01-18
EP1145216A2 (en) 2001-10-17
CA2354018A1 (en) 2000-06-22
TW527579B (en) 2003-04-11
WO2000036583A2 (en) 2000-06-22
KR20020006019A (ko) 2002-01-18
US20070018919A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP2002532762A (ja) 携帯型マイクロデイスプレーシステム
US6909419B2 (en) Portable microdisplay system
JP4221183B2 (ja) 液晶表示装置
US5751261A (en) Control system for display panels
US7450105B2 (en) Display device
US20080165102A1 (en) Image display system and method
JP2003534723A (ja) 携帯用マイクロディスプレイ・システム
JP2002366119A (ja) 液晶表示装置
US6476784B2 (en) Portable display system with memory card reader
JP2002341842A (ja) 表示装置とその駆動方法および情報表示装置
JP2003255303A (ja) 液晶表示装置
KR100503430B1 (ko) 액정표시장치
US20100289731A1 (en) Electro-optical device, driving method therefor, and electronic apparatus
CN1612193A (zh) 图像信号修正电路、图像处理方法、电光装置和电子设备
US6552704B2 (en) Color display with thin gap liquid crystal
US7659874B2 (en) Driving device for liquid crystal panel and image display apparatus
TWI253048B (en) Brightness compensation and image quality correction method capable of increasing contrast of screen and LCD device using the same
JP2001059957A (ja) 液晶装置およびその駆動方法並びに投射型表示装置
US20060007053A1 (en) Multi-panel liquid crystal display and method for driving same
JP2000172233A (ja) 液晶表示装置、液晶表示装置の駆動方法および液晶表示装置を備えた電子機器
US20120069044A1 (en) Dynamic gamma control method for lcd
TW200820174A (en) Driving method for improving the color shift

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060915

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060915