JPH10105110A - マトリクス型表示素子用画像調整回路 - Google Patents

Abstract

(57)【要約】 【課題】画素クロックパルス出力を有さない映像信号を
マトリクス型表示素子に表示する場合に、映像信号をサ
ンプリングするクロックを生成および位相調整する。 【解決手段】画素概念を持つ映像信号２から、水平同期
信号をクロックパルス生成回路３に受信すると、そこで
生成するクロックパルス信号３３によって映像信号２は
映像信号サンプリング回路４にてサンプリングされる。
このときクロックパルス生成回路３で生成したクロック
パルスは、サンプリング回路４から供給される信号状態
をもとに、状態判別回路１１からの制御信号により遅延
量導出回路１２で位相調整され、映像信号を理想的なタ
イミングのクロックパルスでサンプリングし、マトリク
ス型表示素子６に表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素クロックパル
ス出力を有さない映像信号をマトリクス型表示素子に表
示する場合のマトリクス型表示素子用画像調整回路に関
し、特に、サンプリングクロックの生成および位相調整
技術に関する。

【０００２】

【従来の技術】従来、この種のマトリクス型表示素子用
画像調整回路は、液晶ディスプレイやプラズマディスプ
レイなどのマトリクス型表示素子に、ＣＲＴ（Ｃａｔｈ
ｏｄｅｒａｙ ｔｕｂｅ）駆動用信号などの画素クロッ
クパルス出力を有さず、かつ表示画素概念を持っている
映像信号を表示する場合において、映像信号源とマトリ
クス型表示素子の画素の関係を１対１にするために、映
像信号の画素周期に同期したクロック信号を再生し、そ
のクロック信号で映像信号を最適なタイミングでサンプ
リングすることを目的として用いられている。たとえ
ば、特開平７−１７５４３７号公報には、入力映像信号
が立ち上がったときの再生クロック信号状態を、映像信
号とサンプリングクロック信号の位相判別手段に用いる
技術が記載されている。

【０００３】図７は、従来のマトリクス型表示素子用画
像調整回路の一例を示すブロック図である。水平同期信
号７をもとに、クロックパルス生成回路３でクロック信
号が生成され、映像信号２のサンプリング用クロック信
号としてサンプリング回路４に供給される。一方、映像
信号２が立ち上ったときのクロック信号の状態を位相比
較回路９ａで判別し、その結果に応じて遅延量選択回路
９ｂで水平同期信号７の遅延量を調整する。サンプリン
グ回路４では、クロックパルス生成回路３から供給され
たクロック信号で映像信号２のサンプリングを行い、そ
のサンプリング出力信号を垂直同期信号１３と遅延量選
択回路９ｂから出力する水平同期信号と共にマトリクス
型表示素子６に供給し、そこで表示を行う。

【０００４】また、特開平２−５０９３号公報には、実
施例としてコピー装置を取りあげ、２値の映像信号を確
実にサンプリングできるように、映像信号の各画素とサ
ンプリングクロック信号との位相関係を直接的に検出し
た後、その検出結果に応じて映像信号とサンプリングク
ロック信号との相対位相を設定する技術が記載されてい
る。

【０００５】

【発明が解決しようとする課題】前者技術の問題点は、
映像信号源によっては、最適なタイミングでサンプリン
グすることができないことがあるため、その場合表示装
置のサンプリングミスにより、画像上に水平ジッタを生
じてしまう。

【０００６】その理由は、映像信号がアナログ信号、ま
たは周波数の低い信号の場合、それらの映像信号の立ち
上がりエッジのスルーレートが表示タイミングによって
異なるため、映像信号とサンプリングクロック信号の相
対位相誤差を生じてしまう。

【０００７】後者技術の問題点は、２値の映像信号源で
あろうとも、映像信号源によっては最適なタイミングで
サンプリングすることができないことがあるため、本件
のコピー装置の場合であれば、サンプリングミスによる
信号未出力を生じてしまうため、対象となる入力映像信
号を制限する必要がある。

【０００８】その理由は、前記技術同様に映像信号の立
ち上がりエッジのスルーレートが速く、かつ常に一定と
いう制限を満たさないと、映像信号とサンプリングクロ
ック信号の相対位相誤差を生じてしまう。

【０００９】本発明の目的は、使用者が表示画面を見な
がら、手動で調整を行わなくても、映像信号を最適なタ
イミングでサンプリングすることができるマトリクス型
表示素子用画像調整回路を提供することである。

【００１０】本発明の他の目的は、信号源となる映像出
力装置が異なる度に前記の調整を行わなくても映像信号
を最適なタイミングでサンプリングすることができるマ
トリクス型表示素子用画像調整回路を提供することであ
る。

【００１１】本発明の他の目的は、回路規模をさほど大
きくしなくても、映像信号を最適なタイミングでサンプ
リングすることができるマトリクス型表示素子用画像調
整回路を提供することである。

【００１２】本発明の他の目的は、映像信号源がアナロ
グ信号、または周波数の低い信号の場合においても、映
像信号を最適なタイミングでサンプリングすることがで
きるマトリクス型表示素子用画像調整回路を提供するこ
とである。

【００１３】本発明の他の目的は、映像信号波形のエッ
ジが常に規則的でなくても、映像信号を最適なタイミン
グでサンプリングすることができるマトリクス型表示素
子用画像調整回路を提供することである。

【００１４】

【課題を解決するための手段】本発明のマトリクス型表
示素子用画像調整回路は、入力映像信号と装置内部表示
クロックパルス信号の位相を調整し、表示を最適化す
る。具体的には、映像サンプリング出力信号からサンプ
リング状態を認識するサンプリング状態判別手段（図１
の１１）と、サンプリングクロック信号の遅延量を導出
する遅延量導出手段（図１の１２）と、遅延量導出手段
から得たサンプリングクロックパルス信号で映像信号を
サンプリングする映像信号サンプリング手段（図１の
４）とを有する。

【００１５】また、サンプリングの精度を上げることが
出来ることも他の特徴である。具体的には、遅延量を可
変制御しながら、複数回の映像サンプリング結果から遅
延量を導出するクロックパルス信号遅延量導出手段（図
２の１２）を含む。

【００１６】また、サンプリング出力の量子化ノズルに
よる誤動作を防ぐことも他の特徴である。具体的には、
多値分解能を有する映像サンプリング回路で得た複数ビ
ットの各出力信号を用いてサンプリング状態の認識を行
う手段（図５）を含む。

【００１７】本発明においては、入力信号と装置内部表
示クロックパルス信号との位相調整を、クロック信号再
生手段となる映像サンプリング用クロック信号の位相変
化制御で行っている。このため、使用者が表示画面を見
ながら手動で調整を行う必要がない。

【００１８】また、映像信号の電圧振幅が多階調の場合
でも最適な調整ができる。このため２値のモノクロ信号
などの限られた映像信号でなくとも調整が可能である。

【００１９】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２０】図１を参照すると、マトリクス型表示素子
用画像調整回路１は、水平同期信号７を入力すると、ク
ロックパルス生成回路３でクロックパルス３３を生成
し、クロックパルスを遅延量導出回路１２で位相遅延制
御して映像信号用サンプリングクロック信号１４を出力
する。画素概念を持つ入力映像信号２は、サンプリング
回路４でサンプリングクロック信号１４によってサンプ
リングされる。サンプリング回路４で量子化された映像
出力信号は、状態判別回路１１でサンプリング出力結果
からサンプリングミスの有無を判別し、その判別値を遅
延量導出回路１２に供給する。遅延量導出回路１２では
判別値をもとに、映像サンプリングするのに最適なサン
プリングクロックパルスの遅延時間を導出し、遅延した
クロックパルス信号を発生する。

【００２１】次に、状態判別回路１１の詳細な構成につ
いて図２を用いて説明する。この状態判別回路は、たと
えば積分器とＡ／Ｄ変換器の組み合わせで実現できる。
図２で、状態判別回路１１は、垂直同期信号１３と一般
的なクロックパルス生成回路３で発生した水平同期信号
４５をゲートパルス生成回路４１に供給し、ゲートパル
スとサンプリング回路４の出力を積算する積算器４２か
ら、映像信号１フレーム期間の特定した範囲の時間のみ
サンプリング出力を得る。積算器４２の出力は、サンプ
リングするタイミングが映像信号一画素のほぼ中央で正
常に行われていれば、入力映像信号２がフレーム単位で
変化しない期間は一定であり、積分器４３によって一定
電圧信号に保たれる。また、サンプリングするタイミン
グが映像信号一画素の両端に近くで正常に行われていな
い（サンプリングミス）場合は、積分器４３の出力電圧
は変動する。これらの電圧信号をＡ／Ｄ変換器４４で次
段の遅延量導出回路用の状態データに変換する。

【００２２】次に、遅延量導出回路１２の詳細な構成に
ついて同様に図２を用いて説明する。この遅延量導出回
路は、主制御器と遅延回路の組み合わせで実現できる。
図２の遅延量導出回路１２は、前記状態判別回路１１か
ら状態データを受けると、主制御器５で状態判別と遅延
時間データの可変制御を行い、その遅延時間データを遅
延回路８へ供給する。遅延回路８は、供給された遅延時
間データをもとにサンプリングクロックパルス信号１４
を発生し、サンプリング回路４に供給する。また、主制
御器５は一定フレーム期間前記状態データを記憶した
後、遅延時間値をサンプリングクロック信号１４のクロ
ック位相一周期の範囲で複数回可変し、前記同様に状態
データを記憶する。このようにして、主制御器５は複数
回にわたり記憶した状態データの中で最も変化の少なか
った遅延時間値を用い、以後安定したサンプリングクロ
ック位相としてその遅延時間値を保持する。

【００２３】次に、図２の状態判別回路１１の動作につ
いて、図３のタイミングチャートを参照して説明する。

【００２４】通常、マトリクス型表示素子６に、画素概
念を持つある映像信号をはじめて入力する場合、画素ク
ロック一周期の範囲内でサンプリングクロックパルス信
号の位相を変化させて、サンプリングタイミングを調整
する。ここでは、サンプリング出力に２値出力を用い
る。またサンプリングタイミングの調整に際し、画素ク
ロック一周期内の位相変化を二回と仮定し、サンプリン
グ時のタイミングが最も映像信号一画素分の中央に近い
場合のタイミングをサンプリングクロックに採用する。
その方法を以下に説明する。

【００２５】ゲートパルス生成回路４１は、垂直同期信
号１３とクロックパルス生成回路３で発生した水平同期
再生信号４５を入力すると、カウンタを用いて映像信号
１フレーム期間の水平走査期間１ライン内で特性範囲の
ゲートパルスを発生する。図３を参照すると、サンプリ
ングクロックパルスのトリガエッジのタイミングが、
映像信号のほぼ画素の中央に位置する場合は、ゲートパ
ルスと積算器４２で積算された映像信号のサンプリング
出力は、正常なサンプリング結果が得られる。つぎ
に、サンプリングクロックパルス信号１４の位相を遅延
量導出手段でほぼ半周期遅延すると、サンプリングクロ
ックパルスのトリガエッジのタイミングが映像信号の
画素の継ぎ目となり、入力映像信号がサンプリング回路
のしきい値に近くなる。このとき、入力映像信号がフレ
ーム単位で変化しなくても、入力映像信号の波形のエッ
ジの鈍り方や、水平同期信号のジッタなどの原因によ
り、フレーム間の状態データの変化が大きくなり、サン
プリング出力は一定した信号波形にはならない。積分
器４３は前記サンプリング出力信号を積分して、その状
態をＡ／Ｄ変換器４４で状態データに変換する。主制御
器５はそのデータを記憶し、数フレームの間安定してい
るか否かを判別し、遅延時間データの可変制御を行う。

【００２６】このようにして、遅延量導出回路がサンプ
リングクロックパルスの位相を繰り返し可変していく中
で、最も変化の少なかった遅延量時間値を用いて、以後
安定したサンプリングクロック位相としてその遅延時間
値を保持する。また、状態データが連続して複数存在す
る場合は、その可変範囲における中央のタイミングが、
マトリクス型表示素子に入力する映像信号のセットアッ
プタイム、およびホールドタイムを考慮に入れた最適遅
延量となる。

【００２７】次に、図２の遅延量導出回路１２の動作に
ついて、図４のフローチャートを参照して説明する。図
４のフローチャートに対応するプログラムを主制御器５
内のＲＯＭに格納し、これに従って、同主制御器内のマ
イクロプロセッサが以下の制御を行う。

【００２８】図４を参照すると、ステップ５０で遅延回
路８に供給する遅延時間値を初期化する。次にステップ
５３で状態判別回路１１の出力データを主制御器５が読
むと、ステップ５４において、その状態データと１フレ
ーム前のデータとを比較する。比較結果が同じ場合は、
ステップ５５でフレームの監視回数ｎをカウントし、一
方、ステップ５４の比較結果が前フレームのデータと異
なる場合も同様に、ステップ５８でフレームの監視回数
ｍをカウントし、それぞれステップ５６，５９で監視回
数ｎまたはｍが最大値ＮまたはＭとなるまで状態データ
の監視を続ける。以上より、ステップ５７では、状態デ
ータがＮ回同じであればその状態判別結果Ａを“１”と
し、またステップ６０では、状態データがＭ回異なれば
その状態判別結果Ａを“０”とし、先に受けた何れかの
状態判別結果Ａを、ステップ６１において遅延量ｔがサ
ンプリングクロック１４の一周期に相当する０からＴま
で可変する間、主制御器５の分布表に格納する。そして
ステップ６２で遅延量ｔを一定量増加し、ステップ６３
では、サンプリングクロック１４の位相が一周期可変す
る間ここまでの処理を繰り返す。遅延回数Ｔ回の処理を
すると、ステップ６４ではステップ６１で格納した状態
判別結果Ａの分布データ中の連続した“１”の並びの
内、中央に位置する遅延回数Ｔを遅延時間値に用いる。

【００２９】次に、本発明の第２の実施の形態について
図５を参照して詳細に説明する。図５を参照すると、サ
ンプリング手段として多値分解能を有する多値出力サン
プリング回路１５から複数ビットの階調出力信号を得
る。これらの信号各々は状態判別回路で第１の実施形態
と同様に、ゲートパルス生成回路４１の出力信号と積算
器４２で積算され、積分器４３で電圧信号とし、Ａ／Ｄ
変換器４４で状態データ（ｂ０〜ｂ３）に変換される。
主制御器５ではこの状態データを毎フレーム記憶し、状
態データの変化の大きさを監視する。

【００３０】本発明の第２の実施の形態は、第一の実施
の形態の効果に加えて映像信号のあらゆる入力電圧レベ
ルに対応し、サンプリング回路の、あるビット出力のフ
レーム間の状態データの変化が量子化ノイズによって増
加した場合にも、他のビット出力を用いることでサンプ
リングタイミングを最適化できるという効果も有する。

【００３１】次に、本発明の第３の実施の形態につい
て、図６を参照して詳細に説明する。図６を参照する
と、状態判別回路１１ｂはメモリ２０と副制御器２１で
構成している。ここで使用するメモリ２０は、第１、第
２の実施の形態で用いた、映像信号１フレーム期間のあ
る特定した範囲時間のサンプリング出力状態を格納する
手段、または、１フレーム期間全体のサンプリング出力
状態を格納する手段として考える。サンプリング回路４
の出力信号は、副制御器２１の制御によりメモリ２０に
データとして格納される。メモリ２０に格納されたデー
タは、主制御器５で１フレーム前の記憶データと比較さ
れ、その判別結果を遅延時間値として遅延回路８に供給
する。

【００３２】本発明の第３の実施の形態は、第１、第２
の実施の形態の効果に加えて、映像信号の１フレーム期
間の特定範囲に限らず、１フレーム期間全体のサンプリ
ング出力状態を格納する手段を持つことができるため、
水平走査線によって入力映像信号位相が異なる場合や水
平同期信号がジッタしている場合は、広範囲にわたり状
態判別を行い、映像信号に対するサンプリングクロック
の位相を適切なタイミングにする事ができる。

【００３３】

【発明の効果】本発明の第一の効果は、使用者による画
像調整が不要であるということである。その理由は、ク
ロック位相の最適化を位相変化制御を行って対応してい
るためである。

【００３４】第二の効果は、入力表示信号に対して、サ
ンプリングクロックの位相を最良のタイミングにするこ
とができる。その理由は、複数回数に渡りサンプリング
位相を変化させることにより、サンプリングするのに最
も最良なタイミングを検出できる。

【００３５】第三の効果は、使用者が映像出力装置を他
の装置に変えても、再度調整を行わなくてもよい。その
理由は、常に映像信号を最適なタイミングでサンプリン
グすることが可能であるからである。

【００３６】第四の効果は、映像信号源の入力条件とし
て階調表現性や信号周波数を問わず、映像信号を最適な
タイミングでサンプリングすることができる。その理由
は、映像信号波形のエッジを使わず、映像信号のサンプ
リング出力を映像信号とサンプリングクロック信号の位
相判別手段に用いているからである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のブロック図であ
る。

【図２】図１の一部分の詳細ブロック図である。

【図３】第１の実施の形態の動作を示すタイムチャート
である。

【図４】第１の実施の形態の動作例を示すフローチャー
トである。

【図５】本発明の第２の実施の形態のブロック図であ
る。

【図６】本発明の第３の実施の形態のブロック図であ
る。

【図７】従来例を示す回路ブロック図である。

【符号の説明】

１ マトリクス型表示素子用画像調整回路 ２ 映像信号 ３ クロックパルス生成回路 ４ 映像サンプリング回路 ５ 主制御器 ６ マトリクス型表示素子 ７ 水平同期信号 ８ 遅延回路 ９ａ 位相比較回路 ９ｂ 遅延量選択回路 １０ クロックパルス位相調整回路 １１ 状態判別回路 １１ａ 状態判別回路ａ １１ｂ 状態判別回路ｂ １２ 遅延量導出回路 １３ 垂直同期信号 １４ サンプリングクロック信号 １５ 多値出力サンプリング回路 ２０ メモリ ２１ 副制御器 ３０ 水平同期信号用位相比較器 ３１ ループフィルタ ３２ ＶＣＯ 電圧制御発振器 ３３ クロックパルス信号 ３４ 分周器 ４１ ゲートパルス生成回路 ４２ 積算機 ４３ 積分器 ４４ Ａ／Ｄ変換器 ４５ 水平同期再生信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 映像サンプリング出力信号からサンプリ
   ング状態を認識するサンプリング状態認識手段と、サン
   プリングクロック信号の遅延量を導出するクロックパル
   ス信号遅延量導出手段とを具備し、クロックパルス信号
   遅延量導出手段から得たサンプリングクロックパルス信
   号で映像信号をサンプリングすることを特徴とするマト
   リクス型表示素子用画像調整回路。
2. 【請求項２】 前記クロックパルス信号遅延量導出手段
   は、遅延量を可変制御しながら、複数回の映像サンプリ
   ング結果から遅延量を導出することを特徴とする請求項
   １のマトリクス型表示素子用画像調整回路。
3. 【請求項３】 前記サンプリング状態認識手段が、前記
   映像サンプリング出力信号を積分する回路と、その積分
   回路の出力信号を量子化するＡ／Ｄ変換器とから構成さ
   れることを特徴とする請求項１のマトリクス型表示素子
   用画像調整回路。
4. 【請求項４】 前記サンプリング状態認識手段が、多値
   分解能を有する映像サンプリング回路で得た複数ビット
   の各出力信号を積分する手段と、積分器の出力信号を量
   子化するＡ／Ｄ変換器とから構成されることを特徴とす
   る請求項１のマトリクス型表示素子用画像調整回路。
5. 【請求項５】 前記サンプリング状態認識手段が、映像
   サンプリング回路で得た出力データをメモリに蓄積し、
   複数回にわたり同様にして得た蓄積データとを比較する
   手段と、その比較結果をもとに位相可変を行うための制
   御をクロックパルス生成回路に対して行う手段とから構
   成されることを特徴とする請求項１のマトリクス型表示
   素子用画像調整回路。