电源电路及显示装置
技术领域
本发明涉及电源电路及显示装置,特别是涉及适用于驱动液晶面板的驱动电路的电源的电源电路及具备该电源电路的显示装置。
背景技术
图9是表示典型的液晶显示系统的构成。另外,图9中省略LCD(LiquidCrystal Display)面板,图示为驱动LCD面板栅极行(扫描线)的驱动电路及其电源电路、驱动时钟系统等。
它具备产生显示系统基准时钟CLK(osc)的振荡电路11;产生栅极行选择基准时钟CLK(drv)的显示用计数器电路12;驱动液晶面板栅极行的驱动电路13;产生升压电路15动作时钟CLK(dcdc)的分频电路14;供给显示用驱动用电源的升压电路15。基准时钟CLK(osc)的频率为Fosc,行选择基准时钟CLK(drv)的频率为Fdrv,升压动作时钟CLK(dcdc)的频率为Fdcdc。在液晶面板上的栅极行与1行的多个晶体管(TFT)的栅极电路共通连接。
图9所示的液晶表示系统的动作如下。
振荡电路11产生规定频率Fosc的基准时钟信号CLK(osc),并将此基准时钟信号CLK(osc)供给显示用计数器电路12和分频电路14。
显示用计数器电路12将输入的基准时钟信号CLK(osc)进行n分频(n为规定的正整数),产生行选择基准信号CLK(drv),供给驱动电路13。行选择基准时钟CLK(drv)的频率Fdrv为Fosc/n。
分频电路14将基准时钟信号CLK(osc)进行m分频(m为规定的正整数)后的时钟信号CLK(dcdc)作为控制升压动作的升压动作时钟CLK(dcdc),供给升压电路15。升压动作时钟CLK的频率Fdcdc为Fosc/m。
升压电路15与时钟信号CLK(dcdc)同步进行升压动作,作为驱动电路13的电源电压进行供给。
图12是用于说明升压电路15(DC/DC变换器)的动作原理的图。图12所示的升压电路是将基准电源(VDD)进行2倍升压后得到的电压(2×VDD),从输出端子DCDCout中输出。它具备一端与电源VDD相连接的开关S1,与开关S1另一端相连接的充电用电容C1,一端与VDD相连接、另一端与充电电容C1的另一端相连接的开关S3,与充电用电容C1的另一端及地GND间连接的开关S2,一端与充电用电容C1的一端相连接、另一端连接输出端子DCDCout的开关S4,与输出端子DCDCout和地GND间相连接的平滑滤波电容C2。
图13所示为图12中开关S1~S4的ON(导通)、OFF(关断)动作示例的时序图。如图13所示,开关S1~S4与升压动作时钟CLK(dcdc)同步,通过反复进行ON和OFF的方式,升压电路15反复充电期间和放电期间,产生升压电压。在开关S1、S2为ON、开关S3、S4为OFF时,充电用电容C1被充电,输出端子DCDCout的电压因平滑滤波电容C2的放电(规定的时间常数)而下降。在开关S1、S2为OFF、开关S3、S4为ON时,因充电用电容C1的一端与输出端子DCDCout相连接,充电用电容C1的另一端与电源电压VDD相连接,故输出端子DCDCout上输出为电源电压VDD再加上充电用电容C1的端子间电压的升压电压。升压电路15的输出电压DCDCout如图13所示,产生与充电、放电期间同步的脉动,这种脉动满足以下2个条件:
·开关S1~S4的阻抗值为0,
·升压电路的负载电流一定。
另外,开关S1~S4由薄膜晶体管(TFT)构成,作为供给LCD面板的栅极电极驱动电路电源的DC/DC变换器,由水平移位时钟或扫描栅极电极的垂直移位时钟输入到分频电路构成(参照后述特许文献1)。
特许文献1:特开2001-183702号公报(第5页、第4图、第5图)。
但是,图9所示的以往的显示系统,产生图10或图11所示的动作波形。图10、图11分别作为图9所示的显示系统的动作举例,表示了对应1帧期间(10行)的基准时钟CLK(osc)、行选择基准时钟CLK(drv)、连续多个帧(从帧x到帧x+2)的升压动作基准时钟CLK(dcdc)和升压电压波形相组合的时序波形图。
图10中表示的是分频比m、n的关系为m<n时,升压动作时钟CLK(dcdc)的频率(Fdcdc=Fosc/m)比行选择基准时钟CLK(drv)的频率(Fdcdc=Fosc/n)高时的动作时序波形图。在1行选择期间,进行了1次以上的升压动作的充放电。这种情况下,如果行选择基准时钟CLK(drv)和升压动作基准时钟CLK(dcdc)不同步,各行数据选择时的升压电压值就会根据帧而不同。
例如,图10的第2行选择时的升压电压为
a[V]→b[V]→c[V]→a[V]→……这样随帧的不同而变化,此种状态在LCD画面显示时,画面上看起来如波形流动。
另外,如图11所示,它表示的是m、n的关系为m>n时,换而言之,升压动作基准时钟CLK(dcdc)的频率(Fdcdc=Fosc/m)比行选择基准时钟CLK(drv)的频率(Fdcdc=Fosc/n)低时的时序波形图(在数行周期内进行1次的升压(充放电动作)的情形)。如图11所示,此种情况下各行数据选择时的升压电压值也根据帧的不同而不同。比如图11的第2行选择时的升压电压,以a[V]→c[V]→a[V]→c[V]→……方式,随帧的不同而变化,此种状态在LCD画面显示时,画面上看起来如波形流动。
若要回避因帧不同步,LCD画面看起来波形流动的现象,使
n为1行的时钟数(CLK(drv)的分频比n);
m为升压电路的分频比(升压动作基准时钟CLK(dcdc)的分频比m);
L为1帧的行数;
k为规定的正整数;
n、m、L进行必要的调整,满足以下关系式(1)或(2)时,在利用上会有些限制。
(1)n=2k·m
(2)n·L=2k·m
上述(1)条件对应1行期间完成升压动作(充放电),上述(2)条件对应1帧期间完成升压动作(充放电)。
近来,在追求低电力消耗的液晶显示装置上,供给液晶驱动电路的电源在要求
·电源电压稳定
·负载变化时,有一定抗性。
的基础上还要求
·低电流消耗。
但是,要实现低电流消耗的电源电路,可用降低电路的动作频率的方式来实现。但是如果降低动作频率,就会产生显示画质的品质(显示品质)低下的问题。
发明内容
本发明的目的在于,提供一种能够避免各行数据选择时升压值随帧的不同而不同,画面看起来象波形流动的现象,提高显示品质的装置。
本发明的另一目的在于,提供一种实现低消耗电力化和显示画质的高品质并立的装置。
此发明为达到上述目的,概略构成如下:
关于本发明一个方式的电源电路,在输入选择显示行的行选择基准时钟信号,将电源供给到驱动扫描线的驱动电路中的电源电路中,具备:从输入的基准时钟信号中,产生帧同步信号、上述行选择基准时钟信号、和将上述行选择基准时钟信号倍频或分频后的升压动作基准时钟信号的电路;输出根据上述帧同步信号进行同步动作,将上述升压动作基准时钟信号分频后的升压动作时钟信号的电路;随着上述升压动作时钟信号进行充放电,将输出的电压作为上述驱动电路电源电压而供给的升压电路。
关于本发明另一个方式的显示装置,具备与从输入的基准时钟中产生帧同步信号同步,并且与进行显示行选择的行选择基准时钟信号同步了的、生成升压动作时钟信号的电路;充放电动作被上述升压动作时钟信号控制的升压电路;和输入上述行选择基准时钟信号,接受上述升压电路的输出电压作为电源电压,扫描线的驱动电路。
关于本发明的显示装置,优选具备:产生基准时钟信号的振荡电路;输入上述基准时钟信号,从上述基准时钟信号中,产生帧同步信号、行选择基准时钟信号、和将行选择基准时钟信号倍频或分频后的升压动作基准时钟信号的计数器电路;将上述帧同步信号作为复位信号输入,输出将上述升压动作基准时钟信号分频后的升压动作时钟信号的分频电路;随着上述升压动作时钟信号,进行充放电的升压电路;输入上述行选择基准时钟信号,接受来自上述升压电路的输出电压作为电源电压,驱动由上述行选择基准时钟信号选择的扫描线的驱动电路。
在本发明中,供给上述升压电路的上述升压动作时钟信号与行选择基准时钟信号所定的跃变边沿及上述帧同步信号所定的边沿同步。
在本发明中,上述升压动作时钟信号,在1行期间内可含有k个(k为1以上的正整数)时钟周期的构成。或者,在本发明中,上述升压动作时钟信号的1时钟周期可作为含有上述行选择基准时钟信号的k个周期(k为2以上的正整数)的构成。本发明中的上述行选择基准时钟信号是在上述计数器回路中将上述基准时钟信号按规定的分频比进行分频得到的。
本发明中上述帧同步信号被插入到与显示无关的后沿期间。也可以1帧含有多个显示期间,位于各个显示期间前后的与显示无关的后沿期间,插入上述帧同步信号的构成。也可说成是1帧中含有多个显示期间,在某一个显示期间前的与显示无关的后沿期间,插入上述帧同步信号的构成。
(发明效果)
本发明,通过显示帧信号与电源电路的动作同步,为削减消耗电流,即使降低动作频率,也能提高显示画质的品质。
因此,本发明克服了以往突出的困难,使低消耗电力和高品质并立得以实现。
附图说明
图1是表示本发明一实施方式的构成图。
图2是用于说明本发明一实施方式的动作的时序波形图。
图3是用于说明本发明一实施方式的动作的时序波形图。
图4是表示在本发明一实施方式中的分频电路的构成例的图。
图5是表示在本发明一实施方式中的帧同步信号的取法的一例的图。
图6是表示在本发明一实施方式中的帧同步信号的其他取法另一例的图。
图7是表示在本发明一实施方式中的帧同步信号的取法再另一例的图。
图8是表示本发明一实施方式中升压动作基准时钟的生成的图。
图9是用于说明以往的典型显示装置构成的图。
图10是用于说明以往的显示装置动作的时序波形图。
图11是用于说明以往的显示装置动作的时序波形图。
图12是表示典型升压电路概略构成的一例的图。
图13是为说明图12升压电路动作的时序波形图。
图中:1、11-振荡电路,2、12-显示用计数器电路,3、13-驱动电路,4、14-分频电路,5、15-升压电路。
具体实施方式
下面进一步细节地说明本发明,参照附图对实施方式加以说明。图1是表示一个实施本发明的最佳实施方式的构成。
参照图1,关于本实施方式的显示装置,具备产生规定频率Fosc的基准时钟CLK(osc)的振荡电路1;从基准时钟CLK(osc),产生帧同步信号CLK(frm)、行选择基准时钟CLK(drv)、及升压动作基准时钟CLK(drv)/n的显示用计数器电路2;输入帧同步信号CLK(frm)给复位端子,将升压动作基准时钟CLK(drv)/n进行分频,输出升压动作时钟CLK(dcdc)的分频电路4;随着升压动作时钟信号CLK(dcdc)进行充放电的升压电路5;接受升压电路5的升压电压作为电源电压,随着行选择基准时钟CLK(drv)驱动栅极行(扫描线)的驱动电路3。升压电路5若为图12所示的构成,则升压动作时钟信号CLK(dcdc),在高电平期间进行充电动作,在低电平期间进行放电动作。
显示用计数器电路2将基准时钟CLK(osc)进行n分频(n为规定正整数),产生选择基准时钟CLK(drv),供给驱动电路3。显示用计数器2与行选择基准时钟CLK(drv)跃变同步,产生升压动作基准时钟CLK(drv)/n。升压动作基准时钟CLK(drv)/n由行选择基准时钟CLK(drv)取n倍频(n为正整数)后的时钟组成。此时,升压动作基准时钟CLK(drv)/n的频率Fdrv/n是行选择基准时钟CLK(drv)的频率Fdrv的n倍(时钟周期为1/n)。或者,升压动作基准时钟CLK(drv)/n是由行选择基准时钟CLK(drv)进行n分频产生的。此时,升压动作基准时钟CLK(drv)/n的频率Fdrv/n是行选择基准时钟CLK(drv)频率Fdrv的1/n。升压动作时钟信号CLK(dcdc)是由行选择基准时钟CLK(drv)倍频(参照后述图2)或分频(后述图3),因此无论哪种情况都与行选择基准时钟CLK(drv)同步。
图2是本发明的一实施方式,表示在1行选择时间内,进行了1次以上的升压动作(充电及放电)的具体实例的时序波形图。
图2所示例子中,在1行期间内,升压电路5进行了1次的充电动作和放电动作。升压电路5在升压动作时钟CLK(dcdc)的高电平、低电平期间各自进行充电、放电;这样1行期间成为升压动作时钟CLK(dcdc)的1个周期。
图2所示例子中,输入升压电路5的升压动作时钟CLK(dcdc)的频率Fdcdc是行选择基准时钟CLK(drv)的频率Fdrv的2倍。另外,升压动作基准时钟CLK(drv)/n的频率Fdrv/n相当于输入到驱动电路3的行选择基准时钟CLK(drv)的频率Fdrv的4倍。升压动作时钟CLK(dcdc)是由升压动作基准时钟CLK(drv)/n进行2分频得到的。
另外,图2作为图1所示的显示装置的动作例,表示了对应1帧期间(10行)的基准时钟CLK(osc)、行选择基准时钟CLK(drv)、连续多个帧(从帧x到帧x+2)的升压动作基准时钟CLK(dcdc)和升压电压波形相组合的时序波形图。
本实例中在1行选择期间内,升压动作的充放电进行了1次以上时,从如下理由可得到较高的显示品质。
本实例中,分频电路4供给升压电路5的升压动作时钟CLK(dcdc)是行选择基准时钟CLK(drv)4倍频后的升压动作基准时钟CLK(drv)/n又进行2分频后产生的。
这样,升压电路5与行选择基准时钟信号CLK(drv)同步,进行升压动作(充电、放电)。即在各行显示数据的选择时刻的升压电压,与行、帧无关,保持一定,因此能显示出色泽不变、均一的画像。
图3表示本发明一实施方式,一次升压动作(充电及放电)在数行周期内进行的图。图3所示例子中,升压电路5在升压动作时钟CLK(dcdc)的高电平、低电平期间各自进行充电、放电,设定升压动作时钟CLK(dcdc)的1个周期内,含有2个时钟周期的行选择基准时钟信号CLK(drv),即升压动作时钟CLK(dcdc)相当于对行选择基准时钟信号CLK(drv)进行2分频得到的时钟。
但是,在1行选择时间内,升压动作(放电及放电)进行1次以上时,必需加大升压电路的频率。这样如前所述,以便携电话机为首的移动用LCD模块就必须尽量削减消耗电流。
为削减升压电路5的消耗电流,降低动作频率时,如图9所示以往的电路构成中,与上述(2)式等同,必须考虑帧的行数L、升压动作时钟的分频比(分频数)m、1行时钟数的关系,故在利用上有制约。
与此相对,根据本实施方式,利用帧同步信号CLK(frm),将升压电路5的升压动作时钟CLK(dcdc)在帧的某处(图3中1行的头部)取为同步,这样各行显示数据选择时的升压电压就会不随帧变化而保持一定。
这样,通过本实例形态,在帧间不随帧变化,各行数据的基准电位又一定,因此提高了LCD的显示品质,即实现了不舍弃显示品质,又可低消耗电流的系统。
图4是表示图1分频电路4构成的一个具体例(实施例)的图。参照图4,这个分频电路4将D型触发器电路的数据输出端子(反相端子)QB反馈给数据输入端子D,向时钟输入端子CK输入显示用计数器2产生的升压动作基准时钟CLK(drv)/n,向复位端子RESET输入帧同步信号CLK(frm),从数据输出端子(正相端子)Q处输出将时钟CLK(drv)/n进行2分频后的时钟CLK(dcdc)。分频电路4的复位端子根据帧同步信号CLK(frm),使升压电路5的充放电动作和显示行完全同步。
在图2所示的时序波形图中,从分频电路4输出的升压动作基准时钟CLK(dcdc)是与时钟CLK(drv)/n的下降沿同步,将时钟CLK(drv)/n进行2分频,此时图4的分频电路4,是在输入时钟端子CK的时钟信号的下降沿,采样数据输入端子D的值,从数据输出端子Q处输出。即图3所示的时序波形图,具备3段图4的分频电路,分频比为8(=23)。
通过本实施方式,升压电路5的充放电动作与显示行完全同步,因此不会发生波形流动这样的显示品质低下的情况。
对于本实施方式中所用的帧同步信号的设定方法的具体举例,参照以下图5~图7进行说明。
图5所示例子中,帧同步信号被插入到后沿期间,这里是考虑到在显示帧信号的前后,放电时间变短、充电时间变长,会瞬时输出不稳定。因此,帧同步信号被插入到与显示无关的与显示无关的后沿期间,这样,可解决瞬时输出不稳定的问题。
图6、图7是有多个1画面显示区域时的例子。图6所示例子是在各显示期间的前后的与显示无关的后沿期间插入同步信号。
图7所示的例子是在某一显示期间前的与显示无关的后沿期间放入帧同步信号。
图8表示的是本发明一实施例中,产生升压动作基准时钟CLK(drv)/n的例子,它与图2相对应。即在1行期间进行4分频,根据基准时钟CLK(osc),产生升压动作基准时钟CLK(drv)/n。升压动作基准时钟CLK(drv)/n与行选择基准时钟信号CLK(drv)的4倍频等价。升压动作基准时钟CLK(drv)/n与基准时钟CLK(osc)在行选择基准时钟信号时钟CLK(drv)的跃变边沿同步,也与帧同步信号CLK(frm)同步。
本发明中电源电路的系统,通过显示帧信号与电源电路的动作同步,为削减消耗电流,即使降低动作频率也可提高显示画质的品质。这样可实现低消耗电力和高品质的并立。
以上本发明按照上述实施例说明,但本发明并不局限为上述实施例的构成。也包括在本发明范围内本领域普通技术人员可进行的各种变形和修改。