JP2007199210A

JP2007199210A - 半導体集積回路

Info

Publication number: JP2007199210A
Application number: JP2006015646A
Authority: JP
Inventors: Motoaki Nishimura; 元章西村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-01-24
Filing date: 2006-01-24
Publication date: 2007-08-09

Abstract

【課題】供給される電源電圧を昇圧して所望の昇圧電圧を生成する昇圧回路を含む半導体集積回路において、予め定められた周波数のクロック信号を用いながら、迅速な起動と消費電流の低減とを両立させる。
【解決手段】この半導体集積回路は、クロック信号に従ってチャージポンプ動作を行う昇圧回路と、所定の周波数を有する発振信号を生成する発振回路と、発振信号を設定された分周比で分周することによりクロック信号を生成する分周回路と、フレーム同期信号又は発振信号又はクロック信号に含まれているパルスをカウントすることによりカウント値を得るカウンタと、起動時に第１の分周比を分周回路に設定し、カウント値が所定の値に達したときに第２の分周比を分周回路に設定することにより、昇圧回路に供給されるクロック信号の周波数を制御するクロック周波数制御回路とを具備する。
【選択図】図３

Description

本発明は、供給される電源電圧を昇圧して所望の昇圧電圧を生成する昇圧回路を含む半導体集積回路に関する。

例えば、液晶ドライバＩＣにおいては、液晶ディスプレイを駆動するために各種の電源電圧が必要とされており、ＩＣ内部の昇圧回路において所望の電源電圧が生成される。そのような昇圧回路は、クロック信号に基づいて昇圧動作を行うが、そのクロック信号として、発振回路によって生成された発振信号を分周することにより得られるクロック信号が使用される。

ところで、携帯電話等で使用されるＣＳＴＮ（Color Super Twisted Nematic：カラー・スーパー・ツイスト・ネマティック）液晶ディスプレイ用の液晶ドライバＩＣにおいては、昇圧回路に供給されるクロック信号の周波数が所定の値よりも低いと、液晶ドライバＩＣの電源が立ち上がらない場合がある。一方、クロック信号の周波数が適切な値よりも高い場合には、昇圧回路における消費電流が大きくなってしまう。

しかしながら、昇圧回路に供給されるクロック信号の周波数は、一般に、ＭＰＵ（マイクロプロセッサ）がＥＥＰＲＯＭ等の格納部から読み出したコマンドに基づいて設定されるので、その周波数を途中で変更することはできなかった。そのため、ＣＳＴＮ液晶ディスプレイ用の液晶ドライバＩＣにおいては、クロック信号の周波数が高目に設定されており、それによって確実な起動が保証されるものの、昇圧回路における消費電流が増えてしまうという問題があった。

関連する技術として、特許文献１には、必要最小限の消費電流で所望の出力電圧を得るチャージポンプ装置が開示されている。このチャージポンプ装置は、スイッチングによりコンデンサを充電するチャージポンプ回路と、チャージポンプ回路の出力を分圧する分圧回路と、分圧回路の出力と基準電圧とを比較して誤差電圧を増幅する誤差増幅器と、誤差増幅器の出力を制御電圧としてチャージポンプ回路のスイッチング信号（クロック信号）を出力するＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）とを備えている。

このチャージポンプ装置は、ＶＣＯをリングオシレータで構成したことにより、所望の出力電圧を得るために必要な最小限の消費電流でチャージポンプ動作を行うことを特徴としている。しかしながら、出力電圧をフィードバックすることによってクロック信号の周波数を制御すると、クロック信号の周波数がチャージポンプ回路の動作状態に依存して変動するので、クロック信号が他の回路に及ぼすノイズの影響も変動し、それに対する対策が必要となってしまう。
特許第２６１４９３８号公報（第１、３頁、第１図）

そこで、上記の点に鑑み、本発明は、供給される電源電圧を昇圧して所望の昇圧電圧を生成する昇圧回路を含む半導体集積回路において、予め定められた周波数のクロック信号を用いながら、迅速な起動と消費電流の低減とを両立させることを目的とする。

上記課題を解決するため、本発明に係る半導体集積回路は、クロック信号に従ってスイッチングを行う複数のトランジスタ及び複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作により電源電圧を昇圧して昇圧電圧を生成する昇圧回路と、所定の周波数を有する発振信号を生成する発振回路と、発振回路によって生成された発振信号を設定された分周比で分周することにより、昇圧回路に供給されるクロック信号を生成する分周回路と、フレーム同期信号又は発振信号又はクロック信号に含まれているパルスをカウントすることによりカウント値を得るカウンタと、起動時に第１の分周比を分周回路に設定し、カウンタによって得られたカウント値が所定の値に達したときに第２の分周比を分周回路に設定することにより、昇圧回路に供給されるクロック信号の周波数を制御するクロック周波数制御回路とを具備する。

ここで、第２の分周比の値が第１の分周比の値よりも大きく、クロック周波数制御回路が、カウンタによって得られたカウント値が所定の値に達したときに、昇圧回路に供給されるクロック信号の周波数を小さくするようにしても良い。また、半導体集積回路が、発振回路によって生成された発振信号を分周することによりフレーム同期信号を生成するフレーム同期信号生成回路をさらに具備するようにしても良い。

本発明によれば、カウンタによって得られたカウント値が所定の値に達したときに昇圧回路に供給されるクロック信号の周波数を切り換えることにより、予め定められた周波数のクロック信号を用いながら迅速な起動と消費電流の低減とを両立させることができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路（液晶ドライバ）及びその周辺回路の構成を示すブロック図である。液晶ドライバ２０は、ＭＰＵ（マイクロプロセッサ）１０と、液晶パネル３０とに接続されている。液晶ドライバ２０は液晶パネル３０に実装されており、これらは液晶モジュールを構成する。ＭＰＵ１０は、画像情報を表す画像データの演算及び制御を行い、演算によって得られた表示用の画像データと、画像データの記憶領域を制御するアドレスと、書き込み制御信号や読み出し制御信号を含む各種の制御信号とを液晶ドライバ２０に出力する。

さらに、図１に示すように、ＭＰＵ１０及び液晶ドライバ２０に、ＥＥＰＲＯＭ４０が接続されるようにしても良い。ＥＥＰＲＯＭ４０には、液晶ドライバ２０における昇圧クロック信号の周波数を設定するためのコマンドや、液晶ドライバ２０及びその周辺回路を制御するための各種のパラメータ等の情報が格納されている。ＭＰＵ１０は、ＥＥＰＲＯＭ４０に格納されている情報を読み出して、液晶ドライバ２０及びその周辺回路に情報を送信する。なお、一般に、ＥＥＰＲＯＭ４０に格納される情報は、液晶モジュールメーカによって設定されるので、携帯電話等を製造するセットメーカにおいては、その内容を変更することができない。

液晶ドライバ２０は、表示用の画像データ等をＭＰＵ１０から受信する外部インタフェース２１と、受信された画像データを処理すると共に、液晶パネルにおける画像表示を制御するためのタイミング信号（差動信号Ｖ_ＩＮ及びＶ_ＩＮバー）を生成するロジック回路２２と、画像データを一時的に格納するための表示メモリ２３と、表示メモリ２３に格納されている画像データに基づいて、液晶パネルを駆動するためのセグメント信号を生成するセグメントドライバ回路２４と、ロジック回路２２から供給されるタイミング信号のレベルをシフトすることによりコモン信号を生成するコモンドライバ回路２５とを有している。

さらに、液晶ドライバ２０は、外部から供給される電源電圧を昇圧回路によって昇圧して複数種類の電源電圧を発生し、これらの電源電圧をセグメントドライバ回路２４及びコモンドライバ回路２５に供給する電源回路２６と、電源回路２６内の昇圧回路に供給される昇圧クロック信号（以下、単に「クロック信号」という）の周波数を設定するクロック信号設定回路２７とを有している。また、ロジック回路２２は、電源回路２６をスリープモードと通常動作モードとの間で切り換えるために、クロック信号設定回路２７を制御するための制御信号を生成する。

図２は、図１に示す電源回路の構成を示すブロック図である。電源回路２６は、外部から供給される電源電圧Ｖ_ＤＤ（例えば、３Ｖ）を昇圧して２倍の昇圧電圧Ｖ_ＯＵＴを生成する昇圧回路２６１と、昇圧回路２６１から出力される昇圧電圧Ｖ_ＯＵＴを安定化することによってセグメント信号生成用の電源電圧Ｖ１（例えば、５Ｖ）及びコモン信号の中間電圧ＶＣ（例えば、２．５Ｖ）を生成するレギュレータ回路２６２と、レギュレータ回路２６２から出力される電源電圧Ｖ１を逆極性で昇圧してコモン信号生成用の電源電圧ＭＶ２（例えば、−１０Ｖ）を発生する昇圧回路２６３と、昇圧回路２６３から出力される電源電圧ＭＶ２を逆極性で昇圧してコモン信号生成用の電源電圧Ｖ２を発生する昇圧回路２６４とを含んでいる。なお、外部から供給される電源電圧Ｖ_ＳＳ（例えば、０Ｖ）は、セグメント信号生成用の電源電圧ＭＶ１として用いられる。

ここで、昇圧回路２６１、２６３、２６４の各々は、クロック信号に従ってスイッチングを行う複数のトランジスタ、及び、これらのトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作により電源電圧を昇圧して昇圧電圧を生成する。一般に、昇圧回路の昇圧能力は、使用されるコンデンサの容量とクロック信号の周波数によって決まる。

図３は、図１に示すクロック信号設定回路の構成を示すブロック図である。クロック信号設定回路２７は、所定の周波数を有する発振信号を生成する発振回路２７１と、発振回路２７１によって生成された発振信号を分周してクロック信号を生成する分周回路２７２と、フレーム同期信号に含まれているパルスをカウントすることによりカウント値を得るカウンタ２７３と、カウンタ２７３によって得られたカウント値に基づいて、電源回路２６（図２）内の昇圧回路に供給されるクロック信号の周波数を制御するクロック周波数制御回路２７４とを含んでいる。

カウンタ２７３は、ロジック回路２２（図１）から供給される制御信号が活性化されると、フレーム同期信号に含まれているパルスのカウントを開始する。フレーム同期信号は、フレーム同期信号生成回路２７５において発振信号を分周することにより生成しても良いし、外部から供給しても良い。

また、分周回路２７２は、発振回路２７１によって生成された発振信号を、クロック周波数制御回路２７４によって設定された分周比で分周することにより、クロック信号を生成する。クロック周波数制御回路２７４は、起動時に第１の分周比を分周回路２７２に設定し、カウンタ２７３によって得られたカウント値が所定の値に達したときに第２の分周比を分周回路２７２に設定することにより、昇圧回路に供給されるクロック信号の周波数を制御する。

次に、本実施形態に係る半導体装置の動作について、図１〜図４を参照しながら説明する。
図４は、起動時において昇圧回路２６１から出力される昇圧電圧の立ち上がりを示す波形図である。ここで、起動時とは、電源投入時と、スリープモードから通常動作モードへの移行時との両方を意味する。起動時において、ロジック回路２２から供給される制御信号が活性化されると、カウンタ２７３は、フレーム同期信号に含まれているパルスのカウントを開始する。

クロック周波数制御回路２７４は、起動時に第１の分周比を分周回路２７２に設定する。これにより、分周回路２７２から出力されるクロック信号の周波数は、ｆ１（例えば、２０ｋＨｚ）となっている。カウンタ２７３は、カウント値が所定の値（例えば、「９」）に達したときに、その結果をクロック周波数制御回路２７４に出力する。これに応答して、クロック周波数制御回路２７４は、第１の分周比よりも大きい第２の分周比を分周回路２７２に設定する。これにより、分周回路２７２から出力されるクロック信号の周波数は、ｆ２（例えば、５ｋＨｚ）となる（ここで、ｆ２＜ｆ１とする）。

その結果、起動時から９フレーム期間（約１５０ｍｓｅｃ）においては、クロック信号の周波数が高いので昇圧電圧が急速に立ち上がり、その後はクロック周波数が低くなるので、昇圧回路２６１における消費電流が低減される。また、液晶ドライバＩＣによっては、昇圧回路に供給されるクロック信号の周波数が所定の値（ｆ０とする）よりも低いと電源が立ち上がらない場合があるが、本実施形態によれば、ｆ１＞ｆ０となるように発振回路２７１の発振周波数及び分周回路２７２における分周比を設定することにより、確実に電源を立ち上げることができる。

一方、電源立ち上がり後の定常状態においては、他の回路に与えるノイズの影響の観点から、クロック信号の周波数は一定である方が良い。本実施形態においては、電源立ち上がり時点においてクロック信号の周波数を自動的に切り換えるが、その後はクロック信号の周波数を一定に保つ。これにより、クロック信号の周波数ゆれに起因するノイズの影響を低減することができる。また、昇圧電圧を監視するためのオペアンプ等のアナログ回路が不要であり、回路構成を簡単にすることができる。さらに、半導体集積回路の検査工程において、電源の立ち上がり時の評価を行う際にも、固定のクロック周波数に対して評価を行えば良いので検査が簡単になる。

次に、本発明の第２の実施形態について説明する。
図５は、本発明の第２の実施形態に係る半導体集積回路において用いられるクロック信号設定回路の構成を示すブロック図である。第２の実施形態においては、図３に示すクロック信号設定回路２７の替わりに、図５に示すクロック信号設定回路２８が用いられる。その他の構成については、図１に示す第１の実施形態と同様である。

図５に示すように、クロック信号設定回路２８は、所定の周波数を有する発振信号を生成する発振回路２７１と、発振回路２７１によって生成された発振信号を設定された分周比で分周することにより、電源回路２６内の昇圧回路に供給されるクロック信号を生成する分周回路２７２と、発振回路２７１によって生成された発振信号に含まれているパルスをカウントすることによりカウント値を得るカウンタ２７３と、カウンタ２７３によって得られたカウント値に基づいて、昇圧回路に供給されるクロック信号の周波数を制御するクロック周波数制御回路２７４とを含んでいる。

カウンタ２７３は、ロジック回路２２（図１）から供給される制御信号が活性化されると、発振信号に含まれているパルスのカウントを開始する。また、分周回路２７２は、発振回路２７１によって生成された発振信号を、クロック周波数制御回路２７４によって設定された分周比で分周することにより、クロック信号を生成する。クロック周波数制御回路２７４は、起動時に第１の分周比を分周回路２７２に設定し、カウンタ２７３によって得られたカウント値が所定の値に達したときに第２の分周比を分周回路２７２に設定することにより、昇圧回路に供給されるクロック信号の周波数を制御する。

上記においては、カウンタ２７３が、発振回路２７１によって生成される発振信号に含まれているパルスをカウントすることによりカウント値を得る場合について説明したが、カウンタ２７３が、分周回路２７２から出力されるクロック信号に含まれているパルスをカウントすることによりカウント値を得るようにしても良い。

本発明の第１の実施形態に係る半導体集積回路の構成を示すブロック図。図１に示す電源回路の構成を示すブロック図。図１に示すクロック信号設定回路の構成を示すブロック図。起動時において昇圧回路から出力される昇圧電圧の立ち上がりを示す波形図。第２の実施形態において用いられるクロック信号設定回路を示すブロック図。

符号の説明

１０ＭＰＵ、２０液晶ドライバ、２１外部インタフェース、２２ロジック回路、２３表示メモリ、２４セグメントドライバ回路、２５コモンドライバ回路、２６電源回路、２７、２８クロック信号設定回路、３０液晶パネル、４０ＥＥＰＲＯＭ、２６１、２６３、２６４昇圧回路、２６２レギュレータ回路、２７１発振回路、２７２分周回路、２７３カウンタ、２７４クロック周波数制御回路、２７５フレーム同期信号生成回路

Claims

クロック信号に従ってスイッチングを行う複数のトランジスタ及び前記複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作により電源電圧を昇圧して昇圧電圧を生成する昇圧回路と、
所定の周波数を有する発振信号を生成する発振回路と、
前記発振回路によって生成された発振信号を設定された分周比で分周することにより、前記昇圧回路に供給されるクロック信号を生成する分周回路と、
フレーム同期信号又は発振信号又はクロック信号に含まれているパルスをカウントすることによりカウント値を得るカウンタと、
起動時に第１の分周比を前記分周回路に設定し、前記カウンタによって得られたカウント値が所定の値に達したときに第２の分周比を前記分周回路に設定することにより、前記昇圧回路に供給されるクロック信号の周波数を制御するクロック周波数制御回路と、
を具備する半導体集積回路。
前記第２の分周比の値が前記第１の分周比の値よりも大きく、前記クロック周波数制御回路が、前記カウンタによって得られたカウント値が所定の値に達したときに、前記昇圧回路に供給されるクロック信号の周波数を小さくする、請求項１記載の半導体集積回路。
前記発振回路によって生成された発振信号を分周することによりフレーム同期信号を生成するフレーム同期信号生成回路をさらに具備する、請求項１又は２記載の半導体集積回路。