JPWO2011092750A1

JPWO2011092750A1 - メモリ性液晶の駆動回路

Info

Publication number: JPWO2011092750A1
Application number: JP2011533476A
Authority: JP
Inventors: 博之松尾
Original assignee: Fujitsu Frontech Ltd
Current assignee: Fujitsu Frontech Ltd
Priority date: 2010-01-29
Filing date: 2010-01-29
Publication date: 2013-05-23
Also published as: US20120206431A1; TW201128623A; US8482553B2; CN102763151A; WO2011092750A1

Abstract

本発明は、メモリ性液晶の駆動回路において、液晶表示素子への電力供給の終了後に、昇圧回路後段の電源平滑コンデンサに蓄積された電荷を有効に回収することを目的とする。本発明のメモリ性液晶の駆動回路は、液晶表示素子（１０９）のリセット時又は描画時に第１のスイッチ回路（１０５）がオンとなって、昇圧電圧（ＶＤＤＨ）をドライバ回路（１０７，１０８）に供給し、前記電源平滑コンデンサ（１０４）に蓄積された電荷を放電すべき期間に第２のスイッチ回路（１１０）がオンとなって、前記電源平滑コンデンサ（１０４）に蓄積された電荷を放電により前記第２のバッテリ（１１２）に回収させる。

Description

本発明は、メモリ性を有する液晶表示素子の駆動技術に関する。

電源を切ってもそのまま画面に表示させた内容が維持される、いわゆるメモリ性液晶ディスプレイと呼ばれる液晶表示素子は、ディスプレイに表示させる画像を書き込む瞬間以外の時間は電力を必要としない。そのため、表示中は常に電力を必要とする一般的な液晶ディスプレイに比べて、必要電力が非常に少なくて済むという特徴がある。

この特徴を生かして、メモリ性液晶ディスプレイは、電子ペーパーや電子ブック、省電力が要求される携帯電話やモバイル機器への応用が期待されている。
メモリ性液晶ディスプレイとしては、コレステリック液晶、カイラルネマティック液晶等の液晶表示素子が知られている。

メモリ性液晶ディスプレイを駆動するためには、高電圧が必要である。携帯端末機器等への利用を可能とするためにバッテリー駆動を想定した場合、バッテリー電圧を例えばプラス３８ボルト又は４０ボルト程度に昇圧させて供給する必要がある。このため、昇圧後の電力消費を考慮する必要がある。メモリ性液晶ディスプレイでは、液晶画面の書換え時以外は電力は不要なので、電源を投入して画面の書換えが終了したら電源を切断するという制御が行われる。

しかし、液晶画面の部分的な書替えが多く発生するような場合には、１回あたりの画面の書換え時間即ち液晶ディスプレイへの電圧印加時間が短くなるため、画面書換え毎の電圧の昇圧にかかる時間の割合が相対的に高くなり、電力消費が多くなる。
従って、メモリ液晶ディスプレイの省電力性を生かすためには、昇圧後の電力消費をいかに抑えるかが課題となる。

現在の液晶ディスプレイの例として、バッテリ電圧（例えば約プラス４．２ボルト）が、リセット時には例えばプラス３８ボルトに昇圧され、描画時には例えばプラス２４ボルトに昇圧される。リセットに必要な時間は例えば２００〜３００ミリ秒、描画に必要な時間は例えば１〜１０秒程度である。そして従来は、上記リセット時間又は描画時間中に昇圧回路の後段に電源安定化等の目的で実装される大容量の電源平滑コンデンサ等に蓄積された電荷は、液晶表示素子への電圧印加終了後に、自然放電又は強制放電させられていた。

また、下記特許文献１には、メモリ性を有する液晶表示素子に蓄積された電荷を回収する技術が開示されている。
しかし、液晶表示素子への電力供給の終了後に昇圧回路後段の電源平滑コンデンサ等に蓄積された電荷が自然放電又は強制放電させられる場合には、その蓄積された電荷は捨てられてしまうため、電力の有効活用、省電力化へつながっていないという問題点を有していた。

また、特許文献１に記載の従来技術は、液晶表示素子から電荷を回収する方式であるが、電力供給の終了後は、液晶表示素子のメモリ性を生かすために、駆動出力電圧を切断して液晶表示素子の電荷をこの時点でゼロに落とす必要があると考えられる。このため、液晶表示素子間に蓄積された電力を十分に回収することは困難と考えられるという問題点を有していた。

特開２００２−７２９７６号公報

本発明の課題は、液晶表示素子へ供給される電力を有効利用することにある。
態様の一例では、装置内部の第１のバッテリ又は装置外部から入力される外部電源から駆動電源を生成し、その駆動電源の電圧を昇圧して昇圧電圧を生成し、その昇圧電圧を電源平滑コンデンサを介してメモリ性を有する液晶表示素子のドライバ回路に供給することにより、その液晶表示素子を駆動する駆動回路として実現され、以下の構成を有する。

第１のスイッチ回路は、液晶表示素子のリセット時又は描画時にオン、電源平滑コンデンサに蓄積された電荷を放電すべき期間でオフとなって、昇圧電圧をドライバ回路に供給する。

第２のバッテリは、装置内部に搭載される。
第２のスイッチ回路は、電源平滑コンデンサに蓄積された電荷を放電すべき期間でオン、液晶表示素子のリセット時又は描画時にオフとなる。

充放電制御回路は、第２のスイッチ回路がオンの期間で、電源平滑コンデンサに蓄積された電荷を放電させながら、第２のバッテリに回収する。
以上の構成により、液晶表示素子に供給される電力を有効に回収することが可能となる。また、液晶表示素子を含むシステムの描画性能を向上させることが可能となる。

第１の実施形態の構成図である。第２の実施形態の構成図である。第２の実施形態の処理を示すフローチャートである。第２の実施形態の処理を示すタイミングチャートである。

以下、本発明を実施するための最良の形態について図面を参照しながら詳細に説明する。
図１は、第１の実施形態の構成図であり、例えば電子ペーパー用途で使用されるメモリ性液晶表示素子の駆動回路の基本的な実施形態の構成を示す。この構成は、充電制御回路１０１、第１のバッテリ１０２、昇圧回路１０３、電源平滑コンデンサ１０４、スイッチ１０５、分圧・電圧設定回路１０６、コモンドライバ集積回路（ＣＯＭ−ＤＶ）１０７、セグメントドライバ集積回路（ＳＥＧ−ＤＶ）１０８、電子ペーパーパネル（ＥＰパネル）１０９、スイッチ１１０、充放電制御回路１１１、及び第２のバッテリ１１２を備える。

充電制御回路１０１は、ＡＣアダプタ電源１１３等を引き込んで、メインバッテリである第１のバッテリ１０２への充電と昇圧回路１０３等への駆動電源の供給を行う。外部電源１１３がある場合、第１のバッテリ１０２へ充電が行われると同時に昇圧回路１０３等への電力供給も行われる。外部電源１１３がない場合、第１のバッテリ１０２から昇圧回路１０３等への電力供給が行われる。

ソフトウェア等からＥＰ（電子ペーパー）パネル１０９への画面書換要求信号が発生すると、制御信号１１４に含まれる昇圧制御信号によって、昇圧回路１０３がオンされる。昇圧回路１０３は、ＡＣアダプタ電源１１３又は第１のバッテリ１０２から充電制御回路１０１を介して供給される例えばプラス４．２ボルトの駆動電源を、例えばプラス４０ボルト程度の昇圧電圧ＶＤＤＨに昇圧する。そして、その昇圧電圧ＶＤＤＨが、電源平滑コンデンサ１０４及びスイッチ１０５を介して分圧・電圧設定回路１０６に供給される。

電源平滑コンデンサ１０４は、昇圧電圧ＶＤＤＨと接地（グランド）間に接続され、昇圧電圧ＶＤＤＨの安定化を行う。
スイッチ１０５は、ＥＰ（電子ペーパー）パネル１０９への画面描画時にオンとなって、駆動電源である昇圧電圧ＶＤＤＨを、分圧・電圧設定回路１０６に供給する。

分圧・電圧設定回路１０６は、昇圧電圧ＶＤＤＨに基づいて、ＥＰパネル１０９を駆動するための各種電圧を生成し、ＥＰパネル１０９を駆動するＣＯＭ−ＤＶ（コモンドライバ）１０７及びＳＥＧ−ＤＶ（セグメントドライバ）１０８に供給する。ＣＯＭ−ＤＶ１０７は、ＥＰパネル１０９において、横線（走査線）側のある面のバスラインを駆動するための集積回路である。ＳＥＧ−ＤＶ１０８は、ＥＰパネル１０９において、セグメント側バスラインを駆動するための集積回路である。

ＥＰパネル１０９は、例えばコレステリック液晶等のメモリ性液晶表示素子である。描画時には、ＣＯＭ−ＤＶ１０７とＳＥＧ−ＤＶ１０８に描画信号が供給される。ＣＯＭ−ＤＶ１０７とＳＥＧ−ＤＶ１０８は、分圧・電圧設定回路１０６から供給される駆動電圧に従ってＥＰパネル１０９を駆動して描画を行う。具体的には、昇圧回路１０３がオンして昇圧電圧ＶＤＤＨの供給が開始された後、ＥＰパネル１０９に対してリセット動作が実行されてからインターバル期間を経て描画動作が実行され、描画終了後に昇圧回路１０３がオフして昇圧電圧ＶＤＤＨの供給が停止される。

ＥＰパネル１０９は、ＣＯＭ−ＤＶ１０７とＳＥＧ−ＤＶ１０８とによる描画動作が終了した後も、ＥＰパネル１０９の液晶素子自身が有するメモリ性により、描画画面の表示内容を維持する。

スイッチ１１０は、ＥＰパネル１０９でのリセット終了時（描画動作がない場合）又は描画動作終了時に昇圧回路１０３がオフになるのに同期してオンとなり、このとき同時に、スイッチ１０５がオフとなる。この結果、電源平滑コンデンサ１０４に蓄積された電荷が、充放電制御回路１１１によって、放電されながら、サブバッテリである第２のバッテリ１１２に充電される。この動作は、ＥＰパネル１０９へのリセット終了毎（描画動作がない場合）及び描画終了毎に実行され、第２のバッテリ１１２への充電が繰り返される。

第２のバッテリ１１２の充電量は、制御信号１１４に含まれる充電監視信号として監視される。この結果、第２のバッテリ１１２の充電量が電力供給に充分な量になっているときに、充電制御回路１０１から昇圧回路１０３に供給される電力が、ＡＣアダプタ電源１１３又は第１のバッテリ１０２の電力から第２のバッテリ１１２の電力に切り替えられる。この切替えは、制御信号１１４に含まれる入力電源切替え信号が充電制御回路１０１と充放電制御回路１１１を制御することにより行われる。

上述の第１の実施形態は、メモリ性液晶素子であるＥＰパネル１０９の駆動時に、電源平滑コンデンサ１０４に蓄積された電荷をスイッチ１１０を通じて電荷回収用の第２のバッテリ１１２に蓄積し、蓄積された電荷をチャージポンプ式等の昇圧回路１０３に帰還して液晶駆動に再利用するが特徴である。

ＥＰパネル１０９の駆動用として昇圧された昇圧電圧ＶＤＤＨに基づいて電源平滑コンデンサ１０４に蓄積されている電力は、従来は、ＥＰパネル１０９のリセット終了後（描画動作がない場合）又は描画終了後に自然放電されていた。

これに対して、第１の実施形態では、この電力放出が、スイッチ１１０を介して充放電制御回路１１１によって速やかに実行され、第２のバッテリ１１２への充電が実施される。

この結果、電源平滑コンデンサ１０４からの放電動作が従来よりも短時間に行われ、設定電圧への到達を早めることができる。
また、第２のバッテリ１１２に蓄積された電力は、次回のＥＰパネル１０９のリセット動作時又は描画動作時に、補助的に昇圧回路１０３に供給されることにより、システム電源の高効率化の助けとすることができ、同時に、昇圧に必要な時間を短縮することができる。

ＥＰパネル１０９の部分的な書替えが多く発生するような場合には、描画動作の終了毎に電源平滑コンデンサ１０４から第２のバッテリ１１２への充電回数が増加する。この結果、電力の回収率が高くなってより多くの電力を第２のバッテリ１１２から昇圧回路１０３へ補助的に供給することができる。

図２は、第２の実施形態の構成図であり、例えば電子ペーパー用途で使用されるメモリ性液晶表示素子の駆動回路の詳細な実施形態の構成を示す。図２に示される充電制御回路１０１、第１のバッテリ１０２、昇圧回路１０３、電源平滑コンデンサ１０４、スイッチ１０５、分圧・電圧設定回路１０６、コモンドライバ集積回路（ＣＯＭ−ＤＶ）１０７、セグメントドライバ集積回路（ＳＥＧ−ＤＶ）１０８、電子ペーパーパネル（ＥＰパネル）１０９、スイッチ１１０、充放電制御回路１１１、及び第２のバッテリ１１２の構成と基本動作は、図１に示される第１の実施形態の場合と同様である。第２の実施形態では更に、ＥＰコントローラ２０１、ＣＰＵ２０２、キーボード２０３、タッチパネル２０４、ＵＳＢコントローラ２０５、２０６〜２１５の各信号、第１バッテリ電力供給ライン２１６、第２バッテリ電力供給ライン２１７、ダイオード２１８、２１９、駆動電源２２０、ロジック電源ＩＣ２２１、ＡＣアダプタ電源２２２、及びＵＳＢ電源２２３が示されている。また、図１のスイッチ１０５及び１１０はそれぞれ、図２では、電界効果トランジスタを使ったＦＥＴスイッチ１０５及び１１０として実現されている。２０６〜２１５の各信号は、図１の制御信号１１４に対応する。また、ＡＣアダプタ電源２２２とＵＳＢ電源２２３は、図１の外部電源１１３に対応する。

図２に示される第２の実施形態の具体的な動作について、図３に示されるフローチャートと、図４に示されるタイミングチャートを用いて以下に説明する。
まず、キーボード２０３、タッチパネル２０４、又はＵＳＢコントローラ２０５に接続されている特には図示しないＵＳＢ機器からの指示として、画面書換要求信号２０６が発生する。この結果、ＣＰＵ２０２は、特には図示しないメモリに記憶された制御プログラムの実行を開始する。この制御プログラムの動作は、図３のフローチャートによって示される。

まず、ＥＰ用ロジック電源オン処理（図３のステップＳ３０１）と、ＥＰ駆動電源オン処理（図３のステップＳ３０２）が実行される。
ステップＳ３０１及びＳ３０２において、ＥＰコントローラ２０１は、充放電制御回路１１１からの充電監視信号２１４によって、第２のバッテリ１１２の充電量が充分であるか否かを判定する。

第２のバッテリ１１２の充電量が充分でない場合には、ＥＰコントローラ２０１は、入力電源切替え信号２０７によって、充電制御回路１０１に以下の制御を行わせる。即ち、充電制御回路１０１は、ＡＣアダプタ電源２２２又はＵＳＢ電源２２３の入力がある場合、第１のバッテリ１０２へ充電を実行すると同時に、ダイオード２１８を介して、ロジック電源ＩＣ２２１及び昇圧回路１０３への駆動電源２２０の電力供給を行う。また、充電制御回路１０１は、ＡＣアダプタ電源２２２及びＵＳＢ電源２２３の入力が共にない場合、第１のバッテリ１０２から第１バッテリ電力供給ライン２１６を介して電力供給を受け、ダイオード２１８を介して、ロジック電源ＩＣ２２１及び昇圧回路１０３へ駆動電源２２０の電力供給を行う。

ＡＣアダプタ電源２２２及びＵＳＢ電源２２３の電圧はプラス５ボルトである。第１のバッテリ１０２から第１バッテリ電力供給ライン２１６に供給される電圧は、プラス３．６から４．２ボルトである。駆動電源２２０の電圧はプラス３．６から４．２ボルトである。

第２のバッテリ１１２の充電量が充分である場合には、ＥＰコントローラ２０１は、入力電源切替え信号２０７によって、充電制御回路１０１に以下の制御を行わせる。即ち、充電制御回路１０１は、充放電制御回路１１１及び第２バッテリ電力供給ライン２１７を介して第２のバッテリ１１２からの電力供給を受け、ダイオード２１９を介して、ロジック電源ＩＣ２２１及び昇圧回路１０３へ駆動電源２２０の電力供給を行う。

なお、ダイオード２１９は、第１のバッテリ１０２側から駆動電源２２０が供給されているときに、その電力が第２のバッテリ１１２側に逆流することを防止し、ダイオード２１８は、第２のバッテリ１１２側から駆動電源２２０が供給されているときに、その電力が第１のバッテリ１０２側に逆流することを防止するために接続されている。

ステップＳ３０１では、充電制御回路１０１からの駆動電源２２０の供給を受けてロジック電源ＩＣ２２１がオンする。ロジック電源ＩＣ２２１は、駆動電源２２０から、プラス１．８から３．３ボルト等のロジック電源電圧ＶＣＣを生成し、システム内の各制御回路部への出力を開始する（図４（ａ）のタイミングｔ１）。この結果、各制御回路部の動作が可能な状態になる。

ステップＳ３０２では、ＥＰコントローラ２０１からの昇圧制御信号２０８によって、昇圧回路１０３がオンする。この結果、昇圧回路１０３が、充電制御回路１０１から供給されるプラス３．６から４．２ボルトの駆動電源２２０を、例えばプラス４０ボルト程度の昇圧電圧ＶＤＤＨに昇圧して出力する動作を開始する（図４（ｂ）のタイミングｔ２）。

その後、昇圧電圧ＶＤＤＨが設定した高電圧で安定するまでのタイミングが待機される（図３のステップＳ３０３の判定処理の繰返し）（図４（ｂ）の期間Ｔ１）。これは、ＥＰコントローラ２０１が予め設定された期間Ｔ１をカウントする構成でもよいし、ＥＰコントローラ２０１が昇圧電圧ＶＤＤＨの電圧値を監視する構成でもよい。

昇圧電圧ＶＤＤＨが安定した後、パネルリセットスタート処理が実行される（図３のステップＳ３０４）。
ステップＳ３０４ではまず、ＥＰコントローラ２０１からゲート端子に印加されるスイッチ制御信号２１２によってＦＥＴスイッチ１０５がオンとなり、一方、ＥＰコントローラ２０１からゲート端子に印加されるスイッチ制御信号２１３によってＦＥＴスイッチ１１０がオフとなる。更に、ＥＰコントローラ２０１からの電圧制御信号２０９によって、分圧・電圧設定回路１０６が、昇圧電圧ＶＤＤＨを始めとしてＣＯＭ−ＤＶ１０７及びＳＥＧ−ＤＶ１０８を駆動するために必要な各種電圧信号（図２中のＶＤＤＨ、Ｖ２１Ｃ、Ｖ３４Ｃ、Ｖ５として示される信号）の出力を開始する。

次に、ステップＳ３０４で、ＥＰコントローラ２０１からのＤＶ制御信号２１０、２１１によって、ＥＰパネル１０９上の書換対象となる描画領域の全域において、ＣＯＭ−ＤＶ１０７で複数ラインが選択され、ＳＥＧ−ＤＶ１０８から選択電圧が印加される。この状態が、図４（ｂ）の期間Ｔ２（数ミリ秒から数百ミリ秒）の間継続されることにより、ＥＰパネル１０９の書換対象となる描画領域の全域が、透過状態になる。

図４の期間Ｔ２の終了後、パネルリセットストップ処理として、上述の電圧印加動作終了する（図３のステップＳ３０５）。
次に、インターバル期間制御処理が実行される（図３のステップＳ３０６）（図４（ｂ）の期間Ｔ３）。ステップＳ３０６では、ＥＰパネル１０９への印可電圧が除去されることによりＥＰパネル１０９がプレーナ状態とされる。また、ＥＰコントローラ２０１からの昇圧制御信号２０８によって、昇圧回路１０３が生成する昇圧電圧ＶＤＤＨの電圧値が、リセット電圧（プラス３８から４０ボルト程度）から描画電圧（プラス２４ボルト程度）に移行される（図４（ｂ）の期間Ｔ３′）。

上述のインターバル期間（図４（ｂ）の期間Ｔ３）の後、描画スタート処理が実行される（図３のステップＳ３０７）。ステップＳ３０７では、ＣＯＭ−ＤＶ１０７にてＥＰパネル１０９上の書換対象となる描画領域の最初の水平ラインが選択され、ＳＥＧ−ＤＶ１０８にてＥＰパネル１０９で選択された垂直ラインへ選択又は非選択電圧が印可される。これにより、ＥＰパネル１０９の該当するピクセルの状態が決定されそのピクセルの描画が行われる。

その後、書換対象となる描画領域の全ての水平ラインの選択が終了したか否かが判定される（図３のステップＳ３０８）。
全ての水平ラインの選択が終了していなければ、ＣＯＭ−ＤＶ１０７にてＥＰパネル１０９上の書換対象となる描画領域の次の水平ラインが選択され（図３のステップＳ３０８の判定がＮＯ→ステップＳ３０９）、上述のステップＳ３０７の描画処理が繰り返される（図３のステップＳ３０９→Ｓ３０７）。

全ての水平ラインの選択が終了したならば、描画ストップ処理として書換対象となる描画領域の描画処理が終了する（図３のステップＳ３０８→Ｓ３１０）。
以上の図３のステップＳ３０７からＳ３１０までの処理は、ＥＰコントローラ２０１からＣＯＭ−ＤＶ１０７及びＳＥＧ−ＤＶ１０８に出力されるＤＶ制御信号２１０及び２１１によって制御される。この期間の動作は、図４の期間Ｔ４で実行される。

上述の描画処理の終了後、ＥＰ駆動電源オフ処理が実行される（図３のステップＳ３１１）（図４（ｂ）のタイミングｔ３）。
ステップＳ３１１では、ＥＰコントローラ２０１からの昇圧制御信号２０８及び電圧制御信号２０９によって昇圧回路１０３及び分圧・電圧設定回路１０６がオフされる。

また、ステップＳ３１１では、ＥＰコントローラ２０１からゲート端子に印加されるスイッチ制御信号２１２によってＦＥＴスイッチ１０５がオフとなり、一方、ＥＰコントローラ２０１からゲート端子に印加されるスイッチ制御信号２１３によってＦＥＴスイッチ１１０がオンとなる。

この結果、ステップＳ３１１では、電源平滑コンデンサ１０４に蓄積された電荷が、ＦＥＴスイッチ１１０を介して充放電制御回路１１１に入力される。充放電制御回路１１１は、電源平滑コンデンサ１０４の電荷を放電させながら、第２のバッテリ１１２に充電する。この動作は、図４の期間Ｔ５で実行される。

最後に、ＥＰ用ロジック電源オフ処理が実行される（図３のステップＳ３１２）。ステップＳ３１２では、充電制御回路１０１からの駆動電源２２０の出力がストップされることにより、ロジック電源ＩＣ２２１によるロジック電源電圧ＶＣＣのシステム内各制御回路部への出力がストップされる（図４（ａ）のタイミングｔ４）。

以上の動作により、再度の画面書換要求信号２０６が発生するまで、システムは電力消費が最小の待機状態となる。
以上の第２の実施形態の動作において、電源平滑コンデンサ１０４から第２のバッテリ１１２への電力回収動作は、リセット動作に続く描画動作後に実行される。ここで、描画動作がなくリセット動作だけが実行される場合には、リセット動作の後に、電源平滑コンデンサ１０４から第２のバッテリ１１２への電力回収動作が実行されるように制御される。

以上の第１又は第２の実施形態の具体的な電力回収効果について以下に説明する。
まず、ＥＰパネル１０９のリセット時の回収電力は、以下の例のように計算できる。

・電源平滑コンデンサ１０４の容量Ｃ：４７μＦ（マイクロファラッド）
・コンデンサ電圧Ｖc ：例えば３８ボルト（＝昇圧電圧ＶＤＤＨ）
・コンデンサ電荷Ｑ＝コンデンサ容量Ｃ×コンデンサ電圧Vc
＝４７μＦ×３８ボルト＝１７８６μＣ
・第２のバッテリ１１２の電圧Ｖ＝４．２ボルト
・１回のリセットでの第２のバッテリ１１２の充電量Ｗ
＝（１／２）×Ｑ×Ｖ²
＝０．５×１７８６×（４．２×４．２）
＝１５７５２．５２μＷｓ＝１５．７５２ｍＷｓ（ミリワット秒）

一方、ＥＰパネル１０９のリセット時の必要電力は、以下の例のように計算できる。

５００ｍＡ×４．２ボルト×０．２秒＝４２０ｍＷｓ

従って、

４２０ｍＷｓ／１５．７５２ｍＷｓ＝２６．６６回

即ち、２７回のリセットで、１回分のリセットに必要な電荷を蓄えることができる。これは言い換えれば、

１５．７５２／４２０×１００＝３．７５％

即ち、描画動作のうち３．７５％は、新たな電力供給なしで実行が可能となる。

このようにして、第１又は第２の実施形態によれば、ＥＰパネル１０９等の液晶表示素子に供給される電力を有効に回収することが可能となる。そして、第２のバッテリ１１２の充電量が電力供給に充分な量になっているときには、充電制御回路１０１から昇圧回路１０３に供給される電力が、ＡＣアダプタ電源１１３又は第１のバッテリ１０２の電力から第２のバッテリ１１２の電力に切り替えられる。この結果、回収電力の再利用が可能となる。この効果は、例えば手持ち型の携帯情報端末など、バッテリ駆動をメインとして使用する装置では特に有効である。

また、図２の２００として示される充放電回路構成により、電源平滑コンデンサ１０４について、自然放電よりも短時間で設定電圧に到達させることが可能となる。また，補助的に昇圧を行うことにより昇圧にかかる時間を短縮することもできる。これらにより、メモリ性を有する液晶表示システムの描画性能を向上させることが可能となる。

上述の第１又は第２の実施形態では、昇圧回路１０３の直後に接続される電源平滑コンデンサ１０４に蓄積された電荷が第２のバッテリ１１２に回収される。これに対して、分圧・電圧設定回路１０６から出力される各種電圧信号（図２のＶＤＤＨ、Ｖ２１Ｃ、Ｖ３４Ｃ、Ｖ５等）についても、平滑コンデンサを各々接続してリセット終了時（描画動作がない場合）又は描画動作終了時に各々に蓄積された電荷を第２のバッテリ１１２に回収する構成が実現されてもよい。この構成により、更に省電力化を実現することができる。

Claims

装置内部の第１のバッテリ又は装置外部から入力される外部電源から駆動電源を生成し、該駆動電源の電圧を昇圧して昇圧電圧を生成し、該昇圧電圧を電源平滑コンデンサを介してメモリ性を有する液晶表示素子のドライバ回路に供給することにより、該液晶表示素子を駆動する駆動回路において、
前記液晶表示素子のリセット時又は描画時にオン、前記電源平滑コンデンサに蓄積された電荷を放電すべき期間でオフとなって、前記昇圧電圧を前記ドライバ回路に供給する第１のスイッチ回路と、
装置内部に搭載される第２のバッテリと、
前記電源平滑コンデンサに蓄積された電荷を放電すべき期間でオン、前記液晶表示素子のリセット時又は描画時にオフとなる第２のスイッチ回路と、
前記第２のスイッチ回路がオンの期間で、前記電源平滑コンデンサに蓄積された電荷を放電させながら、前記第２のバッテリに回収する充放電制御回路と、
を備えることを特徴とするメモリ性液晶の駆動回路。
前記充放電制御回路は、前記第２のスイッチ回路がオフの期間で、前記第２のバッテリの充電量が所定量以上である場合に、前記第２のバッテリに充電されている電力を前記駆動電源に供給する、
ことを特徴とする請求項１に記載のメモリ性液晶の駆動回路。
前記液晶表示素子は、電子ペーパー表示装置に使用される液晶表示パネルである、
ことを特徴とする請求項１に記載のメモリ性液晶の駆動回路。