JPH05316446A - 階調補正装置 - Google Patents
階調補正装置Info
- Publication number
- JPH05316446A JPH05316446A JP4115697A JP11569792A JPH05316446A JP H05316446 A JPH05316446 A JP H05316446A JP 4115697 A JP4115697 A JP 4115697A JP 11569792 A JP11569792 A JP 11569792A JP H05316446 A JPH05316446 A JP H05316446A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- parent
- screen
- histogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 29
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000001186 cumulative effect Effects 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 239000000470 constituent Substances 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 本発明は、入力映像信号の階調を、入力画像
の特徴をとらまえて自動的に最適な画像に調整する階調
補正装置に関するもので、親子２画面表示の場合でも、
子画面の見易い階調補正装置を提供すること。 【構成】 タイミング発生回路１と、ヒストグラムメモ
リ２と、ルックアップテーブル演算回路３と、ルックア
ップテーブルメモリ４と、遅延回路５と、加算器６と、
ＡＮＤ回路７，８とから構成された回路により、親画面
と子画面の合成画面表示の場合、子画面に同期して出力
される親子画面切替信号を用いて、子画面の部分では階
調のヒストグラムをとらないようにし、子画面の部分に
は補正をしない。
の特徴をとらまえて自動的に最適な画像に調整する階調
補正装置に関するもので、親子２画面表示の場合でも、
子画面の見易い階調補正装置を提供すること。 【構成】 タイミング発生回路１と、ヒストグラムメモ
リ２と、ルックアップテーブル演算回路３と、ルックア
ップテーブルメモリ４と、遅延回路５と、加算器６と、
ＡＮＤ回路７，８とから構成された回路により、親画面
と子画面の合成画面表示の場合、子画面に同期して出力
される親子画面切替信号を用いて、子画面の部分では階
調のヒストグラムをとらないようにし、子画面の部分に
は補正をしない。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機、
ビデオテープレコーダやビデオプロジェクタの映像信号
の階調を、入力画像の特長をとらまえて自動的に最適な
画像に調整する階調補正装置に関する。
ビデオテープレコーダやビデオプロジェクタの映像信号
の階調を、入力画像の特長をとらまえて自動的に最適な
画像に調整する階調補正装置に関する。
【０００２】
【従来の技術】近年、テレビジョン受像機の高画質化の
傾向が強まっており、入力画像の特徴によって自動的に
最適な階調を得ることのできる階調補正装置が重要視さ
れている。
傾向が強まっており、入力画像の特徴によって自動的に
最適な階調を得ることのできる階調補正装置が重要視さ
れている。
【０００３】以下、図５〜図７を用いて従来の階調補正
装置を説明する。図５は従来の階調補正装置の構成を示
すブロック図である。図５において、１は水平同期信号
と垂直同期信号から、画面上のヒストグラムをとる範囲
を決めるウインドウパルスを発生するタイミング発生回
路、２はタイミング発生回路１で決めた範囲の映像入力
信号の輝度分布をとるヒストグラムメモリ、３は２で得
られたヒストグラムの累積加算を行ない、その最大累積
度数が出力輝度信号の最大値になるように各データを正
規化するルックアップテーブル演算回路、４はルックア
ップテーブル演算回路３により正規化されたデータを記
憶し、映像入力信号の輝度レベルに応じた補正信号を読
み出させるルックアップテーブルメモリ、５は映像入力
信号を遅延させる遅延回路、６は遅延回路５の出力にル
ックアップテーブル演算回路３で得られた補正信号を加
算する加算器である。
装置を説明する。図５は従来の階調補正装置の構成を示
すブロック図である。図５において、１は水平同期信号
と垂直同期信号から、画面上のヒストグラムをとる範囲
を決めるウインドウパルスを発生するタイミング発生回
路、２はタイミング発生回路１で決めた範囲の映像入力
信号の輝度分布をとるヒストグラムメモリ、３は２で得
られたヒストグラムの累積加算を行ない、その最大累積
度数が出力輝度信号の最大値になるように各データを正
規化するルックアップテーブル演算回路、４はルックア
ップテーブル演算回路３により正規化されたデータを記
憶し、映像入力信号の輝度レベルに応じた補正信号を読
み出させるルックアップテーブルメモリ、５は映像入力
信号を遅延させる遅延回路、６は遅延回路５の出力にル
ックアップテーブル演算回路３で得られた補正信号を加
算する加算器である。
【０００４】以上の各構成要素よりなる階調補正装置に
ついて、以下図６，図７を用いて各構成要素相互の関係
と動作について説明する。
ついて、以下図６，図７を用いて各構成要素相互の関係
と動作について説明する。
【０００５】図６はタイミング発生回路１によって得ら
れるウインドウパルスを示したものである。図６（ａ）
に示すような画面上の範囲でヒストグラムをとる場合、
図６（ｂ）のような信号が得られる。これを水平レート
に拡大したものが図６（ｃ）である。このウインドウパ
ルスがハイレベルのとき、ヒストグラムのサンプリシグ
が行われる。
れるウインドウパルスを示したものである。図６（ａ）
に示すような画面上の範囲でヒストグラムをとる場合、
図６（ｂ）のような信号が得られる。これを水平レート
に拡大したものが図６（ｃ）である。このウインドウパ
ルスがハイレベルのとき、ヒストグラムのサンプリシグ
が行われる。
【０００６】また図７は、この従来例での輝度変換の様
子をグラフで示したものである。まず入力輝度レベルを
適当な数に分割したヒストグラムをとり、図７（ａ）の
ような入力信号の輝度分布がヒストグラムメモリ２に記
憶される。このメモリの内容は一定期間ごとにクリアさ
れ、前のデータを０にする。この期間は一般に１垂直走
査期間、またはその整数倍に選ばれる。次に、ルックア
ップテーブル演算回路３がヒストグラムのデータを累積
し、その最大累積値が出力輝度レベルの最大値になるよ
うな正規化係数を計算し、この係数を累積ヒストグラム
の各データに乗算する。その結果はルックアップテーブ
ルメモリ４に記憶される。これらの様子を図７（ｂ）に
示す。ルックアップテーブルメモリ４は、入力信号の輝
度レベルによって読み出し、その出力輝度レベルのデー
タと入力輝度レベルとの差を図７（ｃ）のような補正信
号として出力する。そして遅延回路５によって遅延した
入力信号と、この補正信号とを加算器６で加算すること
によって階調補正が行われる。
子をグラフで示したものである。まず入力輝度レベルを
適当な数に分割したヒストグラムをとり、図７（ａ）の
ような入力信号の輝度分布がヒストグラムメモリ２に記
憶される。このメモリの内容は一定期間ごとにクリアさ
れ、前のデータを０にする。この期間は一般に１垂直走
査期間、またはその整数倍に選ばれる。次に、ルックア
ップテーブル演算回路３がヒストグラムのデータを累積
し、その最大累積値が出力輝度レベルの最大値になるよ
うな正規化係数を計算し、この係数を累積ヒストグラム
の各データに乗算する。その結果はルックアップテーブ
ルメモリ４に記憶される。これらの様子を図７（ｂ）に
示す。ルックアップテーブルメモリ４は、入力信号の輝
度レベルによって読み出し、その出力輝度レベルのデー
タと入力輝度レベルとの差を図７（ｃ）のような補正信
号として出力する。そして遅延回路５によって遅延した
入力信号と、この補正信号とを加算器６で加算すること
によって階調補正が行われる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、入力信号が図８（ａ）に示す２画面テ
レビで、図８（ｂ）のように親画面の信号に子画面の信
号が合成されている場合、たとえば親画面が輝度の低い
シーンで、子画面が輝度の高いシーンのときには、ヒス
トグラムの分布は図８（ｄ）のように輝度の低い方が多
くなるので、補正信号は図８（ｅ）のようになり、補正
が輝度を高くする方向に行われ、子画面では明るい画面
をさらに明るくしてしまい、子画面が見難くなるという
問題点を有していた。
ような構成では、入力信号が図８（ａ）に示す２画面テ
レビで、図８（ｂ）のように親画面の信号に子画面の信
号が合成されている場合、たとえば親画面が輝度の低い
シーンで、子画面が輝度の高いシーンのときには、ヒス
トグラムの分布は図８（ｄ）のように輝度の低い方が多
くなるので、補正信号は図８（ｅ）のようになり、補正
が輝度を高くする方向に行われ、子画面では明るい画面
をさらに明るくしてしまい、子画面が見難くなるという
問題点を有していた。
【０００８】本発明は上記課題を解決するもので、映像
入力信号が親画面に子画面が合成された信号の場合に
は、子画面に同期して出力される親子画面切替信号図８
（ｃ）を用いて子画面には階調補正をしないか、あるい
は子画面には子画面の信号に応じた補正をして子画面の
見易い階調補正装置を提供することを目的としている。
入力信号が親画面に子画面が合成された信号の場合に
は、子画面に同期して出力される親子画面切替信号図８
（ｃ）を用いて子画面には階調補正をしないか、あるい
は子画面には子画面の信号に応じた補正をして子画面の
見易い階調補正装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、第１の手段は水平同期信号および垂直同期
信号からウインドウパルスを発生するタイミング発生回
路と、そのウインドウパルスと親子画面切替信号とのＡ
ＮＤをとる第１のＡＮＤ回路と、入力信号のヒストグラ
ムをとるヒストグラムメモリと、そのヒストグラムを累
積し最大累積度数が出力輝度信号の最大値になるように
正規化するルックアップテーブル演算回路と、正規化し
たデータを記憶し補正信号を出力するルックアップテー
ブルメモリと、入力信号と親子画面切替信号とを遅延さ
せる遅延回路と、その遅延された親子画面切替信号と補
正信号とのＡＮＤをとる第２のＡＮＤ回路と、そのＡＮ
Ｄ回路の出力を遅延した入力信号に加算する加算器とで
構成したものである。
するために、第１の手段は水平同期信号および垂直同期
信号からウインドウパルスを発生するタイミング発生回
路と、そのウインドウパルスと親子画面切替信号とのＡ
ＮＤをとる第１のＡＮＤ回路と、入力信号のヒストグラ
ムをとるヒストグラムメモリと、そのヒストグラムを累
積し最大累積度数が出力輝度信号の最大値になるように
正規化するルックアップテーブル演算回路と、正規化し
たデータを記憶し補正信号を出力するルックアップテー
ブルメモリと、入力信号と親子画面切替信号とを遅延さ
せる遅延回路と、その遅延された親子画面切替信号と補
正信号とのＡＮＤをとる第２のＡＮＤ回路と、そのＡＮ
Ｄ回路の出力を遅延した入力信号に加算する加算器とで
構成したものである。
【００１０】また、第２の手段は、水平同期信号と垂直
同期信号からウインドウパルスを発生するタイミング発
生回路と、親子画面切替信号によってメモリを切替える
５連動スイッチと、入力信号の親画面と子画面のそれぞ
れ別のヒストグラムをとるヒストグラムメモリと、その
ヒストグラムを累積し最大累積度数が出力輝度信号の最
大値になるように正規化するルックアップテーブル演算
回路と、正規化したデータを親画面と子画面のそれぞれ
別に記憶し補正信号を出力するルックアップテーブルメ
モリと、入力信号を遅延させる遅延回路と、その遅延し
た入力信号に補正信号を加算する加算器とで構成したも
のである。
同期信号からウインドウパルスを発生するタイミング発
生回路と、親子画面切替信号によってメモリを切替える
５連動スイッチと、入力信号の親画面と子画面のそれぞ
れ別のヒストグラムをとるヒストグラムメモリと、その
ヒストグラムを累積し最大累積度数が出力輝度信号の最
大値になるように正規化するルックアップテーブル演算
回路と、正規化したデータを親画面と子画面のそれぞれ
別に記憶し補正信号を出力するルックアップテーブルメ
モリと、入力信号を遅延させる遅延回路と、その遅延し
た入力信号に補正信号を加算する加算器とで構成したも
のである。
【００１１】
【作用】本発明は、上記した第１の手段の構成により、
子画面の部分ではヒストグラムをとらないようにし、子
画面の部分には補正をしないようにしているので、子画
面も見易くすることができるものである。
子画面の部分ではヒストグラムをとらないようにし、子
画面の部分には補正をしないようにしているので、子画
面も見易くすることができるものである。
【００１２】また、上記した第２の手段の構成により、
子画面の部分のヒストグラムを親画面のヒストグラムと
は別にとり、子画面には子画面のシーンに応じた補正を
するようにしているので、子画面を見易くすることがで
きるものである。
子画面の部分のヒストグラムを親画面のヒストグラムと
は別にとり、子画面には子画面のシーンに応じた補正を
するようにしているので、子画面を見易くすることがで
きるものである。
【００１３】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は第１の実施例の階調補正装置
のブロック図である。図１において、１は水平同期信号
と垂直同期信号からウインドウパルスを発生するタイミ
ング発生回路である。７は前記ウインドウパルスと親子
画面切替信号とのＡＮＤをとる第１のＡＮＤ回路であ
る。２は映像入力信号の階調のヒストグラムをとるヒス
トグラムメモリである。３は前記ヒストグラムを累積
し、最大累積度数が出力輝度信号の最大値になるように
正規化するルックアップテーブル演算回路である。４は
正規化したデータを記憶し、補正信号を出力するルック
アップテーブルメモリである。５は映像入力信号と親子
画面切替信号とを遅延させる遅延回路である。８はその
遅延された親子画面切替信号とルックアップテーブルメ
モリ４の出力の補正信号とのＡＮＤをとる第２のＡＮＤ
回路である。６は第２のＡＮＤ回路の出力を遅延回路５
で遅延させた入力信号に加算する加算器である。
しながら説明する。図１は第１の実施例の階調補正装置
のブロック図である。図１において、１は水平同期信号
と垂直同期信号からウインドウパルスを発生するタイミ
ング発生回路である。７は前記ウインドウパルスと親子
画面切替信号とのＡＮＤをとる第１のＡＮＤ回路であ
る。２は映像入力信号の階調のヒストグラムをとるヒス
トグラムメモリである。３は前記ヒストグラムを累積
し、最大累積度数が出力輝度信号の最大値になるように
正規化するルックアップテーブル演算回路である。４は
正規化したデータを記憶し、補正信号を出力するルック
アップテーブルメモリである。５は映像入力信号と親子
画面切替信号とを遅延させる遅延回路である。８はその
遅延された親子画面切替信号とルックアップテーブルメ
モリ４の出力の補正信号とのＡＮＤをとる第２のＡＮＤ
回路である。６は第２のＡＮＤ回路の出力を遅延回路５
で遅延させた入力信号に加算する加算器である。
【００１４】以上のように各構成要素よりなる階調補正
装置について、以下図２を用いて各構成要素の関係と動
作について説明する。まず、図２（ｂ）に示すように、
タイミング発生回路１で従来例と同じようにウインドウ
パルスが発生され、そしてＡＮＤ回路７でそのウインド
ウパルスと親子画面切替信号とのＡＮＤをとる。これに
より、図２（ａ）のように子画面の部分を除いたヒスト
グラムを得ることができる。その後の処理は従来例と同
じように行われ、ルックアップテーブルメモリ４の出力
として補正信号が得られる。次に遅延回路５でこの処理
にかかった時間だけ入力信号と親子画面切替信号を遅延
させ、ＡＮＤ回路８で補正信号と遅延した親子画面切替
信号とのＡＮＤをとることによって、子画面の部分では
補正信号を０にする。このＡＮＤ回路８の出力と遅延し
た映像入力信号を加算器６で加算することによって親画
面は親画面のヒストグラムによって画面に応じた補正が
され、子画面はそのままの出力信号を得ることができ
る。
装置について、以下図２を用いて各構成要素の関係と動
作について説明する。まず、図２（ｂ）に示すように、
タイミング発生回路１で従来例と同じようにウインドウ
パルスが発生され、そしてＡＮＤ回路７でそのウインド
ウパルスと親子画面切替信号とのＡＮＤをとる。これに
より、図２（ａ）のように子画面の部分を除いたヒスト
グラムを得ることができる。その後の処理は従来例と同
じように行われ、ルックアップテーブルメモリ４の出力
として補正信号が得られる。次に遅延回路５でこの処理
にかかった時間だけ入力信号と親子画面切替信号を遅延
させ、ＡＮＤ回路８で補正信号と遅延した親子画面切替
信号とのＡＮＤをとることによって、子画面の部分では
補正信号を０にする。このＡＮＤ回路８の出力と遅延し
た映像入力信号を加算器６で加算することによって親画
面は親画面のヒストグラムによって画面に応じた補正が
され、子画面はそのままの出力信号を得ることができ
る。
【００１５】以上のように本実施例によれば、親画面の
階調補正に関係なく、子画面はそのまま出力されるの
で、結果として子画面の見易い階調補正を行うことがで
きる。次に、本発明の第２の実施例の階調補正装置につ
いて説明する。図３は第２の実施例の階調補正装置のブ
ロック図である。１は水平同期信号と垂直同期信号から
ウインドウパルスを発生するタイミング発生回路であ
る。９は親子画面切替信号によってメモリを切替える５
連動スイッチである。２は入力信号の親画面と子画面の
それぞれ別のヒストグラムをとるヒストグラムメモリで
ある。３はそのヒストグラムを累積し、最大累積度数が
出力輝度信号の最大値になるように正規化するルックア
ップテーブル演算回路である。４は正規化したデータを
親画面と子画面のそれぞれ別に記憶し、補正信号を出力
するルックアップテーブルメモリである。５は映像入力
信号を遅延させる遅延回路である。６はその遅延した映
像入力信号に補正信号を加算する加算器である。
階調補正に関係なく、子画面はそのまま出力されるの
で、結果として子画面の見易い階調補正を行うことがで
きる。次に、本発明の第２の実施例の階調補正装置につ
いて説明する。図３は第２の実施例の階調補正装置のブ
ロック図である。１は水平同期信号と垂直同期信号から
ウインドウパルスを発生するタイミング発生回路であ
る。９は親子画面切替信号によってメモリを切替える５
連動スイッチである。２は入力信号の親画面と子画面の
それぞれ別のヒストグラムをとるヒストグラムメモリで
ある。３はそのヒストグラムを累積し、最大累積度数が
出力輝度信号の最大値になるように正規化するルックア
ップテーブル演算回路である。４は正規化したデータを
親画面と子画面のそれぞれ別に記憶し、補正信号を出力
するルックアップテーブルメモリである。５は映像入力
信号を遅延させる遅延回路である。６はその遅延した映
像入力信号に補正信号を加算する加算器である。
【００１６】以上の各構成要素よりなる階調装置につい
て、図４を用いて各構成要素の関係と動作について説明
する。
て、図４を用いて各構成要素の関係と動作について説明
する。
【００１７】従来例と異なる点は、親子画面切替信号に
よって５連動スイッチ９が切替えられ、親画面と子画面
のそれぞれの信号に対して、ヒストグラムメモリ２とル
ックアップテーブルメモリ４が用意されていることであ
る。これにより図４に示すように親画面と子画面のそれ
ぞれのシーンに応じた補正信号が得られ、それぞれの画
面に適切な補正が行われる。
よって５連動スイッチ９が切替えられ、親画面と子画面
のそれぞれの信号に対して、ヒストグラムメモリ２とル
ックアップテーブルメモリ４が用意されていることであ
る。これにより図４に示すように親画面と子画面のそれ
ぞれのシーンに応じた補正信号が得られ、それぞれの画
面に適切な補正が行われる。
【００１８】以上のように第２の実施例によれば、親画
面の階調補正と子画面の階調補正がそれぞれのシーンに
応じて行われるので、結果として親画面も子画面も見易
い階調補正を行うことができる。
面の階調補正と子画面の階調補正がそれぞれのシーンに
応じて行われるので、結果として親画面も子画面も見易
い階調補正を行うことができる。
【００１９】
【発明の効果】以上の実施例の説明から明らかなように
本発明の第１の実施例では、２画面表示で入力信号が親
画面の信号に子画面の信号が合成されている場合には、
子画面に同期して出力される親子画面切替信号を用い
て、子画面の階調のヒストグラムが含まないようにし、
親画面のみ階調補正をし、子画面の部分には補正をしな
いことによって、子画面の階調を損わずに親画面のシー
ンに応じた階調補正をし、見易い階調の親子画面表示の
得られる階調補正装置を提供できる。
本発明の第１の実施例では、２画面表示で入力信号が親
画面の信号に子画面の信号が合成されている場合には、
子画面に同期して出力される親子画面切替信号を用い
て、子画面の階調のヒストグラムが含まないようにし、
親画面のみ階調補正をし、子画面の部分には補正をしな
いことによって、子画面の階調を損わずに親画面のシー
ンに応じた階調補正をし、見易い階調の親子画面表示の
得られる階調補正装置を提供できる。
【００２０】また、本発明の第２の実施例では２画面表
示で入力信号が親画面の信号に子画面の信号が合成され
ている場合には、子画面に同期して出力される親子画面
切替信号を用いて、子画面の階調のヒストグラムと親画
面の階調のヒストグラムを別にとり、親画面には親画面
のシーンに応じた補正を、子画面には子画面のシーンに
応じた補正をすることによって、親画面も子画面もとも
に見易い階調補正装置を提供できる。
示で入力信号が親画面の信号に子画面の信号が合成され
ている場合には、子画面に同期して出力される親子画面
切替信号を用いて、子画面の階調のヒストグラムと親画
面の階調のヒストグラムを別にとり、親画面には親画面
のシーンに応じた補正を、子画面には子画面のシーンに
応じた補正をすることによって、親画面も子画面もとも
に見易い階調補正装置を提供できる。
【図１】本発明の第１の実施例の階調補正装置のブロッ
ク図
ク図
【図２】同、ヒストグラムをとる範囲を説明する図
【図３】本発明の第２の実施例の階調補正装置のブロッ
ク図
ク図
【図４】同、階調ヒストグラム
【図５】従来の階調補正装置のブロック図
【図６】同、ヒストグラムをとる範囲を説明する図
【図７】同、階調ヒストグラム
【図８】同、２画面表示の場合の階調ヒストグラム
１ タイミング発生回路 ２ ヒストグラムメモリ ３ ルックアップテーブル演算回路 ４ ルックアップテーブルメモリ ５ 遅延回路 ６ 加算器 ７ 第１のＡＮＤ回路 ８ 第２のＡＮＤ回路
Claims (2)
- 【請求項１】 水平同期信号と垂直同期信号からウイン
ドウパルスを発生するタイミング発生回路と、前記ウイ
ンドウパルスと親子画面切替信号とのＡＮＤをとる第１
のＡＮＤ回路と、映像入力信号の階調のヒストグラムを
とるヒストグラムメモリと、前記ヒストグラムを累積
し、最大累積度数が出力輝度信号の最大値になるように
正規化するルックアップテーブル演算回路と、前記正規
化したデータを記憶し、補正信号を出力するルックアッ
プテームブメモリと、前記映像入力信号と前記親子画面
切替信号とを遅延させる遅延回路と、前記遅延された親
子画面切替信号と前記補正信号とのＡＮＤをとる第２の
ＡＮＤ回路と、前記第２のＡＮＤ回路の出力を前記遅延
した映像入力信号に加算する加算器を備えた階調補正装
置。 - 【請求項２】 水平同期信号と垂直同期信号からウイン
ドウパルスを発生するタイミング発生回路と、親子画面
切替信号によってメモリを切替える５連動スイッチと、
映像入力信号の親画面と子画面とを別個にヒストグラム
をとるヒストグラムメモリと、前記２個のヒストグラム
を別個に累積し、最大累積度数が出力輝度信号の最大値
になるように正規化するルックアップテーブル演算回路
と、前記正規化した親画面と子画面のデータを各々別に
記憶し、補正信号を出力するルックアップテーブルメモ
リと、前記入力信号を遅延させる遅延回路と、前記遅延
した入力信号に前記補正信号を加算する加算器を備えた
階調補正装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115697A JPH05316446A (ja) | 1992-05-08 | 1992-05-08 | 階調補正装置 |
| EP93107376A EP0569018B1 (en) | 1992-05-08 | 1993-05-06 | Gradation correcting apparatus |
| DE69320093T DE69320093T2 (de) | 1992-05-08 | 1993-05-06 | Gradationskorrekturvorrichtung |
| US08/059,910 US5359369A (en) | 1992-05-08 | 1993-05-10 | Gradation correcting apparatus for correcting gradation of video signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115697A JPH05316446A (ja) | 1992-05-08 | 1992-05-08 | 階調補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05316446A true JPH05316446A (ja) | 1993-11-26 |
Family
ID=14668999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4115697A Pending JPH05316446A (ja) | 1992-05-08 | 1992-05-08 | 階調補正装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5359369A (ja) |
| EP (1) | EP0569018B1 (ja) |
| JP (1) | JPH05316446A (ja) |
| DE (1) | DE69320093T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055231A (ja) * | 2007-08-24 | 2009-03-12 | Sharp Corp | 動画表示処理装置、動画データ多重化装置、動画表示方法、コンピュータプログラム及び記録媒体 |
| JP2010016555A (ja) * | 2008-07-02 | 2010-01-21 | Sharp Corp | 画像処理装置及び画像処理方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544761A (en) * | 1994-10-24 | 1996-08-13 | Zdroik; Jerome J. | Soft cranberry and undersize cranberry separator and method |
| CN1135140A (zh) * | 1995-02-27 | 1996-11-06 | 松下电器产业株式会社 | 用于多重图像显示的补偿电压发生装置及其视频显示装置 |
| JP3755921B2 (ja) * | 1996-02-29 | 2006-03-15 | 株式会社コダックデジタルプロダクトセンター | 撮像デバイスのラインノイズ除去方法及びそれを用いたラインノイズ除去装置 |
| US5936684A (en) * | 1996-10-29 | 1999-08-10 | Seiko Epson Corporation | Image processing method and image processing apparatus |
| US6809776B1 (en) | 1997-04-23 | 2004-10-26 | Thomson Licensing S.A. | Control of video level by region and content of information displayed |
| EP0978197B1 (en) * | 1997-04-23 | 2004-10-06 | Thomson Consumer Electronics, Inc. | Control of video level by region and content of information displayed |
| US6243141B1 (en) * | 1997-05-06 | 2001-06-05 | Matsushita Electric Industrial Co., Ltd. | Video signal processing device |
| EP1164784A1 (en) | 2000-06-13 | 2001-12-19 | Koninklijke Philips Electronics N.V. | Preventing doming phenomena |
| JP4155723B2 (ja) * | 2001-04-16 | 2008-09-24 | 富士フイルム株式会社 | 画像管理システム及び画像管理方法、並びに画像表示装置 |
| JP2004032551A (ja) * | 2002-06-27 | 2004-01-29 | Seiko Epson Corp | 画像処理方法、画像処理装置及びプロジェクタ |
| TWI289291B (en) * | 2003-04-29 | 2007-11-01 | Sunplus Technology Co Ltd | Sub-screen image decoder |
| US20050172182A1 (en) * | 2004-01-15 | 2005-08-04 | Elias Gedamu | Optimal operational voltage identification for a processor design |
| JP4078649B2 (ja) * | 2004-01-28 | 2008-04-23 | 日本ビクター株式会社 | 映像信号処理装置及び方法 |
| US8285041B2 (en) * | 2004-09-14 | 2012-10-09 | Olympus Corporation | Image processing apparatus, image recording apparatus, and image processing method |
| JP2007067571A (ja) * | 2005-08-29 | 2007-03-15 | Fujitsu Ltd | 画像処理装置 |
| US7474415B2 (en) * | 2006-09-13 | 2009-01-06 | Chung Shan Institute Of Science And Technology, Armaments Bureau, M.N.D. | Measurement method of three-dimensional profiles and reconstruction system thereof using subpixel localization with color gratings and picture-in-picture switching on single display |
| AU2007325737B2 (en) * | 2006-11-27 | 2011-02-10 | Dolby Laboratories Licensing Corporation | Apparatus and methods for boosting dynamic range in digital images |
| US20090135449A1 (en) * | 2007-11-27 | 2009-05-28 | Kabushiki Kaisha Toshiba | Image forming apparatus |
| JP5561524B2 (ja) * | 2010-03-19 | 2014-07-30 | ソニー株式会社 | 画像処理装置および方法、並びにプログラム |
| JP5637383B2 (ja) * | 2010-12-15 | 2014-12-10 | ソニー株式会社 | 画像処理装置、画像処理方法、およびプログラム |
| JP2013041400A (ja) * | 2011-08-15 | 2013-02-28 | Sony Corp | 画像処理装置、画像処理方法、およびプログラム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676691A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Television receiver with plurality of screen display |
| US4578698A (en) * | 1982-06-18 | 1986-03-25 | Matsushita Electric Industrial Co., Ltd. | Multiple display control apparatus for a television receiver |
| FI842333A (fi) * | 1984-06-08 | 1985-12-09 | Valtion Teknillinen Tutkimuskeskus | Foerfarande foer identifiering av de mest foeraendrade bildomraodena i levande videosignal. |
| EP0258740B1 (en) * | 1986-09-02 | 1995-07-19 | Fuji Photo Film Co., Ltd. | Method of and apparatus for processing an image with gradation correction of video signal |
| US4947253A (en) * | 1989-04-18 | 1990-08-07 | Rca Licensing Corporation | Brightness modulator for closed loop compensation of black level |
| JPH03235585A (ja) * | 1990-02-13 | 1991-10-21 | Sharp Corp | ２画面表示装置 |
| JPH03263984A (ja) * | 1990-03-14 | 1991-11-25 | Matsushita Electric Ind Co Ltd | 映像処理装置 |
| JP2680731B2 (ja) * | 1990-09-18 | 1997-11-19 | 三洋電機株式会社 | ２画面テレビジョン受像機 |
| JPH04271669A (ja) * | 1991-02-27 | 1992-09-28 | Matsushita Electric Ind Co Ltd | 階調補正装置 |
| JPH0799862B2 (ja) * | 1991-03-22 | 1995-10-25 | 松下電器産業株式会社 | 階調補正装置 |
-
1992
- 1992-05-08 JP JP4115697A patent/JPH05316446A/ja active Pending
-
1993
- 1993-05-06 DE DE69320093T patent/DE69320093T2/de not_active Expired - Fee Related
- 1993-05-06 EP EP93107376A patent/EP0569018B1/en not_active Expired - Lifetime
- 1993-05-10 US US08/059,910 patent/US5359369A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055231A (ja) * | 2007-08-24 | 2009-03-12 | Sharp Corp | 動画表示処理装置、動画データ多重化装置、動画表示方法、コンピュータプログラム及び記録媒体 |
| JP2010016555A (ja) * | 2008-07-02 | 2010-01-21 | Sharp Corp | 画像処理装置及び画像処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0569018A1 (en) | 1993-11-10 |
| EP0569018B1 (en) | 1998-08-05 |
| DE69320093D1 (de) | 1998-09-10 |
| DE69320093T2 (de) | 1998-12-10 |
| US5359369A (en) | 1994-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05316446A (ja) | 階調補正装置 | |
| EP1566964A1 (en) | Image reproducing apparatus and image reproducing method | |
| JP2003345315A (ja) | 信号処理部及び液晶表示装置 | |
| US8593575B2 (en) | Video display apparatus for shortened-delay processing of a video signal and video processing method | |
| US8284324B2 (en) | Video display apparatus and video processing method | |
| JP3847826B2 (ja) | 字幕データ表示制御装置 | |
| JPH06169437A (ja) | テレビジョン受像機 | |
| JPH0477513B2 (ja) | ||
| JP2004194311A (ja) | 映像再生装置及び映像再生方法 | |
| EP0480910A2 (en) | Image displaying system | |
| US6195087B1 (en) | Method and device for preventing the jumping phenomenon of an OSD display region on a monitor screen | |
| JP2969408B2 (ja) | 映像表示装置 | |
| JPH11313244A (ja) | ビデオカメラ装置 | |
| JP2010154132A (ja) | ガンマ補正回路およびガンマ補正方法 | |
| JPH08149387A (ja) | 動き情報表示装置 | |
| JPH0723284A (ja) | 自動画質調整装置 | |
| JP2002305670A (ja) | デジタル・ビデオフレームを構成する装置 | |
| JPS5985185A (ja) | テレビジヨン受信装置 | |
| JP2773848B2 (ja) | テレビジョン信号方式 | |
| JPH0622238A (ja) | テレビジョン受像機子画面用ピーク補正回路 | |
| JPH0544872B2 (ja) | ||
| JP2000267619A (ja) | 撮像カメラ付き液晶プロジェクタ装置 | |
| JPH0397384A (ja) | テレビジョン信号の形成方式 | |
| JPS6216695A (ja) | 色差線順次映像信号の信号補間装置 | |
| JPH0482386A (ja) | テレビジョン受像機 |