JPH11186899A - クロック発生回路及びクロック発生方法 - Google Patents

クロック発生回路及びクロック発生方法

Info

Publication number
JPH11186899A
JPH11186899A JP9355819A JP35581997A JPH11186899A JP H11186899 A JPH11186899 A JP H11186899A JP 9355819 A JP9355819 A JP 9355819A JP 35581997 A JP35581997 A JP 35581997A JP H11186899 A JPH11186899 A JP H11186899A
Authority
JP
Japan
Prior art keywords
count
signal
clock
oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9355819A
Other languages
English (en)
Inventor
Hiyou Kan
冰 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP9355819A priority Critical patent/JPH11186899A/ja
Publication of JPH11186899A publication Critical patent/JPH11186899A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 1種類の周波数で発振される信号をもとに、
コストの増大や、回路の著しい複雑化及び大型化をする
ことなく、容易に複数の周波数のクロック信号を発生す
ることが可能なクロック信号発生回路を提供する。 【解決手段】 所定の周波数で信号を出力する発振器2
と、この発振器2から出力される原振クロック2aに同
期してカウントを実行し、このカウント値がロード値信
号5aによって指定されたカウント数に達するとキャリ
ー信号4aを出力する可変カウンタ4と、可変カウンタ
4にカウント数を指示し、キャリー信号4aが指定され
たカウント数に対応する回数だけ出力されると、可変カ
ウンタ4に対して新たなカウント数を順次指定するロー
ド値変化タイミング生成部3及びロード値制御部5とを
備えるクロック発生回路。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発振器によって発
生する信号をもとにしてクロック信号を発生するクロッ
ク発生回路に係り、詳細には、共通の発振器から出力さ
れる信号から異なる周波数のクロック信号を発生するク
ロック信号発生回路に関する。
【0002】
【従来の技術】一般に、所望のクロック信号を得るため
のクロック信号発生装置は、水晶発振器等によって得ら
れる原振をもとに、カウンタを用いて原振の1/n(n
は整数)の周波数のクロック信号を出力している。
【0003】図3には、従来用いられているクロック発
生装置におけるクロック発生回路の一例を示す。この図
3に示すクロック発生回路は、発振器11と、1/k
(kは整数)分周回路12によって構成される。
【0004】発振器11は、LHz(ヘルツ)の信号11
aを発振する水晶発振器である。1/k分周回路12
は、カウンタを含んで構成され、発振器11から入力さ
れる信号11aがクロック入力として入力されると、こ
の信号11aに同期してカウントを実行し、カウント値
が所定の計数値kに達すると、クロック信号12aを出
力する。
【0005】ここで出力されたクロック信号12aは、
LHzの信号11aがk回出力される毎に1回出力される
ので、クロック信号12aの周波数はL/kHzとなる。
【0006】
【発明が解決しようとする課題】上述のように、従来の
クロック発生回路は、発振器が出力する信号の1/n
(nは整数)の周波数のクロック信号を出力するもので
あり、言い換えれば、所望のクロック信号の整数倍の周
波数で発振する発振器を用いる必要があった。
【0007】例えば、64 kHz(キロヘルツ)のクロッ
ク信号を得るためのクロック発生回路においては、1
8.432 MHz(メガヘルツ)の発振器を使用すること
ができる。しかし、18432は56の倍数ではないの
で(18432÷56=329.1428……)、1
8.432 MHzの発振器を用いて56 KHzのクロック信
号を得ることはできなかった。
【0008】そこで、2種類の異なる周波数のクロック
信号を得るためには、異なる周波数で発振を行う2種類
の発振器を利用する方法が考えられる。しかし、2種類
の発振器を利用すればより大きなスペースが必要にな
り、回路構成も複雑なものとなる。例えば薄型、或いは
小型の電子機器には、省スペース化を妨げてしまうた
め、適用することが難しかった。また、回路構成の複雑
化によって、コストが高くなるという問題があった。
【0009】そこで、1個の発振器から2種類の周波数
のクロック信号を得る方法が考えられる。前述のよう
に、異なる2つの周波数pHzとqHzのクロック信号を得
る場合には、使用できる発振器はpとqとの公倍数であ
る周波数で発振するものでなければならない。56 kHz
と64 kHzのクロック信号を得る場合を例に挙げれば、
56 MHzの発振器を用いて、1/1000の分周回路
と、1/875分周回路を用いることによって、56 k
Hzと64 kHzのクロック信号を得る方法が考えられる。
【0010】しかし、上記のように、所望のクロック周
波数の公倍数に該当する周波数で発振する発振器を利用
すると、場合によっては非常に周波数の高い発振器を用
いることになり、コストの増大を招くという問題があっ
た。また、あまりに周波数が高い発振器による信号を分
周する分周回路をディジタル回路に適用することは難し
く、高度な技術が要求されるため、コストが更に増大
し、生産効率が低下する恐れがあるという問題があっ
た。
【0011】本発明は、上記問題点を解決するため、1
種類の周波数で発振される信号をもとに、コストの増大
や、回路の著しい複雑化及び大型化をすることなく、容
易に複数の周波数のクロック信号を発生することが可能
なクロック信号発生回路を提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、所定の周波数で信号を出力
する発振器と、この発振器から出力される前記信号に同
期してカウントを実行し、このカウント値が予め指定さ
れた指定カウント数に達するとクロック信号を出力する
カウント手段と、を備えるクロック発生回路において、
複数の前記指定カウント数と、これら複数の前記指定カ
ウント数にそれぞれ対応する複数の所定回数とを記憶す
る記憶手段と、前記カウント手段に前記指定カウント数
を指示し、前記クロック信号が前記指定カウント数に対
応する前記所定回数出力されると、前記カウント手段に
対して新たな前記指定カウント数を順次指定する指定手
段と、を備えることを特徴としている。
【0013】この請求項1記載の発明によれば、所定の
周波数で信号を出力する発振器と、この発振器から出力
される信号に同期してカウントを実行し、このカウント
値が予め指定された指定カウント数に達するとクロック
信号を出力するカウント手段とを備えるクロック発生回
路において、記憶手段により、複数の指定カウント数
と、これら複数の指定カウント数にそれぞれ対応する複
数の所定回数とを記憶し、指定手段により、カウント手
段に指定カウント数を指示し、クロック信号が、指定カ
ウント数に対応する所定回数出力されると、カウント手
段に対して新たな前記指定カウント数を順次指定する。
【0014】従って、複数のカウント値までのカウント
を実行させ、このカウントを、さらに各カウント値に対
応する回数実行させるので、発振器の約数に該当しない
周波数のクロック信号を得ることができる。即ち、例え
ば、18.432 MHzの発振器によって出力される信号
に基づいて、カウント値「336」までのカウントを4
回行い、その後カウント値「320」までのカウントを
3回行った各カウントが終了する毎にクロック信号を出
力する。一連の7回のクロック信号は8 kHzで繰り返さ
れるので(7回のカウントにかかる時間は、発振器の出
力の2304回分に相当し、125μs(マイクロ秒)
である)、8 kHz×7回=56 kHzのクロック信号を得
ることができる。
【0015】つまり、発振器の周波数の約数でない(発
振器の周波数を除算しても整数の商を得ることができな
い)数の周波数のクロック信号について、複数のカウン
ト数までのカウントを組合せて、それぞれ異なる回数
(上記の例では4回と3回)行うことによって、単位時
間当たりの出力回数が所望の周波数と等しいクロック信
号を得ることができる。これによって、回路の複雑化や
大型化を避け、例えば1個の発振器から2種類のクロッ
ク信号を容易に得ることができる。また、発振器の周波
数の約数である周波数のクロック信号を得る場合におい
ても、適当な分周器が高価である場合等には、他の分周
器を用いて所望のクロック信号を得ることができる。
【0016】請求項2記載の発明は、請求項1記載のク
ロック発生回路において、前記指定手段は、前記発振器
から出力される前記信号に同期してカウントを行うこと
が可能であって、前記カウント手段がカウントを開始す
るとともにカウントを開始し、前記カウント手段が前記
指定カウント数までのカウントを前記所定の回数実行し
た場合に相当するカウント値までのカウントを行うこと
によって、前記クロック信号が所定の回数出力されたこ
とを検知すること、を特徴としている。
【0017】この請求項2記載の発明によれば、請求項
1記載のクロック発生回路において、指定手段は、発振
器から出力される信号に同期してカウントを行うことが
可能であって、カウント手段がカウントを開始するとと
もにカウントを開始し、カウント手段が指定カウント数
までのカウントを所定の回数実行した場合に相当するカ
ウント値までのカウントを行うことによって、クロック
信号が所定の回数出力されたことを検知する。
【0018】従って、請求項1記載のクロック発生回路
において、カウント手段と指定手段とをともに発振器か
ら出力される信号に同期させることによって、カウント
手段から入力される信号を毎回検知する必要がないの
で、回路の単純化によるコストダウン等を図ることがで
きる。
【0019】請求項3記載の発明は、所定の周波数で信
号を出力する発振器と、この発振器から出力される前記
信号に同期してカウントを実行し、このカウント値が予
め指定された指定カウント数に達するとクロック信号を
出力するカウント手段と、を備えるクロック発生回路に
おけるクロック発生方法において、複数の前記指定カウ
ント数と、これら複数の前記指定カウント数にそれぞれ
対応する複数の所定回数とを記憶し、前記カウント手段
に前記指定カウント数を指示し、前記クロック信号が前
記指定カウント数に対応する前記所定回数出力される
と、前記カウント手段に対して新たな前記指定カウント
数を順次指定すること、を特徴としている。
【0020】この請求項3記載の発明によれば、所定の
周波数で信号を出力する発振器と、この発振器から出力
される信号に同期してカウントを実行し、このカウント
値が予め指定された指定カウント数に達するとクロック
信号を出力するカウント手段とを備えるクロック発生回
路におけるクロック発生方法において、複数の指定カウ
ント数と、これら複数の指定カウント数にそれぞれ対応
する複数の所定回数とを記憶し、カウント手段に指定カ
ウント数を指示し、クロック信号が、指定カウント数に
対応する所定回数出力されると、カウント手段に対して
新たな指定カウント数を順次指定する。
【0021】従って、発振器の周波数の約数でない周波
数(発振器の周波数を除算した際に整数の商が得られな
い数)のクロック信号を得ることが可能であり、回路の
複雑化を避け、コストダウンを図ることができる。
【0022】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図1及び図2の図面を参照しながら説明する。
【0023】図1は、本発明の実施の形態としてのクロ
ック発生回路1の概略構成を示すブロック図である。同
図に示すように、クロック発生回路1は、発振器2と、
ロード値変化タイミング生成部3と、可変カウンタ4
と、ロード値制御部5とによって構成される。
【0024】発振器2は、原振クロック2aを生成し
て、ロード値変化タイミング生成部3及び可変カウンタ
4のクロック入力に対して出力する、例えば水晶発振器
等の発振器である。なお、本実施の形態においては、こ
の発振器2は18.432 MHzの周波数で原振クロック
2aを出力するものであると仮定する。
【0025】ロード値変化タイミング生成部3は、発振
器2からクロック入力端子に入力される原振クロック2
aに同期してカウントを実行し、このカウント値に基づ
いて、可変カウンタ4に対して指示すべきロード値を判
断し、この判断の結果を、ロード値制御部5に対してロ
ード値タイミング3aとして出力する。
【0026】本実施の形態においては、可変カウンタ4
によって56 kHzのキャリー信号4aを出力させるた
め、このロード値変化タイミング生成部3は、原振クロ
ック2aをカウントしたカウント値が「1344(33
6×4)」に達するまではロード値タイミング3aの出
力を“Lo”レベルとして、カウント値が「1344」に
達するとロード値タイミング3aの出力を“Hi”レベル
に切り替えて、カウントを再開する。そして、カウント
値が「960(320×3)」に達すると、ロード値タ
イミング3aの出力を再び“Lo”に切り替える。
【0027】ロード値制御部5は、ロード値変化タイミ
ング生成部3から入力されるロード値タイミング3aを
検知して、このロード値タイミング3aが“Lo”レベル
である場合にはカウント値「336」を指示するロード
値信号5aを可変カウンタ4に対して出力し、ロード値
タイミング3aが“Hi”レベルである場合には、可変カ
ウンタ4に対してカウント値「320」を指示するロー
ド値信号5aを出力する。
【0028】可変カウンタ4は、発振器2からクロック
入力端子に入力される原振クロック2aに同期してカウ
ントを行い、所定のカウント値に達するとキャリー信号
4aを出力するカウンタである。ここで、所定のカウン
ト値とは、ロード値制御部5からロード値入力端子に入
力されるロード値信号5aによって指示されるカウント
値「336」或いは「320」である。
【0029】この所定のカウント値までのカウントが実
行されて出力されるキャリー信号4aは、再度可変カウ
ンタ4のロード入力端子に入力され、可変カウンタ4
は、この入力によって、ロード値制御部5から入力され
るロード値信号5aによって指示される新たなカウント
値を読み込んでカウントを行う。
【0030】図2は、図1に示すクロック発生回路1の
各部の動作を示すタイミングチャートである。
【0031】図中、T1で示す期間において、ロード値
変化タイミング生成部3及び可変カウンタ4は、発振器
2から出力される原振クロック2aに同期してカウント
を開始する。期間T1では、ロード値変化タイミング生
成部3からロード値制御部5に対して出力されるロード
値タイミング3aは“Lo”レベルであるため、可変カウ
ンタ4は、原振クロック2aが336回入力されるまで
カウントを実行し、カウントが終了するとキャリー信号
4aを出力する。
【0032】このキャリー信号4aがロード値変化タイ
ミング生成部3のイネーブル入力端子に入力されると、
ロード値変化タイミング生成部3は、ロード値タイミン
グ3aをロード値制御部5に対して出力する。期間T1
においては、ロード値変化タイミング生成部3によって
実行されるカウントのカウント値が「1344」に達す
るまで、ロード値タイミング3aの出力は“Lo”レベル
である。
【0033】また、キャリー信号4aは、可変カウンタ
4のロード入力端子に入力され、可変カウンタ4はロー
ド値信号5aによって指示されるカウント値を読み込
む。T1で示す期間においては、ロード値タイミング3
aが“Lo”レベルであるので、ロード値信号5aはカウ
ント値「336」を指示している。従って、再度可変カ
ウンタ4はカウント値「336」までのカウントを行
う。
【0034】ロード値変化タイミング生成部3におい
て、原振クロック2aに同期してカウントされたカウン
ト値が「1344」に達すると、ロード値制御部5に対
して出力されるロード値タイミング3aが“Hi”レベル
に変化する(期間T2)。これによって、ロード値制御
部5によって出力されるロード値信号5aはカウント値
「320」を指示し、可変カウンタ4はこのカウント値
を読み込んでカウントを開始する。
【0035】その後、期間T2の間、可変カウンタ4に
おいてカウントが終了する毎にキャリー信号4aが出力
されるが、ロード値変化タイミング生成部3においてカ
ウント値が「960」に達するまでは、可変カウンタ4
にはロード値信号5aによってカウント値「320」が
指示される。
【0036】そして、ロード値変化タイミング生成部3
において960回のカウントが終了すると、ロード値タ
イミング3aは再び“Lo”レベルに変化し、ロード値制
御部5から可変カウンタ4に対しては、カウント値「3
36」を指示するロード値信号5aが出力される。
【0037】図中、T4は、期間T1において可変カウ
ンタ4によって出力されるキャリー信号4aのパルス幅
を示す。期間T1においては、原振クロック2aが33
6回出力される毎にキャリー信号4aが出力される、T
4は原振クロック2aが336回発振される期間であ
る。一方、図中、T5は、期間T2において出力される
キャリー信号4aのパルス幅であり、原振クロック2a
が320回発振される期間である。
【0038】T3は、パルス幅がT4のキャリー信号4
aが4回と、パルス幅がT5のキャリー信号4aが3回
出力される期間である。即ち、期間T3の間には、原振
クロック2aが2304(336×4+320×3)回
出力されている。原振クロック2aの周波数は18.4
32 MHzであるから、T3は原振クロック2aの1/2
304、即ち8 kHzの周波数で繰り返される。
【0039】そして、キャリー信号4aは、T3の間に
7回出力される。従って、キャリー信号4aの周波数
は、T3の7倍、即ち56 kHzとなる。
【0040】以上のように、本発明の実施の形態である
クロック発生回路1によれば、ロード値変化タイミング
生成部3から出力されるロード値タイミング3aに基づ
いて、ロード値制御部5によって、異なるカウント値を
可変カウンタ4に対して指示することによって、18.
432 MHzの周波数で出力される原振クロック2aをも
とに、56 kHzの周波数で出力されるキャリー信号4a
を得ることが可能である。通常、18.432 MHzの原
振クロック2aから64 kHzの信号を得ることができる
ので、クロック発生回路1と組み合わせて使用すること
によって、1個の発振器2によって2種類のクロック信
号を得ることができる。
【0041】即ち、18.432 MHzの発振器2から
は、通常の1/n(nは整数)分周器では56 kHzの信
号を得ることはできないが、18432=(336×4
+320×3)×8であることを利用して、期間T3内
にカウント値「336」のカウントを4回行い、カウン
ト値「320」のカウントを3回実行することにより、
7回のカウントを含むT3を8 kHzの周波数で行うの
で、8×7=56 kHzのクロック信号を得ることができ
る。
【0042】なお、上記実施の形態のクロック発生回路
1においては、可変カウンタ4においてカウント値「3
36」及び「320」の2種類のカウントを行うことに
よって、18.432 MHzの原振クロック2aをもと
に、56 kHzのキャリー信号4aを得る構成としたが、
本発明はこれに限定されるものではなく、3種類のカウ
ント値に基づいてカウントを実行させ、他の周波数のク
ロック信号を得る構成であっても良い。
【0043】また、上記実施の形態としてのクロック発
生回路1において、ロード値変化タイミング生成部3
は、発振器2から入力される原振クロック2aのカウン
トを行う構成としたが、原振クロック2aを単純に動作
を同期させるためのクロック信号として用いる構成とし
ても良い。
【0044】即ち、ロード値変化タイミング生成部3
は、上記の「1344」或いは「960」までのカウン
トを行うものではなく、可変カウンタ4から入力される
キャリー信号4aが入力された回数をカウントする構成
とする。この場合、図2に示すタイミングチャートにお
いて、ロード値タイミング3aの出力が“Lo”レベルで
あるとき、キャリー信号4aが4回入力されると、5回
目にキャリー信号4aが入力されると同時にロード値タ
イミング3aを“Hi”レベルに変化させ、さらにキャリ
ー信号4aが3回入力されると、ロード値タイミング3
aの出力を“Lo”レベルに切り替える。
【0045】この構成によれば、「1344」のような
桁数の多いカウントを実行させる必要がないので、ロー
ド値変化タイミング生成部3を、例えば「00」から
「11」のカウントが可能な、ごく単純なカウンタを備
える構成とすることが可能である。これによって、ロー
ド値変化タイミング生成部3をより安価な構成とするこ
とが可能であり、コストダウンを図ることができる。ま
た、その他細部の構成についても、本発明の趣旨を逸脱
しない範囲で任意に変更可能であることは勿論である。
【0046】
【発明の効果】請求項1記載の発明によれば、発振器の
周波数の約数でない(発振器の周波数を除算しても整数
の商を得ることができない)数の周波数のクロック信号
について、複数のカウント数までのカウントを組合せ
て、それぞれ異なる回数行うことによって、単位時間当
たりの出力回数が所望の周波数と等しいクロック信号を
得ることができる。これによって、回路の複雑化や大型
化を避け、例えば1個の発振器から2種類のクロック信
号を容易に得ることができる。
【0047】請求項2記載の発明によれば、請求項1記
載のクロック発生回路において、カウント手段と指定手
段とをともに発振器から出力される信号に同期させるこ
とによって、カウント手段から入力される信号を毎回検
知する必要がないので、回路の単純化によるコストダウ
ン等を図ることができる。
【0048】請求項3記載の発明によれば、発振器の周
波数の約数でない周波数のクロック信号を得ることが可
能であり、回路の複雑化を避け、コストダウンを図るこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施の形態としてのクロック発生回路
の構成を示すブロック図である。
【図2】図1のクロック発生回路の各部の動作を示すタ
イミングチャートである。
【図3】従来のクロック発生回路の概略構成を示すブロ
ック図である。
【符号の説明】
1 クロック発生回路 2 発振器 3 ロード値変化タイミング生成部 4 可変カウンタ 5 ロード値制御部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】所定の周波数で信号を出力する発振器と、 この発振器から出力される前記信号に同期してカウント
    を実行し、このカウント値が予め指定された指定カウン
    ト数に達するとクロック信号を出力するカウント手段
    と、 を備えるクロック発生回路において、 複数の前記指定カウント数と、これら複数の前記指定カ
    ウント数にそれぞれ対応する複数の所定回数とを記憶す
    る記憶手段と、 前記カウント手段に前記指定カウント数を指示し、前記
    クロック信号が前記指定カウント数に対応する前記所定
    回数出力されると、前記カウント手段に対して新たな前
    記指定カウント数を順次指定する指定手段と、 を備えることを特徴とするクロック発生回路。
  2. 【請求項2】前記指定手段は、前記発振器から出力され
    る前記信号に同期してカウントを行うことが可能であっ
    て、前記カウント手段がカウントを開始するとともにカ
    ウントを開始し、前記カウント手段が前記指定カウント
    数までのカウントを前記所定の回数実行した場合に相当
    するカウント値までのカウントを行うことによって、前
    記クロック信号が所定の回数出力されたことを検知する
    こと、 を特徴とする請求項1記載のクロック発生回路。
  3. 【請求項3】所定の周波数で信号を出力する発振器と、 この発振器から出力される前記信号に同期してカウント
    を実行し、このカウント値が予め指定された指定カウン
    ト数に達するとクロック信号を出力するカウント手段
    と、 を備えるクロック発生回路におけるクロック発生方法に
    おいて、 複数の前記指定カウント数と、これら複数の前記指定カ
    ウント数にそれぞれ対応する複数の所定回数とを記憶
    し、 前記カウント手段に前記指定カウント数を指示し、前記
    クロック信号が前記指定カウント数に対応する前記所定
    回数出力されると、前記カウント手段に対して新たな前
    記指定カウント数を順次指定すること、 を特徴とするクロック発生方法。
JP9355819A 1997-12-24 1997-12-24 クロック発生回路及びクロック発生方法 Pending JPH11186899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9355819A JPH11186899A (ja) 1997-12-24 1997-12-24 クロック発生回路及びクロック発生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9355819A JPH11186899A (ja) 1997-12-24 1997-12-24 クロック発生回路及びクロック発生方法

Publications (1)

Publication Number Publication Date
JPH11186899A true JPH11186899A (ja) 1999-07-09

Family

ID=18445915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9355819A Pending JPH11186899A (ja) 1997-12-24 1997-12-24 クロック発生回路及びクロック発生方法

Country Status (1)

Country Link
JP (1) JPH11186899A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353351B1 (en) 2000-12-28 2002-03-05 Mitsubishi Denki Kabushiki Kaisha Clock generator circuit
US8053116B2 (en) 2005-01-11 2011-11-08 Idemitsu Kosan Co., Ltd. Lithium ion-conductive solid electrolyte

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353351B1 (en) 2000-12-28 2002-03-05 Mitsubishi Denki Kabushiki Kaisha Clock generator circuit
US8053116B2 (en) 2005-01-11 2011-11-08 Idemitsu Kosan Co., Ltd. Lithium ion-conductive solid electrolyte

Similar Documents

Publication Publication Date Title
JPS6344872Y2 (ja)
JP2000152640A (ja) タイマ回路
JPH11186899A (ja) クロック発生回路及びクロック発生方法
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
JP3838844B2 (ja) 基準信号生成装置及びその信号生成方法
JPH05303444A (ja) クロック信号供給装置
JP3536426B2 (ja) 波形発生器
JP2877185B2 (ja) クロック発生器
JP2893753B2 (ja) パルス幅変調インバータ制御装置
JPS5846743A (ja) 位相同期装置
JPH08202372A (ja) 圧電ブザーの音量制御方式
JPH11143574A (ja) クロック発生回路およびクロック発生方法
KR970013766A (ko) 동기식 디지탈 주파수 합성기
JPH08221151A (ja) クロック供給装置
JPH0267613A (ja) クロック信号発生回路
JPS61255125A (ja) 基準位相発生回路
JPWO2004031926A1 (ja) 同期制御装置および同期制御方法
JPH11231967A (ja) クロック出力回路
JPH08221041A (ja) 表示装置の同期制御回路
JPS601983B2 (ja) 分周回路
JPH07129272A (ja) クロック速度制御回路
JPH10271073A (ja) 監視タイマ
JPH02302811A (ja) 情報処理装置
JPH05243976A (ja) 分周回路
JPH0653952A (ja) 576kHzクロック生成回路